JP3690199B2

JP3690199B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP3690199B2
Application number: JP22449099A
Authority: JP
Inventors: 明彦古屋; 智史北村; 健蔵福吉
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 1999-08-06
Filing date: 1999-08-06
Publication date: 2005-08-31
Anticipated expiration: 2019-08-06
Also published as: JP2001053184A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子上に配線層を形成したチップサイズパッケージ（ＣＳＰ）と呼称される半導体装置及びその製造方法に係わる。
【０００２】
【従来の技術】
近年、電子装置の小型化により、電子装置に組み込まれる（実装される）半導体装置は高密度での実装が行われるようになっており、それにともなって、半導体装置はより一層小型とすることが要求されている。
この要求に答える技術として、チップサイズパッケージ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ、以下ＣＳＰと記す）、ＢＧＡ（ボールグリッドアレイ）等が提案されている。
ＣＳＰは半導体素子（ＩＣチップ）と略同等のサイズとすることができ、半導体装置の小型化にとって有効な手段といえる。
ＣＳＰの構造、形態は種々のものが提案されているが、以下にＣＳＰの構造を模式的に示す図面に基づき、一般的なＣＳＰの形態につき説明を行う。
【０００３】
図６は従来の半導体装置61（ＣＳＰ）の例を模式的に示す断面説明図である。
【０００４】
図６に示すように、アルミ等からなる電極63（接続用パッド）を形成した半導体素子62上には電極63を露出するようパッシベーション膜64が形成されている。
次いで、パッシベーション膜64上に電極63を露出するよう絶縁性樹脂等からなる第一の絶縁層65が形成される。また、第一の絶縁層65上には電極63と接続した配線パターン67（配線層）が形成されており、配線パターン67上に銅等からなるメタルポスト69を配設している。なお、図６の例では、配線パターン67の下にメタルバリア層66を形成している。
次いで、配線パターン67および第一の絶縁層65上にはメタルポスト69を露出するよう第二の絶縁層68が形成されている。
また、メタルポスト69を露出するよう封止樹脂70にて樹脂封止が行われている。
【０００５】
なお、１枚のＳｉ（シリコン）ウェファー上に半導体素子62を面付けして複数個形成している場合、Ｓｉウェファー上に上記第二の絶縁層68の形成まで行い、その後、Ｓｉウェファーにダイシングを行い個々の半導体素子62に断裁すれば、個々の半導体素子62と略同一のサイズとなった半導体装置61（ＣＳＰ）を得ることができる。
【０００６】
メタルポスト69は配線パターン67を介して電極63と電気的に接続しているもので、半導体装置61と外部との電気的接続、例えば半導体装置61が搭載される実装基板との電気的接続はメタルポスト69を介して行われる。なお、必要により図６に示すようにメタルポスト69上面に外部接続端子74としてハンダ（半田）ボール71等を形成する場合もある。
【０００７】
メタルポスト69と外部（例えば実装基板）との接続はハンダを用い熱圧着にて行う場合が多いが、その際に例えば１８０℃〜２５０℃程度と高温になるとメタルポスト69の一部がハンダに溶解消失することになる。この溶解消失を考慮してメタルポスト69の高さは３μｍ〜５０μｍ程度とすることが一般的となっている。
【０００８】
しかし、かかる構造とした半導体装置においてはメタルポスト69と配線パターン67との接続強度が不足し、半導体装置の信頼性が低いものとなっていた。
すなわち、半導体装置を実装基板に搭載した際に半導体装置と実装基板との熱膨張率の差により半導体装置に応力が加わり、クラック、断線等が半導体装置に生じるものである。
【０００９】
ちなみに、本発明者らが従来より用いられていた半導体装置を実装した基板に温度サイクル試験（−４０℃から＋１２５℃まで温度を変化させて１サイクルとし、この温度変化を複数回繰り返す試験）を行ったところ、５０〜２００サイクル程度でメタルポスト69と配線パターン67が剥がれ断線が生じたものである。
【００１０】
また、半導体装置の製造コストを考慮した場合、第一の絶縁層65および第二の絶縁層68の膜厚は各々１０μｍ前後もしくはそれ以下とすることが望ましい。
かかる膜厚にて絶縁層を形成し、また、メタルポスト69にハンダボール71を形成した上で外部との接続を行うと、熱応力等のストレスが経時的に半導体装置61の外部接続端子74であるハンダボール71に集中し、ハンダボール71近傍の絶縁層にクラックが入り、また、ハンダボール近傍で断線が生じることになる。
【００１１】
このような問題を解決するため、第二の絶縁層68を例えば１００μｍ程度に厚く形成し、かつ、メタルポスト69の高さを１００μｍとすることが試みられている。すなわち、メタルポスト69の高さを高くすることで、実装基板との熱膨張率の差により半導体装置に加わる応力を緩和させようとするものである。
【００１２】
しかし、かかる構成とした半導体装置とすることは新たな問題を生じることになる。すなわち、メタルポスト69の形成にあたっては、メッキ法を用いることが一般的となっており、そのためメッキ法にて１００μｍの高さのメタルポスト69を形成することは半導体装置の製造コストを引き上げ、また、製造収率を下げることになる。また、第二の絶縁層68を例えば１００μｍ程度と厚く形成することも製造コスト上望ましいとはいえない。
【００１３】
さらに、メッキ法によるメタルポスト69の形成では、第二の絶縁層68をメッキマスクとし、第二の絶縁層68の開口部にメタルポスト69を形成している。このため、膜厚を厚くした第二の絶縁層68の膜厚より高いメタルポスト69を形成しようとする場合、メタルポスト69の高さにバラツキを生じ、また、メタルポスト69の質を低下させやすい。このため外部との電気的接続を行うと部分的に接続不良が生じる等、電気的接続の信頼性を低下させる要因となるものである。なお、上述したメタルポストの質の低下とは、断線等の電気的欠陥に結びつくボイド（空孔）が部分的にメタルポスト内に生じることを意味する。
さらに加えて、メタルポスト69の高さがバラツキ、また、ハンダボール71の大きさや形状が不均一となった場合、半導体装置と実装基板との熱圧着時にハンダもしくはハンダボールに加わる圧力に差を生じ、接続不良や半導体装置の破損を生じるという問題もある。
【００１４】
また、絶縁層として樹脂を用いた場合、配線パターン67を形成した第一の絶縁層65上を第二の絶縁層68で被覆した後、キュア（焼きかため）にて第二の絶縁層68の硬化を行う。この第二の絶縁層68の形成工程で行われる加熱の際、第一の絶縁層65よりガスが発生し、ガスによる気泡で絶縁層が膨れ配線パターン67の断線を引き起こすことになる。
【００１５】
【発明が解決しようとする課題】
本発明は以上の問題に鑑みなされたもので、メタルポストと配線パターンの接続強度が高く、外部との電気的接続の信頼性が高く、さらに絶縁層からガスが発生しても配線パターンの断線の生じない、信頼性の高いチップサイズパッケージタイプの半導体装置及びその製造方法を提供しようとするものである。
【００１６】
【課題を解決するための手段】
本発明者らは、上記の課題を達成するために鋭意検討を行い本発明に至ったものである。
すなわち請求項１においては、半導体素子に形成された電極を露出して半導体素子上に形成されたパッシベーション膜上に前記パッシベーション膜と略同一形状の第一の絶縁層が形成され、前記第一の絶縁層上に半導体素子の電極と接続する配線パターンが形成され、前記配線パターン上に外部接続用のメタルポストが形成され、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さを、メタルポスト先端面より低い位置に設定した配線パターンに密着する第二の絶縁層が形成され、前記メタルポスト先端面を露出するよう封止樹脂にて樹脂封止され、かつ、前記メタルポスト先端面に外部接続端子を配設したことで、メタルポストと配線パターンとの断線を防止したことを特徴とする半導体装置としたものである。
【００２３】
さらに請求項２においては、半導体素子に形成された電極を露出するよう形成したパッシベーション膜上に前記電極を露出するよう第一の絶縁層を形成する工程と、前記第一の絶縁層上に前記電極と接続する配線パターンを形成する工程と、前記配線パターンの所定の位置に外部接続用のメタルポストを所定の高さにて形成する工程と、スピンコート法にて前記メタルポストを含むよう絶縁性樹脂を塗布した後、フォトリソグラフィー法にて外部と接続するメタルポストの先端面領域から絶縁性樹脂を除去し、前記メタルポスト先端面を除いたメタルポストの側面を被覆し、メタルポスト側面領域を除いた第二の絶縁層の表面の高さをメタルポスト先端面より低い位置に設定した第二の絶縁層とする工程と、メタルポストの先端面を露出するよう封止樹脂にて樹脂封止する工程と、メタルポストの先端面に外部接続端子を配設する工程とを少なくとも有することを特徴とする請求項１に記載の半導体装置の製造方法としたものである。
【００２５】
また、請求項３においては、第二の絶縁層を形成した半導体素子を冷却用ヒートシンクに貼りつけた後、メタルポスト先端面および、半導体素子を貼りつけた面と反対面側の冷却用ヒートシンク面を露出するよう樹脂封止し、しかる後、メタルポスト先端面に外部接続端子を搭載することを特徴とする請求項２に記載の半導体装置の製造方法としたものである。
【００２６】
また、請求項４においては、面付けされた複数の半導体素子に一括して第二の絶縁層の形成まで行った後、ダイシングにより個々の半導体素子に分離し、しかる後、冷却用ヒートシンクへの貼りつけを行うことを特徴とする請求項２または３に記載の半導体装置の製造方法としたものである。
【００２７】
【発明の実施の形態】
以下に、本発明の実施形態につき図面に基づき説明する。
本発明の半導体装置１（ＣＳＰ）においては、図１に示すように、半導体素子２に形成された電極３を露出するよう形成されたパッシベーション膜４上に、電極３を露出するようパッシベーション膜４と略同一形状とした第一の絶縁層５を形成している。ついで、第１の絶縁層５上に電極３と接続する配線パターン７（配線層）を形成しており、配線パターン７上の所定の位置に外部接続用の３μｍ〜５０μｍ程度の高さとしたメタルポスト９を形成している。
次いで、メタルポスト９の先端面を除いてメタルポスト９の側面を被覆する、配線パターン７及び第１の絶縁層５に密着した第２の絶縁層８を形成している。
次いで、メタルポスト９の先端面を露出するよう半導体素子を封止樹脂10にて樹脂封止しており、また、メタルポスト９上に外部接続端子14を配設している。
【００２８】
本発明の半導体装置１においては、メタルポスト９先端より下部（半導体素子方向）においては第二の絶縁層８とメタルポスト９との密着性を優先させる構造としている。すなわち、先端部を除いたメタルポスト９の側面を被覆するよう第二の絶縁層８を形成している。これにより、第二の絶縁層８とメタルポスト９との密着性が補強され、それにともない、メタルポスト９と配線パターン７との接続強度も向上しメタルポスト９と配線パターン７との断線が防止できる。
【００２９】
また、外部接続端子14と外部（例えば実装基板）との実装の際に支障をきたさないよう、上述した請求項２に記したように、第２の絶縁層８の表面を、メタルポスト９先端面より低い位置となるように形成している。
【００３０】
ＣＳＰ、ＢＧＡ等の半導体装置においては、パッケージの信頼性向上や機械的強度の保持等を目的として半導体素子を含めた主要部を樹脂封止することが必要である。
図６に示すように、通常の半導体装置においては、例えば３μｍ〜５０μｍ程度の高さのメタルポスト69を形成し、メタルポスト69上に外部接続端子74を配設するものであり、第二の絶縁層68の厚みをも考慮すると樹脂封止後の半導体装置61の厚みは必要以上に厚いものとなる。また、封止樹脂70の表面がメタルポスト69の先端面より比較的高い位置に形成された場合、外部接続端子74の熱圧着（例えばハンダ付け）等による配設の際に支障が生じるものである。さらに、第二の絶縁層68は比較的高価な材質のものを使用するため、第二の絶縁層68を厚く形成することは半導体装置の製造コストを上げることになり不経済といえる。
本発明者らは外部接続端子の熱圧着の作業性向上等を目的として、第二の絶縁層とメタルポストとの高さを最適化することを提案するものである。
【００３１】
すなわち、図１に示すように、メタルポスト９の側面を被覆する部位を除く第二の絶縁層８の高さがメタルポスト９先端面の高さより低い位置になるよう第二の絶縁層８を形成することを提案するものである。
この点につき以下に説明を行う。
従来の半導体装置の一部拡大図である図８に示すように、第二の絶縁層68の表面がメタルポスト69先端面の高さと同等もしくは高い場合、第二の絶縁層68上に形成される封止樹脂70の表面の高さはメタルポスト69先端面より高いものとなる。このため、封止樹脂70の開口部より露出したメタルポスト69先端面上に外部接続端子74（例えばハンダボール）を配設しようとしても封止樹脂70で邪魔をされ、メタルポスト69先端面と外部接続端子74との間に隙間が生じる等、メタルポスト69と外部接続端子74との電気的接続不良が生じる。
【００３２】
しかるに本発明の半導体装置の一部拡大図である図７に示すように、メタルポスト９の側面を被覆する部位を除く第二の絶縁層８の高さをメタルポスト９先端面の高さより低くすれば、封止樹脂10表面とメタルポスト９先端面とを近くすることが出来、封止樹脂10が邪魔をしないため、外部接続端子14を配設する際にメタルポスト９先端面と外部接続端子14との間に隙間が生じず、メタルポスト９と外部接続端子14との電気的接続不良を防止できる。
【００３３】
ここで第一の絶縁層５に使用する材料は、耐熱性、密着性が良く、半導体素子２に影響が無いものであれば特に限定するものではないが、半導体素子２と触れるという点で純度の高いものが好ましい。また、誘電率の低い材料が好ましいが、高純度のものが得られるという点ではポリイミドが好ましいといえ、製造上の観点からは感光性のポリイミド材料あるいは感光性のポリイミドシロキサン組成物等が好適である。さらに、熱膨張率は低い方が良く、おおよそ６０ｐｐｍ（６０×１０ｅｘｐ−６ｉｎ／ｉｎ／℃）以下のものが実用上望ましい。
【００３４】
次いで、第二の絶縁層８の材料は、第二の絶縁層８が半導体素子２と直接に触れないため第一の絶縁層５に使用するものより純度の低い樹脂を使用しても構わない。
例えば、前述したポリイミドの他、エポキシ樹脂、アクリル樹脂、あるいはこれらの樹脂をシリコーン変成させたもの等が使用できる。
【００３５】
次いで、配線パターン７の材料は導電性の良いものが望ましく、例えば、銅、銀、アルミニウム、これらの合金、あるいは他の良導体金属等が使用できる。
なお、銅や銀等を配線パターン７の材料として用いる場合には、配線パターン７の形成に先立ち、下引き層としてＴｉＷ合金、ＴｉＮ、ＴａＮ、Ｗ、Ｃｒ等からなるメタルバリヤ層６を形成し、しかる後、メタルバリヤ層６上に配線パターン７を形成することが望ましい。
【００３６】
次いで、本発明の半導体装置１は、図１に示すように、外部に開放された中空部を有する保持体の表面に導電性材料を配設した形状とした、外部（例えば実装基板）との電気的接続を行う外部接続端子１４をメタルポスト９先端に配設している。
すなわち、実装した後に実装基板と半導体装置との熱膨張率の差により半導体装置にかかる応力を、図１、図２および図３に示すように、外部に開放された中空部を有する保持体１５の表面に導電性材料１６を配設した外部接続端子１４で緩和させている。なお、図２は本発明に係わる外部接続端子１４の一例を側面から見た図であり、図３は図２のＡ？Ａ’線における断面を上方から見た（例えば実装基板側から見た）図である。
【００３７】
上述した点につき説明を行う。
前述したように、半導体装置１を実装基板に実装すると、シリコン等で形成される半導体素子２（例えば、熱膨張率が約３ｐｐｍ程度）と実装基板（例えば、エポキシ系樹脂からなるプリント基板：熱膨張率４０〜２００ｐｐｍ程度、但しＴｇ点以上では２００ｐｐｍを超える）との熱膨張率の差で生じるストレス（応力）が半導体装置１にかかる。
従来より、ＣＳＰ、ＢＧＡ等の半導体装置をプリント基板等の実装基板に実装するには、例えば２００〜４００μｍ径程度のハンダボールを外部接続端子としてメタルポスト上に形成し、ハンダボールを介して実装基板に熱圧着することが簡便であり、また実際に行われていた。
【００３８】
しかし、熱膨張率の差で生じるストレス（応力）がハンダボールにかかり、ハンダボールを介して伝わるストレス（応力）により半導体装置もしくはプリント基板等の樹脂基板にクラックが発生し、また半導体装置内では比較的簡単に断線する傾向があった。
【００３９】
外部接続端子１４は応力緩和機能を持たせるため、中空とした保持体１５の表面に導電性材料１６を形成したものである。中空とした保持体１５は柔構造のため、外部接続端子１４と接続した実装基板が相当量の熱伸縮を繰り返しても、発生したストレス（応力）を吸収し応力を緩和することができる。これにより、絶縁層および封止樹脂と外部接続端子１４との界面でのクラックの発生、および、クラックによる断線を防止できる。
【００４０】
また、保持体15の中空部は外部雰囲気に開放され、外部雰囲気の空気が自由に中空部に出入り可能な状態としておくことが望ましい。
この点につき説明する。
後述するように保持体15は樹脂で形成することが望ましいが、樹脂は水分を吸収しやすく、水分を含んだ樹脂は加水分解を生じ劣化しやすい。しかし、保持体15の中空部を外部雰囲気に開放したものとし、外部雰囲気の空気（エアー）が自由に中空部に出入り可能な状態にしておけば、保持体15に含まれた水分が外部雰囲気に放出され樹脂の劣化が防止できる。また、保持体15の中空部が外部雰囲気に開放されていれば、実装時に加熱された際に、保持体15中の水分が蒸発した水蒸気や膨張した空気は外部雰囲気に放出され、保持体15に破裂が生じることを防止できる。さらに、実装後に半導体装置に熱が加わても、保持体15中の水分が外部雰囲気に放出されることになり、保持体15の破裂や劣化を防止できる。
【００４１】
ここで、保持体の外形形状は円筒状、四角柱状、六角柱状、もしくは八角柱状、算盤玉状等であっても構わないが、円筒状であればハンダ付け時にハンダが溶解した際、ハンダの表面張力によりセルフアライメント効果が期待でき、さらに材料の入手の容易性をも考慮すると図２、図３に示すようなシリンダー状（円筒状）が望ましいといえる。
また、半導体装置１の使用される環境が熱変化の少ないものであり、半導体装置１と実装基板との間で生じる応力が小さいものであれば、保持体15の形状は中空部を有しない円筒状として構わない。
【００４２】
ＣＳＰ、ＢＧＡ等の半導体装置は外部（例えば実装基板）への実装、電気的接続の際、ハンダ、低融点合金、異方性導電膜等による熱圧着実装を行うことが一般的である。このため、外部接続端子１４を構成する保持体１５の材質は、耐熱性を有するエンジニアプラスチックが好ましい。ここでエンジニアプラスチックとは、耐熱性が１００℃以上、強度が４９ＭＰａ以上、曲げ弾性率が２．４Ｇｐａ以上のプラスチックのことをいうものである。上記条件を満たす材質として、ポリイミド、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリスチレン、シンジオタクチックポリスチレン、ポリフェニレンサルファイド、ポリエーテルケトン、液晶ポリマー、ポリエーテルニトリル、フッ素樹脂、ポリカーボネート、変成ポリフェニレンエーテル、ポリサルフォン、ポリエーテルサルホン、およびポリアリレート等の樹脂が挙げられる。また、上記エンジニアプラスチックのポリマーアロイであっても構わない。
【００４３】
次いで、本発明の半導体装置１は外部接続端子14を介して外部（例えば実装基板）との固定および電気的接続を行うもので、外部接続端子14を構成する保持体15の表面には導電性材料16を配設する。導電性材料16は、外部と固定を行い、かつ、電気的接続が可能でなければならない。
このような条件を満たす導電性材料16としては、
▲１▼グラファイト、カーボンもしくは金属微粒子分散体、
▲２▼金、銀、銅、アルミニウム、もしくはニッケルの単体、または前記金属を二種類以上含む合金、
▲３▼錫もしくは鉛を主成分とする低融点合金、が挙げられ、
上記▲１▼〜▲３▼のうちから選択することが望ましい。
【００４４】
なお、上述した低融点合金としては、水銀、ガリウム、またはインジウム等の金属を用いたものが挙げられるが、製造コスト等の観点から、錫もしくは鉛を主成分としたハンダ（半田）合金が好ましい。ハンダ合金としては、共晶ハンダや鉛の比率を高めた高融点ハンダが適用でき、また必要に応じてビスマス、カドミウム、アンチモン、亜鉛、マンガン、インジウム、錫、銀等を添加しても構わない。
なお、図２および図３の例に示すように、保持体15と導電性材料16との接着性を向上させるために導電性材料16の配設に先立ち、保持体15の表面に接着層17を形成しても構わない。
【００４５】
外部接続端子１４の例として、例えば中空部を有する１００μｍ〜１０００μｍ外径の円筒状のポリイミドを保持体１５とし、保持体１５の表面に導電性材料１６として数μｍ〜数１０μｍ厚のハンダ合金を被着し外部接続端子１４とすることが挙げられる。なお、導電性材料１６の被着に先立ち、チューブの表面に接着層１７として接着金属層を形成しても構わない。また、導電性材料１６の厚みは必要に応じてもっと厚くしても構わず、さらに保持体１５の長さおよび径は半導体装置１の仕様等に合わせて適宜設定して構わない。
【００４６】
次いで、前述した請求項２においては本発明の半導体装置１の製造方法を提案している。すなわち、図４（ａ）に示す、従来公知の製造方法により得られた、外部との電気的接続を行う電極３が形成され、かつ、電極３を露出するパッシベーション膜４が表面に形成された半導体素子２に、電極３を露出するようパッシベーション膜４と略同一形状とした第一の絶縁層５を形成した後、第一の絶縁層５上に電極３と接続する所定の形状とした配線パターン７を形成し図４（ｂ）の状態とする工程と、配線パターン７の所定の位置に外部接続用のメタルポスト９を所定の高さ（３μｍ〜５０μｍ程度）にて形成し図４（ｃ）とする工程と、メタルポスト９を含めた第一の絶縁層５上に絶縁性樹脂を塗布した後、外部と接続するメタルポスト９の先端領域から絶縁性樹脂を除去し第二の絶縁層８とし図４（ｄ）の状態とする工程と、封止樹脂１０にて樹脂封止を行い図４（ｅ）とする工程と、外部接続端子１４を配設し図４（ｆ）とする工程とを少なくとも有する半導体装置の製造方法としたものである。なお、図４の例においては、配線パターン７の形成に先立ち、下引き層としてメタルバリヤ層６を形成している。
【００４７】
上述したように、メタルポスト９を形成後、塗布形成した絶縁性樹脂にて第二の絶縁層８を形成するが、その際、メタルポスト９の側面を除く第二の絶縁層８の高さをメタルポスト９先端面の高さより低い位置になるように形成する。そのため、絶縁性樹脂を感光性のものとし、塗布、パターン露光、現像等を行い不要部の絶縁性樹脂の除去を行うフォトリソグラフィー法を用いることが望ましい。
【００４８】
第二の絶縁層８とする絶縁性樹脂の塗布には、スピンコート法、カーテンコート法、スクリーン印刷法、スリットアンドスピンコート法等の公知の塗布手段を用いることで構わない。
しかし、メタルポスト９の側面を除く第二の絶縁層８の高さをメタルポスト９先端面の高さより低い位置になるように形成することを考慮した場合、スピンコート法が望ましい。すなわち、メタルポスト９の形成後にスピンコート法にて絶縁性樹脂の塗布を行えば、余分な絶縁性樹脂は半導体素子の外へ除去される。このため塗布条件を適宜設定することで、メタルポスト９の側面部位を除いた領域ではメタルポスト９先端面の高さより薄い膜厚にて絶縁性樹脂を塗布でき、かつ、メタルポスト９の側面にも絶縁性樹脂を塗布できることになる。なお、メタルポスト９先端面に残った絶縁性樹脂の除去は、前述したフォトリソグラフィー法の他に、レーザー、ドライエッチング、逆スパッタ等で選択的に除去することであっても構わない。
【００４９】
次いで、半導体装置１として、半導体素子２の冷却のために冷却用ヒートシンク１２を有するものが要求される場合がある。請求項３に係わる発明は、冷却用ヒートシンク１２を有する半導体装置の製造方法を提案するものである。
すなわち、図４（ｄ）に示す第二の絶縁層８まで形成した半導体素子２に、冷却用ヒートシンク１２を貼りつけた後、メタルポスト９先端面および、半導体素子２を貼りつけた面と反対面側の冷却用ヒートシンク１２面を露出するよう封止樹脂１０にて樹脂封止し図４（ｅ）の状態とする。しかる後、メタルポスト９先端面に外部接続端子１４を搭載し、図１および図４（ｆ）の半導体装置１を得ることを特徴とする半導体装置の製造方法としたものである。
【００５０】
次いで、半導体素子２は、板状の一枚のシリコンウェファーに複数個面付けされた状態で形成される場合が多い。
請求項４に係わる発明は、面付けして複数個形成された半導体素子２を有するシリコンウェファーから個々の半導体装置１を得る製造方法を提案するものである。すなわち、面付けされた複数個の半導体素子２を有するシリコンウェファー上に一括して前述した第二の絶縁層８の形成まで行った後にダイシングにより個々の半導体素子２に分離し、しかる後、分離された個々の半導体素子２に各々冷却用ヒートシンク１２の貼りつけを行うことを特徴とする半導体装置の製造方法としたものである。
【００５１】
【実施例】
以下に、本発明の実施例につき図面に基づき説明する。
＜実施例＞
図４（ａ）は本発明の半導体装置１に組み込む、従来公知の手段により得られた半導体素子２である。半導体素子２はシリコンウェファーを基材としてアルミからなる電極３が形成されており、また、半導体素子２上には電極３を露出するようパッシベーション膜４が形成されている。なお、本実施例においては半導体素子２は一枚のシリコンウェファー上に複数個面付けされているが、説明の都合上、その内の１個の半導体素子２を図示している。
【００５２】
次いで、半導体素子２上に感光性ポリイミド（旭化成工業（株）製、商品名「パイメル」）を塗布した後、パターン露光、現像等を行う公知のフォトエッチング法を用い、電極３を露出する膜厚約１０μｍの第一の絶縁層５を形成した。
次いでスパッタリング法にて膜厚２０００ÅのＴｉＮ層および膜厚５０００ÅのＣｕ層を順次第一の絶縁層５上に積層した。次いで、公知のフォトエッチング法を用いＴｉＮ層およびＣｕ層をパターニング処理し、電極３と電気的に接続した配線パターン７を得た（図４（ｂ））。なお、第一の絶縁層５と配線パターン７との間のＴｉＮ層はバリアメタル層６として形成したものである。
【００５３】
次いで、図４（ｃ）に示すように、配線パターン７上にメタルポスト９を形成した後、第一の絶縁層５上に感光性ポリイミド（旭化成工業（株）製、商品名「パイメル」）をスピンコート法にて塗布した後、フォトエッチング法にてメタルポスト９上面および側面部を除く余分なポリイミドを取り除き第二の絶縁層８を得た（図４（ｄ））。図４（ｄ）に示すように、第二の絶縁層８はメタルポスト９上面を露出し、かつ、メタルポスト９側面を被覆させ、その他の部位ではメタルポスト９上面より低くなるよう膜厚１０μｍとした。なお、メタルポスト９の形成にあたってはマスクメッキ法を用いたものであり、以下にマスクメッキ法の工程を記す。
すなわち、図４（ｂ）を得た後、第一の絶縁層５および配線パターン７上に膜厚２０μｍの感光性レジスト層を形成した後、公知のフォトエッチング法を用いメタルポスト形成部位の配線パターン７を露出させたメッキマスク13を形成した（図５（ａ））。次いで、電解メッキ法を用い、メッキマスク13より露出した配線パターン７上に銅からなるメタルポスト９（高さ１５μｍ）を形成した（図５（ｄ））。次いで、メッキマスク13を剥膜し図４（ｃ）としたものである。
【００５４】
次いで、図４（ｄ）とした後、半導体素子２が面付けされたシリコンウェファーにダイシングを行い、半導体素子２を個片化した後、半導体素子２の裏面（半導体集積回路が形成された面と反対面側）にＣｕ板からなるヒートシンク12を貼りつけた。次いで、メタルポスト９の上面およびヒートシンク12が露出するよう封止樹脂10にて樹脂モールドを行った（図４（ｅ））。
【００５５】
次いで、メタルポスト９上に外部接続端子14を載置し、半導体装置１を得た（図４（ｆ））。
本実施例で用いた外部接続端子14は、図２に示すように熱可塑性ポリイミドからなる中空の保持体15の表面に導電性材料16として共晶ハンダを形成したもので、以下に記す工程で得た。
すなわちまず、内径０．１５ｍｍ、肉厚５０μｍの中空の熱可塑性ポリイミドチューブを長尺状で購入した。次いで、チューブ表面（外側面）に金属クロムと銅を順次積層成膜した。金属クロムおよび銅は導電性材料を積層する際に接着層17としての役目を持たせたもので、金属クロムの膜厚を０．２μｍ、銅の膜厚を０．４μｍとなるようスパッタリングにより成膜した。接着層17を形成した後、導電性材料16として膜厚約２０μｍの共晶ハンダをメッキ形成した。
次いで、共晶ハンダの形成後、長尺状の熱可塑性ポリイミドチューブを各々長さ約０．３ｍｍにカッティングし、図２および図３に示す、外部接続端子14とした。
【００５６】
本実施例で得た半導体装置１をプリント基板に実装した。実装は２２０℃、８秒間の加熱圧着（ハンダ付け）で行った。その加熱圧着の際、上述した中空の保持体15を有する外部接続端子14が加熱圧着時にかかる圧力を吸収するため、従来必要とされていた圧力より軽い圧力で実装接続できた。ちなみに本実施例に係わる半導体装置１では１か所の外部接続端子14当たり５グラム程度と、従来必要とされていた圧力の半分程度の圧力で実装接続できた。また、プリント基板の厚みやメタルポスト９の高さにバラツキが有り不均一となった場合でも、実装の際に中空の保持体15が容易に変形したためこの不均一を吸収したものであり、半導体装置１とプリント基板との接続不良を生じること無く実装できた。
【００５７】
本実施例に係わる半導体装置１を実装したプリント基板に−４５℃〜＋１２５℃の温度サイクル試験を行い信頼性の評価を行ったが、１０００回のサイクルテストを行った後も断線が生じなかった。
【００５８】
以上、本発明の実施例につき説明したが、本発明の実施の形態は上述した図面および記述に限定されるものではなく、本発明の趣旨に基づき種々の変形を行っても構わないことはいうまでもない。
【００５９】
例えば、上述した説明では本発明に係わる外部接続端子をＣＳＰに用いた例を示したが、本発明に係わる外部接続端子はＢＧＡ等の半導体装置に形成しても構わない。
また、上述した説明では配線パターン７の成膜にスパッタリング法を用いたが、成膜方法は真空蒸着法、イオンプレーティング法、ＣＶＤ法、もしくはゾルゲル法等が適用可能であり形態に応じて適宜成膜法を選択して構わない。
さらに、絶縁層の材質および膜厚、導電性材料の材質、膜厚、または、保持体の材質、径および長さ等も半導体装置の仕様等に応じて適宜選択して構わない。
【００６０】
さらに、保持体と導電性材料との間に形成する接着層として、クロムの代わりに、金属酸化物や金属窒化物、あるいはアルミニウム等を用いても良く、接着層の成膜手段はスパッタ法のような真空成膜に変えて、パラジウムによる活性化処理、銅やニッケルの無電解メッキ、電解メッキ等を用いても構わない。
さらにまた、保持体への成膜を行う前に保持体表面を表面処理することであっても構わず、その手段として、プラズマエッチング、イオンエッチング、あるいはウェットエッチング等のエッチング手段、もしくはサンドブラストを用いても構わない。
【００６１】
【発明の効果】
上述したように、本発明においては、外部接続用のメタルポスト９の側面を第二の絶縁層８で補強しメタルポスト９の機械的強度を向上させており、また、第二の絶縁層８を必要部のみに形成している。このため、本発明の半導体装置は、熱歪み、応力歪みに起因する電気的接続不良を減少させることが可能である。すなわち、本発明により高信頼性の半導体装置（ＣＳＰ）を得ることが可能となる。
また、本発明の半導体装置１を構成するメタルポスト９は第二の絶縁層８で補強されているため機械的強度に優れており、フリップチップタイプの半導体装置やビルドアップ型多層配線板等に形成するメタルポストにも適用することが可能である。
【００６２】
さらに、第二の絶縁層８を形成する際、スピンコート法を用い、また、メタルポスト９上部を含めた不要な樹脂の除去にフォトエッチング法を用いている。
これによりメタルポスト９側面を除き、第二の絶縁層の表面をメタルポスト上面より低く形成することが可能となる。これにより半導体装置１の厚みを薄くでき、また、封止樹脂が接触することで生じる外部接続端子とメタルポストとの電気的接続不良を防止できる。
【００６３】
また、第二の絶縁層８は、配線パターン７を被覆するよう、かつ、メタルポスト９側面を除く領域をメタルポスト９先端面より低く形成している。これにより、第二の絶縁層８を形成するためのキュア（焼きかため）を行った際（例えば高温オーブンにて４００℃、１時間の加熱を行った際）、第一の絶縁層５を構成する樹脂より残留ガスが発生しても、残留ガスは第二の絶縁層８の膜厚の薄い部位（配線パターン７上の領域）より抜けることになる。このため、残留ガスによる気泡で樹脂部が膨れ配線パターン７が断線することを防止できる。
【００６４】
また、第二の絶縁層８を形成後にダイシングにより個片化した後、半導体素子２の裏面にヒートシンク12を貼れば、放熱性に優れた半導体装置１を得ることができる。また、メタルポスト９先端面を除いて樹脂封止を行うため、装置表面および側面が封止樹脂で保護され、気密性に優れ、吸湿によるパッケージクラック等の無い信頼性に優れた半導体装置を得ることができる。
【００６５】
さらに本発明の半導体装置１では、外部接続端子14を中空とした保持体15で構成している。すなわち本発明では、簡単な構成かつ簡単な製造プロセスで得られる外部接続端子14に応力緩和機能を持たせたものである。これにより、半導体装置１を実装基板に搭載した際、半導体装置１と実装基板との熱膨張率の差により半導体装置１に加わる応力は、応力緩和機能を有する外部接続端子14で吸収されクラック、断線等の発生を防止できるもので、信頼性の高い半導体装置とすることが可能となる。
従来よりＢＧＡではインターポーザーと呼称される応力緩和手段等を設けて装置に加わる外力を緩和していたが、応力緩和手段が大きくなり装置のサイズを小さくするには限界があった。しかるに本発明の半導体装置１では、簡単な構成の外部接続端子14で応力を緩和できるため装置のサイズを小さくすることが可能となる。
また、プリント基板の厚みやメタルポスト９の高さがバラツキ不均一となっている場合でも、実装の際に応力緩和機能を有する外部接続端子14が容易に変形可能しこの不均一を吸収することができ、プリント基板の厚みやメタルポストの高さのバラツキ不均一による接続不良を防止できる。
【００６６】
また、外部接続端子14を構成する保持体15を外部に開放された中空部を有する例えばシリンダー状（円筒状）とすることで、半導体装置１を実装する際の電気的接続の信頼性を向上することができる。すなわち、保持体15中に水分が存在した場合、実装時に加熱した際に保持体14より水分が放出され、この水分が電気的接続不良等の不具合の原因となる。また、保持体15中の水分は保持体15の劣化をもたらすものである。しかし、保持体15を中空としているため、加熱の際に水分が中空部より外部雰囲気に逃げることになり、実装の際の電気的接続不良等を防止でき、また、保持体15中の水分が外部雰囲気に放出され保持体15の劣化を防止できる。
【００６７】
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を模式的に示す断面説明図。
【図２】本発明に係わる外部接続端子の一例を示す説明図。
【図３】本発明に係わる外部接続端子の一例を示す断面説明図。
【図４】（ａ）〜（ｆ）は本発明の半導体装置の製造方法の一例を工程順に示す断面説明図。
【図５】（ａ）〜（ｂ）はメタルポストの形成方法の一例を工程順に示す断面説明図。
【図６】従来の半導体装置の一例を模式的に示す断面説明図。
【図７】本発明の半導体装置の一例の要部を模式的に示す拡大説明図。
【図８】従来の半導体装置における接続不良の例を示す拡大説明図。
【符号の説明】
１、61 半導体装置
２、62 半導体素子
３、63 電極
４、64 パッシベーション膜
５、65 第一の絶縁層
６、66 バリア層
７、67 配線パターン
８、68 第二の絶縁層
９、69 メタルポスト
10、70 封止樹脂
11、71 ハンダボール
12 ヒートシンク
13 メッキマスク
14、74 外部接続端子
15 保持体
16 導電性材料
17 接着層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device called a chip size package (CSP) in which a wiring layer is formed on a semiconductor element, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, due to the downsizing of electronic devices, semiconductor devices incorporated (mounted) in electronic devices have been mounted at high density, and accordingly, semiconductor devices can be made even smaller. It is requested.
As a technology that meets this requirement, a chip size package (Chip Size Package, hereinafter referred to as CSP), BGA (Ball Grid Array), and the like have been proposed.
The CSP can be approximately the same size as a semiconductor element (IC chip) and can be said to be an effective means for miniaturization of a semiconductor device.
Various CSP structures and configurations have been proposed, and a general CSP configuration will be described below with reference to the drawings schematically showing the CSP configuration.
[0003]
FIG. 6 is a cross-sectional explanatory view schematically showing an example of a conventional semiconductor device 61 (CSP).
[0004]
As shown in FIG. 6, a passivation film 64 is formed on the semiconductor element 62 on which the electrode 63 (connection pad) made of aluminum or the like is formed so as to expose the electrode 63.
Next, a first insulating layer 65 made of an insulating resin or the like is formed on the passivation film 64 so as to expose the electrode 63. A wiring pattern 67 (wiring layer) connected to the electrode 63 is formed on the first insulating layer 65, and a metal post 69 made of copper or the like is disposed on the wiring pattern 67. In the example of FIG. 6, a metal barrier layer 66 is formed under the wiring pattern 67.
Next, a second insulating layer 68 is formed on the wiring pattern 67 and the first insulating layer 65 so as to expose the metal post 69.
Resin sealing is performed with a sealing resin 70 so that the metal post 69 is exposed.
[0005]
If a plurality of semiconductor elements 62 are formed on a single Si (silicon) wafer, the second insulating layer 68 is formed on the Si wafer, and then dicing is performed on the Si wafer. And cutting into individual semiconductor elements 62, a semiconductor device 61 (CSP) having substantially the same size as the individual semiconductor elements 62 can be obtained.
[0006]
The metal post 69 is electrically connected to the electrode 63 via the wiring pattern 67. The electrical connection between the semiconductor device 61 and the outside, for example, the electrical connection between the mounting substrate on which the semiconductor device 61 is mounted is This is done through a metal post 69. If necessary, a solder (solder) ball 71 or the like may be formed as an external connection terminal 74 on the upper surface of the metal post 69 as shown in FIG.
[0007]
The connection between the metal post 69 and the outside (for example, a mounting board) is often performed by thermocompression bonding using solder. At that time, for example, when the temperature becomes high at about 180 ° C. to 250 ° C., a part of the metal post 69 becomes solder. Dissolve and disappear. In consideration of this dissolution disappearance, the height of the metal post 69 is generally set to about 3 μm to 50 μm.
[0008]
However, in the semiconductor device having such a structure, the connection strength between the metal post 69 and the wiring pattern 67 is insufficient, and the reliability of the semiconductor device is low.
That is, when the semiconductor device is mounted on the mounting substrate, stress is applied to the semiconductor device due to the difference in thermal expansion coefficient between the semiconductor device and the mounting substrate, and cracks, disconnections, and the like are generated in the semiconductor device.
[0009]
Incidentally, a temperature cycle test (a test in which the temperature is changed from −40 ° C. to + 125 ° C. to one cycle on a substrate on which the semiconductor device conventionally used by the present inventors is mounted is repeated several times). As a result, the metal post 69 and the wiring pattern 67 were peeled off in about 50 to 200 cycles, resulting in disconnection.
[0010]
In consideration of the manufacturing cost of the semiconductor device, the film thicknesses of the first insulating layer 65 and the second insulating layer 68 are each preferably about 10 μm or less.
When an insulating layer is formed with such a thickness, and a solder ball 71 is formed on the metal post 69 and then connected to the outside, a stress such as a thermal stress is gradually applied to the external connection terminal 74 of the semiconductor device 61. As a result, the insulating layer in the vicinity of the solder ball 71 is cracked, and disconnection occurs in the vicinity of the solder ball.
[0011]
In order to solve such a problem, an attempt is made to form the second insulating layer 68 as thick as about 100 μm and to set the height of the metal post 69 to 100 μm. That is, by increasing the height of the metal post 69, the stress applied to the semiconductor device due to the difference in coefficient of thermal expansion with respect to the mounting substrate is to be relaxed.
[0012]
However, a semiconductor device having such a configuration causes a new problem. That is, in forming the metal post 69, it is common to use a plating method. Therefore, forming the metal post 69 having a height of 100 μm by the plating method increases the manufacturing cost of the semiconductor device. This will lower the production yield. Also, it is not desirable in terms of manufacturing cost to form the second insulating layer 68 as thick as about 100 μm, for example.
[0013]
Furthermore, in forming the metal post 69 by plating, the second insulating layer 68 is used as a plating mask, and the metal post 69 is formed in the opening of the second insulating layer 68. For this reason, when attempting to form a metal post 69 having a thickness greater than that of the second insulating layer 68 having a larger thickness, the height of the metal post 69 varies, and the quality of the metal post 69 is degraded. Cheap. For this reason, when electrical connection with the outside is performed, a connection failure partially occurs, which becomes a factor of reducing the reliability of electrical connection. Note that the deterioration of the quality of the metal post described above means that voids (holes) that are connected to electrical defects such as disconnection are partially generated in the metal post.
In addition, if the height of the metal post 69 varies and the size and shape of the solder balls 71 are not uniform, there will be a difference in the pressure applied to the solder or solder balls during thermocompression bonding between the semiconductor device and the mounting board. As a result, there is a problem that connection failure or damage to the semiconductor device occurs.
[0014]
When a resin is used as the insulating layer, the first insulating layer 65 on which the wiring pattern 67 is formed is covered with the second insulating layer 68, and then the second insulating layer 68 is cured (baked). Curing is performed. During the heating performed in the step of forming the second insulating layer 68, gas is generated from the first insulating layer 65, and the insulating layer swells due to bubbles due to the gas, causing the wiring pattern 67 to be disconnected.
[0015]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems. The connection strength between the metal post and the wiring pattern is high, the reliability of the electrical connection with the outside is high, and the wiring pattern is disconnected even if gas is generated from the insulating layer. Therefore, an object of the present invention is to provide a highly reliable chip size package type semiconductor device and a method for manufacturing the same.
[0016]
[Means for Solving the Problems]
The present inventors have intensively studied in order to achieve the above-mentioned problems and have arrived at the present invention.
That is, according to the first aspect of the present invention, the electrode formed on the semiconductor element is exposed to be exposed on the passivation film formed on the semiconductor element. one An insulating layer is formed; one A wiring pattern connected to the electrode of the semiconductor element is formed on the insulating layer, a metal post for external connection is formed on the wiring pattern, and covers the side surface of the metal post excluding the end face of the metal post The height of the surface of the second insulating layer excluding the metal post side region was set to a position lower than the metal post tip surface. A second insulating layer that is in close contact with the wiring pattern is formed, resin-sealed with a sealing resin so as to expose the end face of the metal post, and an external connection terminal on the end face of the metal post The Arrangement As a result, disconnection between the metal post and the wiring pattern was prevented. This is a semiconductor device characterized by the above.
[0023]
Further claims 2 And forming a first insulating layer on the passivation film formed to expose the electrode formed on the semiconductor element to expose the electrode; one Forming a wiring pattern connected to the electrode on the insulating layer, forming a metal post for external connection at a predetermined height at a predetermined position of the wiring pattern, By spin coating After applying an insulating resin to include the metal post, By photolithography Remove the insulating resin from the tip surface area of the metal post connected to the outside, The side surface of the metal post excluding the metal post front end surface was covered, and the height of the surface of the second insulating layer excluding the metal post side surface region was set to a position lower than the metal post front end surface. First two At least a step of forming an insulating layer, a step of resin-sealing with a sealing resin so as to expose a front end surface of the metal post, and a step of disposing an external connection terminal on the front end surface of the metal post. Claim 1 The manufacturing method of the semiconductor device described in the above.
[0025]
Claims 3 In the second two After the semiconductor element having the insulating layer formed thereon is attached to the cooling heat sink, resin sealing is performed so that the front surface of the metal post and the cooling heat sink surface opposite to the surface to which the semiconductor element is attached are exposed. After that, an external connection terminal is mounted on the metal post front end surface. 2 The manufacturing method of the semiconductor device described in the above.
[0026]
Claims 4 In the case of the first step, a plurality of impositioned semiconductor elements are collectively two The insulating layer is formed, and then separated into individual semiconductor elements by dicing, and then attached to a cooling heat sink. 2 or 3 The manufacturing method of the semiconductor device described in the above.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the semiconductor device 1 (CSP) of the present invention, as shown in FIG. 1, the passivation film 4 is exposed on the passivation film 4 formed so as to expose the electrode 3 formed on the semiconductor element 2. The first insulating layer 5 having substantially the same shape is formed. Next, a wiring pattern 7 (wiring layer) connected to the electrode 3 is formed on the first insulating layer 5, and a metal having a height of about 3 μm to 50 μm for external connection at a predetermined position on the wiring pattern 7. A post 9 is formed.
Next, a second insulating layer 8 that is in close contact with the wiring pattern 7 and the first insulating layer 5 is formed to cover the side surface of the metal post 9 except for the front end surface of the metal post 9.
Next, the semiconductor element is resin-sealed with a sealing resin 10 so that the front end surface of the metal post 9 is exposed, and the external connection terminal 14 is disposed on the metal post 9.
[0028]
The semiconductor device 1 of the present invention has a structure in which the adhesiveness between the second insulating layer 8 and the metal post 9 is prioritized below the tip of the metal post 9 (in the semiconductor element direction). That is, the second insulating layer 8 is formed so as to cover the side surface of the metal post 9 excluding the tip. As a result, the adhesion between the second insulating layer 8 and the metal post 9 is reinforced, and accordingly, the connection strength between the metal post 9 and the wiring pattern 7 is improved and the disconnection between the metal post 9 and the wiring pattern 7 is prevented. it can.
[0029]
Further, as described in claim 2, the surface of the second insulating layer 8 is formed on the tip of the metal post 9 so as not to hinder the mounting of the external connection terminal 14 and the outside (for example, a mounting board). It forms so that it may become a position lower than a surface.
[0030]
In a semiconductor device such as CSP or BGA, it is necessary to resin-encapsulate a main part including a semiconductor element for the purpose of improving the reliability of a package, maintaining mechanical strength, and the like.
As shown in FIG. 6, in a normal semiconductor device, for example, a metal post 69 having a height of about 3 μm to 50 μm is formed, and an external connection terminal 74 is disposed on the metal post 69. Considering also the thickness of the insulating layer 68, the thickness of the semiconductor device 61 after resin sealing becomes thicker than necessary. In addition, if the surface of the sealing resin 70 is formed at a relatively higher position than the front end surface of the metal post 69, it may hinder the placement of the external connection terminal 74 by thermocompression bonding (for example, soldering). is there. Further, since the second insulating layer 68 is made of a relatively expensive material, it can be said that forming the second insulating layer 68 thickly increases the manufacturing cost of the semiconductor device and is uneconomical.
The present inventors propose to optimize the height of the second insulating layer and the metal post for the purpose of improving the workability of thermocompression bonding of the external connection terminals.
[0031]
That is, as shown in FIG. 1, the second insulating layer 8 is disposed so that the height of the second insulating layer 8 excluding the portion covering the side surface of the metal post 9 is lower than the height of the tip end surface of the metal post 9. It is proposed to form.
This point will be described below.
As shown in FIG. 8 which is a partially enlarged view of the conventional semiconductor device, when the surface of the second insulating layer 68 is equal to or higher than the height of the tip surface of the metal post 69, it is formed on the second insulating layer 68. The height of the surface of the sealing resin 70 is higher than that of the end surface of the metal post 69. Therefore, even if an external connection terminal 74 (for example, a solder ball) is arranged on the tip surface of the metal post 69 exposed from the opening of the sealing resin 70, the sealing resin 70 is obstructed, An electrical connection failure between the metal post 69 and the external connection terminal 74 occurs, such as a gap between the external connection terminal 74 and the like.
[0032]
However, as shown in FIG. 7 which is a partially enlarged view of the semiconductor device of the present invention, the height of the second insulating layer 8 excluding the portion covering the side surface of the metal post 9 is lower than the height of the front end surface of the metal post 9. If this is done, the surface of the sealing resin 10 and the tip surface of the metal post 9 can be brought close to each other, and the sealing resin 10 does not interfere with each other. There is no gap between the terminal 14 and the electrical connection failure between the metal post 9 and the external connection terminal 14 can be prevented.
[0033]
Here, the material used for the first insulating layer 5 is not particularly limited as long as it has good heat resistance and adhesion and does not affect the semiconductor element 2. Higher ones are preferred. In addition, a material having a low dielectric constant is preferable, but polyimide can be said to be preferable in that a high-purity material can be obtained. From the viewpoint of production, a photosensitive polyimide material or a photosensitive polyimide siloxane composition is preferable. is there. Furthermore, it is better that the coefficient of thermal expansion is low, and it is practically desirable to have a coefficient of 60 ppm (60 × 10 exp-6 in / in / ° C.) or less.
[0034]
Next, as the material of the second insulating layer 8, a resin having a lower purity than that used for the first insulating layer 5 may be used because the second insulating layer 8 does not directly contact the semiconductor element 2. .
For example, in addition to the polyimide described above, epoxy resin, acrylic resin, or those obtained by modifying these resins with silicone can be used.
[0035]
Next, the material of the wiring pattern 7 is preferably a material having good conductivity. For example, copper, silver, aluminum, alloys thereof, or other good conductor metals can be used.
When copper or silver or the like is used as a material for the wiring pattern 7, a metal barrier layer 6 made of TiW alloy, TiN, TaN, W, Cr or the like is formed as an undercoat layer before the formation of the wiring pattern 7, Thereafter, it is desirable to form a wiring pattern 7 on the metal barrier layer 6.
[0036]
Next, the semiconductor device 1 of the present invention Is As shown in FIG. 1, an external connection terminal 14 is formed in a shape in which a conductive material is disposed on the surface of a holding body having a hollow portion that is open to the outside. The metal post 9 is disposed at the tip.
In other words, the stress applied to the semiconductor device due to the difference in thermal expansion coefficient between the mounting substrate and the semiconductor device after mounting, as shown in FIGS. 1, 2, and 3, the holding body 15 having a hollow portion opened to the outside. Relaxed by the external connection terminal 14 having the conductive material 16 disposed on the surface thereof. Let Yes. 2 is a side view of an example of the external connection terminal 14 according to the present invention, and FIG. It is the figure which looked at the cross section in A 'line from upper direction (for example, seeing from the mounting substrate side).
[0037]
The above points will be described.
As described above, when the semiconductor device 1 is mounted on the mounting board, the semiconductor element 2 formed of silicon or the like (for example, the thermal expansion coefficient is about 3 ppm) and the mounting board (for example, a printed board made of epoxy resin: heat The semiconductor device 1 is subjected to a stress (stress) caused by a difference in thermal expansion coefficient from an expansion coefficient of about 40 to 200 ppm, which exceeds 200 ppm above the Tg point.
Conventionally, in order to mount a semiconductor device such as CSP or BGA on a mounting substrate such as a printed circuit board, for example, a solder ball having a diameter of about 200 to 400 μm is formed on a metal post as an external connection terminal and mounted via the solder ball. It is easy and thermocompression bonding to the substrate.
[0038]
However, stress (stress) caused by the difference in thermal expansion coefficient is applied to the solder ball, and the stress (stress) transmitted through the solder ball causes a crack in a resin substrate such as a semiconductor device or a printed circuit board. There was a tendency to disconnect relatively easily.
[0039]
Outside The part connection terminal 14 is formed by forming a conductive material 16 on the surface of a hollow holding body 15 in order to provide a stress relaxation function. Since the hollow holding body 15 has a flexible structure, even if the mounting board connected to the external connection terminal 14 repeatedly undergoes a considerable amount of thermal expansion and contraction, the generated stress (stress) can be absorbed and the stress can be reduced. Thereby, generation | occurrence | production of the crack in the interface of an insulating layer and sealing resin, and the external connection terminal 14 and the disconnection by a crack can be prevented.
[0040]
Further, it is desirable that the hollow portion of the holding body 15 is open to the outside atmosphere so that air in the outside atmosphere can freely enter and leave the hollow portion.
This point will be described.
As will be described later, the holding body 15 is preferably formed of a resin. However, the resin easily absorbs moisture, and the resin containing moisture is easily hydrolyzed and deteriorated. However, if the hollow part of the holding body 15 is opened to the outside atmosphere and the air (air) in the external atmosphere can freely enter and leave the hollow part, the moisture contained in the holding body 15 is removed from the outside atmosphere. It can be released to prevent deterioration of the resin. Further, if the hollow portion of the holding body 15 is open to the external atmosphere, when heated during mounting, water vapor or expanded air in which the water in the holding body 15 is evaporated is released to the external atmosphere, and the holding body 15 Can be prevented from bursting. Furthermore, even if heat is applied to the semiconductor device after mounting, the moisture in the holding body 15 is released to the external atmosphere, so that the holding body 15 can be prevented from being ruptured or deteriorated.
[0041]
Here, the outer shape of the holding body may be a cylindrical shape, a quadrangular prism shape, a hexagonal prism shape, an octagonal prism shape, an abacus bead shape, etc., but when the solder is melted during soldering, When the self-alignment effect can be expected by the surface tension and the availability of the material is taken into consideration, it can be said that a cylindrical shape (cylindrical shape) as shown in FIGS. 2 and 3 is desirable.
In addition, if the environment in which the semiconductor device 1 is used has little heat change, and the stress generated between the semiconductor device 1 and the mounting substrate is small, the shape of the holding body 15 is a cylinder having no hollow portion. It does not matter as a shape.
[0042]
In general, a semiconductor device such as CSP or BGA is mounted by thermocompression bonding using solder, a low melting point alloy, an anisotropic conductive film, or the like when mounted on the outside (for example, a mounting substrate) or electrically connected. For this reason , Outside The material of the holding body 15 constituting the part connection terminal 14 is preferably engineer plastic having heat resistance. Here, the engineered plastic means a plastic having a heat resistance of 100 ° C. or higher, a strength of 49 MPa or higher, and a flexural modulus of 2.4 Gpa or higher. Materials satisfying the above conditions include polyimide, polyamideimide, polyetherimide, thermoplastic polyimide, polyamide, polyacetal, polybutylene terephthalate, polyethylene terephthalate, polystyrene, syndiotactic polystyrene, polyphenylene sulfide, polyether ketone, liquid crystal polymer, polyether Examples include resins such as nitrile, fluororesin, polycarbonate, modified polyphenylene ether, polysulfone, polyethersulfone, and polyarylate. Moreover, the engineer plastic polymer alloy may be used.
[0043]
Next, the semiconductor device 1 according to the present invention is fixed and electrically connected to the outside (for example, a mounting substrate) via the external connection terminal 14, and the surface of the holding body 15 constituting the external connection terminal 14 is electrically conductive. Material 16 is disposed. The conductive material 16 must be fixed externally and be capable of electrical connection.
As the conductive material 16 that satisfies such conditions,
(1) Graphite, carbon or metal fine particle dispersion,
(2) Gold, silver, copper, aluminum, or nickel alone, or an alloy containing two or more of the above metals,
(3) Low melting point alloy mainly composed of tin or lead,
It is desirable to select from the above (1) to (3).
[0044]
In addition, examples of the low melting point alloy described above include those using a metal such as mercury, gallium, or indium, but a solder (solder) alloy mainly composed of tin or lead is preferable from the viewpoint of manufacturing cost and the like. . As the solder alloy, eutectic solder or high melting point solder with an increased ratio of lead can be applied, and bismuth, cadmium, antimony, zinc, manganese, indium, tin, silver, etc. may be added as necessary. .
2 and 3, the adhesive layer 17 is formed on the surface of the holding body 15 prior to the placement of the conductive material 16 in order to improve the adhesion between the holding body 15 and the conductive material 16. May be formed.
[0045]
Outside As an example of the part connection terminal 14, for example, a cylindrical polyimide having a hollow part having a diameter of 100 μm to 1000 μm is used as the holder 15, and a solder alloy having a thickness of several μm to several tens of μm is used as the conductive material 16 on the surface of the holder 15. For example, the external connection terminal 14 may be used. Prior to the deposition of the conductive material 16, an adhesive metal layer may be formed as the adhesive layer 17 on the surface of the tube. Further, the thickness of the conductive material 16 may be increased as required, and the length and diameter of the holding body 15 may be set as appropriate according to the specifications of the semiconductor device 1 and the like.
[0046]
Next, the aforementioned claim 2 Proposes a method of manufacturing the semiconductor device 1 of the present invention. That is, the electrode 3 for electrical connection with the outside obtained by a conventionally known manufacturing method shown in FIG. 4A is formed, and the passivation film 4 exposing the electrode 3 is formed on the surface. In the semiconductor element 2, a shape substantially the same as that of the passivation film 4 is formed so as to expose the electrode 3. one After forming the insulating layer 5, one A step of forming a wiring pattern 7 having a predetermined shape connected to the electrode 3 on the insulating layer 5 to obtain the state shown in FIG. 4B, and a metal post 9 for external connection at a predetermined position of the wiring pattern 7 The step of forming a predetermined height (about 3 μm to 50 μm) and forming it in FIG. one After the insulating resin is applied on the insulating layer 5, the insulating resin is removed from the tip region of the metal post 9 connected to the outside. two 4 (d), the step of sealing with resin with sealing resin 10 to form FIG. 4 (e), and the external connection terminal 14 are provided, as shown in FIG. And a method for manufacturing a semiconductor device having at least a process. In the example of FIG. 4, prior to the formation of the wiring pattern 7, the metal barrier layer 6 is formed as an undercoat layer.
[0047]
As described above, after the metal post 9 is formed, the insulating resin formed and applied is two In this case, the second insulating layer 8 excluding the side surface of the metal post 9 is formed such that the height of the second insulating layer 8 is lower than the height of the front end surface of the metal post 9. For this reason, it is desirable to use a photolithography method in which the insulating resin is photosensitive and coating, pattern exposure, development, and the like are performed to remove the unnecessary insulating resin.
[0048]
First two The insulating resin used as the insulating layer 8 may be applied by using a known coating means such as a spin coating method, a curtain coating method, a screen printing method, or a slit and spin coating method.
However, in consideration of forming the second insulating layer 8 excluding the side surface of the metal post 9 so that the height is lower than the height of the tip end surface of the metal post 9, the spin coating method is desirable. That is, if the insulating resin is applied by spin coating after the metal post 9 is formed, the excess insulating resin is removed out of the semiconductor element. Therefore, by appropriately setting the application conditions, the insulating resin can be applied with a film thickness smaller than the height of the tip surface of the metal post 9 in the region excluding the side surface portion of the metal post 9, and on the side surface of the metal post 9. Insulating resin can also be applied. The insulating resin remaining on the tip surface of the metal post 9 may be selectively removed by laser, dry etching, reverse sputtering or the like in addition to the photolithography method described above.
[0049]
Next, the semiconductor device 1 may be required to have the cooling heat sink 12 for cooling the semiconductor element 2. Claim 3 The present invention proposes a method of manufacturing a semiconductor device having a cooling heat sink 12.
That is, the second shown in FIG. two After the cooling heat sink 12 is affixed to the semiconductor element 2 formed up to the insulating layer 8, the tip surface of the metal post 9 and the surface of the cooling heat sink 12 opposite to the surface to which the semiconductor element 2 is affixed are exposed. The resin is sealed with the sealing resin 10 so that the state shown in FIG. Thereafter, the external connection terminal 14 is mounted on the front end surface of the metal post 9 to obtain the semiconductor device 1 of FIG. 1 and FIG.
[0050]
Next, the semiconductor element 2 is often formed in a state where a plurality of the semiconductor elements 2 are attached to a single plate-like silicon wafer.
Claim 4 The invention according to 1 proposes a manufacturing method for obtaining individual semiconductor devices 1 from a silicon wafer having a plurality of semiconductor elements 2 formed on the surface. That is, the above-described first process is collectively performed on a silicon wafer having a plurality of semiconductor elements 2 that are imposed. two After the formation of the insulating layer 8, the semiconductor device 2 is separated into individual semiconductor elements 2 by dicing, and then a cooling heat sink 12 is attached to the separated individual semiconductor elements 2 respectively. This is a manufacturing method.
[0051]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
<Example>
FIG. 4A shows a semiconductor element 2 obtained by a conventionally known means incorporated in the semiconductor device 1 of the present invention. The semiconductor element 2 is formed with an electrode 3 made of aluminum with a silicon wafer as a base material, and a passivation film 4 is formed on the semiconductor element 2 so as to expose the electrode 3. In the present embodiment, a plurality of semiconductor elements 2 are provided on a single silicon wafer. For convenience of explanation, one semiconductor element 2 is shown.
[0052]
Next, after applying photosensitive polyimide (trade name “Paimel”, manufactured by Asahi Kasei Kogyo Co., Ltd.) on the semiconductor element 2, a film that exposes the electrode 3 using a known photoetching method that performs pattern exposure, development, and the like. A first insulating layer 5 having a thickness of about 10 μm was formed.
Next, a TiN layer having a thickness of 2000 mm and a Cu layer having a thickness of 5000 mm were sequentially stacked on the first insulating layer 5 by a sputtering method. Next, the TiN layer and the Cu layer were subjected to patterning using a known photoetching method, and a wiring pattern 7 electrically connected to the electrode 3 was obtained (FIG. 4B). The TiN layer between the first insulating layer 5 and the wiring pattern 7 is formed as the barrier metal layer 6.
[0053]
Next, as shown in FIG. 4C, after the metal post 9 is formed on the wiring pattern 7, photosensitive polyimide (trade name “Pimel”, manufactured by Asahi Kasei Kogyo Co., Ltd.) is formed on the first insulating layer 5. Was applied by a spin coat method, and then the excess polyimide except for the upper surface and side portions of the metal post 9 was removed by a photoetching method to obtain a second insulating layer 8 (FIG. 4D). As shown in FIG. 4D, the second insulating layer 8 exposes the upper surface of the metal post 9, covers the side surface of the metal post 9, and has a film thickness of 10 μm so as to be lower than the upper surface of the metal post 9 in other portions. It was. The metal post 9 is formed using a mask plating method, and the steps of the mask plating method will be described below.
That is, after obtaining FIG. 4B, a photosensitive resist layer having a film thickness of 20 μm is formed on the first insulating layer 5 and the wiring pattern 7, and then the wiring at the metal post formation site is formed using a known photoetching method. A plating mask 13 exposing the pattern 7 was formed (FIG. 5A). Next, a metal post 9 (15 μm in height) made of copper was formed on the wiring pattern 7 exposed from the plating mask 13 by using an electrolytic plating method (FIG. 5D). Next, the plating mask 13 is peeled off to obtain FIG.
[0054]
4D, dicing is performed on the silicon wafer on which the semiconductor element 2 is imbedded to separate the semiconductor element 2, and then the back surface of the semiconductor element 2 (the surface on which the semiconductor integrated circuit is formed). The heat sink 12 made of a Cu plate was affixed to the opposite surface side. Next, resin molding was performed with the sealing resin 10 so that the upper surface of the metal post 9 and the heat sink 12 were exposed (FIG. 4E).
[0055]
Next, the external connection terminal 14 was placed on the metal post 9 to obtain the semiconductor device 1 (FIG. 4F).
The external connection terminal 14 used in this example is one in which eutectic solder is formed as a conductive material 16 on the surface of a hollow holding body 15 made of thermoplastic polyimide as shown in FIG. Obtained.
First, a hollow thermoplastic polyimide tube having an inner diameter of 0.15 mm and a wall thickness of 50 μm was purchased in a long shape. Next, metallic chromium and copper were sequentially laminated on the tube surface (outer surface). Metal chrome and copper are used as the adhesion layer 17 when laminating conductive materials, and are formed by sputtering so that the metal chromium film thickness is 0.2 μm and the copper film thickness is 0.4 μm. Filmed. After forming the adhesive layer 17, eutectic solder having a thickness of about 20 μm was plated as the conductive material 16.
Next, after the eutectic solder was formed, each of the long thermoplastic polyimide tubes was cut to a length of about 0.3 mm to obtain the external connection terminals 14 shown in FIGS.
[0056]
The semiconductor device 1 obtained in this example was mounted on a printed board. The mounting was performed by thermocompression bonding (soldering) at 220 ° C. for 8 seconds. At the time of the thermocompression bonding, the external connection terminal 14 having the hollow holding body 15 described above absorbs the pressure applied during the thermocompression bonding, and therefore, it was possible to mount and connect with a pressure lighter than conventionally required pressure. Incidentally, in the semiconductor device 1 according to the present embodiment, it was able to be mounted and connected at a pressure of about 5 grams per external connection terminal 14 and about half the pressure conventionally required. Even if the thickness of the printed circuit board or the height of the metal post 9 varies and becomes non-uniform, the hollow holding body 15 is easily deformed during mounting, and this non-uniformity is absorbed. It was possible to mount without causing a connection failure between the device 1 and the printed circuit board.
[0057]
The reliability of the printed circuit board on which the semiconductor device 1 according to this example was mounted was evaluated by performing a temperature cycle test of −45 ° C. to + 125 ° C., but no disconnection occurred after 1000 cycles of the cycle test. .
[0058]
Although the embodiments of the present invention have been described above, the embodiments of the present invention are not limited to the above-described drawings and descriptions, and various modifications may be made based on the spirit of the present invention. Not too long.
[0059]
For example, in the above description, an example in which the external connection terminal according to the present invention is used for a CSP is shown. However, the external connection terminal according to the present invention may be formed in a semiconductor device such as a BGA.
In the above description, the sputtering method is used to form the wiring pattern 7. However, a vacuum deposition method, an ion plating method, a CVD method, a sol-gel method, or the like can be applied as the film forming method. A film forming method may be selected.
Furthermore, the material and thickness of the insulating layer, the material and thickness of the conductive material, or the material, diameter, and length of the holding member may be appropriately selected according to the specifications of the semiconductor device.
[0060]
Further, as the adhesive layer formed between the holding body and the conductive material, metal oxide, metal nitride, aluminum, or the like may be used instead of chromium. Instead of such vacuum film formation, activation treatment with palladium, electroless plating of copper or nickel, electrolytic plating, or the like may be used.
Furthermore, the surface of the holder may be subjected to surface treatment before film formation on the holder, and as the means, etching means such as plasma etching, ion etching, or wet etching, or sand blasting is used. It doesn't matter.
[0061]
【The invention's effect】
As described above, in the present invention, the side surface of the metal post 9 for external connection is reinforced with the second insulating layer 8 to improve the mechanical strength of the metal post 9, and the second insulating layer 8 Is formed only in necessary parts. For this reason, the semiconductor device of the present invention can reduce electrical connection failures caused by thermal strain and stress strain. That is, a highly reliable semiconductor device (CSP) can be obtained by the present invention.
Further, the metal post 9 constituting the semiconductor device 1 of the present invention is reinforced by the second insulating layer 8 and thus has excellent mechanical strength. For example, a flip-chip type semiconductor device or a build-up type multilayer wiring board can be used. It can also be applied to the metal post to be formed.
[0062]
Further, when the second insulating layer 8 is formed, a spin coating method is used, and a photo etching method is used to remove unnecessary resin including the upper portion of the metal post 9.
As a result, the surface of the second insulating layer can be formed lower than the upper surface of the metal post except for the side surface of the metal post 9. As a result, the thickness of the semiconductor device 1 can be reduced, and a poor electrical connection between the external connection terminal and the metal post, which is caused by contact of the sealing resin, can be prevented.
[0063]
In addition, the second insulating layer 8 covers the wiring pattern 7 and forms a region other than the side surface of the metal post 9 lower than the tip surface of the metal post 9. Thereby, when curing (baking) for forming the second insulating layer 8 (for example, when heating at 400 ° C. for 1 hour in a high-temperature oven), the first insulating layer 5 is formed. Even if a residual gas is generated from the constituent resin, the residual gas escapes from a thin portion (region on the wiring pattern 7) of the second insulating layer 8. For this reason, it can prevent that the resin part swells with the bubble by residual gas, and the wiring pattern 7 disconnects.
[0064]
Further, after the second insulating layer 8 is formed and separated into pieces by dicing, the semiconductor device 1 having excellent heat dissipation can be obtained by attaching the heat sink 12 to the back surface of the semiconductor element 2. Further, since the resin sealing is performed except for the front end surface of the metal post 9, the surface and side surfaces of the device are protected by the sealing resin, and a highly reliable semiconductor device having excellent airtightness and no package cracks due to moisture absorption is obtained. be able to.
[0065]
Further, in the semiconductor device 1 of the present invention, the external connection terminal 14 is constituted by a holding body 15 having a hollow. In other words, in the present invention, the external connection terminal 14 obtained with a simple configuration and a simple manufacturing process is provided with a stress relaxation function. Thereby, when the semiconductor device 1 is mounted on the mounting substrate, the stress applied to the semiconductor device 1 due to the difference in thermal expansion coefficient between the semiconductor device 1 and the mounting substrate is absorbed by the external connection terminal 14 having a stress relaxation function, and cracks. The occurrence of disconnection or the like can be prevented, and a highly reliable semiconductor device can be obtained.
Conventionally, the BGA has been provided with stress relaxation means called an interposer to relieve external force applied to the apparatus. However, the stress relaxation means is large and there is a limit to reducing the size of the apparatus. However, in the semiconductor device 1 of the present invention, since the stress can be relieved by the external connection terminal 14 having a simple configuration, the size of the device can be reduced.
Further, even when the thickness of the printed circuit board and the height of the metal post 9 are not uniform, the external connection terminal 14 having a stress relaxation function can be easily deformed at the time of mounting to absorb this nonuniformity. It is possible to prevent connection failure due to unevenness in the thickness of the printed circuit board and the height of the metal post.
[0066]
Further, by making the holding body 15 constituting the external connection terminal 14 into, for example, a cylinder (cylindrical) having a hollow portion opened to the outside, the reliability of electrical connection when mounting the semiconductor device 1 is improved. can do. That is, when moisture is present in the holding body 15, the moisture is released from the holding body 14 when heated during mounting, and this moisture causes problems such as poor electrical connection. Further, the water in the holding body 15 causes the holding body 15 to deteriorate. However, since the holding body 15 is hollow, moisture escapes from the hollow portion to the outside atmosphere during heating, and electrical connection failure during mounting can be prevented. It is possible to prevent the holder 15 from being deteriorated by being released to the outside atmosphere.
[0067]
[Brief description of the drawings]
FIG. 1 is an explanatory cross-sectional view schematically showing one embodiment of a semiconductor device of the present invention.
FIG. 2 is an explanatory diagram showing an example of an external connection terminal according to the present invention.
FIG. 3 is an explanatory cross-sectional view showing an example of an external connection terminal according to the present invention.
FIGS. 4A to 4F are cross-sectional explanatory views showing an example of a method of manufacturing a semiconductor device according to the present invention in the order of steps.
FIGS. 5A to 5B are cross-sectional explanatory views showing an example of a method for forming a metal post in the order of steps.
FIG. 6 is a cross-sectional explanatory view schematically showing an example of a conventional semiconductor device.
FIG. 7 is an enlarged explanatory view schematically showing a main part of an example of a semiconductor device of the present invention.
FIG. 8 is an enlarged explanatory view showing an example of connection failure in a conventional semiconductor device.
[Explanation of symbols]
1, 61 Semiconductor device
2, 62 Semiconductor device
3, 63 electrodes
4, 64 Passivation film
5, 65 First insulation layer
6, 66 Barrier layer
7, 67 Wiring pattern
8, 68 Second insulation layer
9, 69 metal post
10, 70 Sealing resin
11, 71 Solder ball
12 heat sink
13 Plating mask
14, 74 External connection terminals
15 Holding body
16 Conductive material
17 Adhesive layer

Claims

A first insulating layer having substantially the same shape as the passivation film is formed on a passivation film formed on the semiconductor element by exposing an electrode formed on the semiconductor element, and the semiconductor element is formed on the first insulating layer. A wiring pattern to be connected to the electrode is formed, a metal post for external connection is formed on the wiring pattern, the side surface of the metal post excluding the metal post front end surface is covered, and the second side excluding the metal post side region A second insulating layer is formed that adheres closely to the wiring pattern in which the surface height of the insulating layer is set at a position lower than the tip end surface of the metal post, and is sealed with a sealing resin so that the tip end surface of the metal post is exposed. A semiconductor device characterized in that disconnection between the metal post and the wiring pattern is prevented by providing an external connection terminal on the front end surface of the metal post .

Forming a first insulating layer on the passivation film formed to expose the electrode formed on the semiconductor element to expose the electrode; and a wiring pattern connected to the electrode on the first insulating layer. A step of forming, a step of forming a metal post for external connection at a predetermined height in a predetermined position of the wiring pattern, and after applying an insulating resin so as to include the metal post by spin coating , The insulating resin is removed from the tip surface region of the metal post connected to the outside by photolithography, and the side surface of the metal post except the tip surface of the metal post is covered, and the second insulation excluding the metal post side region. a step of the second insulating layer that set the height of the surface of the layer at a position lower than the metal post distal end surface, abolish resin molding by a sealing resin so as to expose the distal end surface of the metal posts Process and method of manufacturing a semiconductor device according to claim 1, characterized in that it comprises at least a step of disposing the external connection terminal to the distal end surface of the metal posts.

After the semiconductor element on which the second insulating layer is formed is attached to the cooling heat sink, resin sealing is performed so that the metal post tip surface and the cooling heat sink surface opposite to the surface to which the semiconductor element is attached are exposed. 3. The method of manufacturing a semiconductor device according to claim 2 , wherein after that, an external connection terminal is mounted on the front surface of the metal post.

It is characterized in that after the formation of the second insulating layer is collectively performed on the plurality of semiconductor elements that are attached, the semiconductor elements are separated into individual semiconductor elements by dicing, and then attached to a cooling heat sink. A method of manufacturing a semiconductor device according to claim 2 or 3 .