JP2005175019A - Semiconductor device and multilayer semiconductor device - Google Patents

Semiconductor device and multilayer semiconductor device Download PDF

Info

Publication number
JP2005175019A
JP2005175019A JP2003409610A JP2003409610A JP2005175019A JP 2005175019 A JP2005175019 A JP 2005175019A JP 2003409610 A JP2003409610 A JP 2003409610A JP 2003409610 A JP2003409610 A JP 2003409610A JP 2005175019 A JP2005175019 A JP 2005175019A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor device
wiring
surface
formed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003409610A
Other languages
Japanese (ja)
Inventor
Toshiya Ishio
Yoshihide Iwasaki
Katsunobu Mori
Hiroyuki Nakanishi
Shinji Suminoe
Takamasa Tanaka
宏之 中西
信二 住ノ江
良英 岩崎
勝信 森
隆正 田中
俊也 石尾
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a multilayer semiconductor device which establish an electric connection between semiconductor devices easily and at a low cost when stacking the semiconductor devices, and realize high-density packaging of the semiconductor devices. <P>SOLUTION: The semiconductor device 10 has connection terminals 5a for electrically connecting electrode pads 2 and the outside, on a principal plane 10a whereon the electrode pads 2 are formed. On the opposite face 10b, there is a metal ball 7a formed to electrically connect the electrode pads 2 and the outside. The metal ball 7a is formed at the tip of a wire 7. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及び積層型半導体装置に関し、詳細には、半導体装置の積層に適した半導体装置及びそれを積層してなる積層型半導体装置に関するものである。 The present invention relates to a semiconductor device and a stacked type semiconductor device, in particular, to a semiconductor device and a stacked type semiconductor device formed by stacking it suitable for stacking semiconductor devices.

近年、電子機器の小型化に伴って、高密度に半導体装置を実装することが求められている。 In recent years, with miniaturization of electronic devices, it is required to implement a high density semiconductor device. 半導体装置の高密度実装を実現するためには、高密度実装に適した構造の半導体装置が用いられる。 In order to realize high-density mounting of the semiconductor device, a semiconductor device structure suitable for high-density packaging is used. このような半導体装置として、例えば、特許文献1には、半導体チップと同じサイズとなるように形成された半導体装置が開示されている。 As such a semiconductor device, for example, Patent Document 1, a semiconductor device is disclosed which is formed to be the same size as the semiconductor chip. 図12に、特許文献1に記載されている半導体装置を示す。 12 shows a semiconductor device described in Patent Document 1.

上記特許文献1に記載の半導体装置100は、図12に示すように、半導体チップ101表面に、電極パッド102を有している。 The semiconductor device 100 described in Patent Document 1, as shown in FIG. 12, the semiconductor chip 101 surface has an electrode pad 102. この電極パッド102と、外部接続用の端子とが、配線105を介して、電気的に接続される。 This electrode pad 102, and terminals for external connection, via the wiring 105 are electrically connected.

上記半導体装置100を製造する際には、まず、半導体チップ101上に、上記電極パッド102が露出するように、パッシベーション膜103及び絶縁皮膜104を形成する。 When manufacturing the semiconductor device 100, first, on the semiconductor chip 101, as the electrode pad 102 is exposed, to form a passivation film 103 and the insulating film 104. 続いて、露出した電極パッド102上及び絶縁皮膜104上の一部に、電極パッド102に電気的に接続されるように、所定のパターンの配線105を形成する。 Then, on a part of the exposed electrode pads 102 and the insulating film 104, so as to be electrically connected to the electrode pad 102, a wiring 105 in a predetermined pattern. 該配線105の形成に際しては、電極パッド102及び絶縁皮膜104上に、配線材料となる金属のスパッタリングを行って金属膜を形成し、フォトリソグラフィによって配線パターンに応じたレジストパターンを形成する。 In forming the wiring 105, the electrode pad 102 and the insulating film 104 on, performing sputtering of metal serving as a wiring material to form a metal film, forming a resist pattern corresponding to the wiring pattern by photolithography. そして、該レジストパターンをマスクとして、スパッタリングによって形成された金属膜をエッチングした後、レジストパターンを除去する。 Then, the resist pattern as a mask to etch the metal film formed by sputtering, the resist pattern is removed. これにより、所定のパターンで配線105が形成される。 Thus, the wiring in a predetermined pattern 105 is formed.

このように、配線105を形成した後、該配線105及び絶縁皮膜104上に、フォトリソグラフィによって、配線105上の所定の位置が露出するように保護膜106を形成する。 Thus, after forming the wiring 105, on the wiring 105 and the insulating film 104 by photolithography, a predetermined position on the wiring 105 to form a protective film 106 to expose. このとき、同時に、半導体チップ101の側壁を覆うように、保護膜107を形成する。 At the same time, so as to cover the side walls of the semiconductor chip 101, a protective film 107. そして、この露出した配線105上に、外部接続用の端子であるバンプ121を配置して、配線105とバンプ121とを電気的に接続する。 Then, on this exposed wiring 105, by placing the bumps 121 is a terminal for external connection electrically connects the wiring 105 and the bump 121.

また、上記特許文献1には、上記の半導体チップ101を複数用いて半導体装置を形成することが記載されている。 The aforementioned Patent Document 1 describes forming a semiconductor device by using a plurality of semiconductor chips 101 as described above. 該半導体装置は、例えば、実装用の基板上に複数の半導体チップを平面的に配置してなっている。 The semiconductor device is, for example, has been arranged a plurality of semiconductor chips in plan view on the substrate for mounting. このような複数の半導体チップを備えた半導体装置では、各半導体チップ間の接続は、上記配線105の形成と同様に行うことができる。 In the semiconductor device having such a plurality of semiconductor chips, the connection between the semiconductor chips can be performed in a manner similar to the formation of the wiring 105.

すなわち、実装用の基板上に、複数の半導体チップを互いに隣接して配置し、パッシベーション膜及び絶縁皮膜を形成する。 That is, on the substrate for mounting a plurality of semiconductor chips adjacent to each other to form a passivation film and an insulating film. 続いて、各半導体チップに備えられた電極パッド間を、上記したように、スパッタリングによる金属膜の形成、フォトリソグラフィ、金属膜のエッチングを行うことによって形成された配線で、接続する。 Subsequently, between the semiconductor chip electrode pads provided, as described above, formation of the metal film by sputtering, photolithography, wiring formed by etching the metal film, is connected.

このように、基板上に複数の半導体チップを隣接して配置して、半導体チップ間を接続することにより、平面的に配置された複数の半導体チップの合計サイズと同じサイズの半導体装置を製造することができる。 Thus, a plurality of semiconductor chips on a substrate positioned adjacent, by connecting the semiconductor chip to produce a semiconductor device having the same size as the total size of a plurality of semiconductor chips which are planarly disposed be able to. 従って、上記特許文献1の手法を用いれば、半導体チップを平面的に並べる場合に、高密度実装を実現した半導体装置を製造することができる。 Therefore, the use of the technique of Patent Document 1, when arranging the semiconductor chip in a plane, it is possible to manufacture a semiconductor device which realizes high-density mounting.
特開平8−330313号公報(平成8(1996)年12月13日公開) JP-A-8-330313 Patent Publication No. (1996 December 13 published) 特開平10−223833号公報(平成10(1998)年8月21日公開) JP-A-10-223833 JP (1998 (published August 21, 1998) years)

しかしながら、半導体装置のさらなる高密度実装を実現するためには、半導体装置の平面的な高密度実装を実現するだけでなく、半導体装置の積層に際しても、高密度に実装することが望まれる。 However, in order to realize a higher density mounting of semiconductor devices not only provides a planar high-density packaging of semiconductor devices, even when stacked semiconductor device, it is desirable to implement a high density. そこで、半導体チップと同等の小型の半導体装置を積層する場合には、例えば、次のように行えばよい。 Therefore, in the case of stacking the semiconductor chips equivalent small semiconductor devices, for example, it may be performed as follows. すなわち、半導体装置を構成する半導体チップを貫通する貫通口を設け、該貫通口に設けられた導電体を介して、各半導体チップ間を電気的に接続する。 That is, a through hole penetrating the semiconductor chip constituting the semiconductor device is provided, via a conductor provided in the through hole, for electrically connecting the respective semiconductor chips. 貫通口に設けられる導電体は、貫通口内部に絶縁膜を形成した上で、導電性物質をメッキ等によって形成する(例えば、特許文献2等参照)。 Conductor provided in the through hole, the inside through hole in terms of the formation of the insulating film, a conductive material is formed by plating or the like (e.g., see Patent Document 2).

しかしながら、上記のような技術によって、積層された半導体チップ間を接続する手法は、絶縁膜や導電体の欠陥が生じる等の問題を生じやすく、技術面での困難性を伴う。 However, the above-described technique, a technique for connecting the stacked semiconductor chip is likely to cause problems such as defects in the insulating film and the conductor occurs, accompanied by difficulties Tech. また、この技術を用いて積層する場合には、貫通口、絶縁層、導電体の形成に非常に時間を必要とし、設備投資も莫大となる。 Further, when the laminated using this technique, the through-hole, an insulating layer, requiring very time to form conductors, it becomes enormous capital investment. それゆえ、製造コストが非常に増大し、積層された半導体装置を安価に提供することが困難となってしまう。 Therefore, very increased manufacturing cost, it becomes difficult to provide an inexpensive stacked semiconductor device.

本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、半導体装置を積層する場合に、半導体装置間の電気的な接続を簡便かつ安価に行って、半導体装置の高密度実装を実現し得る半導体装置及びそれを積層してなる積層型半導体装置を提供することにある。 The present invention was made to solve the above problems, its object is, in the case of stacking the semiconductor device, by performing the electrical connection between the semiconductor device easily and inexpensively, the semiconductor and to provide a high-density mounting can be realized formed by a semiconductor device and laminating it stacked semiconductor device of the device.

本発明の半導体装置は、上記課題を解決するために、電極パッドを有する半導体チップを備えた半導体装置において、上記電極パッドが形成されている側の表面である第1面に、電極パッドと外部とを電気的に接続するための第1の接続端子を有するとともに、上記第1面以外の表面である第2面に、電極パッドと外部とを電気的に接続するための第2の接続端子を有し、上記第2の接続端子は、金属線を介して上記電極パッドに接続されていることを特徴としている。 The semiconductor device of the present invention, in order to solve the above problems, in a semiconductor device including a semiconductor chip having an electrode pad, the first surface is a surface on which the electrode pad is formed, the electrode pads and external has a first connection terminal for electrically connecting the door, the second surface is a surface other than the first face, a second connecting terminal for electrically connecting the electrode pad and the external has, the second connection terminal is characterized in that through a metal wire is connected to the electrode pad.

また、本発明の半導体装置は、上記の半導体装置において、上記金属線は、絶縁体によって覆われていることが好ましい。 Further, the semiconductor device of the present invention, in the semiconductor device, the metal wire is preferably covered by an insulator.

また、本発明の半導体装置は、上記の半導体装置において、上記絶縁体は、伸縮性を有していることが好ましい。 Further, the semiconductor device of the present invention, in the semiconductor device, the insulating body preferably have a stretch.

また、本発明の半導体装置は、上記の半導体装置において、上記第1の接続端子は、上記電極パッドに電気的に接続されるとともに、上記半導体チップの第1面側の面上に形成された第1の配線の一部であってもよい。 Further, the semiconductor device of the present invention is a semiconductor device described above, the first connection terminal is electrically connected to the electrode pads, formed on the surface of the first surface side of the semiconductor chip it may be part of the first wiring.

また、本発明の半導体装置は、上記の半導体装置において、上記金属線には、上記電極パッドへの接続位置と、上記第2の接続端子への接続位置との間の位置に、該金属線と外部とを電気的に接続するための接続部が設けられてもよい。 Further, the semiconductor device of the present invention is a semiconductor device described above, the above-mentioned metal wire, and the connection position to the electrode pad, the position between the connection position to the second connecting terminal, the metal wire and a may be connecting portion for electrically connecting is disposed outside.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の接続端子に電気的に接続されるとともに、上記半導体チップの第2面側の面上に形成された第2の配線を有し、上記第2の配線の一部は、該第2の配線と外部とを電気的に接続するための第2配線用接続端子となっていてもよい。 Further, the semiconductor device of the present invention, in the semiconductor device, the are electrically connected to the second connection terminal, a second wiring formed on the surface of the second surface side of the semiconductor chip It has, above a portion of the second wiring may have a second wiring connection terminals for electrically connecting the second wiring with the outside.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の配線は、上記半導体チップの第2面側の面上に、伸縮性を有する絶縁層を介して設けられていることが好ましい。 Further, the semiconductor device of the present invention is a semiconductor device described above, the second wiring, on the surface of the second surface side of the semiconductor chip, that is provided with an insulating layer having elasticity preferable.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の配線を覆う絶縁性の保護層を有し、上記保護層は、伸縮性を有することを特徴とすることが好ましい。 The semiconductor device of the present invention, in the semiconductor device described above, has an insulating property of the protective layer covering the second wiring, the protective layer is preferably characterized by having a stretchability.

また、本発明の半導体装置は、上記の半導体装置において、上記第1の接続端子、第2の接続端子、第2配線用接続端子、接続部からなる群のうちの少なくとも1つに、突起電極が設けられていてもよい。 Further, the semiconductor device of the present invention is a semiconductor device described above, the first connection terminal, a second connection terminal, a second wiring connecting terminals, to at least one of the group consisting of connecting portion, the protrusion electrodes it may be provided.

また、本発明の積層型半導体装置は、上記した各半導体装置から選ばれる少なくとも2つの半導体装置を積層してなることを特徴としている。 The stacked-type semiconductor device of the present invention is characterized in that formed by laminating at least two semiconductor device selected from the semiconductor device described above.

本発明の半導体装置は、以上のように、上記第1面に第1の接続端子を有し、該第1面以外の表面である第2面に、金属線を介して電極パッドに接続される第2の接続端子を有している。 The semiconductor device of the present invention, as described above, has a first connection terminal to the first surface, the second surface is a surface other than said first surface, is connected to the electrode pad through the metal wire the second has a connection terminal that. そのため、上記半導体装置の第1面側及び第2面側にて、外部との接続が可能になる。 Therefore, at the first surface side and the second surface side of the semiconductor device, it is possible to connect with the outside. 従って、上記第1面側又は第2面側に、他の半導体装置や実装基板等(以下、実装部材と記載する)を配置することによって、本発明の半導体装置と実装部材とを容易に電気的に接続することができる。 Therefore, the on the first surface side or the second surface side, another semiconductor device and a mounting board or the like (hereinafter referred to as a mounting member) by placing a readily electricity to the semiconductor device of the present invention a mounting member it can be connected to each other. それゆえ、本発明の半導体装置を用いれば、半導体装置の高集積化を簡便に行うことができるという効果を奏する。 Thus, by using the semiconductor device of the present invention, an effect that it is possible to easily perform the high integration of the semiconductor device.

さらに、上記半導体装置は、第2の接続端子は、金属線を介して電極パッドに接続されているため、第2面上の任意の位置に第2の接続端子を配置することができる。 Furthermore, the semiconductor device, the second connection terminals, because it is connected to the electrode pad through the metal wire, it is possible to arrange the second connecting terminals at an arbitrary position on the second surface. つまり、上記半導体装置は、第2の接続端子の第2面上での配置位置の自由度が高いので、半導体装置を実装部材に実装する際の自由度を向上することができる。 That is, the semiconductor device, since the degree of freedom of arrangement positions on the second surface of the second connecting terminal is high, it is possible to improve the degree of freedom in mounting the semiconductor device on the mounting member.

また、本発明の半導体装置は、上記の半導体装置において、上記金属線が絶縁体によって覆われているので、半導体装置の製造及び実装等における操作性を向上することができる。 Further, the semiconductor device of the present invention is a semiconductor device described above, since the metal wire is covered by an insulator, it is possible to improve the operability in manufacture and mounting of the semiconductor device. さらに、上記絶縁体によって、金属線のショートやリーク不良、断線等を防止することができるので、半導体装置の信頼性を向上することができるという効果を奏する。 Furthermore, exhibits by the insulator, short-circuit or leakage failure of the metal wire, it is possible to prevent disconnection, etc., the effect that it is possible to improve the reliability of the semiconductor device.

また、本発明の半導体装置は、上記の半導体装置において、上記絶縁体が伸縮性を有している。 Further, the semiconductor device of the present invention is a semiconductor device described above, the insulator has a stretchability. そのため、半導体装置の製造時の温度変化、半導体装置の使用時の外部環境や半導体チップの発熱による温度変化等によって、半導体装置の各構成部材の熱膨張等の伸縮が生じた場合にも、上記構成部材の伸縮に応じて、絶縁体が伸縮することができる。 Therefore, the temperature variation during the manufacture of semiconductor devices, the temperature change due to heat generation in the external environment and the semiconductor chip at the time of use of the semiconductor device, even if the expansion and contraction of the thermal expansion of the components of the semiconductor device occurs, the in response to expansion and contraction of the components can be insulating material expands and contracts. これにより、上記の温度変化が発生して構成部材が伸縮した場合にも、金属線を覆う絶縁体に亀裂等の損傷や破損が生じることはない。 Thus, when the component to a temperature change of the above occurs and stretching also, damage or breakage such as cracks does not occur in the insulator covering the metal wire. 従って、金属線のショートやリーク不良、断線等を防止して、信頼性の高い半導体装置を提供することができるという効果を奏する。 Thus, the metal line short or leakage failure, to prevent disconnection or the like, an effect that it is possible to provide a highly reliable semiconductor device.

また、本発明の半導体装置は、上記の半導体装置において、上記第1の接続端子は、電極パッドに電気的に接続されるとともに、半導体チップの第1面側の面上に形成された第1の配線の一部となっている。 Further, the semiconductor device of the present invention is a semiconductor device described above, the first connection terminal is electrically connected to the electrode pads, first formed on the surface of the first surface side of the semiconductor chip It has become a part of the wiring. つまり、本発明の半導体装置では、電極パッドが形成されている側の半導体チップ上に、電極パッドが接続される第1の配線を設け、該第1の配線の所望の領域を第1の接続端子としている。 That is, in the semiconductor device of the present invention, on the side of the semiconductor chip electrode pads are formed, a first wiring electrode pads are connected is provided, a desired region of the first interconnection first connection It is a terminal. そのため、第1面上の任意の位置に、第1の接続端子を設けることができるので、半導体装置を実装部材に実装する、あるいは積層する際の自由度を向上することができる。 Therefore, at any position on the first surface, it is possible to provide a first connection terminal, it is possible to improve the degree of freedom in mounting the semiconductor device on the mounting member, or laminated. また、半導体装置の高集積化を容易に行うことができるという効果を奏する。 Further, an effect that can be easily highly integrated semiconductor device.

また、本発明の半導体装置は、上記の半導体装置において、上記金属線の、電極パッドへの接続位置と、第2の接続端子への接続位置との間の位置に、金属線と外部とを電気的に接続するための接続部が設けられているので、該接続部にて、実装部材との接続を行うことができる。 Further, the semiconductor device of the present invention, in the semiconductor device, the metal wire, the connection position of the electrode pad, the position between the connection position to the second connecting terminal, the metal wire and the outside the connection portion for electrically connecting is provided at the connection portion, it can be connected with the mounting member. これにより、半導体装置の実装部材への実装や積層をより簡便に行って、より容易に半導体装置の高集積化を実現することができるという効果を奏する。 Thus, by performing the mounting and laminating of the mounting member of the semiconductor device more convenient, there is an effect that can be more easily realize high integration of semiconductor devices.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の接続端子に電気的に接続されるとともに、半導体チップの第2面側の面上に形成された第2の配線を有し、該第2の配線の一部は、該第2の配線と外部とを電気的に接続するための第2配線用接続端子となっている。 Further, the semiconductor device of the present invention is used, the number in the above-described semiconductor device is electrically connected to the second connection terminal, a second wiring formed on the surface of the second surface side of the semiconductor chip and, a portion of the second wiring, and has a second wiring connection terminals for electrically connecting the second wiring with the outside. このように、本発明の半導体装置は、第2面側に、第2の配線を有しているので、半導体装置の実装部材への実装や積層をより簡便に行うことができる。 Thus, the semiconductor device of the present invention, the second surface side, since they have the second wiring, it is possible to perform the mounting and laminating of the mounting member of the semiconductor device more easily.

さらに、上記構成の半導体装置では、第2面上の所望する位置に、第2配線用接続端子を設けることができる。 Further, in the semiconductor device having the above structure can be in the desired position on the second surface, providing the second wiring connection terminals. これにより、半導体装置を実装部材に実装する際の自由度を向上することができるとともに、半導体装置の実装部材への実装や積層を容易に行うことができるという効果を奏する。 This brings about it is possible to improve the degree of freedom in mounting the semiconductor device on the mounting member, an effect that the mounting and laminating of the mounting member of the semiconductor device can be easily performed.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の配線は、半導体チップの第2面側の面上に、伸縮性を有する絶縁層を介して設けられているので、半導体チップと第2の配線との絶縁性を確保することができる。 Further, the semiconductor device of the present invention is a semiconductor device described above, the second wiring, on the surface of the second surface side of the semiconductor chip, since is provided via an insulating layer having elasticity, the semiconductor it is possible to ensure insulation between the chip and the second wire.

さらに、上記絶縁層は、伸縮性を有しているので、半導体装置の製造や使用時に、該半導体装置が上記した温度変化を経験し、半導体装置の各構成部材の伸縮が生じた場合にも、上記構成部材の伸縮に応じて、絶縁層が伸縮することができるので、絶縁層に歪や亀裂が生じることはない。 Furthermore, the insulating layer, since it has a stretchability at the time of manufacture and use of semiconductor devices, the semiconductor device experiences temperature changes described above, even when the expansion and contraction of the components of the semiconductor device occurs in response to expansion and contraction of the components, it is possible insulating layer expands and contracts, never distortion or cracks in the insulating layer. 従って、上記温度変化に際しても、半導体チップと第2の配線との絶縁性を確保することができるので、信頼性の高い半導体装置を提供することができるという効果を奏する。 Therefore, even when the temperature changes, it is possible to ensure insulation between the semiconductor chip and the second wire, there is an effect that it is possible to provide a highly reliable semiconductor device.

また、本発明の半導体装置は、上記の半導体装置において、上記第2の配線を覆う絶縁性の保護層を有しているので、半導体装置の製造及び実装等における操作性を向上することができる。 Further, the semiconductor device of the present invention, in the semiconductor device, since it has an insulating protective layer covering the second wiring, it is possible to improve the operability in manufacture and mounting of the semiconductor device .

さらに、上記保護層は、伸縮性を有しているので、半導体装置の製造や使用時に、該半導体装置が上記した温度変化を経験し、半導体装置の各構成部材の伸縮が生じた場合にも、上記構成部材の伸縮に応じて、保護層が伸縮することができるので、保護層に歪や亀裂が生じることはない。 Further, the protective layer, because it has elasticity at the time of manufacture and use of semiconductor devices, the semiconductor device experiences temperature changes described above, even when the expansion and contraction of the components of the semiconductor device occurs in response to expansion and contraction of the components, it is possible to protect layer expands and contracts, never distortion and cracks in the protective layer. 従って、上記温度変化に際しても、第2配線及び第2接続端子の外部と接続される領域を、物理的ダメージや化学的ダメージから保護して、断線等の発生を防止することができる。 Therefore, even when the temperature changes, the region connected to the external of the second wiring and second connecting terminals, and protected from physical damage and chemical damage, it is possible to prevent the occurrence of disconnection or the like. これにより、半導体装置の信頼性を向上することができるという効果を奏する。 Thus, an effect that it is possible to improve the reliability of the semiconductor device.

また、本発明の半導体装置は、上記の半導体装置において、上記第1の接続端子、第2の接続端子、第2配線用接続端子、接続部からなる群のうちの少なくとも1つに、突起電極が設けられている。 Further, the semiconductor device of the present invention is a semiconductor device described above, the first connection terminal, a second connection terminal, a second wiring connecting terminals, to at least one of the group consisting of connecting portion, the protrusion electrodes It is provided. そのため、該突起電極にて、半導体装置と実装部材とを電気的に接続することができるので、半導体装置の実装部材への実装や積層を容易に行うことができるという効果を奏する。 Therefore, in the protrusion electrodes, it is possible to electrically connect the mounting member semiconductor device, an effect that it is possible to easily implement or lamination to the mounting member of the semiconductor device.

また、本発明の積層型半導体装置は、上記した各半導体装置から選ばれる少なくとも2つの半導体装置を積層してなっているので、半導体装置の高集積化を容易に行うことができる。 The stacked-type semiconductor device of the present invention, since it by laminating at least two semiconductor device selected from the semiconductor device described above, can be easily highly integrated semiconductor device. これにより、半導体装置の高密度実装を実現して、電子機器の小型化や高性能化にも対応した積層型半導体装置を提供することができるという効果を奏する。 Thus, to achieve high-density mounting of the semiconductor device, an effect that also miniaturization and higher performance of electronic devices can provide a stacked semiconductor device corresponding.

〔実施の形態1〕 [Embodiment 1]
本発明の実施の一形態について図1ないし図5に基づいて説明すれば、以下のとおりである。 If described with reference to FIGS. 1 to 5 An embodiment of the present invention is as follows.

図1(a)に、本実施の形態の半導体装置10の平面図を示し、図1(b)に、図1(a)のA−A'矢視断面図を示す。 In FIG. 1 (a), a plan view of the semiconductor device 10 of the present embodiment, in FIG. 1 (b), shows the A-A 'arrow sectional view of FIG. 1 (a). 本実施の形態の半導体装置10は、基板上への実装、あるいは、他の半導体装置上への積層を行う場合に、基板や他の半導体装置と対向する面となり得る実装面を有している。 The semiconductor device 10 of this embodiment, mounting on a substrate, or, in the case of laminated onto another semiconductor device, and has a mounting surface which can be a substrate or other semiconductor device which faces .

上記半導体装置10は、図1(a)(b)に示すように、半導体チップ1の表面に、電極パッド2及び図示しないチップ抵抗やチップコンデンサ等の回路素子を有している。 The semiconductor device 10 includes, as shown in FIG. 1 (a) (b), the surface of the semiconductor chip 1, has a circuit element such as a chip resistor or a chip capacitor electrode pads 2 and not shown. 該電極パッド2は、外部接続用の配線5に電気的に接続される、あるいは、図示しない素子用配線を介して上記回路素子に電気的に接続される。 The electrode pads 2 are electrically connected to the wiring 5 for external connection, or is electrically connected to the circuit element via the element wiring (not shown).

なお、以下では、図1(b)に示すように、上記半導体装置10の実装面(表面)のうち、上記半導体チップ1の電極パッド2が形成されている側にある半導体装置10の実装面を主面(第1面)10aと記載し、上記半導体装置10の主面10a以外の実装面を対向面(第2面)10bと記載する。 In the following, as shown in FIG. 1 (b), of the mounting surface of the semiconductor device 10 (the surface), the mounting surface of the semiconductor device 10 on the side of the electrode pads 2 of the semiconductor chip 1 is formed the main surface described as (first face) 10a, referred to as the facing surface (second surface) 10b of the mounting surface of the other main surface 10a of the semiconductor device 10.

上記半導体チップ1の表面(面)には、上記電極パッド2表面の少なくとも一部が露出するように第1絶縁層3が形成されている。 The aforementioned semiconductor chip 1 surface (surface), the first insulating layer 3 such that at least a portion of the electrode pad 2 surface is exposed is formed. また、該第1絶縁層3を覆い、かつ、電極パッド2表面を露出させるように、第2絶縁層4が形成されている。 Also, to cover the first insulating layer 3, and so as to expose the electrode pad 2 surface, a second insulating layer 4 is formed. つまり、半導体チップ1の表面には、電極パッド2の少なくとも一部の表面が露出するように、半導体チップ1上に順に、第1絶縁層3及び第2絶縁層4が形成されている。 That is, the surface of the semiconductor chip 1, so that at least a portion of the surface of the electrode pad 2 is exposed, are sequentially formed on the semiconductor chip 1, the first insulating layer 3 and the second insulating layer 4 is formed.

さらに、この露出した電極パッド2表面、及び、第2絶縁層4上には、外部接続用の上記配線(第1の配線)5が形成される。 Further, the exposed electrode pads 2 surface and, on the second insulating layer 4, the wiring for external connection (the first wiring) 5 is formed. 電極パッド2表面に配線5が形成されることにより、電極パッド2と配線5とが電気的に接続される。 By wiring the electrode pad 2 surface 5 is formed, and the electrode pad 2 and the wire 5 are electrically connected. また、第2絶縁層4及び配線5上には、該配線5表面の少なくとも一部が露出するように、絶縁性の保護膜(絶縁体)6が形成されている。 Further, on the second insulating layer 4 and the wiring 5, as at least a part of the wiring 5 surface is exposed, an insulating protective film (insulating body) 6 is formed. 上記配線5表面の露出した領域は、外部接続用の接続端子(第1の接続端子)5aとなる。 Exposed region of the wiring 5 surface, the connection terminals (first connection terminals) 5a for external connection. このように、配線5の一部分が接続端子5aとなっているので、配線5上の所望する領域を露出させることにより、所望する位置に接続端子5aを設けることができる。 Thus, since a portion of the wire 5 is in the connecting terminal 5a, by exposing a desired area on the wiring 5 can be provided with connection terminals 5a to a desired position. 従って、半導体装置10の実装や積層に際して、外部との接続位置に応じて、接続端子5aを設けることができる。 Therefore, when mounting or stacking of the semiconductor device 10 it can, depending on the connection position with the outside, provided the connection terminals 5a.

上記保護膜6は、配線5及び第2絶縁層4上に形成されるとともに、半導体チップ1の側面から半導体チップ1の電極パッド2が形成されている側の表面の端部付近に至る一帯(以下、エッジ部1aと記載する)を覆うように形成されている。 The protective film 6 is formed in on the wire 5 and the second insulating layer 4, zone extending from the side surface of the semiconductor chip 1 in the vicinity of the end portion of the side surface of the electrode pad 2 of the semiconductor chip 1 is formed ( less, and is formed so as to cover the described edge portion 1a). つまり、保護膜6は、半導体チップ1の側面を覆うとともに、半導体チップ1の端部付近に設けられた第2絶縁層4及び配線5を覆い、さらに、半導体チップ1の端部以外に設けられた第2絶縁層4及び配線5を所定のパターンで覆っている。 That is, the protective film 6 covers the side surface of the semiconductor chip 1 to cover the second insulating layer 4 and the wiring 5 provided in the vicinity of the end portion of the semiconductor chip 1, further provided in addition to an end portion of the semiconductor chip 1 the second insulating layer 4 and wiring 5 is covered with a predetermined pattern.

また、上記半導体装置10は、他の半導体装置や実装基板等の外部に電気的に接続するための金属製のワイヤ(金属線)7を備えている。 Further, the semiconductor device 10 is provided with a metal wire (metal wire) 7 for electrically connecting to the outside such as other semiconductor devices and the mounting substrate. 該ワイヤ7は、その一端が配線5上に配置され、該配線5と電気的に接続される。 The wire 7 has one end disposed on the wiring 5 is electrically connected to the wiring 5. これにより、半導体チップ1上の電極パッド2とワイヤ7とが、配線5を介して、電気的に接続される。 Accordingly, the electrode pad 2 and the wire 7 on the semiconductor chip 1 is, via a line 5 are electrically connected. 一方、上記ワイヤ7の他端は他の半導体装置等に接続される端子(第2の接続端子)となる。 On the other hand, the other end of the wire 7 is the terminal connected to the other semiconductor device or the like (second connection terminal). 上記ワイヤ7には、該端子が、ボール状の金属ボール(第2の接続端子)7aとなるように形成されており、上記半導体装置10の対向面10bの任意の位置に配置される。 To the wire 7, the terminal is ball-shaped metal balls are formed so that (second connection terminals) 7a, is located at any position opposing surface 10b of the semiconductor device 10. このように、ワイヤ7の端子を金属ボール7aにて形成することにより、ワイヤ7と他の半導体装置との接触面積を大きくすることができるので、電気的な接続を良好に得ることができる。 Thus, by forming a terminal of the wire 7 by metal balls 7a, it is possible to increase the contact area between the wire 7 and the other semiconductor device can be electrically connected favorably. ワイヤ7は、電極パッド2との接続位置と、金属ボール7aの位置との間で、任意に屈曲するとともに、任意の方向に配置されるので、外部との接続位置に応じて、金属ボール7aを配置して屈曲させればよい。 Wire 7 includes a connection position of the electrode pad 2, between a position of the metal ball 7a, with bent arbitrarily, since it is placed in any direction, depending on the connection position of an external, metal balls 7a the it is sufficient to bend arranged. このように、金属ボール7aの配置位置は、対向面10b側にて任意に設定することができるので、半導体装置10の実装や積層における自由度を高めることができる。 Thus, the arrangement position of the metal ball 7a, since it is possible to set arbitrarily at the opposing surfaces 10b side, it is possible to increase the degree of freedom in the mounting and laminating the semiconductor device 10.

さらに、上記ワイヤ7は、図1(b)に示すように、半導体チップ1のエッジ部1aに配置され、上記保護膜(絶縁体)6によって全体が覆われている。 Further, the wire 7, as shown in FIG. 1 (b), are arranged in the edge portion 1a of the semiconductor chip 1 is entirely covered by the protective film (insulator) 6. そのため、ワイヤ7の断線やショート、リーク不良等を防止することができる。 Therefore, disconnection and short circuit of the wire 7, a leak failure, etc. can be prevented. また、半導体装置10の製造時や、半導体装置10の他の半導体装置等の実装や積層等に際して、操作性を向上することができる。 Further, during manufacturing and the semiconductor device 10, during mounting and laminating such as other semiconductor devices of the semiconductor device 10, it is possible to improve operability.

上記構成の半導体装置10にて、上記電極パッド2は、例えば、アルミニウム(Al)を主成分とする金属にて形成され、半導体チップ1の電極となっている。 At the semiconductor device 10 having the above structure, the electrode pads 2 are, for example, be formed of aluminum (Al) in metal mainly composed, it has a electrode semiconductor chip 1.

また、上記第1絶縁層3は、電極パッド2間等の絶縁性を確保するために設けられ、第2絶縁層4は、配線5と図示しない上記素子用配線との間等に発生するクロストークを抑制するために設けられている。 Further, the first insulating layer 3 is provided in order to ensure insulation between the electrode pads 2 or the like, cloth second insulating layer 4 occurs during such a wiring 5 and not shown for the element wire It is provided in order to suppress talk. 本実施の形態では、上記第1絶縁層3は、例えば、シリコン酸化物(SiO )等の無機絶縁材料にて形成され、上記第2絶縁層4は、例えば、ポリイミド系の有機絶縁材料にて形成されている。 In this embodiment, the first insulating layer 3 is, for example, silicon oxide is formed by an inorganic insulating material (SiO 2) or the like, the second insulating layer 4 is, for example, an organic insulating material polyimide It is formed Te.

なお、第1絶縁層3及び第2絶縁層4を形成する材料は、無機絶縁材料や有機絶縁材料等、特に限定されない。 The material for forming the first insulating layer 3 and the second insulating layer 4, an inorganic insulating material or an organic insulating material or the like is not particularly limited. また、第1絶縁層3と第2絶縁層とが同じ材料で形成されてもよく、また異なる材料で形成されてもよい。 Also, it may be the first insulating layer 3 and the second insulating layer is formed of the same material, or may be formed of different materials. さらに、本実施の形態では、図1(b)に示すように、2層の第1絶縁層3及び第2絶縁層4を備えているが、第1絶縁層3のみを設ける構成であってもよく、3層以上の絶縁層を備える構造としてもよい。 Further, in this embodiment, as shown in FIG. 1 (b), it is provided with the two layers of the first insulating layer 3 and the second insulating layer 4, a configuration of providing only the first insulating layer 3 At best, a structure may be employed with a 3 or more insulating layers.

上記配線5は、電極パッド2側から順に、銅(Cu)層、ニッケル(Ni)層、金(Au)層の3層構造にて形成されている。 The wiring 5 includes, in order from the electrode pad 2 side, copper (Cu) layer, a nickel (Ni) layer are formed by three layers of gold (Au) layer. Cu層は、電気伝導度に優れ、電気信号の伝達に適した層となる。 Cu layer is excellent in electrical conductivity, the layer suitable to transmit electrical signals. Ni層は、Cu層とAu層との間の拡散を抑制するためのバリア層となるとともに、スズ(Sn)を主成分とする金属からなるハンダ等の接合用材料による接合に寄与する層となる。 Ni layers, as well as a barrier layer for suppressing the diffusion between the Cu layer and the Au layer, and the layer contributing to the bonding by the bonding material such as solder made of a metal whose main component is tin (Sn) Become. Au層は、Ni層表面に酸化膜が形成されることを防止するとともに、上記ワイヤ7との接合が可能となるように設けられている。 Au layer serves to prevent the oxide film on the Ni layer is formed on the surface, it is provided so as to allow bonding between the wire 7. また、上記Au層を設けることによって、該Au層上に接合用材料であるハンダを塗布する際の、ハンダの濡れ性を確保することができる。 Further, by providing the Au layer, when applying solder as the bonding material on the Au layer, it is possible to secure the solder wettability.

また、上記ワイヤ7はAuにて形成され、金属ボール7aは、ワイヤボンディングによって形成される。 Further, the wire 7 is formed by Au, metal balls 7a are formed by wire bonding. なお、ワイヤ7は、上記Auの他、Alにて形成してもよい。 Incidentally, the wire 7, in addition to the above Au, may be formed by Al. ワイヤ7をAlにて形成した場合には、ワイヤ7の上記他端をボール状の端子として形成することは困難であるが、該ワイヤ7の他端の先端部分を端子として用いることができる。 When the wire 7 is formed with Al is to form the other end of the wire 7 as a ball-shaped terminal is difficult, it is possible to use the other tip portion of the wire 7 as a terminal.

さらに、上記ワイヤ7を覆う保護膜6は、10%以上の引張り伸び率を有する伸縮性を備えた絶縁性の材料を用いることが好ましい。 Further, the protective film 6 that covers the wire 7, it is preferable to use an insulating material having a stretch having 10% or more of tensile elongation. 上記引張り伸び率とは、試験片について、引張り試験を行い、試験片が破壊するまでの伸びの比率を表す値である。 The above tensile elongation, the test piece subjected to a tensile test, a value representing the elongation ratio of the until the specimen to break. 本実施の形態では、JIS K7127「プラスチックフィルム及びシートの引張試験方法」で定められている試験方法によって、引張破壊伸びの値を求め、該引張破壊伸びの値について、上試験片の標線間距離に対する比率を求めることにより、引張り伸び率を算出している。 In this embodiment, the test method stipulated in JIS K7127 "plastic film and the tensile test method of sheet", obtains the value of the tensile breaking elongation, the value of the tensile break elongation, between marked lines on the test piece by obtaining the ratio of the distance, and calculates the tensile elongation.

上記保護膜6を形成する材料は、半導体装置10のサイズ、半導体装置10を構成する各構成部材の線膨張係数の差、半導体装置10の使用環境、材料コスト等を考慮して、適宜選択すればよく、例えば、絶縁性の樹脂材料を用いればよい。 Material forming the protective film 6, the size of the semiconductor device 10, the difference in linear expansion coefficient of the components constituting the semiconductor device 10, the use environment of the semiconductor device 10, taking into account the material cost, appropriately selected Bayoku, for example, may be used an insulating resin material. 上記保護膜6として、樹脂を用いる場合には、硬化後の物性が10%以上の引張り伸び率を示すように、材料を選択すればよい。 As the protective film 6, the case of using the resin, the physical properties after curing to exhibit tensile elongation 10% or more, the material may be selected. 本実施の形態では、上記保護膜6として、感光性のポリイミド系の樹脂を用いて形成している。 In this embodiment, as the protective film 6 are formed by using a photosensitive polyimide resin.

このように、伸縮性を有する保護膜6を用いることにより、温度変化による半導体装置10の各構成部材の膨張の割合が異なった場合にも、保護膜6が伸縮することによって、該保護膜6に破損や損傷が生じることを防止することができる。 Thus, by using a protective film 6 having elasticity, even when the ratio of expansion of the components of the semiconductor device 10 due to temperature changes is different, by the protective film 6 is telescopic, the protective film 6 it is possible to prevent the damage and that the damage to the.

すなわち、半導体装置10は、その製造工程時の温度変化や、使用時の外部環境の温度変化、あるいは、使用時の半導体チップ1の発熱等による温度変化等が生じる環境に曝される。 That is, the semiconductor device 10, the temperature changes and during the manufacturing process, the temperature changes in the external environment of use, or is exposed to the environment where the temperature change or the like due to heat generation of the semiconductor chip 1 in use occurs. 上記エッジ部1aに形成された保護膜6は、半導体チップ1上に設けられた第2絶縁層4及び配線5を覆う領域と、半導体チップ1の側面に隣接して設けられた領域とを有しているため、上記の温度変化によって、これらの構成部材がそれぞれ、異なる割合で膨張する可能性がある。 Protective film 6 formed on the edge portion 1a is used, the number and region covering the second insulating layer 4 and the wiring 5 provided on the semiconductor chip 1, and a region provided adjacent to the side surface of the semiconductor chip 1 because you are, by the temperature change, these components each is likely to expand at different rates. このような熱膨張の度合いの違いは、上記構成部材上に設けられた保護膜6にも影響を及ぼす。 Such a degree of thermal expansion difference also affects the protective film 6 provided on the component. つまり、保護膜6に歪を生じさせ、保護膜6に亀裂等の損傷や破損を引き起こす原因となる。 In other words, cause a distortion in the protective film 6, responsible for causing the injury or damage such as cracks in the protective film 6. 保護膜6が損傷する、あるいは破損すると、ワイヤ7や半導体チップ1を保護することができず、配線5やワイヤ7の断線、ショートやリーク不良といった不具合が発生し、半導体装置10の信頼性の低下を引き起こす。 When the protective film 6 from being damaged or broken, it is impossible to protect the wires 7 and the semiconductor chip 1, the wiring 5 and the wire 7 breakage, inconvenience short circuit or leakage failure occurs, the reliability of the semiconductor device 10 cause a decrease.

そこで、上記構成部材の熱膨張の割合が異なっても、保護膜6に歪を生じさせないように、本実施の形態では、伸縮性を備えた材料にて保護膜6を形成している。 Therefore, different proportions of the thermal expansion of the components, so as not to cause strain in the protective film 6, in this embodiment, to form a protective film 6 at with stretch material. これにより、半導体装置10が種々の温度条件下に曝され、各構成部材の伸縮の割合が異なった場合にも、保護膜6が伸縮することにより、該保護膜6に亀裂等の破損が生じることを防止することができる。 Thus, the semiconductor device 10 is exposed to various temperature conditions, even when the ratio of expansion and contraction of the components are different, by the protective film 6 is expanded or contracted, damage such as cracks occur in the protective film 6 it is possible to prevent that.

次に、上記構成の半導体装置10の製造工程について、該半導体装置10の製造工程の断面図を示す図2(a)〜(c)及び図3(a)〜(c)に基づいて説明する。 Next, the manufacturing process of the semiconductor device 10 having the above structure will be described with reference to FIG. 2 (a) ~ (c) and FIG. 3 which shows a cross-sectional view of manufacturing steps of the semiconductor device 10 (a) ~ (c) .

本実施の形態では、図2(a)に示すように、Alを主成分とする金属からなる電極パッド2、図示しない回路素子、電極パッド2が露出するように形成された第1絶縁層3及び第2絶縁層4が設けられたウエハ11を用いて、半導体装置10を製造する。 In this embodiment, as shown in FIG. 2 (a), the electrode pads 2 made of a metal mainly composed of Al, circuit elements (not shown), the first insulating layer 3 the electrode pads 2 are formed so as to expose and the second insulating layer 4 using the wafer 11 which is provided, for producing a semiconductor device 10. ここで、上記第1絶縁層3としてSiO にて形成された層を備え、第2絶縁層4としてポリイミド系樹脂にて形成された層を備えている。 Here, a layer formed by SiO 2 as the first insulating layer 3, and a layer formed by a polyimide resin as a second insulating layer 4.

上記ウエハ11は、後段の工程にて、分割されて半導体チップ1(図2(c))となる。 The wafer 11 at a later step, is divided the semiconductor chip 1 (FIG. 2 (c)). そのため、ウエハ11上には、各半導体チップ1毎に、電極パッド2、回路素子、第1絶縁層3、第2絶縁層4が設けられるように、スクライブライン12によって区画されて、上記電極パッド2、回路素子、第1絶縁層3、第2絶縁層4が形成されている。 Therefore, on the wafer 11, the semiconductor chips each, electrode pads 2, circuit elements, the first insulating layer 3, so that the second insulating layer 4 is provided, is partitioned by a scribe line 12, the electrode pads 2, the circuit elements, the first insulating layer 3, the second insulating layer 4 is formed.

上記ウエハ11を用いて、まず、該ウエハ11上の電極パッド2が形成された側の表面全体に、図2(b)に示すように、所望のパターンで配線5を形成する配線形成工程を行う。 With the wafer 11, first, the entire surface of the electrode pads 2 on the wafer 11 is formed a side, as shown in FIG. 2 (b), a wiring formation step for forming a wiring 5 in a desired pattern do. 配線5は、電極パッド2側から、Cu,Ni,Auの各層が積層してなる。 Wire 5 from the electrode pads 2 side, Cu, Ni, each layer of Au formed by laminating. 配線5のパターニングは、リフトオフ、電解メッキ、無電解メッキ、エッチング、印刷、あるいは、これらの手法の組み合わせによって行えばよい。 Patterning of the wiring 5 is lifted off, electroplating, electroless plating, etching, printing, or may be performed by a combination of these techniques.

上記電極パッド2は、Alを主成分とする金属からなるため、本実施の形態の配線形成工程では、電極パッド2上に、図示しないバリア層を形成した後、配線5を形成することが好ましい。 The electrode pads 2, since made of a metal composed mainly of Al, the wiring formation step of this embodiment, on the electrode pad 2, after forming a barrier layer (not shown), it is preferable to form a wiring 5 . 該バリア層は、チタン(Ti)、チタン−タングステン(Ti−W)、クロム(Cr)等を用いて、スパッタリングにより、薄膜状に形成すればよい。 The barrier layer is titanium (Ti), titanium - tungsten (Ti-W), using a chromium (Cr), etc., by sputtering, may be formed into a thin film. 上記バリア層を、ウエハ11の電極パッド2が形成されている側の表面に形成した後、該バリア層上に、スパッタリングによって図示しないCu薄膜を形成する。 The barrier layer was formed on the surface on which the electrode pads 2 of the wafer 11 is formed, on the barrier layer to form a Cu film (not shown) by sputtering. 続いて、該Cu薄膜上全体に、図示しないフォトレジストをスピンコートで塗布し、該フォトレジストを乾燥させた後、フォトリソグラフィによって、配線5が形成される領域のCu薄膜が露出するように、パターニングを行う。 Subsequently, the whole on the Cu thin film, a photoresist (not shown) was applied by spin coating, after drying the photoresist by photolithography, as Cu thin film in the region where the wiring 5 are formed is exposed, patterning is carried out.

上記フォトレジストのパターニングによって露出したCu薄膜上に、電解メッキによって、Cu、Ni、Auを順に形成して配線5を形成する。 On the Cu thin film exposed by the patterning of the photoresist, by electrolytic plating, Cu, Ni, to form a wiring 5 are formed of Au in this order. 該配線5を形成するための電解メッキの終了後、上記フォトレジストを剥離液で除去し、配線5をマスクとして、配線5が形成された領域以外のCu薄膜及びバリア層をエッチング液で除去する。 After completion of the electrolytic plating to form the wiring 5, the photoresist is removed by a stripping solution, the wire 5 as a mask, a Cu film and the barrier layer other than the wiring 5 are formed region is removed with an etchant . これにより、図2(b)に示すように、ウエハ11上に、所望するパターンで、配線5が形成される。 Thus, as shown in FIG. 2 (b), on the wafer 11 in a desired pattern, the wiring 5 is formed.

上記配線形成工程に続いて、ダイシング装置等を用いて、ウエハ11をスクライブライン12に沿ってダイシングして、半導体チップ1毎に分割する。 Following the wiring forming step, by using a dicing apparatus or the like, by dicing along the wafer 11 in the scribe line 12 is divided into every semiconductor chip 1. その後、図2(c)に示すように、ウエハ11のサイズよりも少し大きいサイズの板状部材13上に、所定の間隔を隔てて、分割した半導体チップ1をマトリクス状に配置して固定する。 Thereafter, as shown in FIG. 2 (c), on the plate-like member 13 of slightly larger size than the size of the wafer 11, at a predetermined distance, to fix the semiconductor chip 1 which is divided in arranged in a matrix . なお、各半導体チップ1は、等間隔に配置されることが好ましい。 Incidentally, the semiconductor chips 1 is preferably arranged at equal intervals. ここで、半導体チップ1間の間隔は、後の工程にて形成されるワイヤ7を、保護膜6を形成するためのポリイミド系樹脂で覆った状態で、半導体チップ1を備えた半導体装置10毎に分割する切りしろ部分となる。 Here, the wire 7 intervals, are formed in a subsequent step between the semiconductor chip 1, in a state covered with the polyimide resin for forming the protective film 6, the semiconductor device every 10 provided with a semiconductor chip 1 the cutting margin part is divided into. 従って、この切りしろ部分が確保されるように、半導体チップ1間の間隔を設定すればよい。 Thus, as this cutting allowance portion is ensured, it may be set the distance between the semiconductor chip 1.

上記板状部材13は、例えば、Alからなる板材、AlやAuをスパッタリングしたシリコン(Si)からなるベアウエハ等、種々の材料からなる板状の部材を用いればよい。 The plate-like member 13, for example, plate material made of Al, a bare wafer or the like made of silicon was sputtered Al and Au (Si), may be used a plate-like member made of various materials. 本実施の形態では、研磨が容易なSiウエハ表面にAuをスパッタリングしたものを板状部材13として用いている。 In this embodiment, using what polishing was sputtered Au to easily Si wafer surface as the plate-like member 13.

また、板状部材13に半導体チップ1を固定するための図示しない固定用材料は、例えば、シート状あるいはペースト状等のダイアタッチ材料を用いればよい。 Further, the fixing material (not shown) for fixing the semiconductor chip 1 to the plate-like member 13 may, for example, may be used a sheet-like or die attach material paste or the like. 該ダイアタッチ材料は、半導体装置10の製造工程にて、半導体チップ1を板状部材13に固定するためのものである。 The die attach material, in the production process of the semiconductor device 10 is for fixing the semiconductor chip 1 to the plate-like member 13. そのため、電気的なショートを防止するためには、銀(Ag)粉等の粒子を含んでいないことが好ましい。 Therefore, in order to prevent electrical short circuits, it preferably does not contain particles such as silver (Ag) powder.

上記のように、板状部材13上に半導体チップ1を固定した後、図2(c)に示すように、配線5に接続されるワイヤ7を形成するワイヤ形成工程を行う。 As described above, after fixing the semiconductor chip 1 on the plate-like member 13, as shown in FIG. 2 (c), performing a wire forming step of forming a wire 7 connected to the wiring 5. 上記ワイヤ7は、Auからなる金属細線であり、ワイヤボンディング装置を用いて、超音波及び熱を併用することによって、配線5と板状部材13とを接続するように形成される。 The wire 7 is a metal thin wire made of Au, using a wire bonding apparatus, by combining the ultrasound and heat, are formed so as to connect the wire 5 and the plate-like member 13. ここで、ワイヤ7の配線5に接続されない側の端部、すなわち、板状部材13上に形成されるワイヤ7の端部は、金属ボール7aとして形成する。 Here, the end portion on the side not connected to the wiring 5 of the wire 7, i.e., the end of the wire 7 which is formed on the plate-like member 13 is formed as a metal ball 7a. これにより、半導体装置10と他の半導体装置等との電気的な接合を好適に行うことが可能になる。 Thus, it is possible to suitably perform the electrical connection between the semiconductor device 10 and the other semiconductor device or the like.

次に、上記配線5の一部、及び、ワイヤ7全体を覆うように、図1(b)に示す保護膜6を形成する保護膜形成工程を行う。 Then, a part of the wiring 5, and so as to cover the entire wire 7, performs a protective film forming step of forming a protective film 6 shown in FIG. 1 (b). 上記保護膜6を形成する場合には、まず、硬化後の物性にて10%以上の引張り伸び率を有する感光性のポリイミド系樹脂を、ワイヤ7全体を覆い、板状部材13の半導体チップ1間の間隔を埋めるように、描画法によって塗布する。 When forming the protective film 6, first, a photosensitive polyimide resin having a tensile elongation of 10% or more at the physical properties after curing, covers the entire wire 7, the semiconductor chip 1 of the plate-like member 13 to fill the gap between, applied by the drawing method. 塗布されたポリイミド系樹脂を乾燥した後、描画法によって塗布して乾燥したポリイミド系樹脂上、及び、半導体チップ1上の配線5及び第2絶縁層4上に、スピンコート法によって、さらに上記ポリイミド系樹脂を塗布し、乾燥させる。 After drying the coated polyimide resin, the polyimide resin was applied and dried by the drawing method, and, on the wiring 5 and the second insulating layer 4 on the semiconductor chip 1, by a spin coating method, further the polyimide system resin was coated and dried. その後、フォトリソグラフィによって、配線5の所望する領域が露出するように、上記ポリイミド系樹脂のパターニングを行った後、ポリイミド系樹脂を熱処理によって硬化させる。 Then, by photolithography, so that the desired region of the wiring 5 is exposed after patterning of the polyimide resin is cured by heat-treating the polyimide resin. これにより、図3(a)に示すように、配線5の一部が露出して接続端子5aが形成されるとともに、ワイヤ7全体がポリイミド系樹脂によって覆われた状態となるように、保護膜6が形成される。 Thus, as shown in FIG. 3 (a), together with the connection terminals 5a a part of the wiring 5 is exposed is formed, so that the entire wire 7 is in the state of being covered by a polyimide resin, a protective film 6 is formed.

続いて、板状部材13を除去して、半導体装置10を得る板状部材除去工程を行う。 Subsequently, by removing the plate-shaped member 13 to the plate-like member removal step to obtain a semiconductor device 10. 該板状部材除去工程では、図3(b)に示すように、まず、ダイシング装置等を用いて、半導体チップ1間に設けられた間隔に形成された保護膜6側から、板状部材13の途中まで切り込みを入れる。 The plate-like member removing step, as shown in FIG. 3 (b), first, by using a dicing apparatus or the like, from the protective layer 6 side formed in the interval provided between the semiconductor chip 1, the plate-like member 13 a cut of up to the middle. 次いで、板状部材13を除去することにより、図3(c)に示すように、対向面10bにワイヤ7の端子である金属ボール7aが設けられた半導体装置10を得ることができる。 Then, by removing the plate-like member 13, as shown in FIG. 3 (c), it is possible to obtain the semiconductor device 10 in which the metal ball 7a is provided a terminal of the wire 7 to the opposite surface 10b.

上記板状部材13の除去に際しては、例えば、半導体ウエハの裏面を研磨して、該半導体ウエハの厚さを薄くする裏面研磨装置を用いればよい。 Upon removal of the plate-like member 13, for example, by polishing the back surface of the semiconductor wafer, it may be used rear face polishing apparatus for reducing the thickness of the semiconductor wafer. すなわち、裏面研磨装置を用いて、ワイヤ7の金属ボール7aが露出する程度まで板状部材13を研磨すればよい。 That is, using the back side polishing apparatus, a metal ball 7a of the wire 7 may be polished plate member 13 to the extent that exposed. なお、該研磨の後に、薬液によるエッチングや、アルゴン(Ar)ガス、四フッ化炭素(CF )ガス、CF 及び酸素(O )の混合ガス等によるプラズマ処理を行ってもよい。 Incidentally, after the polishing, or etching with a chemical solution, argon (Ar) gas, carbon tetrafluoride (CF 4) gas, a plasma treatment may be performed by the CF 4 and mixed gas of oxygen (O 2). このように、上記薬液処理やプラズマ処理を行うことにより、板状部材13に固定される側の半導体チップ1表面に残留するマイクロクラックを除去することができる。 Thus, by performing the above-mentioned chemical treatment or plasma treatment, it can be removed microcracks remaining on the side of the semiconductor chip 1 surface to be secured to the plate-like member 13. これにより、半導体装置10の抗折強度を向上し、ワイヤ7の金属ボール7aを、対向面10b表面にて、確実に露出させることができる。 This improves the flexural strength of the semiconductor device 10, a metal ball 7a of the wire 7, at the opposing surfaces 10b surface, can be reliably exposed.

上記のように、本実施の形態の半導体装置10の製造工程では、配線形成工程までを、ウエハ11を単位として行った後、ウエハ11を半導体チップ1毎に分割し、分割した半導体チップ1を板状部材13上に配置している。 As described above, in the manufacturing process of the semiconductor device 10 of this embodiment, the up wiring forming step, after performed the wafer 11 as a unit, to divide the wafer 11 into the semiconductor chips each, the semiconductor chip 1 is divided It is arranged on the plate-like member 13. その後、上記したように、板状部材13上の複数の半導体チップ1に対して同時に、ワイヤ形成工程、保護膜形成工程、板状部材除去工程等のその後の工程を行っている。 Thereafter, as described above, is carried out simultaneously for a plurality of semiconductor chips 1 on the plate-like member 13, the wire forming step, the protective film formation step, a subsequent process such as a plate-like member removing step. これにより、複数の半導体装置10を効率的に製造することが可能になるので、上記した製造工程によって半導体装置10を製造すれば、半導体装置10の生産性を向上することができる。 Thereby, it becomes possible to manufacture a plurality of semiconductor devices 10 effectively, if manufacturing the semiconductor device 10 by the manufacturing step described above, it is possible to improve the productivity of the semiconductor device 10.

なお、得られる半導体装置10の厚さを薄くするためには、上記配線形成工程の後(図2(b))、ウエハ11の研磨を行って、ウエハ11の厚さを薄くすればよい。 In order to reduce the thickness of the semiconductor device 10 obtained, after the wiring formation step (FIG. 2 (b)), by performing the polishing of the wafer 11, may be the thickness of the wafer 11. ウエハ11を薄くした後、半導体チップ1毎に分割するようにダイシングを行い、分割された半導体チップ1を板状部材13上に固定して、ワイヤ形成工程、保護膜形成工程、板状部材除去工程等のその後の工程を行えばよい。 After thinning the wafer 11, diced so as to divide each semiconductor chip 1, by fixing the divided semiconductor chip 1 on the plate-like member 13, the wire forming step, the protective film forming step, a plate-like member is removed it may be carried out subsequent processes such as process. これにより、半導体装置10と他の半導体装置を積層した場合にも、積層方向の厚さを低減することができる。 Accordingly, even when stacking the semiconductor device 10 and the other semiconductor device, it is possible to reduce the thickness of the stacking direction.

また、本実施の形態では、半導体装置10の実装面のうち、主面10aに接続端子5aを設け、対向面10bに金属ボール7aを設けているが、半導体装置10の、半導体チップ1の側面側の表面(第2面)に、金属ボール7aを露出するように設けて、接続端子としてもよい。 Further, in the present embodiment, among the mounting surface of the semiconductor device 10, the connection terminal 5a to the main surface 10a is provided, but the metal balls 7a are provided on the opposite surface 10b, of the semiconductor device 10, the side surface of the semiconductor chip 1 on the side of the surface (second surface), it is provided so as to expose the metal ball 7a, may be as a connection terminal. この場合、半導体装置10を他の半導体装置等に隣接して配置することによって、半導体装置間の電気的な接合を行うことができる。 In this case, by arranging adjacent the semiconductor device 10 to other semiconductor devices or the like, it is possible to perform electrical connection between the semiconductor device.

さらに、本実施の形態では、図1(a)(b)に示すように、配線5が露出した接続端子5aを有する半導体装置10について説明したが、該接続端子5a上には、外部接続用の端子として突起電極が形成されていてもよい。 Further, in this embodiment, as shown in FIG. 1 (a) (b), it has been described semiconductor device 10 having a connection terminal 5a of the wiring 5 is exposed, on the connection terminal 5a, an external connection may protrusion electrodes is formed as a pin. 図4(a)(b)に、突起電極を備えた半導体装置20を示す。 Figure 4 (a) (b), a semiconductor device 20 having projecting electrodes. すなわち、半導体装置20は、図4(a)(b)に示すように、接続端子5a上に、Snを主成分とする金属からなる突起電極21が形成されている。 That is, the semiconductor device 20, as shown in FIG. 4 (a) (b), on the connection terminal 5a, the projection electrode 21 made of a metal mainly composed of Sn are formed. このように、突起電極21を形成することにより、基板等への実装に際して、熱処理を行うことによって、突起電極21と基板等に備えられた端子との電気的な接続が可能となる。 Thus, by forming a projection electrode 21, upon mounting to a substrate such as by performing a heat treatment, thereby enabling electrical connection to the provided in protruding electrode 21 and the substrate or the like terminal. 従って、ハンダ等の接合用材料の供給を行うことなく、簡便に、半導体装置20の実装を行うことができる。 Therefore, without performing supply of the joining material such as solder, conveniently, it is possible to perform the mounting of the semiconductor device 20.

上記突起電極21は、配線5の一部、及び、ワイヤ7全体を保護膜6で覆う保護膜形成工程の後に、形成すればよい。 The protruding electrode 21, a part of the wiring 5, and, after the protective film forming step of covering the entire wire 7 in the protective film 6 may be formed. 図5(a)〜(c)に、突起電極21を形成する突起電極形成工程の断面図を示す。 Figure 5 (a) ~ (c), shows a cross-sectional view of the protruding electrode forming step of forming a projection electrode 21. すなわち、図3(a)に示す保護膜6を形成した後、配線5の一部が露出してなる接続端子5a上にフラックスを塗布する。 That is, after forming the protective film 6 shown in FIG. 3 (a), applying a flux on the connection terminals 5a of part of the wiring 5 is exposed. 続いて、該フラックス上に、ボール搭載法を用いて、Snを主成分とする金属からなる球状のハンダであるハンダボールを搭載し、熱処理によって、接続端子5aとハンダボールとを接合する。 Subsequently, on the flux, using a ball mounting method, equipped with solder balls is a solder sphere made of metal mainly composed of Sn, the heat treatment by bonding the connection terminals 5a and the solder balls. これにより、図5(a)に示すように、接続端子5a上に突起電極21が形成される。 Thus, as shown in FIG. 5 (a), the projection electrode 21 on the connection terminal 5a is formed.

なお、突起電極21の形成は、上記したボール搭載法にて行ってもよいが、印刷法、ワイヤバンプ法、メッキ法等の種々の方法で行ってもよい。 The formation of the bump electrode 21 may be performed by ball mounting method described above, but the printing method, wire bump method may be performed in various ways plating method, or the like. また、上記突起電極21は、ハンダを用いて形成しているが、ハンダ以外の材料を用いて形成することもできる。 Further, the protrusion electrodes 21, although formed using solder, can also be formed using materials other than solder.

上記のようにして、突起電極21を形成した後、前記したように、板状部材除去工程を行う。 As described above, after the formation of the protruding electrodes 21, as described above, it performs the plate-like member removing step. すなわち、ダイシング装置等を用いて、半導体チップ1間に設けられた間隔に形成された保護膜6側から、板状部材13の途中まで切り込みを入れる(図5(b))。 That is, by using a dicing apparatus or the like, from the protective layer 6 side formed in the interval provided between the semiconductor chip 1, an incision up to the middle of the plate-like member 13 (Figure 5 (b)). 続いて、前記した手法を用いることによって、板状部材13を除去することにより、図5(c)に示すように、半導体チップ1毎に分割された半導体装置20を得ることができる。 Subsequently, by using the described method, by removing the plate-like member 13, it is possible to obtain the Figure 5 (c), the semiconductor device 20 which is divided for each semiconductor chip 1.

また、本実施の形態では、接続端子5a上に突起電極21を設ける構成を説明したが、金属ボール7a上に、熱硬化性の液状樹脂に導電性粒子を含有させてなる導電性ペースト材料や、ワイヤバンプ等を用いて、突起電極を形成してもよい。 Further, in this embodiment, the connection has been described terminal 5a on the provision of the projection electrode 21 structure, on a metal ball 7a, Ya conductive paste material formed by incorporating conductive particles into a thermosetting liquid resin , using a wire bump and the like, it may be formed protruding electrodes.

〔実施の形態2〕 [Embodiment 2]
本発明の他の実施の形態について図6に基づいて説明すれば、以下の通りである。 If described with reference to FIG. 6, another embodiment of the present invention is as follows. なお、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 For convenience of explanation, members having the same functions as the members shown in the drawings of Embodiment 1 are given the same reference numerals and description thereof is omitted.

図6(a)に、本実施の形態の半導体装置30の平面図を示し、図6(b)に、図6(a)のC−C'矢視断面図を示す。 In FIG. 6 (a), a plan view of the semiconductor device 30 of the present embodiment, in FIG. 6 (b), shows a C-C 'cross-sectional view taken along FIG. 6 (a). 本実施の形態の半導体装置30は、図6(a)(b)に示すように、半導体チップ1の表面に、電極パッド2を備え、該電極パッド2表面が露出するように第1絶縁層3及び第2絶縁層4が形成されている。 The semiconductor device 30 of the present embodiment, as shown in FIG. 6 (a) (b), the surface of the semiconductor chip 1, an electrode pad 2, first insulating layer as the electrode pads 2 surface is exposed 3 and the second insulating layer 4 is formed. この露出した電極パッド2表面には、他の半導体装置等に電気的に接続するための金属製のワイヤ(金属線)37の一端が設けられている。 The exposed electrode pads 2 surface, one end of the metal wire (metal wire) 37 for electrically connecting the like to other semiconductor device is provided. 上記ワイヤ37は、半導体チップ1のエッジ部1aに配置され、該ワイヤ37の他端は、他の半導体装置等の外部に接続するための端子として、対向面10bに配置されている。 The wire 37 is disposed on the edge portion 1a of the semiconductor chip 1, the other end of the wire 37, as a terminal for connecting to the outside such as other semiconductor devices, are arranged on the opposite surface 10b. また、ワイヤ37の他端は、ボール状に形成された金属ボール(第2の接続端子)37aとなっている。 The other end of the wire 37 has a metal ball (second connection terminal) 37a which is formed into a ball shape. なお、上記ワイヤ37は、前記実施の形態1にて説明したワイヤ7と同様の材料及び手法を用いて形成すればよい。 Incidentally, the wire 37 may be formed using the same material and method as the wires 7 described in the first embodiment.

上記のように、電極パッド2、第1絶縁層3、第2絶縁層4、ワイヤ37が形成された半導体チップ1は、図6(b)に示すように、電極パッド2及びワイヤ37が形成されている側の面全体が、保護膜(絶縁体)36によって覆われている。 As described above, the electrode pad 2, first insulating layer 3, the second insulating layer 4, the semiconductor chip 1 to which the wire 37 is formed, as shown in FIG. 6 (b), the electrode pads 2 and the wire 37 is formed entire surface of the side that is is covered by a protective film (insulator) 36. なお、上記保護膜36は、前記実施の形態1にて説明した保護膜6と同様に、10%以上の引張り伸び率を有する伸縮性の材料にて形成すればよい。 Incidentally, the protective film 36, similarly to the protective film 6 described in the first embodiment, may be formed by elastic material having 10% or more of tensile elongation.

上記構成の半導体装置30にて、上記ワイヤ37の電極パッド2上の一端と、対向面10bに配置された他端である金属ボール37aとの間には、さらに、外部との電気的な接続に用いられる接続部37bが形成されている。 At the semiconductor device 30 having the above structure, one end of the electrode pad 2 of the wire 37, between the metal ball 37a which is the other end that is disposed on the opposite surface 10b is further electrically connected to an external It is formed connecting portion 37b to be used in. 該接続部37bは、電極パッド2側の端部及び金属ボール37aの、ワイヤ37の両端部以外の領域に設けられ、エッジ部1aに設けられた保護膜36から露出するように形成されている。 The connecting portion 37b is of the electrode pad 2 side end and the metal balls 37a, provided in a region other than the both end portions of the wires 37 are formed so as to be exposed from the protective film 36 provided on the edge portion 1a . 言い換えれば、図6(b)に示すように、保護膜36に開口部36aを設け、該開口部36aからワイヤ37の一部を露出させ、ワイヤ37の露出した領域を接続部37bとすればよい。 In other words, as shown in FIG. 6 (b), an opening 36a provided in the protective film 36 to expose a portion of the wire 37 from the opening 36a, if the exposed area of ​​the wire 37 and the connecting portion 37b good.

なお、上記開口部36a内に、メッキ、スパッタリング、エッチング処理を伴う蒸着等により、Au等の金属膜を形成してもよい。 Incidentally, in the opening 36a, plating, sputtering, by vapor deposition or the like with the etching process may be a metal film such as Au. これにより、上記接続部37aにて、実装等による外部との電気的な接続を行う場合に、上記接続部37aを含む開口部36a内全体が接続可能な領域とすることができる。 Accordingly, at the connecting section 37a, when performing electrical connection with the outside by mounting the like, throughout the opening 36a including the connection portion 37a can be made connectable area. 従って、開口部36a内に金属膜を形成して接続面積を増加させることにより、実装時等の接続の信頼性を向上することができる。 Therefore, by increasing the connection area by forming a metal film in the opening 36a, it is possible to improve the reliability of the connection of the mounting or the like.

このように、接続部37bを設けることにより、該接続部37b及び金属ボール37aにて、他の半導体装置等の外部と接続することができる。 Thus, by providing the connecting portion 37b, at the connecting portion 37b and the metal balls 37a, it can be connected with the outside such as other semiconductor devices. 従って、半導体装置30の、他の半導体装置や実装基板等への実装や積層を簡便に行うことが可能になり、より一層容易に、半導体装置の高集積化を実現することができる。 Accordingly, the semiconductor device 30, it is possible to easily perform the mounting or lamination to other semiconductor devices and mounting board or the like, the more easily, it is possible to realize a high integration of the semiconductor device.

次に、上記構成の半導体装置30の製造工程について説明する。 Next, a description will be given of a manufacturing process of the semiconductor device 30 having the above structure. 該半導体装置30の製造に際しては、前記実施の形態1にて説明したように、電極パッド2、図示しない回路素子、電極パッド2が露出するように形成された第1絶縁層3及び第2絶縁層4を有するウエハ11(図2(a))を用いる。 In the production of the semiconductor device 30, as described in the first embodiment, the electrode pads 2, circuit elements (not shown), the first insulating layer 3 and the second insulating the electrode pads 2 are formed so as to expose wafer 11 with a layer 4 using (FIG. 2 (a)). 上記半導体装置30は、前記実施の形態1で説明した半導体装置10(図1(b))とは異なり、配線5を備えていないので、配線形成工程(図2(b))は行わない。 The semiconductor device 30 is different from the semiconductor device 10 described in the first embodiment (FIG. 1 (b)), so does not have a wire 5, wire formation step (FIG. 2 (b)) is not performed.

従って、まず、ダイシング装置等を用いて、ウエハ11をスクライブライン12に沿ってダイシングし、半導体チップ毎に分割する。 Thus, first, by using a dicing apparatus or the like, by dicing along the wafer 11 in the scribe line 12 is divided into individual semiconductor chips. その後、ウエハ11のサイズよりも少し大きいサイズの板状部材上に、所定の間隔を隔てて、分割した半導体チップをマトリクス状に配置して固定する。 Thereafter, the slightly larger size of the plate-like member on than the size of the wafer 11, at a predetermined interval, fixing the divided semiconductor chips are arranged in a matrix. 半導体チップの配置、及び、半導体チップの固定化については、前記実施の形態1で説明した手法に従って行えばよい。 Arrangement of the semiconductor chip, and, for the immobilization of the semiconductor chip may be carried out according to the procedure described in the first embodiment.

その後、電極パッド2上に接続されるワイヤ37を形成し、さらに保護膜36を形成する。 Then, a wire 37 connected on the electrode pad 2, further forming a protective film 36. 上記ワイヤ37の形成は、前記実施の形態1にて説明したワイヤ7を形成する工程(図2(c))と同様の手法で行えばよい。 Formation of the wire 37 may be performed in the same manner as in step (FIG. 2 (c)) to form a wire 7 which has been described in the first embodiment. また、上記保護膜36の形成についても、前記実施の形態1にて説明した保護膜6を形成する工程(図3(a))と同様の手法で行えばよいが、本実施の形態では、配線5が設けられていないので、図6(b)に示すように、半導体チップ1上の第2絶縁層4全体、及び、ワイヤ37全体を覆うように、保護膜36を形成すればよい。 Further, the formation of the protective film 36, the step of forming the protective film 6 described in the first embodiment (FIG. 3 (a)) and may be performed in a similar manner, in this embodiment, since wiring 5 is not provided, as shown in FIG. 6 (b), the entire second insulating layer 4 on the semiconductor chip 1, and so as to cover the entire wire 37 may be formed a protective film 36.

続いて、保護膜36に開口部36aを設け、接続部37bを形成する。 Subsequently, an opening 36a provided in the protective film 36, to form a connecting portion 37b. 上記開口部36aは、例えば、フォトリソグラフィを用いて形成すればよい。 The opening 36a, for example, may be formed by using a photolithography. あるいは、ウエットエッチングや、プラズマ状態でCF ガス等を用いるドライエッチング、レーザ加工等によって行ってもよい。 Alternatively, or wet etching, dry etching using a CF 4 gas or the like in a plasma state may be performed by laser processing.

上記のようにして、開口部36a及び接続部37aを形成した後、前記実施の形態1と同様に、板状部材除去工程を行って、半導体装置30を形成する。 As described above, after forming the opening 36a and the connecting portion 37a, similarly to the first embodiment, by performing a plate-like member removing step, the semiconductor device 30.

なお、本実施の形態では、開口部36aを設けることによって、ワイヤ37の一部を露出させて接続部37aを形成しているが、ワイヤ37を覆う保護膜36の表面全体を一様にドライエッチングすることにより、ワイヤ37を露出させて接続部を形成してもよい。 In this embodiment, by providing the opening 36a, but exposes a part of the wire 37 to form a connection portion 37a, evenly dry the entire surface of the protective film 36 covering the wire 37 by etching, it may be formed connecting part to expose the wire 37. この場合にも、接続部に電気的に接続されるように、所望の領域に金属膜を形成して、接続面積を増加させてもよい。 In this case, so as to be electrically connected to the connecting portion, by forming a metal film in a desired region may increase the connection area.

〔実施の形態3〕 [Embodiment 3]
本発明のさらに他の実施の形態について図7ないし図9に基づいて説明すれば、以下の通りである。 In more for the other embodiments with reference to FIG. 7 to FIG. 9 described in the present invention is as follows. なお、説明の便宜上、前記の実施の形態1・2の各図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 For convenience of explanation, members having the same functions as the members shown in the drawings of the embodiments 1 and 2 are given the same reference numerals and description thereof is omitted.

図7(a)に、本実施の形態の半導体装置40の平面図を示し、図7(b)に、図7(a)のD−D'矢視断面図を示す。 In FIG. 7 (a), a plan view of the semiconductor device 40 of the present embodiment, in FIG. 7 (b), shows a D-D 'arrow sectional view of FIG. 7 (a). 本実施の形態の半導体装置40は、図7(a)(b)に示すように、前記実施の形態1にて説明した半導体装置20(図4(b))の構成に加えて、対向面10b側に、対向面側配線45を備えてなるものである。 The semiconductor device 40 of the present embodiment, in addition to the configuration shown in FIG. 7 (a) (b), the semiconductor device 20 described in the first embodiment (FIG. 4 (b)), the opposing surface the 10b side is made provided with a surface facing the wiring 45.

すなわち、上記半導体装置40は、上記対向面10b側の半導体チップ1表面及び保護膜6表面上に、該保護膜6表面から露出している金属ボール7a表面の少なくとも一部が露出するように、第3絶縁層43が形成されている。 That is, the semiconductor device 40, on the opposite surface 10b of the semiconductor chip 1 surface and the protective film 6 on the surface, such that at least a portion of the metal balls 7a surfaces exposed from the protective film 6 surface is exposed, the third insulating layer 43 is formed. 該第3絶縁層43は、半導体チップ1と後述する対向面側配線45との絶縁性を確保するために設けられている。 Third insulating layer 43 is provided in order to ensure the insulation between the surface facing the wiring 45 to be described later to the semiconductor chip 1. 上記第3絶縁層43は、前記実施の形態1にて説明した第1絶縁層3及び第2絶縁層4と同様に、無機絶縁材料や有機絶縁材料等にて形成すればよく、上記第3絶縁層43として、2層以上の層を形成してもよい。 The third insulating layer 43, like the first insulating layer 3 and the second insulating layer 4 described in the first embodiment, may be formed by an inorganic insulating material or an organic insulating material or the like, the third as the insulating layer 43 may be formed of two or more layers.

なお、上記第3絶縁層43は、半導体チップ1表面及び保護膜6表面上に設けられる。 Incidentally, the third insulating layer 43 is provided on the semiconductor chip 1 surface and the protective film 6 on the surface. そのため、半導体装置40の製造工程時の温度変化、半導体装置40の使用時の外部環境の温度変化や半導体チップ1の発熱等による温度変化によって、半導体装置40の構成部材である半導体チップ1と保護膜6とで、伸縮の程度が異なってしまう可能性がある。 Therefore, the temperature change during the production process of the semiconductor device 40, the heat generation by the temperature change due to temperature change and the semiconductor chip 1 in the external environment during use of the semiconductor device 40, protecting the semiconductor chip 1 which is a component of a semiconductor device 40 in the film 6, there is a possibility that the degree of expansion and contraction will be different. このような伸縮の割合の違いは、上記第3絶縁層に影響を与え、第3絶縁層に歪や亀裂を生じさせて、第3絶縁層の損傷や破損の原因となる。 The difference in the proportion of such stretching can affect to the third insulating layer to bring about distortions and cracks on the third insulating layer, causing damage or breakage of the third insulating layer. 第3絶縁層の損傷や破損が生じると、半導体チップ1と対向面側配線45との絶縁性を確保することが困難となってしまうため好ましくない。 When the third insulating layer damage or breakage occurs, undesirably resulting in becomes difficult to ensure the insulation between the semiconductor chip 1 and the surface facing the wiring 45.

それゆえ、上記第3絶縁層の損傷や破損を防止するためには、伸縮性を有する材料にて第3絶縁層43を形成することが好ましい。 Therefore, in order to prevent damage and breakage of the third insulating layer, it is preferable to form the third insulating layer 43 of a material having elasticity. 具体的には、10%以上の引張り伸び率を有する絶縁性の材料を用いることが好ましく、例えば、前記実施の形態1にて保護膜6を形成するために用いた材料と同じ材料を用いればよい。 Specifically, it is preferable to use an insulating material having 10% or more of tensile elongation, for example, by using the same material as the material used to form the protective film 6 in the first embodiment good. なお、上記第3絶縁層の材料は、上記保護膜6の材料と同様に、半導体装置40のサイズ、半導体装置40の使用環境、材料コスト等を考慮して適宜選択すればよい。 The material of the third insulating layer, like the material of the protective film 6, the size of the semiconductor device 40, the use environment of the semiconductor device 40 may be appropriately selected in consideration of material cost and the like.

従って、上記の温度変化によって、半導体装置40の各構成部材の熱膨張等による伸縮が生じた場合にも、第3絶縁層43が伸縮することができるので、該第3絶縁層43に亀裂や歪が生じることを防止することができる。 Therefore, by the temperature change, even when expansion and contraction due to thermal expansion or the like of the components of the semiconductor device 40 has occurred, it is possible to third insulating layer 43 is stretchable, crack Ya the third insulating layer 43 it is possible to prevent the distortion occurs. これにより、半導体チップ1と後述する対向面側配線45との間の絶縁性を確保することができるので、半導体装置40の信頼性を向上することができる。 Thus, it is possible to ensure insulation between the facing side interconnection 45 described later to the semiconductor chip 1, it is possible to improve the reliability of the semiconductor device 40.

また、この露出した金属ボール7a表面、及び、第3絶縁層43上には、外部接続用の対向面側配線(第2の配線)45が形成されている。 Further, the exposed metal ball 7a surfaces, and, on the third insulating layer 43, the surface facing the wiring for external connection (second wiring) 45 is formed. 上記金属ボール7a表面に対向面側配線45が形成されることにより、ワイヤ7と対向面側配線45とが電気的に接続される。 By the side facing the wiring 45 in the metal ball 7a is formed on the surface of the wire 7 and the opposing surface side wiring 45 are electrically connected. 上記対向面側配線45は、前記実施の形態1にて説明した配線5と同様に、例えば、半導体チップ1側から順に、銅(Cu)層、ニッケル(Ni)層、金(Au)層の3層構造にて形成すればよい。 The surface facing the wiring 45, similarly to the wiring 5 explained in the first embodiment, for example, in order from the semiconductor chip 1 side, copper (Cu) layer, a nickel (Ni) layer, a gold (Au) layer it may be formed by three layers.

さらに、第3絶縁層43及び対向面側配線45上には、該対向面側配線45表面の一部が露出するように、対向面側保護膜(保護層)46が形成されている。 Furthermore, on the third insulating layer 43 and the surface facing the wiring 45, as a part of the surface facing the wiring 45 surface is exposed, facing side protective film (protective layer) 46 is formed. 上記対向面側配線45表面の露出した領域は、外部接続用の対向面側接続端子(第2配線用接続端子)45aとなる。 Exposed region of the surface facing the wiring 45 surface becomes the side facing the connection terminals (the second wiring connection terminals) 45a for external connection. このように、対向面側配線45の一部分が対向面側接続端子45aとなっているので、対向面側配線45上の所望する領域を露出させることにより、所望する位置に対向面側接続端子45aを設けることができる。 Thus, since a portion of the surface facing the wiring 45 is in the opposed surface-side connection terminals 45a, by exposing a desired area on the face opposing the wiring 45, the side facing the connection terminals 45a to a desired position it can be provided. 従って、半導体装置40の実装や積層に際して、外部との接続位置に応じて、対向面側接続端子45aを設けることができるので、半導体装置40の集積時の自由度を向上することができる。 Therefore, when mounting or stacking of the semiconductor device 40, depending on the connection position of the external, it is possible to provide the side facing the connection terminals 45a, it is possible to improve the degree of freedom in integrated semiconductor device 40.

また、上記対向面側保護膜46は、前記実施の形態1にて説明した保護膜6と同様に、伸縮性を有する材料にて形成すればよく、例えば、10%以上の引張り伸び率を有する樹脂材料等にて形成すればよい。 Further, the surface facing the protective film 46, similarly to the protective film 6 described in the first embodiment, may be formed of a material having elasticity, for example, with 10% or more of tensile elongation it may be formed of a resin material or the like.

このように、対向面側配線45を設け、該対向面側配線45の一部を露出させて対向面側接続端子45aを形成することにより、該対向面側接続端子45aにて、他の半導体装置等の外部と接続することができる。 Thus, the surface facing the wiring 45 is provided by forming the side facing the connection terminals 45a to expose part of the surface facing the wiring 45 at the surface facing the connection terminals 45a, another semiconductor it can be connected to an external device. 従って、半導体装置30の、他の半導体装置や実装基板等への実装や積層を簡便に行うことが可能になる。 Accordingly, the semiconductor device 30, it is possible to easily perform the mounting or lamination to other semiconductor devices and mounting board or the like. これにより、半導体装置の高集積化をより一層容易に実現することができる。 This makes it possible to more easily realize the high integration of the semiconductor device.

次に、上記構成の半導体装置40の製造工程について、図8(a)〜(c)及び図9(a)(b)に示す断面図に基づいて、説明する。 Next, the manufacturing process of the semiconductor device 40 having the above structure, based on the sectional view shown in FIG. 8 (a) ~ (c) and FIG. 9 (a) (b), will be described. 該半導体装置40の製造に際しては、前記実施の形態1にて説明した半導体装置10の製造工程の配線形成工程(図2(b))からワイヤ形成工程(図2(c))、保護膜形成工程(図3(a))までの各工程を行う。 In the manufacture of the semiconductor device 40, the wiring formation step of the manufacturing process of the semiconductor device 10 described in the first embodiment (FIG. 2 (b)) from the wire-forming step (FIG. 2 (c)), the protective film formation performing each steps up to the step (Figure 3 (a)). その後、前記実施の形態1にて説明したように、裏面研磨装置等を用いて、板状部材13を除去して、ワイヤ7の金属ボール7a表面を保護膜6表面から露出させる。 Thereafter, as described in the first embodiment, by using the back side polishing apparatus or the like, to remove the plate-like member 13, thereby exposing the metal ball 7a surfaces of the wire 7 from the protective film 6 surface. なお、本実施の形態では、板状部材13の除去に際して、保護膜6に切り込みを入れる操作は行わない。 In this embodiment, when removal of the plate-like member 13, the operation of a cut in the protective film 6 is not performed.

上記板状部材13を除去した後、対向面10b側の半導体チップ1上及び保護膜6上に、第3絶縁層43及び対向面側配線45を形成し、さらに、配線5の接続端子5a上に突起電極21を形成する。 After removal of the plate-like member 13, on the semiconductor chip 1 and on the protective film 6 of the opposite surface 10b side, the third insulating layer 43 and the surface facing the wiring 45 is formed, further, the wiring 5 of the connection terminals 5a on to form the protrusion electrode 21. 図8(a)〜(c)に、第3絶縁層43及び対向面側配線45の形成工程の断面図を示し、図9(a)(b)に、突起電極21の形成工程の断面図を示す。 FIG 8 (a) ~ (c), a cross-sectional view of a forming process of the third insulating layer 43 and the surface facing the wiring 45, in FIG. 9 (a) (b), a cross-sectional view of a forming process of the protrusion electrodes 21 It is shown.

すなわち、板状部材13を除去した後、図8(a)に示すように、半導体チップ1を上下反転させ、対向面10b側の半導体チップ1及び保護膜6上に、金属ボール7aの表面の少なくとも一部が露出するように、第3絶縁層43を形成する。 That is, after removing the plate-like member 13, as shown in FIG. 8 (a), the semiconductor chip 1 is turned upside down, on the semiconductor chip 1 and the protective film 6 of the opposite surface 10b side, of the surface of the metal ball 7a as at least partially exposed, to form the third insulating layer 43. 本実施の形態では、上記第3絶縁層43を形成するために、硬化後の引張り伸び率が10%である非感光性のポリイミド系樹脂を用いている。 In this embodiment, in order to form the third insulating layer 43, the tensile elongation after curing is using a non-photosensitive polyimide resin is 10%.

具体的には、半導体チップ1及び保護膜6上に、上記非感光性のポリイミド系樹脂をスピンコートで塗布して乾燥させ、さらに、フォトレジストをスピンコートで塗布して乾燥させる。 More specifically, on the semiconductor chip 1 and the protective film 6, the non-photosensitive polyimide resin dried by a spin coating, further drying the coated photoresist by spin coating. その後、フォトリソグラフィによって、金属ボール7a表面が配置された領域に対応する、上記非感光性のポリイミド系樹脂の領域を露出させるように、フォトレジストのパターニングを行う。 Then, by photolithography, the metal ball 7a surfaces corresponding to the arrangement region, so as to expose the region of the non-photosensitive polyimide resin, to pattern the photoresist. 続いて、パターニングされたフォトレジストをマスクとして、上記非感光性のポリイミド樹脂のパターニングを行い、金属ボール7a表面を露出させる。 Subsequently, the patterned photoresist as a mask to perform the patterning of the non-photosensitive polyimide resin, thereby exposing the metal ball 7a surfaces. 次いで、剥離液を用いて上記フォトレジストを除去し、熱処理を行うことにより、上記非感光性のポリイミド系樹脂を硬化させる。 Then, using a stripping solution to remove the photoresist, by a heat treatment, curing the non-photosensitive polyimide resin. これにより、図8(a)に示すように、金属ボール7a表面が露出するように、第3絶縁層43が形成される。 Thus, as shown in FIG. 8 (a), so as to expose the metal ball 7a surfaces, the third insulating layer 43 is formed.

次に、前記実施の形態1の配線形成工程にて説明した操作と同様の操作を行って、上記保護膜6、該保護膜6から露出した金属ボール7a表面、及び第3絶縁層43上に、図8(b)に示すように、対向面側配線45を形成する。 Next, by performing the same operation as the operation explained in the embodiment 1 of the wiring forming step, the protective film 6, the metal ball 7a surfaces exposed from the protective film 6, and on the third insulating layer 43 as shown in FIG. 8 (b), to form the side facing the wiring 45. すなわち、まず、上記保護膜6、金属ボール7a表面、及び第3絶縁層43上に、Ti−W等を用いて、スパッタリングによって図示しないバリア層を形成する。 That is, first, the protective film 6, the metal ball 7a surfaces, and on the third insulating layer 43, using a Ti-W or the like, a barrier layer (not shown) by sputtering. その後、該バリア層上に、スパッタリングによって図示しないCu薄膜を形成する。 Then, on the barrier layer to form a Cu film (not shown) by sputtering.

続いて、上記Cu薄膜上全体に、図示しないフォトレジストをスピンコートで塗布し、該フォトレジストを乾燥させた後、フォトリソグラフィによって、対向面側配線45が形成される領域のCu薄膜が露出するように、パターニングを行う。 Subsequently, the whole on the Cu thin film, a photoresist (not shown) was applied by spin coating, after drying the photoresist by photolithography, Cu thin films in the region where the surface facing the wiring 45 is formed is exposed as described above, the patterning is carried out. その後、上記フォトレジストのパターニングによって露出したCu薄膜上に、電解メッキによって、Cu、Ni、Auを順に形成して対向面側配線45を形成する。 Then, on the Cu thin film exposed by the patterning of the photoresist, by electrolytic plating, Cu, Ni, forms a facing side wiring 45 to form the Au in this order. 該対向面側配線45を形成するための電解メッキの終了後、上記フォトレジストを剥離液で除去し、さらに、対向面側配線45をマスクとして、対向面側配線45が形成された領域以外のCu薄膜及びバリア層をエッチング液で除去する。 After completion of the electrolytic plating to form the side facing the wiring 45, the photoresist is removed by a stripping solution, further, the surface facing the wiring 45 as a mask, except the surface facing the wiring 45 is formed regions the Cu film and the barrier layer is removed with an etching solution. これにより、図8(b)に示すように、上記保護膜6、金属ボール7a表面、及び第3絶縁層43上に、所望するパターンで、対向面側配線45が形成される。 Thus, as shown in FIG. 8 (b), the protective film 6, the metal ball 7a surfaces, and on the third insulating layer 43 in a pattern desired, the surface facing the wiring 45 is formed.

次いで、図8(c)に示すように、上記第3絶縁層43、及び、対向面側配線45の一部を覆うように、対向面側保護膜46を形成する。 Then, as shown in FIG. 8 (c), the third insulating layer 43 and, to cover a portion of the surface facing the wiring 45 to form the side facing the protective film 46. 対向面側保護膜46を形成する場合には、例えば、硬化後の物性にて10%以上の引張り伸び率を有する感光性のポリイミド系樹脂を用いて、上記第3絶縁層43、対向面側配線45、保護膜6から露出した金属ボール7a表面上に、上記感光性のポリイミド系樹脂をスピンコートで塗布して、乾燥させる。 When forming the side facing the protective film 46, for example, by using a photosensitive polyimide resin having a tensile elongation of 10% or more at the physical properties after curing, the third insulating layer 43, the surface facing wiring 45, on the exposed metal balls 7a surface from the protective film 6, the photosensitive polyimide resin is applied by spin coating, and dried. その後、フォトリソグラフィによって、対向面側配線45の所望する領域が露出するように、上記感光性のポリイミド樹脂のパターニングを行う。 Then, by photolithography, so that the desired region of the surface facing the wiring 45 is exposed, patterning of the photosensitive polyimide resin. このパターニングされた感光性のポリイミド樹脂を熱処理によって硬化させることにより、図8(c)に示すように、対向面側配線45の一部が対向面側接続端子45aとして露出するように、対向面側保護膜46が形成される。 By curing the patterned photosensitive polyimide resin by heat treatment, as shown in FIG. 8 (c), such that a portion of the surface facing the wiring 45 is exposed as the side facing the connection terminals 45a, the opposing surface side protective film 46 is formed.

上記のように対向面側保護膜46を形成した後、半導体チップ1を上下反転させて、前記実施の形態1にて、図5(a)に基づいて説明した操作と同様の操作にて、突起電極21を形成すればよい。 After forming the side facing the protective film 46 as described above, the semiconductor chip 1 upside down, in the first embodiment, by the operation similar to the operation described with reference to FIG. 5 (a), the it may be formed projecting electrodes 21. すなわち、配線5の一部が露出してなる接続端子5a上にフラックスを塗布し、該フラックス上に、例えばボール搭載法等を用いて、Snを主成分とする金属からなるハンダボールを搭載し、熱処理によって、接続端子5aとハンダボールとを接合する。 That is, the flux is applied on the connection terminals 5a of part of the wiring 5 is exposed, on the flux, for example, using a ball mounting method or the like, equipped with a solder ball made of a metal mainly composed of Sn , by thermal treatment, to join the connecting terminals 5a and the solder balls. これにより、図9(a)に示すように、接続端子5a上に突起電極21が形成される。 Thus, as shown in FIG. 9 (a), the projection electrode 21 on the connection terminal 5a is formed.

上記のようにして、突起電極21を形成した後、ダイシング装置等を用いて、半導体チップ1間に設けられた間隔に形成された保護膜6側から、ダイシングすることにより、図9(b)に示すように、半導体チップ1毎に分割された半導体装置40を得ることができる。 As described above, after the formation of the protruding electrodes 21, by using a dicing apparatus or the like, from the protective layer 6 side formed in the interval provided between the semiconductor chip 1, by dicing, and FIG. 9 (b) as shown, it is possible to obtain the semiconductor device 40 which is divided for each semiconductor chip 1.

なお、本実施の形態では、接続端子5a上に突起電極21を設ける構成について説明したが、対向面側接続端子45aに突起電極を設けてもよい。 In the present embodiment it has been described on the connection terminal 5a structure providing a protrusion electrode 21 may be provided with a protruding electrode on the side facing the connection terminals 45a.

〔実施の形態4〕 [Embodiment 4]
本発明のさらに他の実施の形態について図10に基づいて説明すれば、以下の通りである。 If further described with reference to FIG. 10 for the other embodiments of the present invention is as follows. なお、説明の便宜上、前記の実施の形態1〜3の各図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 For convenience of explanation, members having the same functions as the members shown in the drawings of Embodiments 1 to 3 of the embodiment will be given the same reference numerals, and description thereof is omitted.

図10に、本実施の形態の積層型半導体装置50の断面図を示す。 Figure 10 shows a cross-sectional view of a stacked semiconductor device 50 of the present embodiment. 上記積層型半導体装置50は、図10に示すように、前記実施の形態1にて説明した半導体装置20(図4)に、前記実施の形態2にて説明した半導体装置30を積層してなるものである。 The stacked semiconductor device 50, as shown in FIG. 10, the semiconductor device 20 described in the first embodiment (FIG. 4), formed by laminating a semiconductor device 30 explained in the second embodiment it is intended. 上記積層型半導体装置50は、半導体装置20のワイヤ7の金属ボール7aと、半導体装置30のワイヤ37の接続部37bとが、導電性ペースト51を介して、電気的に接続されている。 The stacked semiconductor device 50 includes a metal ball 7a of the wire 7 of the semiconductor device 20, and a connecting portion 37b of the wire 37 of the semiconductor device 30, via the conductive paste 51 are electrically connected.

上記導電性ペースト51は、エポキシ樹脂等の樹脂に、金属微粒子等の導電性材料を含有させてなるものである。 The conductive paste 51, the resin such as epoxy resin, those formed by incorporating a conductive material such as metal particles. 上記導電性ペースト51は、半導体装置20の保護膜6表面から露出した金属ボール7a表面上に、ディスペンス方式あるいや印刷方式等によって塗布される。 The conductive paste 51 is, on the exposed metal balls 7a surface from the protective film 6 surface of the semiconductor device 20, is applied by unpleasant printing method or the like with a dispensing system. その後、この導電性ペースト51上に、半導体装置30の接続部37bを、位置合わせを行って配置し、熱処理を行うことによって、該導電性ペースト51を硬化させる。 Then, on the conductive paste 51, the connecting portions 37b of the semiconductor device 30, disposed performs alignment by performing heat treatment to cure the conductive paste 51. これにより、半導体装置20と半導体装置30とが、導電性ペースト51を介して、電気的に接続される。 Thus, the semiconductor device 20 and the semiconductor device 30, via the conductive paste 51 are electrically connected.

また、必要に応じて、半導体装置20と半導体装置30との間に、アンダーフィル材料等の液状樹脂を封入し、該液状樹脂を熱処理等によって硬化させることにより、半導体装置20と半導体装置30との間の接続部分を保護することができる。 If necessary, between the semiconductor device 20 and the semiconductor device 30, sealed liquid resin such as underfill materials, by curing by the liquid-like resin heat treatment, the semiconductor device 20 and the semiconductor device 30 it is possible to protect the connecting portion between.

なお、上記積層型半導体装置50では、半導体装置30に設けられた接続部37bと、半導体装置20に設けられた金属ボール7aとを電気的に接続するように積層している。 In the stacked semiconductor device 50, a connecting portion 37b provided in the semiconductor device 30, are laminated so as to electrically connect the metal ball 7a provided in the semiconductor device 20. そのため、半導体装置20と半導体装置30とを積層した場合に、金属ボール7aと接続部37bとが互いに対向するように、接続部37bを設けておくことが好ましい。 Therefore, when stacking the semiconductor device 20 and the semiconductor device 30, so that the connecting portion 37b and the metal balls 7a are opposed to each other, it is preferable to provide a connecting portion 37b. また、接続部37bが設けられる開口部36a(図6(b))内に金属膜を形成して、導電性ペースト51との接続面積を増加させれば、実装時等の接続の信頼性を向上することができる。 The connection portion 37b to form a metal film on the inside is provided the opening 36a (FIG. 6 (b)), by increasing the contact area between the conductive paste 51, the reliability of the connection of the mounting or the like it can be improved.

また、本実施の形態では、異なる構造の半導体装置である半導体装置20と半導体装置30とを積層してなる積層型半導体装置50を例に挙げて説明したが、これに限定されない。 Further, in this embodiment, a stacked semiconductor device 50 formed by laminating a semiconductor device 20 and the semiconductor device 30 is a semiconductor device having different structures have been described as an example, but is not limited thereto. すなわち、前記実施の形態1〜4にて説明した半導体装置のうち、同一の構造を有する半導体装置を積層する構成としてもよい。 That is, in the semiconductor device described in the first to fourth embodiments, may be stacked semiconductor device having the same structure. さらに、積層する半導体装置は、2つに限らず、3つ以上を積層する構成であってもよく、3つ以上の半導体装置を積層する場合にも、本実施の形態と同様の手法にて積層すればよい。 Furthermore, the semiconductor device to be stacked is not limited to two, in may be configured to laminating the three, even in the case of laminating three or more semiconductor device, similar to the embodiment method it may be laminated.

上記のように、前記の各実施の形態にて説明したように、ワイヤ7又はワイヤ37を有する半導体装置を積層することにより、半導体装置間の電気的な接続を簡便に行うことができる。 As described above, as described in the embodiments above, by stacking a semiconductor device having a wire 7 or wire 37 can be easily performed electrical connection between the semiconductor device. これにより、半導体装置の高密度実装を、簡便に実現することができる。 Accordingly, high density mounting of the semiconductor device can be easily realized. 特に、前記実施の形態1にて説明したように、半導体装置の厚さを薄くするためにウエハの研磨を行って得られた半導体装置を用いれば、半導体装置を積層した場合の厚さを低減することができるので、より一層、半導体装置の高密度実装を実現することができる。 In particular, as described in the first embodiment, by using the semiconductor device obtained by performing the polishing of the wafer to reduce the thickness of the semiconductor device, reducing the thickness of the case of stacking the semiconductor device it is possible to, even more, it is possible to realize high-density mounting of the semiconductor device. これにより、電子機器の小型化の要求にも対応可能な高集積化された積層型半導体装置を提供することができるとともに、電子機器のさらなる高性能化を実現することが可能になる。 Thus, it is possible to provide a stacked semiconductor device was also highly integrated as possible corresponds to the demand for miniaturization of electronic devices, it is possible to realize a higher performance of electronic devices.

〔実施の形態5〕 Fifth Embodiment
本発明のさらに他の実施の形態について図11に基づいて説明すれば、以下の通りである。 If further described with reference to FIG. 11 for the other embodiments of the present invention is as follows. なお、説明の便宜上、前記の実施の形態1〜4の各図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 For convenience of explanation, members having the same functions as the members shown in the drawings according to the first to fourth of the embodiment will be given the same reference numerals, and description thereof is omitted.

図11に、本実施の形態の積層型半導体装置60の断面図を示す。 Figure 11 shows a cross-sectional view of a stacked semiconductor device 60 of this embodiment. 上記積層型半導体装置60は、図11に示すように、前記実施の形態3にて説明した半導体装置40(図7)を2つ用い、該2つの半導体装置40(以下、半導体装置40a、半導体装置40bと記載する)を積層してなるものである。 The stacked semiconductor device 60, as shown in FIG. 11, using two semiconductor devices 40 (Fig. 7) explained in the third embodiment, the two semiconductor devices 40 (hereinafter, the semiconductor device 40a, the semiconductor device 40b and described) is formed by laminating the.

上記積層型半導体装置60は、一方の半導体装置40bに設けられた突起電極21と、他方の半導体装置40aに設けられた対向面側配線45の露出した領域である接続端子45aとを電気的に接続することによって、半導体装置40aと半導体装置40bとを接合している。 The stacked semiconductor device 60, the bump electrode 21 provided on one of the semiconductor device 40b, the connection to the terminal 45a is exposed regions of the surface facing the wiring 45 provided on the other of the semiconductor device 40a electrically by connecting, and bonding the semiconductor device 40a and the semiconductor device 40b. 上記突起電極21と接続端子45aとの接続に際しては、該突起電極21又は接続端子45a表面に、フラックス又はペースト状のハンダを塗布する。 At the time of connection between the connection terminal 45a and the protruding electrode 21, the protrusion electrode 21 or the connection terminals 45a surface, applying solder flux or paste. その後、上記半導体装置40bの突起電極21と、半導体装置40aの接続端子45aとの位置合わせを行って、半導体装置40a・40bを積層し、リフロー炉等を用いて熱処理を行う。 Thereafter, the bump electrode 21 of the semiconductor device 40b, by performing the alignment of the connection terminals 45a of the semiconductor device 40a, by stacking a semiconductor device 40a · 40b, a heat treatment is carried out by using a reflow furnace or the like. これにより、上記突起電極21と接続端子45aとが電気的に接続される。 Thus, the connection terminal 45a and the protruding electrodes 21 are electrically connected.

また、必要に応じて、半導体装置40aと半導体装置40bとの間に、アンダーフィル材料等の液状樹脂を封入し、該液状樹脂を熱処理等によって硬化させることにより、半導体装置40aと半導体装置40bとの間の接続部分を保護することができる。 If necessary, between the semiconductor device 40a and the semiconductor device 40b, sealed liquid resin such as underfill materials, by curing by heat treatment or the like the liquid resin, the semiconductor device 40a and the semiconductor device 40b it is possible to protect the connecting portion between.

なお、本実施の形態では、2つの半導体装置40を積層してなる積層型半導体装置60を例に挙げて説明したが、これに限定されない。 In the present embodiment, a stacked semiconductor device 60 formed by stacking two semiconductor device 40 is described as an example, but is not limited thereto. すなわち、前記実施の形態1〜4にて説明した半導体装置のうち、異なる構造の半導体装置を積層する構成としてもよい。 That is, in the semiconductor device described in the first to fourth embodiments, may be stacked semiconductor device of different structures. また、積層する半導体装置は、2つに限らず、3つ以上を積層する構成であってもよく、3つ以上の半導体装置を積層する場合にも、本実施の形態と同様の手法にて積層すればよい。 Further, the semiconductor device to be stacked is not limited to two, in may be configured to laminating the three, even in the case of laminating three or more semiconductor device, similar to the embodiment method it may be laminated.

上記のように、対向面側に、外部との電気的な接続が可能な金属ボール7aを有する半導体装置を積層することにより、半導体装置間の電気的な接続を簡便に行って、半導体装置の高密度実装を実現することができる。 As described above, the surface facing, by laminating a semiconductor device having an electrical connection can be metal balls 7a with the outside, by performing a simple electrical connection between the semiconductor device, the semiconductor device it is possible to realize high-density mounting. また、半導体装置の製造に際して、ウエハの研磨を行った半導体装置を用いれば、半導体装置を積層した場合の厚さを低減することができる。 Further, in the production of semiconductor devices, the use of the semiconductor device was polished wafer, it is possible to reduce the thickness of the case of stacking the semiconductor device. これにより、電子機器の小型化の要求にも対応可能な積層型半導体装置を提供することが可能になる。 Accordingly, it becomes possible to provide adaptable stacked semiconductor device to a request for miniaturization of electronic devices.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above embodiments, and various modifications are possible within the scope of the claims, embodiments obtained by appropriately combining technical means disclosed in different embodiments for also included in the technical scope of the present invention.

本発明の半導体装置を用いれば、半導体装置を簡便に積層することができるとともに、高密度での半導体装置の積層を実現することができる。 With the semiconductor device of the present invention, it is possible to easily laminate the semiconductor device, it is possible to realize a stack of semiconductor device in a high density. それゆえ、電子機器の小型化や高性能化の要求に応え得る半導体装置として利用することができる。 Therefore, it can be utilized as a semiconductor device which can meet the demand for miniaturization and higher performance of electronic devices.

(a)は、本発明における半導体装置の実施の一形態を示す平面図であり、(b)は、(a)のA−A'矢視断面図である。 (A) is a plan view showing one embodiment of a semiconductor device according to the present invention, (b) is an A-A 'cross-sectional view along a line (a). (a)〜(c)は、上記半導体装置の製造工程を説明する断面図である。 (A) ~ (c) are cross-sectional views illustrating manufacturing processes of the semiconductor device. (a)〜(c)は、上記半導体装置の製造工程の続きを説明する断面図である。 (A) ~ (c) are sectional views for explaining the continuation of the manufacturing process of the semiconductor device. (a)は、本発明における半導体装置の他の実施の形態を示す平面図であり、(b)は、(a)のB−B'矢視断面図である。 (A) is a plan view showing another embodiment of a semiconductor device of the present invention, (b) are B-B 'cross-sectional view along a line (a). (a)〜(c)は、上記半導体装置の突起電極を形成する工程を説明する断面図である。 (A) ~ (c) are cross-sectional views illustrating a step of forming protruding electrodes of the semiconductor device. (a)は、本発明における半導体装置のさらに他の実施の形態を示す平面図であり、(b)は、(a)のC−C'矢視断面図である。 (A) is a plan view showing still another embodiment of a semiconductor device according to the present invention, (b) are C-C 'cross-sectional view along a line (a). (a)は、本発明における半導体装置のさらに他の実施の形態を示す平面図であり、(b)は、(a)のD−D'矢視断面図である。 (A) is a plan view showing still another embodiment of a semiconductor device according to the present invention, (b) are D-D 'arrow sectional view of (a). (a)〜(c)は、上記半導体装置の第3絶縁層及び対向面側配線を形成する工程を説明する断面図である。 (A) ~ (c) are cross-sectional views illustrating a step of forming a third insulating layer and the surface facing the wiring of the semiconductor device. (a)(b)は、上記半導体装置の製造工程の続きを示し、突起電極を形成する工程を説明する断面図である。 (A) (b) illustrates a continuation of the manufacturing process of the semiconductor device is a cross-sectional view illustrating a step of forming a projection electrode. 本発明における積層型半導体装置の実施の一形態を示す断面図である。 Is a sectional view showing an embodiment of a stacked semiconductor device in the present invention. 本発明における積層型半導体装置の他の実施の形態を示す断面図である。 Another embodiment of the stacked semiconductor device of the present invention is a cross-sectional view illustrating. 従来の半導体装置を示す断面図である。 It is a sectional view showing a conventional semiconductor device.

符号の説明 DESCRIPTION OF SYMBOLS

1 半導体チップ 1a エッジ部 2 電極パッド 3 第1絶縁層 4 第2絶縁層 5 配線(第1の配線) 1 semiconductor chip 1a edges 2 electrode pads 3 first insulating layer 4 and the second insulating layer 5 wiring (first wiring)
5a 接続端子(第1の接続端子) 5a connection terminals (first connection terminals)
6 保護膜(絶縁体) 6 protective film (insulator)
7 ワイヤ(金属線) 7 wire (metal wire)
7a 金属ボール(第2の接続端子) 7a metal balls (second connection terminal)
10 半導体装置10a 主面(第1面) 10 semiconductor device 10a main surface (first surface)
10b 対向面(第2面) 10b facing surface (second surface)
11 ウエハ12 スクライブライン13 板状部材20 半導体装置21 突起電極30 半導体装置36 保護膜(絶縁体) 11 wafer 12 scribe lines 13 plate member 20 semiconductor device 21 protruding electrode 30 semiconductor device 36 protective film (insulator)
36a 開口部37 ワイヤ(金属線) 36a opening 37 wire (metal wire)
37a 金属ボール(第2の接続端子) 37a metal balls (second connection terminal)
37b 接続部40 半導体装置43 第3絶縁層45 対向面側配線(第2の配線) 37b connecting portion 40 the semiconductor device 43 third insulating layer 45 facing surface side wiring (second wiring)
45a 対向面側接続端子(第2配線用接続端子) 45a facing side connecting terminal (for the second wiring connection terminals)
46 対向面側保護膜(保護層) 46 facing surface side protective film (protective layer)
50 積層型半導体装置 50 stacked semiconductor device

Claims (10)

  1. 電極パッドを有する半導体チップを備えた半導体装置において、 In the semiconductor device having a semiconductor chip having electrode pads,
    上記電極パッドが形成されている側の表面である第1面に、電極パッドと外部とを電気的に接続するための第1の接続端子を有するとともに、 The first surface is a surface on which the electrode pad is formed, which has a first connection terminal for electrically connecting the electrode pad and the outside,
    上記第1面以外の表面である第2面に、電極パッドと外部とを電気的に接続するための第2の接続端子を有し、 The second surface is a surface other than the first face, a second connecting terminal for electrically connecting the electrode pad and the outside,
    上記第2の接続端子は、金属線を介して上記電極パッドに接続されていることを特徴とする半導体装置。 The second connecting terminals, wherein a connected to the electrode pad through the metal wire.
  2. 上記金属線は、絶縁体によって覆われていることを特徴とする請求項1記載の半導体装置。 The metal wire, a semiconductor device according to claim 1, characterized in that it is covered with an insulator.
  3. 上記絶縁体は、伸縮性を有していることを特徴とする請求項2記載の半導体装置。 It said insulator, a semiconductor device according to claim 2, characterized in that it has a stretchability.
  4. 上記第1の接続端子は、上記電極パッドに電気的に接続されるとともに、上記半導体チップの第1面側の面上に形成された第1の配線の一部であることを特徴とする請求項1、2又は3記載の半導体装置。 The first connection terminal, claims are electrically connected to the electrode pad, characterized in that it is a part of the first wiring formed on the surface of the first surface side of the semiconductor chip claim 1, 2 or 3 semiconductor device according.
  5. 上記金属線には、上記電極パッドへの接続位置と、上記第2の接続端子への接続位置との間の位置に、該金属線と外部とを電気的に接続するための接続部が設けられていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。 The aforementioned metal wire, and the connection position to the electrode pad, the position between the connection position to the second connecting terminal, connecting portions for electrically connecting the said metal wire and the outside provided the semiconductor device according to any one of claims 1 to 4, characterized in that are.
  6. 上記第2の接続端子に電気的に接続されるとともに、上記半導体チップの第2面側の面上に形成された第2の配線を有し、 Is electrically connected to the second connection terminal, a second wiring formed on the surface of the second surface side of the semiconductor chip,
    上記第2の配線の一部は、該第2の配線と外部とを電気的に接続するための第2配線用接続端子となっていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 The second part of the wiring, any of claims 1 to 5, characterized in that has a second wiring connection terminals for electrically connecting the second wiring with the outside 1 the semiconductor device according to claim.
  7. 上記第2の配線は、上記半導体チップの第2面側の面上に、伸縮性を有する絶縁層を介して設けられていることを特徴とする請求項6に記載の半導体装置。 The second wiring, the semiconductor device according to claim 6, characterized in that on the surface of the second surface side of the semiconductor chip, is provided via an insulating layer having elasticity.
  8. 上記第2の配線を覆う絶縁性の保護層を有し、 Has an insulating property of the protective layer covering the second wiring,
    上記保護層は、伸縮性を有することを特徴とする請求項6又は7に記載の半導体装置。 The protective layer, the semiconductor device according to have stretchability to claim 6 or 7, characterized in.
  9. 上記第1の接続端子、第2の接続端子、第2配線用接続端子、接続部からなる群のうちの少なくとも1つに、突起電極が設けられていることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。 Said first connecting terminal, a second connection terminal, a second wiring connecting terminals, to at least one of the group consisting of connecting portion, claim 1 to 8, characterized in that protruding electrodes are provided the semiconductor device according to any one of.
  10. 請求項1〜9のいずれかに記載の半導体装置から選ばれる少なくとも2つの半導体装置を積層してなることを特徴とする積層型半導体装置。 Stacked semiconductor device characterized by formed by laminating at least two semiconductor device selected from a semiconductor device according to any one of claims 1 to 9.
JP2003409610A 2003-12-08 2003-12-08 Semiconductor device and multilayer semiconductor device Pending JP2005175019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003409610A JP2005175019A (en) 2003-12-08 2003-12-08 Semiconductor device and multilayer semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003409610A JP2005175019A (en) 2003-12-08 2003-12-08 Semiconductor device and multilayer semiconductor device

Publications (1)

Publication Number Publication Date
JP2005175019A true true JP2005175019A (en) 2005-06-30

Family

ID=34730914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409610A Pending JP2005175019A (en) 2003-12-08 2003-12-08 Semiconductor device and multilayer semiconductor device

Country Status (1)

Country Link
JP (1) JP2005175019A (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164463A (en) * 2008-01-09 2009-07-23 Fujitsu Microelectronics Ltd Semiconductor device and method of manufacturing the same
JP2009534865A (en) * 2006-04-24 2009-09-24 マイクロン テクノロジー, インク. Semiconductor components and systems and wafer-level manufacturing process with sealing through wire interconnects the (twi)
JP2010538469A (en) * 2007-08-28 2010-12-09 マイクロン テクノロジー, インク. Semiconductor assembly, and method of making the assembly
JP2013153173A (en) * 2004-11-03 2013-08-08 Tessera Inc Improvement of laminated packaging
US8957527B2 (en) 2010-11-15 2015-02-17 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9041227B2 (en) 2011-10-17 2015-05-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9095074B2 (en) 2012-12-20 2015-07-28 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9123664B2 (en) 2010-07-19 2015-09-01 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9218988B2 (en) 2005-12-23 2015-12-22 Tessera, Inc. Microelectronic packages and methods therefor
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153173A (en) * 2004-11-03 2013-08-08 Tessera Inc Improvement of laminated packaging
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US8927337B2 (en) 2004-11-03 2015-01-06 Tessera, Inc. Stacked packaging improvements
US9153562B2 (en) 2004-11-03 2015-10-06 Tessera, Inc. Stacked packaging improvements
US9218988B2 (en) 2005-12-23 2015-12-22 Tessera, Inc. Microelectronic packages and methods therefor
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
JP2009534865A (en) * 2006-04-24 2009-09-24 マイクロン テクノロジー, インク. Semiconductor components and systems and wafer-level manufacturing process with sealing through wire interconnects the (twi)
JP4853747B2 (en) * 2006-04-24 2012-01-11 マイクロン テクノロジー, インク. Semiconductor components and systems and wafer-level manufacturing process with sealing through wire interconnects the (twi)
JP2010538469A (en) * 2007-08-28 2010-12-09 マイクロン テクノロジー, インク. Semiconductor assembly, and method of making the assembly
KR101192084B1 (en) 2007-08-28 2012-10-17 마이크론 테크놀로지, 인크 Semiconductor assemblies and methods of manufacturing such assemblies
US8362594B2 (en) 2007-08-28 2013-01-29 Micron Technology, Inc. Semiconductor assemblies and methods of manufacturing such assemblies including trench and channel intersects with through-hole in the mold material
JP2009164463A (en) * 2008-01-09 2009-07-23 Fujitsu Microelectronics Ltd Semiconductor device and method of manufacturing the same
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9123664B2 (en) 2010-07-19 2015-09-01 Tessera, Inc. Stackable molded microelectronic packages
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US8957527B2 (en) 2010-11-15 2015-02-17 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9041227B2 (en) 2011-10-17 2015-05-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9252122B2 (en) 2011-10-17 2016-02-02 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9095074B2 (en) 2012-12-20 2015-07-28 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding

Similar Documents

Publication Publication Date Title
US4784972A (en) Method of joining beam leads with projections to device electrodes
US6608389B1 (en) Semiconductor device with stress relieving layer comprising circuit board and electronic instrument
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US20060225918A1 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US7312521B2 (en) Semiconductor device with holding member
US7164208B2 (en) Semiconductor device and method for manufacturing the same
US20050258484A1 (en) Power composite integrated semiconductor device and manufacturing method thereof
US20070268675A1 (en) Electronic device substrate, electronic device and methods for fabricating the same
US20040106288A1 (en) Method for manufacturing circuit devices
US7265045B2 (en) Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JP2007157844A (en) Semiconductor device, and method of manufacturing same
JP2002170904A (en) Csp semiconductor device and its manufacturing method and semiconductor module
JP2002198463A (en) Chip size package and its manufacturing method
JP2001217386A (en) Semiconductor device, method of manufacturing the same, and electronic equipment
US7193301B2 (en) Semiconductor device and manufacturing method thereof
JP2002016096A (en) Semiconductor device and its manufacturing method
US20040097081A1 (en) Method for manufacturing circuit devices
JP2005175263A (en) Semiconductor device, manufacturing method therefor, and electronic equipment
JP2004311574A (en) Interposer, manufacturing method thereof, and electronic device
US7075181B2 (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
US20040106235A1 (en) Method for manufacturing circuit devices
JP2005019522A (en) Semiconductor device and its manufacturing method
JP2003068779A (en) Semiconductor device and manufacture thereof
JP2006237594A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819