JP3678318B2 - 画像読取装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画像読取装置、より詳細には、高速な画像読み取りの可能な画像読取装置に係り、例えば、デジタル複写機，電子ファイル等の画像入力装置に関する。
【０００２】
【従来の技術】
画像読取装置は、その画像入力部である光電変換素子（ＣＣＤ）の光蓄積時間の維持，読み出す画素数からの制約により高速化が困難である。そこで、従来は、高速化を達成するために、光源の光量を増大したり、読み出しクロックを有効画素域と無効画素域とで切り替える等していた。このような対策を実施することで、電力ならびに高速対応の部品を必要とし、コスト高となっていた。また、高速対応の部品を用いない場合、その部品の性能限界で使用されることになり、階調性が維持できないことがある。
【０００３】
【発明が解決しようとする課題】
画像読取装置は、その画像入力部である光電変換素子（ＣＣＤ）の光蓄積時間の維持，読み出す画素数からの制約により高速化が困難である。そこで、従来は、高速化を達成するために、光源の光量を増大したり、読み出しクロックを有効画素域と無効画素域とで切り替える等していたが、このような対策をとることで、電力ならびに高速対応の部品を必要とし、コスト高となっていた。また、高速対応の部品を用いない場合、その部品の性能限界で使用されることになり、階調性が維持できないことがある等の問題があった。
【０００４】
本発明は、上述のごとき不具合を取り除くものであり、読み取り画像信号の大きさを基準（リファレンス）値と比較して読み取り画像信号がリファレンスより大きい場合、画像信号からリファレンス信号分を差し引き、増幅する信号の振幅を制限することで、増幅器の最大有効周波数を大きくすると共に、制限された信号分を定値のビットとしてＡ／Ｄ変換回路に付加し、Ａ／Ｄ変換回路の有効ビット数を見掛け上減らすことで高速に読み取ることを可能としたものである。
【０００５】
請求項１の発明は、リファレンス信号，光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別する出力信号判別手段，光電変換素子の出力信号とリファレンス信号との差をｎ倍する第一の増幅回路，光電変換素子の出力信号をｎ倍する第二の増幅回路，出力信号判別手段の指示に従い、第一の増幅回路または第二の増幅回路の一方の出力をＡ／Ｄ変換回路に選択出力する選択手段，Ａ／Ｄ変換回路，出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力するビット合成手段を設け、もって、増幅回路の出力振幅を制限することで、高速読み取りが可能な画像読取装置を提供するものである。
【０００６】
請求項２の発明は、リファレンス信号，光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別する出力信号判別手段，出力信号判別手段の指示に従い、増幅回路に光電変換素子の出力信号とリファレンス信号との差または光電変換素子の出力信号のどちらか一方を切り替えてｎ倍させる入力選択手段，Ａ／Ｄ変換回路，出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路に最上位ビットとして、Ａ／Ｄ変換回路の最会位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力するビット合成手段を設け、もって、増幅回路の出力振幅を制限することで、回路点数を低減した安価な高速読み取りが可能な画像読取装置を提供するものである。
【０００７】
請求項３の発明は、請求項１又は２ま発明において、読取装置のビット数より１ビット少ないＡ／Ｄ変換回路，出力信号判別手段の指示に従い、「１」または「０」をＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路に付加・合成して出力するビット合成手段を設け、もって、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持した安価な高速読み取りが可能な画像読取装置を提供するものである。
【０００８】
請求項４の発明は、請求項１乃至３のいずれかの発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を用いて、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、前記読み取った白基準信号を基に、出力信号判別手段に供給するリファレンス信号を生成するリファレンス信号生成手段を設け、もって、原稿の階調を忠実に再現する高速読み取りが可能な画像読取装置を提供するものである。
【０００９】
請求項５の発明は、請求項１乃至４のいずれかの発明において、選択手段の前段に出力信号判別手段および増幅器へのＣＣＤ出力信号の出力タイミングを個々に調整設定可能な位相調整手段を設け、もって、確実なＡ／Ｄ変換が実施される高速読み取りが可能な画像読取装置を提供するものである。
【００１０】
請求項６の発明は、値の異なる複数のリファレンス信号，光電変換素子の出力信号を１画素ごとに複数のリファレンス信号とその大小を判別する出力信号判別手段，光電変換素子の出力信号をｎ倍する第二の増幅回路，光電変換素子の出力信号と第一のリファレンス信号との差を求めて、前記差信号と第二のリファレンス信号との差を求めるという具合に、出力信号とリファレンス信号との差を最大リファレンス信号から求め、最終リファレンス信号との差出力をｎ倍するリファレンス信号と同数の差動増幅器群で構成される第三の増幅手段，第三の増幅手段を構成する個々の差動増幅器の出力をｎ倍する複数の増幅器群で構成される第四の増幅手段，光電変換素子の出力信号とリファレンス信号との差をｎ倍するリファレンス信号と同数の差動増幅器群で構成される第五の増幅手段，前記増幅回路および増幅手段の出力が選択手段に同時に入力するよう個々の出力タイミングを調整すると共に、出力信号判別手段の判別結果出力タイミングをも調整する位相調整手段，出力信号判別手段の指示に従い、前記増幅回路および増幅手段から１つの出力をＡ／Ｄ変換回路に選択出力する選択手段，出力信号判別手段の指示に従い、複数の定値ビットをＡ／Ｄ変換回路の上位ビットとして、Ａ／Ｄ変換回路の上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力するビット合成手段を設け、もって、増幅回路の出力振幅をより小さく制限し、Ａ／Ｄ変換回路のビット数の低減を可能とすることで、より高速な読み取りが可能で安価な画像読取装置を提供するものである。
【００１１】
請求項７の発明は、請求項６の発明において、読取装置のビット数よりリファレンス信号の数だけビット数が少ないＡ／Ｄ変換回路，出力信号判別手段の指示に従い、「１」または「０」をリファレンス信号の数だけＡ／Ｄ変換回路の上位ビットとして、Ａ／Ｄ変換回路に付加・合成して出力するビット合成手段を設け、もって、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持したより高速な読み取りが可能で安価な画像読取装置を提供するものである。
【００１２】
請求項８の発明は、請求項６又は７の発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を複数用いてスキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、前記読み取った白基準板を基に、出力信号判別手段に供給するリファレンス信号を複数生成するリファレンス信号生成手段を設け、もって、原稿の階調を忠実に再現し、より高速な読み取りが可能な画像読取装置を提供するものである。
【００１３】
【課題を解決するための手段】
請求項１の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，第一の増幅回路，第二の増幅回路，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別し、前記第一の増幅回路は、光電変換素子の出力信号とリファレンス信号との差をｎ倍し、前記第二の増幅回路は、光電変換素子の出力信号をｎ倍し、前記選択手段は、出力信号判別手段の指示に従い、前記第一の増幅回路または第二の増幅回路の一方の出力を、前記Ａ／Ｄ変換回路に選択出力し、前記ビット合成手段は、出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力することを特徴とし、もって、増幅回路の出力振幅を制限することで高速読み取りが可能な画像読取装置を提供するものである。
【００１４】
請求項２の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，入力選択手段，増幅回路，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別し、前記入力切替手段は、前記出力信号判別手段の指示に従い、前記増幅回路に光電変換素子の出力信号とリファレンス信号との差または光電変換素子の出力信号のどちらか一方を切り替えて、前記増幅回路に入力してｎ倍させ、前記ビット合成手段は、前記出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみすることを特徴とし、もって、増幅回路の出力振幅を制限することで、回路点数を低減した安価な高速読み取りが可能な画像読取装置を提供するものである。
【００１５】
請求項３の発明は、請求項１又は２記載の発明において、前記Ａ／Ｄ変換回路を読取装置のビット数より１ビット少ないビット数で構成し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、「１」または「０」をＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路に付加・合成して出力することを特徴とし、もって、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持した安価な高速読み取りが可能な画像読取装置を提供するものである。
【００１６】
請求項４の発明は、請求項１又は２又は３記載の発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、前記読み取った白基準信号を基に、出力信号判別手段に供給するリファレンス信号を生成することを特徴とし、もって、原稿の階調を忠実に再現する高速読み取りが可能な画像読取装置を提供するものである。
【００１７】
請求項５の発明は、請求項１乃至４のいずれかに記載の発明において、選択手段の前段に位相調整手段を有し、出力信号判別手段および増幅器へのＣＣＤ出力信号の出力タィミングを個々に調整設定可能としたことを特徴とし、もって、確実なＡ／Ｄ変換が実施される高速読み取りが可能な画像読取装置を提供するものである。
【００１８】
請求項６の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、値の異なる複数のリファレンス信号，出力信号判別手段，第二の増幅回路，第三の増幅手段，第四の増幅手段，第五の増幅手段，位相調整手段，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとに複数のリファレンス信号とその大小を判別し、前記第二の増幅回路は、光電変換素子の出力信号をｎ倍し、前記第三の増幅手段は、光電変換素子の出力信号と第一のリファレンス信号との差を求め、前記差信号と第二のリファレンス信号との差を求めるという具合に、出力信号とリファレンス信号との差を、最大リファレンス信号から順次求めて、最終リファレンス信号との差出力をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記第四の増幅手段は、前記第三の増幅手段を構成する個々の差動増幅器の出力をｎ倍する複数の増幅器群で構成され、前記第五の増幅手段は、前記光電変換素子の出力信号とリファレンス信号との差をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記位相調整手段は、前記増幅回路および増幅手段の出力が、前記選択手段に同時に入力するよう個々の出力タィミングを調整すると共に、出力信号判別手段の判別結果出力タイミングをも調整し、前記選択手段は、前記出力信号判別手段の指示に従い、前記増幅回路および増幅手段から１つの出力をＡ／Ｄ変換回路に選択出力し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、複数の定値ビットをＡ／Ｄ変換回路の上位ビットとして、Ａ／Ｄ変換回路の上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力することを特徴とし、もって、増幅回路の出力振幅をより小さく制限し、Ａ／Ｄ変換回路のビット数の低減を可能とすることで、より高速な読み取りが可能で安価な画像読取装置を提供するものである。
【００１９】
請求項７の発明は、請求項６記載の発明において、前記Ａ／Ｄ変換回路を読取装置のビット数よりリファレンス信号数分少ないビット数で構成し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、「１」または「０」をリファレンス信号数分Ａ／Ｄ変換回路の上位ビットとしてＡ／Ｄ変換回路に付加・合成して出力することを特徴とし、もって、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持し、より高速な読み取りが可能で安価な画像読取装置を提供するものである。
【００２０】
請求項８の発明は、請求項６又は７記載の発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を複数用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、該読み取った白基準板を基に、前記出力信号判別手段に供給するリファレンス信号を複数生成することを特徴とし、もって、原稿の階調を忠実に再現し、より高速な読み取りが可能な画像読取装置を提供するものである。
【００２１】
【発明の実施の形態】
図１は、本発明の実施例を説明するための要部構成図で、図中、１は原稿、２はコンタクトガラス、３はミラー、４は光源、５はモータ、６は結像レンズ、７はＣＣＤセンサ、８はサンプルホールド回路、９はＡ／Ｄ変換回路、１０は暗出力補正回路、１１はシェーディング補正回路、１２は線密度変換回路、１３はインターフェイス、１４は光源駆動回路、１５はモータ駆動制御回路、１６はＣＣＤ駆動回路、１７は出力信号判別手段、１８は第一の増幅器、１９は第二の増幅器、２０は選択手段、２１はビット合成手段である。
【００２２】
コンタクトガラス２にセットされた原稿１に光源４からの照明光をあて、その反射光をミラー３，結像レンズ６を順に介してＣＣＤセンサ７に導き、その面上に原稿像を結像させる。副走査は原稿面をモータ５によりＸ方向に移動させることで行う。ＣＣＤセンサ７の出力は、サンプルホールド回路８でセンサの転送クロック成分が取り除かれ、増幅された後、Ａ／Ｄ変換回路９でデジタル信号に変換される。Ａ／Ｄ変換出力は、暗出力補正回路１０で予め記憶させておいた補正メモリのデータを画素ごとに読み出して演算することでＣＣＤセンサ７の画素ごとの暗出力の補正が行われ、シェーディング補正回路１１で照明系，結像系による明るさのバラツキ，ＣＣＤセンサ７の感度のバラツキ等を補正する。これも暗出力の補正同様、予め記憶されているデータを補正メモリから読み出し、画素毎に演算して行う。線密度変換回路１２により主走査方向の密度変換を必要に応じて行い、インターフェイス１３を介して出力装置あるいは記憶装置へ出力信号を送る。ここで、光源およびＣＣＤセンサ７は、多値画像においても十分なセンサ出力が得られるような光蓄積時間に設定駆動されている。
【００２３】
図２は、ＣＣＤセンサ７の１ライン出力の一例を示す図で、図中、ＤＳ（Ｅ）は、感光部が無く転送部のみの画素の出力、ＤＳ（Ｓ）は、感光部が光シールドされた画素の出力で、これに続き原稿読み取りの出力がある。このセンサ出力（図２（Ａ））をサンプルホールド回路８により転送クロック成分を取り除いたアナログ信号が、図２（Ｂ）の信号である。
このサンプルホールド回路８の出力を図示しない別のサンプルホールド回路により、ＤＳ（Ｅ）の値をサンプルホールドして、Ａ／Ｄ変換回路９の上限のリファレンス電圧ＶｒｅｆＴとし、白色基準板を読み込んだ時の出力のピーク値を必要に応じ増幅し、図示しないピークホールド回路で検出保持したものを、Ａ／Ｄ変換回路９の下限のリファレンス電圧ＶｒｅｆＢとすることで、Ａ／Ｄ変換回路９のダイナミックレンジが決定される。
【００２４】
（請求項１の発明）
以上に、基本的な原稿読み取りの動作について説明したが、以下に、本発明の各請求項の発明に係る動作について説明する。
図１において、出力信号判別手段１７は、サンプルホールド回路８の出力（ＣＣＤ出力信号）を、リファレンス信号とその大小を比較する。リファレンス信号は、画像信号最大（白レベル）値の半分以上の値（例えば、白レベルを２５６ディジットとした場合、１２８のディジットがリファレンス）とする。但し、リファレンス信号は、これに限定されるものではない。
第一の増幅器１８は、ＣＣＤ出力信号とリファレンス信号との差分（｜ＣＣＤ出力信号−リファレンス信号｜）をｎ倍に、第二の増幅器１９は、ＣＣＤ出力信号そのものをｎ倍する。ここで、出力信号判別手段１７は、出力信号≧リファレンス信号の時「１」を、出力信号＜リファレンス信号の時「０」を出力する。また、選択手段２０は、出力信号判別手段１７が「１」を出力した場合は、第一の増幅器１８の出力を、「０」を出力した場合は、第二の増幅器１９の出力をＡ／Ｄ変換回路９に出力する。ビット合成手段２１は、出力信号判別手段１７が「１」を出力した場合、「１」をＡ／Ｄ変換回路９の最上位ビットとし、Ａ／Ｄ変換回路９の最上位ビットを削除したものに合成して出力する。
また、「０」を出力した場合は、Ａ／Ｄ変換回路９の出力をそのまま画像信号のデジタル値として、後段に出力する。
例えば、増幅率＝４，Ａ／Ｄ変換回路４ビット，Ａ／Ｄ変換回路のフルスケール＝１５００ｍＶ，リファレンス信号＝２００ｍＶとした時、Ａ／Ｄ変換出力，ビット合成出力は表１のようになる。なお、表１において、ａは本発明による場合、ｂは入力信号をそのまま増幅する従来の方法による場合である。
【００２５】
【表１】

【００２６】
増幅器（オペアンプ）には、（１）式を満たす特性があり、
ｆ＝ＳＲ／（２π×Ｖｏｕｔ） ……（１）
ｆ：信号周波数 ＳＲ：スルーレイト Ｖｏｕｔ：増幅器出力
増幅器出力信号が小さくなれば、オペアンプの最大有効周波数は大きくなる。従って、増幅するＣＣＤ出力信号の振幅を制限することで、より高い周波数の信号まで応答できる。逆に言えば、ＳＲの小さいオペアンプでも高速対応となり、コストを抑えることができる。表１から、本発明によると、ＣＣＤの出力最大時においても、増幅器出力を小さく抑えられるので、高速化に対応できることがわかる。また、増幅器出力信号が小さくなると、セトリング時間も短縮され、確実なＡ／Ｄ変換が実施される。
【００２７】
（請求項２の発明）
図３は、請求項２の画像読取装置の実施例を説明するための要部構成図で、以下、全図を通して同様の作用をする部分には同じ番号を用いている。図１の発明との違いは、選択手段２０の代わりに入力選択手段２２を設け、増幅回路を１つの増幅回路２３としたことである。出力信号判別手段１７がリファレンス信号よりＣＣＤ出力信号が大きいと判別すると、入力選択手段２２により増幅回路２３が差動増幅器として働き、ＣＣＤ出力信号が小さいと判別すると、非反転増幅器として働く。差動増幅器として働いた場合、ビット合成手段２１は、「１」をＡ／Ｄ変換回路９の最上位ビットとして、Ａ／Ｄ変換回路９の最上位ビットを削除したものに合成して、また、非反転増幅器として働いた場合は、Ａ／Ｄ変換回路９の出力そのままを画像信号のデジタル値として、後段に出力する。
【００２８】
図４は、入力選択手段２２の実施例を示す図で、図４（Ａ）は、出力信号判別手段１７の信号により、増幅器２３の＋端子の入力信号をリファレンス信号と基準電位（ＧＮＤ）とで切り替える方法、図４（Ｂ）は、＋端子とリファレンス信号間を接続，開放する方法である。
【００２９】
（請求項３の発明）
図５は、請求項３の発明を説明するための要部構成図で、基本構成は、図１と同じである。但し、Ａ／Ｄ変換回路２４のビット数とビット合成手段２５の機能が異なる。ビット合成手段２５は、出力信号判別手段１７がＣＣＤ出力信号がリファレンス信号より小さいと判別すると「０」を、ＣＣＤ出力信号がリファレンス信号より大きいと判別すると「１」を、Ａ／Ｄ変換回路の最上位ビットとして付加する。また、Ａ／Ｄ変換回路２４のビット数は、読取装置が必要とするビット数より１ビット少なく、ビット合成手段２５より付加される最上位ビットと合成されることにより、必要ビット数を得る。
表１から、（ａ）の本発明の場合、Ａ／Ｄ変換回路の最上位ビットは使用されていない。１ビット少ないＡ／Ｄ変換回路（この例では、ビット数＝３ビット，フルスケール＝７００ｍＶ）を用いても問題ないことがわかる。つまり、ビット数の少ないＡ／Ｄ変換回路を用いることが可能となり、コストを軽減することができる。
【００３０】
ここで、Ａ／Ｄ変換回路のフルスケールをＦＳ，ビット数をｍとしたとき、このＡ／Ｄ変換回路の理想的なＳ／Ｎ（ＳＮＲ）は、フルスケール正弦波（ＲＭＳ）とノイズ（ＲＭＳ）との比で、（２）式に示すように、
【００３１】
【数１】

【００３２】
である。また、Ａ／Ｄ変換回路のアパーチャジッタｊによって決まるＳＮＲは、（３）式に示すように、
ＳＮＲ（ｄＢ）＝２０ｌｏｇ（１／２πｆｊ） ……（３）
ｆ：入力信号周波数
である。
【００３３】
（２）式よりＡ／Ｄ変換回路のビット数ｍを１減らした場合、ＦＳを判分にすると、量子化ノイズはそのままで、ＳＮＲを小さくできる。また、（３）式よりＳＮＲが小さいほど高速の信号が取り扱えることがわかる。つまり、Ａ／Ｄ変換回路のビット数ｍを小さくするとともに、ＦＳも小さくすることで、量子化ノイズを増やすことなく、ＳＮＲを低下させ、より高速の信号を扱えるようにすることができる。
従って、本発明により、Ａ／Ｄ変換回路のビット数を１ビット低減することで、高速化に対応できる。但し、この時、出力信号判別手段が合成総ビット数の１ＬＳＢ以内でＣＣＤ出力信号の大小を判別できるものであり、Ａ／Ｄ変換回路のフルスケールは、ビット数低減前の１／２と小さくすることは言うまでもない。
【００３４】
例えば、アパーチャジッタ＝１０ｐｓのＡ／Ｄ変換器により、１０ビットのシステム（フルスケール＝２０４８ｍＶ）を考えた場合、最上位ビットを信号判別手段により得るとすると、Ａ／Ｄ変換回路９は９ビットとなる。この時、Ａ／Ｄ変換回路のＳＮＲは（２）式より、５６ｄＢとなり、（３）式から入力信号周波数は２５ＭＨｚまで扱えることになる。１０ビット全てをＡ／Ｄ変換回路で得ようとすると、ＳＮＲは（２）式より、６２ｄＢとなり、（３）式から入力信号周波数は１２ＭＨｚまでとなる。この時、８ビットＡ／Ｄ変換回路のフルスケールは、２０４８ｍＶ／２＝１０２４ｍＶとするので、１ＬＳＢの分解能が損なわれることもない。
【００３５】
（請求項４の発明）
図６は、請求項４の発明の一実施例を説明するための要部構成図で、基本構成は図１の発明と同じである。図１との違いは、リファリンス信号生成手段２６を設け、スキャンする度に原稿読み取り領域外に設けられた白基準板を読み取り、白基準板の信号に基づいてリファレンス信号を生成し、出力信号判別手段１７に供給するようにしたことである。リファレンス信号生成手段２６は、システムと同一もしくはそれ以上のビット数を有するＡ／Ｄ変換器で構成され、その基準入力に白基準板を読み取った信号のピーク値を与え、リファレンス設定信号を入力することで、出力信号判別手段のリファレンス信号とする。
【００３６】
図７は、図６に示したリファレンス信号生成手段２６の一実施例を示す図で、Ａ／Ｄ変換換への基準入力信号は、ピーク信号に限定されるものでは無く、装置のシステムに応じ変更が可能で、平均したものでも構わない。
【００３７】
図８は、請求項５の発明の一実施例を説明するための構成図で、基本構成は、図１と同じである。図１との違いは、サンプルホールド回路８の後段に位相調整手段２７を設けたことである。ＣＣＤ出力信号周波数が、より高速になると出力信号判別手段１７の判別結果による増幅回路出力の選択または増幅回路の入力切替が期待通りに行われない危険性がある。位相調整手段２７をサンプルホールド回路８の後段に設け、出力信号判別手段１７，増幅回路へのＣＣＤ出力信号の出力タイミングを個々に調整することで、出力信号判別手段１７の判別結果による増幅回路出力の選択または増幅回路の入力切替が適性に行われ、画像信号のＡ／Ｄ変換およびビット合成が１画素毎正確に行われる。位相調整手段は、バッファ，遅延線等で構成される。
【００３８】
図９は、請求項６の発明の一実施例を説明するための要部構成図で、基本構成は図１と同じである。図１との違いは、リファレンス信号を複数設けた出力信号判別手段２８，リファレンス信号と出力信号との差動増幅器が複数段で構成される第三の増幅手段２９，第三の増幅手段２９を構成する個々の差動増幅器の出力を増幅する複数の増幅器からなる第四の増幅手段３０，リファレンス信号と出力信号との差分を増幅する複数の差動増幅器からなる第五の増幅手段３１，各増幅手段，増幅器の出力と判別手段の出力との位相を調整する位相調整手段３２，リファレンス信号の数に応じたビット数を付加合成するようにしたビット合成手段３３を設けたことである。
【００３９】
図１０は、リファレンス信号をｋ個とした時の、出力信号判別手段２８（図１０（Ａ）），第三の増幅手段２９，第四の増幅手段３０および第五の増幅手段３１（図１０（Ｂ））の一実施例を示し、出力信号判別手段２８は、出力信号をリファレンス信号Ｒｅｆ１，Ｒｅｆ２，…Ｒｅｆｋ（Ｒｅｆ１＞Ｒｅｆ２＞…＞Ｒｅｆｋ）と大小を比べ、ｋ個の判別結果を位相調整手段３２を介して選択手段２０，ビット合成手段３３に出力する。ビット合成手段３３は、判別結果を上位ビットとしてＡ／Ｄ変換回路に合成する。
【００４０】
第三の増幅手段２９は、初段の差動増幅器（Ｄａ３１）でＲｅｆ１との差分を求め、２段目の差動増幅器（Ｄａ３２）で前記差分信号（Ｄａ３１出力信号）とＲｅｆ２との差分を求めるという具合に、順次、前段の差分信号とリファレンス信号との差を求めて行き、最終段の差動増幅器（Ｄａ３ｋ）でｎ倍に増幅する。
【００４１】
第四の増幅手段３０は、（ｋ−２）個の増幅器で構成され、第三の増幅手段２９の個々の差動増幅器の出力をｎ倍に増幅する。第五の増幅手段３１は、ｋ個の差動増幅器で構成され、リファレンス信号と出力信号との差分をｎ倍に増幅する。位相調整手段３２は、２ｋ個全ての増幅器出力を選択手段２０へ同時に入力するよう個々に調整し、選択が確実に行われるよう判別手段の出力位相を調整する。そして、選択手段２０は、２ｋ個の増幅器出力の内１つを出力信号判別手段２８により選択して、Ａ／Ｄ変換回路９に出力する。
【００４２】
ここで、説明を簡単にするため、ｋ＝２（リファレンス信号を２つ），増幅率ｎ＝１，システムのビット数４，リファレンス信号１（Ｒｅｆ１）＝８００ｍＶ，リファレンス信号２（Ｒｅｆ２）＝４００ｍＶ，Ａ／Ｄ変換回路のフルスケール＝１５００ｍＶとしてみる。この時、Ａ／Ｄ変換出力，ビット合成出力は表２のようになる。ここで、ａは本発明による場合、ｂは従来の方法による場合である。Ｊ１，Ｊ２は、出力信号判別手段２８のコンパレータ１，２（Conp1,Conp2)の出力で、ビット合成手段３３によって付加されるビットである。ＣＣＤ出力＜リファレンスの箇所は、「−」としてある。
【００４３】
【表２】

【００４４】
このようにリファレンス信号を複数設け、増幅信号をより小さく制限することで、増幅器が高速対応となる。また、複数のビットを付加することで、ビット数のより少ない安価なＡ／Ｄ変換器が使用できる上、前述したように、Ａ／Ｄ変換器も、より高速な信号まで取り扱えるようになる。
【００４５】
【発明の効果】
請求項１の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，第一の増幅回路，第二の増幅回路，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別し、前記第一の増幅回路は、光電変換素子の出力信号とリファレンス信号との差をｎ倍し、前記第二の増幅回路は、光電変換素子の出力信号をｎ倍し、前記選択手段は、出力信号判別手段の指示に従い、前記第一の増幅回路または第二の増幅回路の一方の出力を、前記Ａ／Ｄ変換回路に選択出力し、前記ビット合成手段は、出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力するようにしたので、増幅回路の出力振幅を制限することで高速読み取りが可能な画像読取装置を提供することができる。
【００４６】
請求項２の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，入力切換手段，増幅回路，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別し、前記入力切替手段は、前記出力信号判別手段の指示に従い、前記増幅回路に光電変換素子の出力信号とリファレンス信号との差または光電変換素子の出力信号のどちらか一方を切り替えて、前記増幅回路に入力してｎ倍させ、前記ビット合成手段は、前記出力信号判別手段の指示に従い、定値ビットをＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみとするようにしたので、増幅回路の出力振幅を制限することで、回路点数を低減した安価な高速読み取りが可能な画像読取装置を提供することができる。
【００４７】
請求項３の発明は、請求項１又は２記載の発明において、前記Ａ／Ｄ変換回路を読取装置のビット数より１ビット少ないビット数で構成し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、「１」または「０」をＡ／Ｄ変換回路の最上位ビットとして、Ａ／Ｄ変換回路に付加・合成して出力するようにしたので、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持した安価な高速読み取りが可能な画像読取装置を提供することができる。
【００４８】
請求項４の発明は、請求項１又は２又は３記載の発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、前記読み取った白基準信号を基に、出力信号判別手段に供給するリファレンス信号を生成するようにしたので、原稿の階調を忠実に再現する高速読み取りが可能な画像読取装置を提供することができる。
【００４９】
請求項５の発明は、請求項１乃至４のいずれかに記載の発明において、選択手段の前段に位相調整手段を有し、出力信号判別手段および増幅器へのＣＣＤ出力信号の出力タィミングを個々に調整設定可能としたので、確実なＡ／Ｄ変換が実施される高速読み取りが可能な画像読取装置を提供することができる。
【００５０】
請求項６の発明は、原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、値の異なる複数のリファレンス信号，出力信号判別手段，第二の増幅回路，第三の増幅手段，第四の増幅手段，第五の増幅手段，位相調整手段，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は、光電変換素子の出力信号を１画素ごとに複数のリファレンス信号とその大小を判別し、前記第二の増幅回路は、光電変換素子の出力信号をｎ倍し、前記第三の増幅手段は、光電変換素子の出力信号と第一のリファレンス信号との差を求め、前記差信号と第二のリファレンス信号との差を求めるという具合に、出力信号とリファレンス信号との差を、最大リファレンス信号から順次求めて、最終リファレンス信号との差出力をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記第四の増幅手段は、前記第三の増幅手段を構成する個々の差動増幅器の出力をｎ倍する複数の増幅器群で構成され、前記第五の増幅手段は、前記光電変換素子の出力信号とリファレンス信号との差をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記位相調整手段は、前記増幅回路および増幅手段の出力が、前記選択手段に同時に入力するよう個々の出力タィミングを調整すると共に、出力信号判別手段の判別結果出力タイミングをも調整し、前記選択手段は、前記出力信号判別手段の指示に従い、前記増幅回路および増幅手段から１つの出力をＡ／Ｄ変換回路に選択出力し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、複数の定値ビットをＡ／Ｄ変換回路の上位ビットとして、Ａ／Ｄ変換回路の上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力するようにしたので、増幅回路の出力振幅をより小さく制限し、Ａ／Ｄ変換回路のビット数の低減を可能とすることで、より高速な読み取りが可能で安価な画像読取装置を提供することができる。
【００５１】
請求項７の発明は、請求項６記載の発明において、前記Ａ／Ｄ変換回路を読取装置のビット数よりリファレンス信号数分少ないビット数で構成し、前記ビット合成手段は、前記出力信号判別手段の指示に従い、「１」または「０」をリファレンス信号数分Ａ／Ｄ変換回路の上位ビットとしてＡ／Ｄ変換回路に付加・合成して出力するようにしたので、Ａ／Ｄ変換回路のビット数を減らした場合でも読取装置としてのビット数を維持し、より高速な読み取りが可能で安価な画像読取装置を提供することができる。
【００５２】
求項８の発明は、請求項６又は７記載の発明において、画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を複数用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、該読み取った白基準板を基に、前記出力信号判別手段に供給するリファレンス信号を複数生成するようにしたので、原稿の階調を忠実に再現し、より高速な読み取りが可能な画像読取装置を提供することができる。
【図面の簡単な説明】
【図１】 請求項１の発明の一実施例を説明するための要部構成図である。
【図２】 ＣＣＤセンサの１ライン出力を示す図である。
【図３】 請求項２の発明の一実施例を説明するための要部構成図である。
【図４】 入力切替手段の一例を説明するための図である。
【図５】 請求項３の発明の一実施例を説明するための要部構成図である。
【図６】 請求項４の発明の一実施例を説明するための要部構成図である。
【図７】 リファレンス信号生成手段の一例を説明するための図である。
【図８】 請求項５の発明の一実施例を説明するための要部構成図である。
【図９】 請求項６の発明の一実施例を説明するための要部構成図である。
【図１０】 信号出力手段，第三，第四，第五増幅手段の一例を説明するための図である。
【符号の説明】
１…原稿、２…コンタクトガラス、３…ミラー、４…光源、５…モータ、６…結像レンズ、７…ＣＣＤセンサ、８…サンプルホールド回路、９，２４…Ａ／Ｄ変換回路、１０…暗出力補正回路、１１…シェーディング補正回路、１２…線密度変換回路、１３…インターフェイス、１４…光源駆動回路、１５…モータ駆動制御回路、１６…ＣＣＤ駆動回路、１７，２８…出力信号判別手段、１８…第一の増幅器、１９…第二の増幅器、２０…選択手段、２１，２５，３３…ビット合成手段、２２…入力切替手段、２３…増幅器、２６…リファレンス信号生成手段、２７，３２…位相調整手段、２９…第三増幅手段、３０…第四増幅手段、３１…第五増幅手段。

Claims (8)

1. 原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，第一の増幅回路，第二の増幅回路，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は前記光電変換素子の出力信号を１画素ごとに前記リファレンス信号とその大小を判別し、前記第一の増幅回路は前記光電変換素子の出力信号と前記リファレンス信号との差をｎ倍し、前記第二の増幅回路は前記光電変換素子の出力信号をｎ倍し、前記選択手段は前記出力信号判別手段の指示に従って、前記第一の増幅回路または第二の増幅回路の一方の出力を前記Ａ／Ｄ変換回路に選択出力し、前記ビット合成手段は前記出力信号判別手段の指示に従って、定値ビットをＡ／Ｄ変換回路の最上位ビットとしてＡ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力することを特徴とする画像読取装置。
2. 原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、リファレンス信号，出力信号判別手段，入力選択手段，増幅回路，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は前記光電変換素子の出力信号を１画素ごとにリファレンス信号とその大小を判別し、前記入力選択手段は前記出力信号判別手段の指示に従って、前記増幅回路に前記光電変換素子の出力信号と前記リファレンス信号との差または前記光電変換素子の出力信号のどちらか一方を選択して切り替えて前記増幅回路に入力してｎ倍させ、前記ビット合成手段は前記出力信号判別手段の指示に従って、定値ビットをＡ／Ｄ変換回路の最上位ビットとしてＡ／Ｄ変換回路の最上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみすることを特徴とする画像読取装置。
3. 前記Ａ／Ｄ変換回路は画像読取装置のビット数より１ビット少ないビット数で構成し、前記ビット合成手段は前記出力信号判別手段の指示に従って、「１」または「０」をＡ／Ｄ変換回路の最上位ビットとしてＡ／Ｄ変換回路に付加・合成して出力することを特徴とする請求項１又は２記載の画像読取装置。
4. 画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、前記読み取った白基準信号を基に前記出力信号判別手段に供給する前記リファレンス信号を生成することを特徴とする請求項１又は２又は３記載の画像読取装置。
5. 選択手段の前段に位相調整手段を有し、前記出力信号判別手段および増幅器へのＣＣＤ出力信号の出力タィミングを個々に調整設定可能としたことを特徴とする請求項１乃至４のいずれかに記載の画像読取装置。
6. 原稿面を走査することにより反射または透過した光を結像レンズにより集光して光電変換素子に入射させ、前記原稿の反射率または透過率に応じた電気信号を画像信号として検出することにより画像情報を得る画像読取装置において、値の異なる複数のリファレンス信号，出力信号判別手段，第二の増幅回路，第三の増幅手段，第四の増幅手段，第五の増幅手段，位相調整手段，選択手段，Ａ／Ｄ変換回路，ビット合成手段を有し、前記出力信号判別手段は前記光電変換素子の出力信号を１画素ごとに前記複数のリファレンス信号とその大小を判別し、前記第二の増幅回路は前記光電変換素子の出力信号をｎ倍し、前記第三の増幅手段は前記光電変換素子の出力信号と第一のリファレンス信号との差を求め、前記差信号と第二のリファレンス信号との差を求めるという具合に、出力信号とリファレンス信号との差を、最大リファレンス信号から順次求めて、最終リファレンス信号との差出力をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記第四の増幅手段は前記第三の増幅手段を構成する個々の差動増幅器の出力をｎ倍する複数の増幅器群で構成され、前記第五の増幅手段は前記光電変換素子の出力信号とリファレンス信号との差をｎ倍するリファレンス信号と同数の差動増幅器群で構成され、前記位相調整手段は前記増幅回路および増幅手段の出力が前記選択手段に同時に入力するよう個々の出力タィミングを調整すると共に、前記出力信号判別手段の判別結果出力タイミングをも調整し、前記選択手段は前記出力信号判別手段の指示に従って、前記増幅回路および増幅手段から１つの出力をＡ／Ｄ変換回路に選択出力し、前記ビット合成手段は前記出力信号判別手段の指示に従って、複数の定値ビットをＡ／Ｄ変換回路の上位ビットとしてＡ／Ｄ変換回路の上位ビットを削除したものに合成して出力またはＡ／Ｄ変換回路出力のみ出力することを特徴とする画像読取装置。
7. 前記Ａ／Ｄ変換回路を読取装置のビット数よりリファレンス信号数分少ないビット数で構成し、前記ビット合成手段は前記出力信号判別手段の指示に従って、「１」または「０」をリファレンス信号数分Ａ／Ｄ変換回路の上位ビットとしてＡ／Ｄ変換回路に付加・合成して出力することを特徴とする請求項６記載の画像読取装置。
8. 画像読取装置のビット数と同一もしくはそれ以上のビット数を有するＡ／Ｄ変換回路を複数用いたリファレンス信号生成手段を有し、スキャン毎に原稿読み取り領域外に設けられた白基準板を読み取り、該読み取った白基準板を基に、前記出力信号判別手段に供給するリファレンス信号を複数生成することを特徴とする請求項６又は７記載の画像読取装置。

Images