JP3672149B2 - 集積回路素子の製造方法 - Google Patents

集積回路素子の製造方法 Download PDF

Info

Publication number
JP3672149B2
JP3672149B2 JP18153897A JP18153897A JP3672149B2 JP 3672149 B2 JP3672149 B2 JP 3672149B2 JP 18153897 A JP18153897 A JP 18153897A JP 18153897 A JP18153897 A JP 18153897A JP 3672149 B2 JP3672149 B2 JP 3672149B2
Authority
JP
Japan
Prior art keywords
integrated circuit
silicone rubber
manufacturing
piece
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18153897A
Other languages
English (en)
Other versions
JPH1126655A (ja
Inventor
幹育 中西
Original Assignee
鈴木総業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈴木総業株式会社 filed Critical 鈴木総業株式会社
Priority to JP18153897A priority Critical patent/JP3672149B2/ja
Publication of JPH1126655A publication Critical patent/JPH1126655A/ja
Application granted granted Critical
Publication of JP3672149B2 publication Critical patent/JP3672149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、湿気及び振動等の好ましくない外的要因から集積回路を保護でき、集積回路素子の信頼性が高めることができる集積回路素子に関する。又、本発明は、前記集積回路素子を用いたICカードやLSIカードに関する。さらに、本発明は、前記集積回路素子の製造方法に関する。
【0002】
【従来の技術】
キャッシュカード等に用いられている磁気カードに代わって、ICやLSIを内蔵したICカードやLSIカードが開発され、一部では実用化されている。これらのICカードやLSIカードは記録容量が大きく、多目的及び多機能用途に対して1枚のカードで対応することができるようになるため、使用及び携帯時の煩雑さが回避されること等、利用者が得る利益は非常に大きなものとなる。
【0003】
【発明が解決しようとする課題】
従来のICカード等の基本的構造としては、製造方法に応じて、図11及び12に示すような、はめ込み方式のICカード30とラミネート方式のICカード40が知られている。はめ込み方式のICカード30は、カード基材となるセンターコア31の一部分に形成された凹部内にICモジュール32をはめ込み、固着してなるものである。33はオーバーコートである。また、ラミネート方式のICカード40は、センターコア41の一部分に打ち抜いた窓にICモジュール42を入れ、両側からオーバーシート43、44によりラミネートして、ICモジュール42を保持するものである。45は接続端子である。
【0004】
このような構造のICカード等の機能を通常の使用状態において継続して発揮させるためには、外部から加えられる可能性のある、水、湿気、振動、静電気、衝撃等の不適要因から、カード内のIC片等を保護することが重要となる。この保護手段が不十分であると、前記した不適要因によりIC片等が損傷を受け、カードが使用不能になってしまう。
【0005】
ICカード等におけるIC片等の保護方法としては、従来より、IC片等を樹脂やゴムにより封止する方法が採用されている。この封止法において要求されることは、IC片等を外部雰囲気から完全に遮断し、不適要因の悪影響を排除できること、さらに封止の際に薄膜パターンの剥離やボンディングワイヤの断線を引き起こさないことである。
【0006】
本発明は、上記問題点を解決し、湿気、振動等の不適要因による悪影響を排除し、継続して所望の機能を発揮することにより高い信頼性を保持できる、ICカードやLSIカードの製造用として好適な集積回路素子を提供することを目的とする。また、本発明は、前記集積回路素子を内蔵したICカードあるいはLSIカードを提供することを他の目的とする。さらに、本発明は、前記集積回路素子の製造方法を提供することを他の目的とする。
【0007】
【課題を解決するための手段】
本発明は、上記目的を達成するため、請求項として、基板、集積回路片及びボンディングワイヤを備えた集積回路モジュールを配置し、集積回路片及びボンディングワイヤ上に部分加硫されたシリコーンゴムフィルムを置く第1工程、型枠により、少なくとも集積回路片及びボンディングワイヤを包囲する第2工程、部分加硫されたシリコーンゴムフィルムを押圧し、変形させる第3工程並びに加熱により加硫し、少なくとも集積回路片及びボンディングワイヤを封止する第4工程を具備することを特徴とする集積回路素子の製造方法を提供する。
【0008】
本発明は、上記目的を達成するため、請求項として、基板及び集積回路片を備え、ワイヤレスボンディング実装接続方式を採用した集積回路モジュールを配置し、集積回路片上に部分加硫されたシリコーンゴムフィルムを置く第1工程、型枠により、少なくとも集積回路片を包囲する第2工程、部分加硫されたシリコーンゴムフィルムを押圧し、変形させる第3工程並びに加熱により加硫し、少なくとも集積回路片を封止する第4工程を具備することを特徴とする集積回路素子の製造方法を提供する。
【0009】
本発明は、上記目的を達成するため、請求項として、集積回路モジュールが、長尺状基板上に所要数の集積回路片を搭載した形態のものである請求項1又は2記載の集積回路素子の製造方法を提供する。
【0010】
本発明は、上記目的を達成するため、請求項として、第1工程と第2工程の処理を逆にする請求項1又は2記載の集積回路素子の製造方法を提供する。
【0011】
本発明は、上記目的を達成するため、請求項として、第1工程と第2工程の処理を同時にする請求項1又は2記載の集積回路素子の製造方法を提供する。
【0012】
本発明は、上記目的を達成するため、請求項として、第3工程において型枠を取り除いて第4工程に移行する請求項1又は2記載の集積回路素子の製造方法を提供する。
【0013】
本発明は、上記目的を達成するため、請求項として、第3工程において型枠を取り除かずに第4工程に移行する請求項1又は2記載の集積回路素子の製造方法を提供する。
【0014】
本発明は、上記目的を達成するため、請求項として、第3工程において、離型用フィルムを介在させて部分加硫されたシリコーンゴムフィルムを押圧する請求項1又は2記載の集積回路素子の製造方法を提供する。
【0015】
本発明は、上記目的を達成するため、請求項として、第4工程において、封止後のシリコーンゴムが透明である請求項1又は2記載の集積回路素子の製造方法を提供する。
【0016】
本発明でいう集積回路とは、IC(集積回路)又はLSI(大規模又は高密度集積回路)の両方を含むものである。また、本発明において集積回路モジュールは、基板と、その上に搭載された集積回路片及びボンディングワイヤを備えたものであるが、ボンディングワイヤを備えていない実装接続方式(ワイヤレスボンディング方式)のもの、例えば、フリップチップ方式、TAB又はBTAB方式、マイクロメカニカル方式のものも含まれる。さらに、本発明において集積回路素子は、少なくとも集積回路モジュールにおける集積回路片及びボンディングワイヤがシリコーンゴムフィルムにより封止された状態のものをいうものであり、ワイヤレスボンディング方式の集積回路モジュールの場合には、少なくとも集積回路片がシリコーンフィルムで封止された状態のものをいうものである。
【0017】
【発明の実施の形態】
以下において、本発明の集積回路素子の製造方法を図に基づいて工程ごとに説明し、あわせて集積回路素子の構成についても説明する。なお、以下においては、集積回路モジュールにおいてボンディングワイヤを備えたものについて説明するが、ワイヤレスボンディング方式の集積回路モジュールを用いた場合でも全く同様に適用でき、同等の効果が得られるものである。図1乃至図7は本発明の製造方法を説明するための一部断面図を含むことのある概略図であり、図8は集積回路素子の概略正面図であり、図9は集積回路素子の概略平面図であり、図10は集積回路素子を組み込んだICカードの一部断面図を含む概略正面図であり、図11及び図12はICカードの製造方法を説明するための一部断面図を含む該略正面図である。
【0018】
まず、第1工程において、図1に示すように、集積回路モジュール1を配置する。この集積回路モジュール1は、所望パターンの配線が印刷された基板2と、その一面上に搭載された集積回路片3と、基板2の配線と集積回路片3とを連結するボンディングワイヤ4を備えたものである。
【0019】
このような集積回路モジュール1は平滑面上に配置するが、このとき、例えば個々の集積回路モジュール1ごとに処理するような場合には、取扱を容易にして作業を円滑に進行させるため、必要に応じて集積回路モジュール1を乗せて保持できるような、容易には変形しないプラスチック板、金属板等を支持体5として用いることができる。また、集積回路モジュール1として、複数の集積回路モジュール1をシート状に一体成形したものを用いる場合には、シート状の集積回路モジュール1自体が全体として支持体と同様な作用をするため、前記したような支持体5は必要ない。さらに、集積回路モジュール1として、連続的な集積回路素子の製造に対応させるため、テープ状のような長尺状基板上に所要数の集積回路片が搭載され、それらに対応したボンディングワイヤを備えているような形態のものを用いることができる(以下、このような形態の集積回路モジュールを「長尺状集積回路モジュール」という)。この長尺状集積回路モジュールには、その連続的な送り出しを円滑になすため、その一端側又は両端側において、送り穴として長さ方向に複数の穴を断続的に形成することができる。
【0020】
第1工程においては、さらに、図2に示すように、集積回路片3及びボンディングワイヤ4上に部分加硫されたシリコーンゴムフィルム7を置く。このようにフィルム状のシリコーンゴムを用いた場合、液状のシリコーンゴムと比べて取扱が容易である点で優れている。
【0021】
この工程において用いる部分加硫されたシリコーンゴムフィルムは、加硫反応を完結させずに途中で停止させ、得られるフィルムが作業性に支障を来さない程度の保形性を有し、圧力を加えることにより容易に変形できるような性質を有するシリコーンゴムフィルムを意味するものである。
【0022】
このようなシリコーンゴムフィルムは、例えば、次に示すような方法により得ることができる。未加硫のシリコーンゴム原料に必要に応じて他の成分を配合したのち、型に入れ、押圧しながら加熱して、部分的に加硫する。この部分加硫の条件はシリコーンゴムの種類等により異なるものであるが、その一例としては、付加型液状のシリコーンゴム(2液型)の場合、20℃では約8時間で加硫反応が完了し、60℃では約1時間で加硫反応が完了するため、前記性質を付与できるように、いずれも半分以下の時間で加硫反応を停止させる。このように反応停止させたとき、さらに加硫反応が進行することを防止するため、直ちに冷所で保存する。また、この部分加硫反応の進行は、時間のほかに、加熱温度の調節び反応抑制剤の添加によっても制御することができる。なお、この部分加硫の程度は、例えばJIS Aに規定する硬度を目安とすることもできる。
【0023】
ここで用いるシリコーンゴム原料としては、一般に市販されている加熱硬化型又は室温硬化型、1液又は2液型、付加型又は縮合型のものを用いることができる。また、他の成分としては、メチルビニルシクロテトラシロキサン、アセチレンアルコール類、シロキサン変性アセチレンアルコール、ハイドロパーオキサイドのような反応抑制剤;補強性シリカ、石英粉、酸化鉄、アルミナ、ビニル基含有シリコーンレジンのような補強剤;顔料、耐熱剤、難燃剤、接着性向上剤のような各種添加剤を挙げることができる。
【0024】
このような部分加硫されたシリコーンゴムフィルム7として、市販されている商品名SOTEFA50(JIS A硬度50)、SOTEFA70(JIS A硬度70)、SH861U(JIS A硬度60)(いずれも東レ・ダウコーニング・シリコーン社)、商品名TSE260−7U(東芝シリコーン社)、商品名KE565K−U(JIS A硬度60;信越化学工業社)等を用いることができる。なお、ここで示したJIS A硬度は、いずれも加硫完了後の硬度である。
【0025】
部分加硫されたシリコーンゴムフィルム7は、その平面形状として、集積回路片3及びボンディングワイヤ4を合わせた平面積よりも大きいことが好ましい。また、部分加硫されたシリコーンゴムフィルム7は、型枠6の開口部分の平面積よりも小さなものを用いることが好ましいが、場合により、型枠6の開口部分の平面積よりも大きなものを用いることができる。部分加硫されたシリコーンゴムフィルム7の大きさについて一例を挙げれば、部分加硫されたシリコーンゴムフィルム7が正方形の場合、集積回路片3及びボンディングワイヤ4を包み込むことができ、かつその状態において周縁部が基板2に接触できるような大きさであることが必要となる。よって、このような大きさの部分加硫されたシリコーンゴムフィルム7の適用を考慮して、次工程において型枠6の開口部の大きさを決定する。
【0026】
次に、第2工程において、図3及び4に示すように、型枠6により、集積回路モジュール1の少なくとも集積回路片3及びボンディングワイヤ4を包囲する。
【0027】
このようにして型枠6により集積回路片3及びボンディングワイヤ4を包囲したとき、型枠6と基板2との接触面は、間隙が生じないように密着させることが好ましい。このようにして型枠6を設置することにより、集積回路片3及びボンディングワイヤ4の封止が円滑になされるととともに、基板2の反対面(集積回路片3が搭載されていない面)のような封止が不要な部分が封止されることを防止できる。又、集積回路片3を入れる溝部分を小さな形状としたときに、型枠6により小さな形状に合わせて封止される。
【0028】
型枠6としては、上記したように型枠6と基板2との密着性を考慮すると、適度な自重のある金属、プラスチック等からなるものが好ましいが、密着手段として磁着や吸引等を適用する場合には、重量は特に要求される要素ではない。このような型枠6としては、図3、4に示すように上方から集積回路モジュール1に被せる方式のもののほか、図5に示すように、上下で一対の型枠6a、6bにより、集積回路モジュール1を挟み込むような方式のものも用いることができる。このとき、下側の型枠6aは実質的に支持体を兼ねることにもなる。さらに、上記したような形態の長尺状集積回路モジュールを用いた連続的な製造に対応させるため、連続的に送り出すことができるような、所要大きさの穴を有するロール巻きされた長尺シート状の型枠6を用いることもできる。
【0029】
このような第1工程と第2工程の処理は、順序を逆にすることができる。即ち、第1工程において、集積回路モジュール1を配置したのち、型枠6を設置し、第2工程において、部分加硫されたシリコーンゴムフィルム7を置くことができる。また、第1工程と第2工程を一つの工程として処理することもできる。即ち、型枠6の開口部分に、予めそれよりも大きな部分加硫されたシリコーンゴムフィルム7を置いたものにより、集積回路片及びボンディングワイヤを包囲することができる。
【0030】
次に、第3工程において、図6及び7に示すように、部分加硫されたシリコーンゴムフィルム7を押圧手段8により押圧して変形させたのち、型枠6を取り除く。また、支持体5を用いた場合にはそれも取り除く。なお、この工程において、型枠6を取り除かずに、第4工程に移行することもできる。この場合には、型枠6と加硫後のシリコーンフィルムとの剥離を円滑になすため、型枠6の内側面にフッ素樹脂層を形成するような離型性を付与する処理をすることが好ましい。
【0031】
この工程において押圧することにより、部分加硫されたシリコーンゴムフィルム7は次第に変形していき、最終的に型枠6の内部形状に近似するような形状にまで変形して、集積回路片3及びボンディングワイヤ4を完全に包み込む。
【0032】
この工程における押圧手段は特に制限されるものではなく、プレス機のような機械的な手段及び人為的な手段のいずれでもよく、このプレス機としては図6に示すような形状のもののほか、ロール状のもの等を用いることができる。また、この押圧処理に際して、加硫が終了した場合における押圧手段8と加硫後のシリコーンフィルムとの剥離を円滑になすため、押圧手段8と部分加硫シリコーンゴムフィルム7との間にポリエチレンテレフタレートフィルムなどの離型用フィルム9を介在させることもできる。
【0033】
次に、第4工程において、加熱により加硫してシリコーンゴムを硬化させ、少なくとも集積回路片3及びボンディングワイヤ4を封止する。第3工程において説明したとおり、集積回路片3及びボンディングワイヤ4は部分加硫されたシリコーンゴムフィルム7により包み込まれた状態にあり、さらに部分加硫されたシリコーンゴムフィルム7の周縁部が基板2と接触した状態にある。よって、加熱して加硫することによりシリコーンゴムが硬化して、集積回路片3及びボンディングワイヤ4は完全に外部雰囲気と遮断され、封止が完了し、集積回路素子10(図8及び9参照)を得ることができる。
【0034】
この工程における加硫の条件は、部分加硫シリコーンゴムフィルム7の製造時における加硫条件を考慮して決定する。例えば、既に説明したとおり、付加型液状のシリコーンゴム(2液型)の場合、20℃では約8時間で加硫反応が完了し、60℃では約1時間で加硫反応が完了する。よって、例えば、20℃で約4時間部分加硫したもの又は60℃で30分間部分加硫したものは、それぞれの残存時間、所定温度で保持することにより、加硫を完了させる。もちろん、これらの場合において、前記した所定温度よりも高い温度で加熱することにより、加硫時間を短縮することもできる。
【0035】
また、封止材料としてフィルム状のシリコーンゴムを用いているので、加熱硬化時においても液状のシリコーンゴムに比べると収縮が少ないため、集積回路片3上の薄膜パターンを剥離させたり、ボンディングワイヤ4を断線させたりすることが少ない。さらに、透明性の高いシリコーンゴムでは、前記したような剥離や断線が発生したかどうかを容易に確認できる。
【0036】
この集積回路素子10は、少なくとも集積回路モジュール1における集積回路片3とボンディングワイヤ4が、外部雰囲気と完全に遮断されるように、即ち、水、湿気、振動、静電気等の不適要因からの悪影響を受けないように、透明なシリコーンゴムフィルム11により封止され、保護されているものである。このとき、シリコーンゴムフィルム11は、基板2の表面に密着しており、集積回路片3及びボンディングワイヤ4とも直接接触した状態で存在している。このような集積回路素子10の厚み及び大きさ等は、それを組み込もうとするICカード又はLSIカードの厚み及び大きさ等を考慮して決定する。
【0037】
また、本発明の集積回路素子10の製造方法においては、個々の集積回路モジュール1ごとに上記した各工程の処理をなすこともでき、さらに、複数の集積回路モジュール1を長尺のシート状に一体成形したものを用い、連続的に上記した各工程の処理をなすようにすることでもできる。
【0038】
【実施例】
以下、実施例により本発明をさらに詳しく説明するが、本発明はこれらにより限定されるものではない。
【0039】
実施例1
(第1工程)
支持体5上にICモジュール1を乗せ、ICモジュール1のIC片3及びボンディングワイヤ4の上に、厚みが0.5mmの部分加硫されたシリコーンゴムフィルム7(大きさ8.0×8.0mm;商品名SOTEFA70)を置いた(図1及び2参照)。ICモジュール1として、基板2の大きさが11.0×12.0mmで、基板2の厚みが0.16mmで、IC片3を含めた最大厚みが0.60mmのものを用いた。
【0040】
(第2工程)
次に、上方から型枠6を被せることにより、IC片3及びボンディングワイヤ4を包囲した(図3乃至5参照)。
【0041】
(第3工程)
次に、プレス機8により、シリコーンゴムフィルム7の上方から約650g/cm2の圧力で約10秒間押圧した(図6及び7参照)。このとき、プレス機8とシリコーンフィルム7との間には、ポリエチレンテレフタレートフィルム9を介在させた。
【0042】
(第4工程)
次に、支持体5、型枠6及びポリエチレンテレフタレートフィルム9を取り除いたのち、加熱炉に入れ、約150℃で20〜30分間加硫して、シリコーンゴムフィルムによる封止を完了し、IC素子を得た(図8及び9参照)。このIC素子の厚みは約0.44mmであった。また、硬化したシリコーンフィルム11のJISAで規定する硬度は70であった。
【0043】
このようにして得られたIC素子を用い、図10に示すようなはめ込み方式のICカード20(厚み0.75mm)を製造した。このIC素子10は、予めICカード20に設けた凹部の内部形状と一致するようにして製造している。よって、図10からも明らかなとおり、IC素子10は、硬化したシリコーンゴムフィルム11によりセンターコア21に形成された凹部内に完全に密着した状態で、即ち、ICモジュールがシリコーンゴム11により保護された状態ではめ込まれている。よって、水及び湿気が侵入することはなく、同時に外部からの振動や静電気により、IC片が悪影響を受けることもない。なお、22はオーバーコートである。
【0044】
【発明の効果】
本発明の集積回路素子は、集積回路片及びボンディングワイヤが、あるいはワイヤレスボンディングによる集積回路片が、シリコーンゴムフィルムにより封止・保護されており、これにより、集積回路片等が、水、湿気、振動、静電気等の影響を受けることがない。よって、この集積回路素子を組み込んだICカードやLSIカードは所望の機能を長期間継続して発揮することができるため、カードの信頼性が高められ、より広い分野での利用ができるようになるものである。
【図面の簡単な説明】
【図1】 集積回路素子の製造方法を説明するための図である。
【図2】 集積回路素子の製造方法を説明するための図である。
【図3】 集積回路素子の製造方法を説明するための図である。
【図4】 集積回路素子の製造方法を説明するための図である。
【図5】 集積回路素子の製造方法を説明するための図である。
【図6】 集積回路素子の製造方法を説明するための図である。
【図7】 集積回路素子の製造方法を説明するための図である。
【図8】 集積回路素子の概略正面図である。
【図9】 集積回路素子の概略平面図である。
【図10】 集積回路素子を組み込んだICカードの概略断面図である。
【図11】 ICカードの製造方法を説明するための図である。
【図12】 ICカードの製造方法を説明するための図である。
【符号の説明】
1 集積回路モジュール
2 基板
3 集積回路片
4 ボンディングワイヤ
5 支持体
6 型枠
7 部分加硫されたシリコーンゴムフィルム
8 プレス機
9 離型用フィルム
10 集積回路素子
11 シリコーンゴムフィルム

Claims (9)

  1. 基板、集積回路片及びボンディングワイヤを備えた集積回路モジュールを配置し、集積回路片及びボンディングワイヤ上に部分加硫されたシリコーンゴムフィルムを置く第1工程、型枠により、少なくとも集積回路片及びボンディングワイヤを包囲する第2工程、部分加硫されたシリコーンゴムフィルムを押圧し、変形させる第3工程並びに加熱により加硫し、少なくとも集積回路片及びボンディングワイヤを封止する第4工程を具備することを特徴とする集積回路素子の製造方法。
  2. 基板及び集積回路片を備え、ワイヤレスボンディング実装接続方式を採用した集積回路モジュールを配置し、集積回路片上に部分加硫されたシリコーンゴムフィルムを置く第1工程、型枠により、少なくとも集積回路片を包囲する第2工程、部分加硫されたシリコーンゴムフィルムを押圧し、変形させる第3工程並びに加熱により加硫し、少なくとも集積回路片を封止する第4工程を具備することを特徴とする集積回路素子の製造方法。
  3. 集積回路モジュールが、長尺状基板上に所要数の集積回路片を搭載した形態のものである請求項1又は2記載の集積回路素子の製造方法。
  4. 第1工程と第2工程の処理を逆にする請求項1又は2記載の集積回路素子の製造方法。
  5. 第1工程と第2工程の処理を同時にする請求項1又は2記載の集積回路素子の製造方法。
  6. 第3工程において型枠を取り除いて第4工程に移行する請求項1又は2記載の集積回路素子の製造方法。
  7. 第3工程において型枠を取り除かずに第4工程に移行する請求項1又は2記載の集積回路素子の製造方法。
  8. 第3工程において、離型用フィルムを介在させて部分加硫されたシリコーンゴムフィルムを押圧する請求項1又は2記載の集積回路素子の製造方法。
  9. 第4工程において、封止後のシリコーンゴムが透明である請求項1又は2記載の集積回路素子の製造方法。
JP18153897A 1997-07-07 1997-07-07 集積回路素子の製造方法 Expired - Fee Related JP3672149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18153897A JP3672149B2 (ja) 1997-07-07 1997-07-07 集積回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18153897A JP3672149B2 (ja) 1997-07-07 1997-07-07 集積回路素子の製造方法

Publications (2)

Publication Number Publication Date
JPH1126655A JPH1126655A (ja) 1999-01-29
JP3672149B2 true JP3672149B2 (ja) 2005-07-13

Family

ID=16102536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18153897A Expired - Fee Related JP3672149B2 (ja) 1997-07-07 1997-07-07 集積回路素子の製造方法

Country Status (1)

Country Link
JP (1) JP3672149B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026742B2 (en) 2002-04-01 2006-04-11 Nissan Motor Co., Ltd. Stator mounting for a double rotor electric motor
JP5378666B2 (ja) * 2007-09-03 2013-12-25 日東電工株式会社 光半導体装置の製造方法
JP5588739B2 (ja) * 2010-05-21 2014-09-10 日本信号株式会社 Rfidタグ

Also Published As

Publication number Publication date
JPH1126655A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
AU627124B2 (en) Personal data card construction
JP5209602B2 (ja) 電子カードおよび電子タグ用の電子埋込物モジュール
TWI293159B (ja)
TWI259981B (en) RFID tag
US20100130288A1 (en) Rfid-incorporated game token and manufacturing method thereof
TWI469875B (zh) 用於護照的射頻辨識裝置支座及其製造方法
EP1352425A2 (en) Integrated circuit package including opening exposing portion of an ic
EP1352426A2 (en) Methods and apparatus for making integrated circuit package including opening exposing portion of the ic
KR20000077293A (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼의 지지부재
TW201201109A (en) A pre-lamination core and method for making a pre-lamination core for electronic cards and tags
JP3672149B2 (ja) 集積回路素子の製造方法
JP2004094492A (ja) Icカード
JPH11345299A (ja) 非接触型icカード及びその製造方法
JP2001319211A (ja) Icカードおよびその製造方法
JPH09286187A (ja) Icカード、icカード製造用中間体およびicカードの製造方法
JP4904647B2 (ja) 非接触式ic記録媒体の製造方法
JP3769332B2 (ja) Icカードの製造方法
JPH0214193A (ja) Icカードとその製造方法
JP4779235B2 (ja) 板状枠体付きicキャリアとその製造方法
JP3117683B2 (ja) 非接触型半導体カード
JP4155698B2 (ja) トランスポンダおよびその製造方法
JPS6065552A (ja) Icカードおよびその製造方法
JP2003288576A (ja) 非接触型icカード用インレットの製造方法および非接触型icカード
JP4085790B2 (ja) Icカードの製造方法
JPH06318779A (ja) プリント回路板の外装形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees