JP3670979B2 - テープキャリアパッケージ及びその製造方法 - Google Patents
テープキャリアパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP3670979B2 JP3670979B2 JP2001114397A JP2001114397A JP3670979B2 JP 3670979 B2 JP3670979 B2 JP 3670979B2 JP 2001114397 A JP2001114397 A JP 2001114397A JP 2001114397 A JP2001114397 A JP 2001114397A JP 3670979 B2 JP3670979 B2 JP 3670979B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- inspection
- terminal portion
- discharge electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の属する技術分野】
本発明は例えば液晶表示装置等に使用される駆動用LSI等の半導体素子を搭載したテープキャリアパッケージに関する。
【0002】
【従来の技術】
一般に液晶表示装置は小型・薄型化が可能であるため、携帯端末からテレビに至るまで幅広く用いられている。これらの液晶表示装置には狭額縁化が要求され、液晶パネルは柔軟性を有するTCP(tape carrier package)によって駆動回路と接続している。従来のTCP50を図10に基づいて説明する。図10は製造途中のTCP50を示し、図10の点線(切断ライン)に沿って切断して個々に分離される。51は柔軟性を有するポリイミド系のベースフィルムであり、ベースフィルム51上に接着剤を介して銅箔を積層し、この銅箔をパターンニングして端子部53、54や各配線55、56、57を形成している。53は制御回路を有するPWB(printed wiring board)基板と接続する入力端子部、54は液晶パネルに接続する出力端子部、55は駆動用LSI58の入力端子と入力端子部53を接続する配線、56は駆動用LSI58の出力端子と出力端子部54を接続する配線、57は駆動用LSI58を介さずに入力端子部53と出力端子部54を直接接続する配線である。このTCP50を液晶パネルに接続したとき、PWB基板からの制御信号やデータ信号は配線55を介して駆動用LSI58に入力され、駆動用LSI58で信号処理した後に配線56を介して液晶パネルに出力される。また配線57を介してPWB基板から液晶パネルに駆動用LSI8での信号処理を必要としない信号や電源などが供給される。この従来例ではTCP50の両側に駆動用LSI8に接続しない配線57をそれぞれ3本設け、外側から順に配線57a、配線57b、配線57cとする。
【0003】
図11は図10の領域Aの拡大図であり、配線57に接続する入力端子部53の先端部分の要部拡大図である。配線55、57に接続する入力端子部53の先端部分には検査用プローバが当接できる検査端子60が設けられ、各検査端子53は一直線上に並んで配置されている。検査端子60aは入力端子部53aを通じて配線57aに、検査端子60bは入力端子部53bを通じて配線57bに、検査端子60cは入力端子部53cを通じて配線57cに接続され、検査端子60dは入力端子部53dを通じてそれぞれ対応する配線55に接続されている。各入力端子部53及び検査端子60はそれぞれ他の端子60、53と電気的に短絡しないように離れて形成され、各々独立している。
【0004】
図12は図10の領域Bの拡大図であり、配線57に接続する出力端子部54の先端部分の要部拡大図である。出力端子部54の先端部分にも検査端子61が設けられているが、液晶表示装置に用いるTCP50の場合は入力端子部53より出力端子部54の方が多数になるため、出力端子部側の検査端子61は一直線上に横並びではなく複数個づつを密集して配置する。配線57は分岐してそれぞれ2つの出力端子部54に接続し、配線57aとつながる出力端子部54aは検査端子61aと、配線57bとつながる出力端子部54bは検査端子61bと、配線57cとつながる出力端子部54cは検査端子61cとそれぞれ接続している。また駆動用LSI8につながる配線56はそれぞれ対応する1つの出力端子部54d、検査端子61dと接続する。そして配線57a、57bにつながる3個の検査端子61a、61bは出力端子部54の延長方向に沿って配列され、配線56につながる検査端子61dも所定の3個を一組として出力端子部54の延長方向に並んで配置されている。そして検査端子61a、61bと検査端子61dが間隔αで隣接して配置され、出力端子部57bと出力端子部57dの間に配線57cの検査端子61cが配置されている。そして各配線55、56、57の導通検査のときは、全ての検査端子60、61に同時にプローバを当てた状態で検査を行い、配線の断線の有無を確認する。
【0005】
52はベースフィルム51の両端に沿って形成されたスプロケットホール、59はスプロケットホール52を含むベースフィルム51の両端部に形成された放電用電極であり、放電用電極59は配線55、56、57や端子部53、54と同じ材質で形成されている。ベースフィルム51には静電気が帯電しやすく、TCP50の製造工程で発生した静電気が配線55、56を通じて駆動用LSI58に印加され、駆動用LSI58がよく破壊されていた。そこでスプロケットホール59の周辺に放電用電極59を設けることで製造工程中に放電用電極59と搬送装置の駆動用スプロケットが接触し、スプロケットを通じてベースフィルム51に帯電した静電気を除去する。このような放電用電極59を設ける構造は例えば特開平2−25047号公報、特開平3−79053号公報に記載されている。また静電気対策として駆動用LSI58と接続する端子部を放電用電極59と電気的に接続し、駆動用LSI58に過大な電圧が印加しない構成にしたものがある。これは例えば特開平5−90333号公報、特開平3−129746号公報、特開平9−283572号公報に記載されている。
【0006】
【発明が解決しようとする課題】
しかしながらベールフィルム51の両端に放電用電極59を設けるだけでは静電気対策が不十分であり、製造工程中に駆動用LSI58が破壊されるケースが多く発生していた。また駆動用LSI58と接続する端子部53、54を放電用電極59に接続する場合、その端子部53、54の配線55、56が放電用電極59を通じて短絡されるためその配線55、56の導通検査できなかった。またそれらの配線55、56の導通検査をするために放電用電極59との接続を開放すると、その後の製造工程における静電気対策ができなかった。
【0007】
本出願人は静電気により破壊された駆動用LSI58の状況を詳細に分析したところ、配線57の検査端子61a、61b、61cと近接した検査端子61dの配線56に接続する部分の破壊が多いことが分かった。これは他の配線55、56よりも面積の大きい配線57が静電気を拾い易く、出力端子部54の検査端子61a、61b、61cと検査端子61dが近接しているために配線57に流れた静電気が検査端子61を介して配線56に流れて駆動用LSI58が破壊されるためである。複数の配線57の内でも特に最も外側に配置された配線57aが静電気を拾い易く、駆動用LSI58の故障のうち、配線57aの検査端子61aと近接した検査端子61dの配線56に接続する部分の故障が6割以上を占めていた。
【0008】
そこで本発明は、静電気対策が十分に行え、導通検査が可能なTCPを提案することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために本発明は、絶縁性のフィルムと、フィルム上に搭載されたほぼ長方形の半導体素子と、半導体素子の長手方向に沿って配置された複数の第1端子部と、半導体素子を挟んで第1端子部の反対側に配置されると共に第1端子部よりも端子幅の小さい複数の第2端子部と、内側に位置する第1端子部と半導体素子を電気的に接続する第1配線と、内側に位置する第2端子部と半導体素子を電気的に接続する第2配線と、外側に位置する第1端子部と外側に位置する第2端子部とを半導体素子を介さずに直接接続する第3配線と、フィルムの周辺部の形成された導電性の放電用電極と、第3配線と放電用電極を電気的に接続する短絡部とを備えたことを特徴とする。
【0010】
よってTCPの製造中にフィルムに帯電した静電気が第3配線に流れても放電用電極を通じて除去できるため、半導体素子に静電気が流れる恐れがなく、半導体素子の破壊を防ぐことができる。さらに半導体素子につながる各配線は放電用電極から分離して独立しているため、製造中に各配線の導通検査ができる。
【0011】
また本発明は、第1端子部及び第2端子部の先端に検査端子を形成し、第3配線に接続する第1端子部又は第2端子部のどちらか一方の検査端子に放電用電極と接続する短絡部を設けたことを特徴とする。よって第3配線を放電用電極と短絡した状態で第3配線の導通検査ができ、さらに導通検査後の静電気対策もできる。
【0012】
また本発明は、第2端子部の端子幅よりも大きな検査端子を第2端子部の先端に形成し、この検査端子を複数個毎に密集して配置し、第3配線の検査端子が第2配線の検査端子と隣接して配置されるテープキャリアパッケージにおいて、最も外側に位置する第3配線の検査端子とその検査端子に隣接する第2配線の検査端子との間隔を他の第3配線の検査端子とその検査端子に隣接する第2配線の検査端子との間隔よりも広くしたことを特徴とする。
【0013】
よって最も静電気を拾い易い第3配線から第2端子部の検査端子を通じて第2配線に静電気が流れることを防止でき、製造中の半導体素子の破壊を防ぐことができる。
【0014】
また本発明は、絶縁性のフィルム上に形成される導電性のパターンとして、複数の第1端子部と、第1端子部よりも端子幅の小さい複数の第2端子部と、内側に位置する第1端子部と半導体素子を電気的に接続する第1配線と、内側に位置する第2端子部と半導体素子を電気的に接続する第2配線と、外側に位置する第1端子部と外側に位置する第2端子部とを直接接続する第3配線と、フィルムの周辺部の形成された導電性の放電用電極と、第3配線と放電用電極を電気的に接続する短絡部とを同一工程で形成したことを特徴とする。従って放電用電極や短絡部の形成を特別に工程を増やすことなく容易に行え、また放電用電極や短絡部を第3配線や各端子部と同一の材料で形成でき、第3配線と放電用電極の導通を確実に取ることができる。
【0015】
【発明の実施の形態】
以下、本発明の実施形態を図に基づいて説明する。図1は第1の実施形態であるTCP1の上面図である。なお、図1は製造途中の状態を示し、最終工程で図1中の点線に沿って切断して複数のTCP1に分離している。
【0016】
2は柔軟性を有するベースフィルムであり、ポリイミドやポリエステルなどを幅35mm、厚み75μmのフィルム状にしたものである。ベースフィルム2上に接着剤を塗布してから銅箔をラミネートし、その銅箔をエッチングなどでパターニングして任意の端子部3、4や配線5、6、7を形成する。なお配線には銅以外の材質を用いても良く、また銅箔上にアルミニウムやスズなどをメッキしてもよい。3は外部制御回路を備えたPWB基板18、19と接続する第1端子部である入力端子部、4は液晶パネル15上の入力端子21、22と異方性導電接着剤等によって電気的に接続する第2端子部である出力端子部、5は内側に位置する入力端子部3と駆動用LSI8とを接続する第1配線、6は内側に位置する出力端子部4と駆動用LSI8を接続する第2配線、7は駆動用LSI8を介さずに外側の入力端子部3と外側の出力端子部4を接続する第3配線である。この実施形態では入力端子部3と出力端子部4を直接接続する第3配線7をTCP1の両側にそれぞれ3本設け、それぞれ外側から7a、7b、7cとする。配線5、6には駆動用LSI8と接続する部分に金バンプが設けられ、金バンプを介して駆動用LSI8の接続端子と電気的に接続する。配線5、6、7はソルダレジストで被覆され、駆動用LSI8と配線5、6との接続部分は封止樹脂で覆われる。なお、TCP1を折り曲げ易くするために、ベースフィルム2の適所に複数の横長のスリットを形成してもよい。
【0017】
ベースフィルム2の両側部には複数のスプロケットホール9が設けられ、スプロケットホール9の周囲を含むベースフィルム1の両側端部に帯状の第1放電用電極10が形成されている。そして第1放電用電極10と電気的に接続する第2放電用電極11がTCP1の入力端子部3と所定間隔をおいて配置されている。放電用電極10、11は銅箔をエッチングして一連の電極として形成され、端子部3、4や配線5、6、7と同時に形成される。そしてTCP1の製造中に搬送装置のスプロケットが第1放電用電極10と接触し、ベースフィルム2に帯電した静電気が第1放電用電極10、スプロケットを通じて放電される。なお、この第1放電用電極10はスプロケットに接触できる形状であればスプロケットホール9の周囲の全てに存在しなくてもよく、例えばスプロケットホール9と切断ライン(図1の点線)の間に帯状に形成してもよい。
【0018】
図2は図1の領域Aの拡大図であり、第3配線7と接続する入力端子部3の先端部分の拡大図である。各入力端子部3の先端部分に入力端子部3よりも若干幅広な検査端子12が形成され、それぞれ単独で検査用プローバが当接可能になっている。切断される部分も含めた入力端子部3の長さはほぼ同一になっているため、検査端子12は入力端子部3の延在方向と直交方向に一列に並んで配置されている。なお、入力端子部3の端子幅や各端子の間隔には制限があるため、その限られた領域内で出来るだけ検査端子12を大きくするために検査端子部をジグザグに配置しても構わない。この実施形態の場合、入力端子部3aは第3配線7aに、入力端子部3bは第3配線7bに、入力端子部3cは第3配線7cにつながり、入力端子部3dはそれぞれ第1配線5につながっている。第3配線7につながる入力端子部3a、3b、3cには第2放電用電極11に連通する短絡部13が形成され、第1配線5につながる入力端子部3dはそれぞれ第2放電用電極と離れてそれぞれ独立している。本発明では第3配線7を放電用電極10、11と電気的に接続することが重要であり、例えば第3配線7や入力端子部3aと第1放電用電極10の間に短絡部を形成してもよいが、後述する第3配線7の導通検査に配慮すれば検査端子12aと放電用電極10、11との間に短絡部13を形成する方が望ましい。
【0019】
図3は図1の領域Bの拡大図であり、第3配線7と接続する出力端子部4の先端部分の拡大図である。各出力端子部4の先端には出力端子部4の端子幅よりもかなり大きな検査端子14が形成され、それぞれ検査用プローバが当接可能になっている。一般に液晶表示装置に用いるTCP1では入力端子部3よりも出力端子部4の方が多数になり、それだけ端子幅も狭くなる。しかし検査端子14には検査用プローバがそれぞれ単独で当接できるだけの大きさが必要となるため、出力端子部4側の検査端子14は入力端子部3側のように一直線上に配置されるのではなく、出力端子部4の延長方向に数個づつ密集して配置される。この実施形態では8個の検査端子14を一組とし、中央の2個の検査端子14を出力端子部4の延長方向に並べて配置し、その2個の検査端子14の外側に位置する6個の検査端子14を中央の検査端子14の先端側に配置する。この6個の検査端子14のうち出力端子部4が隣接する3個の検査端子14を出力端子部4の延長方向に並べて配置する。そして8個の検査端子14のうち最も外側に位置する検査端子14同士が対向して近接し、同様に外側から2番目の検査端子14同士、外側から3番目の検査端子14同士が対向して近接する。
【0020】
第1配線5はそれぞれ対応する1つの出力端子部4に接続されるが、第3配線7はそれぞれ2つに分岐し、2つの出力端子部4に接続される。そして検査端子14aは出力端子部4aを介して第3配線7aに、検査端子14bは出力端子部4bを介して第3配線7bに、検査端子14cは出力端子部4cを介して第3配線7cにつながり、検査端子14dはそれぞれ対応する出力端子4dを介して第2配線6へつながっている。そして第3配線7a、7bにつながる検査端子14a、14bは第2配線6につながる検査端子14dに隣接し、最も外側に位置する第3配線7aの検査端子14aと検査端子14dの間隔が第3配線7bの検査端子14bと検査端子14dの間隔よりも広くなるように設定している。この実施形態では検査端子14bと検査端子14dの間隔をαとしたとき、検査端子14aと検査端子14dの間隔を2α以上にすると効果的である。第3配線7の検査端子14a、14bと第2配線6の検査端子14dの間隔が狭い場合、第3配線7を流れる静電気が隣接する検査端子部分を通じて第2配線6に流れてしまう。そのため駆動用LSI8の破壊に最も関与する第3配線7aの検査端子14aを駆動用LSI8に接続する第2配線6の検査端子14dと離すことで効果的に静電気対策が行える。なお、静電気対策のためには検査端子14aと検査端子14dはできるだけ離した方がよいが、既存の導通検査装置では検査用プローバの配置が予め決まっているため、検査端子14のレイアウトを大きく変えてしまうと導通検査時にプローバが検査端子14に当たらなくなる。従って既存の導通検査装置のプローバが当たる範囲内で検査端子14の配置を変更する方が良い。
【0021】
TCP1の導通検査をする場合、全ての検査端子12、14に検査用プローバを当て検査する。このとき駆動用LSI8に接続した配線5、6の端子部3、4は放電用電極10、11に接続することなくそれぞれ独立しているため、各配線5、6の導通検査が可能になる。また第3配線7の導通検査をする場合、例えば第3配線7aの導通検査するときは入力端子部3aにつながる検査端子12aに接触したプローバと出力端子部4aにつながる検査端子部14aに接触したプローバとの間に電流を流し、第3配線7aの断線の有無を確認する。第3配線7は入力端子部3側の検査端子12に形成した短絡部13だけで放電用電極11と接続しているため、短絡部13を切断しなくても第3配線7の導通検査ができる。なお入力端子部3側ではなく出力端子部4側の検査端子14に放電用電極11と接続する短絡部を設けてもよいが出力端子部4側の検査端子14は密集して配置されているため、放電用電極11への短絡部は入力端子部3側に設けた方が各端子のレイアウトが簡単になる。
【0022】
図4はTCP1を液晶パネル15に接続したとき状態を示す。液晶パネルは2枚のガラス基板16、17を貼り合わせ、ガラス基板16、17間に液晶を封入している。一方のガラス基板16には複数の走査線と複数の信号線がマトリクス状に配線され、各線の交差部にスイッチング素子であるTFTが設けられ、各線で囲まれる画素内にTFTと接続する画素電極が設けられている。他方のガラス基板17の全面には対向電極が形成され、画素電極と対向電極の間の電界によって液晶の配列状態を変化させる。ガラス基板16の長辺部分には信号線の入力端子21が、短辺部分には走査線の入力端子22がそれぞれ設けられ、各入力端子21、22は複数のTCP1を介してPWB基板18、19と接続する。そしてPWB基板18から画像データ信号をTCP1の入力端子部3、第1配線5を介して駆動用LSI8に入力し、駆動用LSI8で信号処理した後に第2配線6、出力端子部4を介して液晶パネル15の信号線に出力し、PWB基板19からの走査信号をTCP1の第1配線5、駆動用LSI8、第2配線6を通じて液晶パネル15の走査線に出力する。また、液晶パネル15に一列に並んで接続するTCP1のうち最も外側に位置するTCP1の第3配線7を通じて液晶パネル15の対向電極に任意の電圧が供給される。TCP1の第3配線7は主に電源や駆動用LSI8で信号処理しない信号などをPWB基板18、19から液晶パネル15に直接供給するために利用される。なお、液晶パネル15に接続した全てのTCP1の第3配線7を利用する必要はなく、一部のTCP1の第3配線7のみを利用する形態でもよい。
【0023】
この実施形態では、第3配線7につながる入力端子部3の検査端子12に放電用電極11と接続する短絡部13を設けると共に、最も外側に位置する第3配線7aの出力端子部4aの検査端子14aを第2配線6につながる出力端子部4dの検査端子14dとできるだけ離して配置した場合を説明したが、出力端子部4の検査端子14の配置は従来と同じ形態でも入力端子部3a、3b、3cの検査端子12a、12b、12cと放電用電極11を短絡するだけで十分な効果が得られる。入力端子部3a、3b、3cの検査端子12a、12b、12cを放電用電極11に短絡したTCP1の場合、製造中に静電気による駆動用LSI8の破壊がなくなり、歩留まりが大幅に向上した。また、この実施形態では駆動用LSI8に接続しない第3配線7の全てを放電用電極11に短絡したが、最も外側に位置する第3配線7aのみ放電用電極11に短絡しても本発明の効果が得られる。これは最も外側の第3配線7aが最も静電気を拾い易く、駆動用LSI8の破壊の原因に深く関係するため、この第3配線7aを短絡することでかなり駆動用LSI8の破壊を防ぐことができる。また、この実施形態ではTCP1を液晶パネル15に接続したときに、第3配線7を信号などの供給用として活用するため、TCP1の製造中に第3配線7の導通検査が必要となる。従って入力端子部3a、3b、3cの検査端子12a、12b、12cのみに放電用電極11と接続する短絡部13を設けることで、駆動用LSI8の静電気対策を施しながら第3配線7の導通検査も可能であるTCP1を実現することができる。
【0024】
次に第2の実施形態を図5に基づいて説明する。第2の実施形態は第1の実施形態と第1放電用電極の形態が異なるがその他の構成は同じであり、同一部分には第1の実施形態と同一の符号を付す。図5は第2の実施形態の平面図である。この実施形態ではベースフィルム2の一方の側部に帯状の第1放電用電極10Aが設けられ、他方の側部には第1放電用電極10Aが存在しない。この第1放電用電極10Aはスプロケットホール9部分に存在しないが、製造工程では搬送装置のスプロケットと接触してベースフィルム2に帯電した静電気を除去できる。この実施形態はベースフィルム2の幅の制約より第1放電用電極10Aが両側に設けることができない場合に有効な形態である。各TCP1の間には第1放電用電極10Aから分岐した第2放電用電極11Aが形成され、この第2放電用電極11Aには第3配線7の入力端子部3a、3b、3cの検査端子12が短絡部13によって接続している。第3配線7はTCP1の両側に存在するため、第2放電用電極11Aは入力端子部3の先端側にその全幅に亘って存在し、両側の第3配線7が第2放電用電極11Aに共通して短絡する。この実施形態の放電用電極10A、11Aも第1の実施形態と同様にベースフィルム2上の配線5、6、7や端子部3、4と同一工程で形成される。そして製造中にベースフィルム2に帯電した静電気が第3配線7に流れたとき、その静電気は短絡部13を介して第2放電用電極11A、第1放電用電極10Aへ流れ、駆動用LSI8に流れることを防止する。
【0025】
次に第3の実施形態を図6に基づいて説明する。第3の実施形態は第1の実施形態と第2放電用電極の形態が異なるがその他の構成は同じであり、同一部分には第1の実施形態と同一の符号を付す。図6は第3の実施形態の平面図である。この第2放電用電極11Bはベースフィルム2の両端の第1放電用電極10Bから第3配線7の入力端子部3a、3b、3cの先端付近まで延在し、入力端子部3a、3b、3cの検査端子12a、12b、12cと短絡部13を介して接続されている。従って製造工程でベースフィルム2に帯電した静電気が第3配線7を流れたときに、静電気が検査端子12a、12b、12cの短絡部13を介して第2放電用電極11B、第1放電用電極10Bに流れて除去できる。この実施形態では駆動用LSI8と接続する配線5、6の端子部3、4の先端に第2放電用電極11Bが存在しないため、配線5、6、7等の形成時の不十分なエッチングにより第2放電用電極11Bと端子部5、6が短絡する恐れがなく、各配線3、4の導通検査が確実に行える。またベースフィルム2上の第2放電用電極11Bが存在する領域が少なくなるため、製造中にベースフィルム2を折り曲げるときに第2放電用電極11Bが邪魔にならない。
【0026】
次に第4の実施形態を図7に基づいて説明する。第4の実施形態は第1の実施形態と第3配線7の検査端子14a、14b、14cの配置と第2放電用電極11の形態が異なるがその他の構成は同じであり、同一部分には第1の実施形態と同一の符号を付す。図7は第3の実施形態の平面図であり、図8は図7の領域Bで示す第3配線7につながる出力端子部4a、4b、4cの先端部分の拡大図でる。この実施形態も第1の実施形態と同様に駆動用LSI8に接続しない3本の第3配線7を設け、各第3配線7の出力側が分岐して2つの出力端子部4a、4b、4cにつながっている。そして検査端子14aは出力端子部4aを介して第3配線7aに、検査端子14bは出力端子部4bを介して第3配線7bに、検査端子14cは出力端子部4cを介して第3配線7cにそれぞれ接続される。第3配線7a、7bにつながる検査端子14a、14bと第2配線6につながる検査端子14dの間には第2放電用電極11Cから分岐して伸びた第3放電用電極20が配置される。このとき検査端子14a、14bと検査端子14dの間隔を既存の導通検査装置のプローバが当たる範囲内にすることで、導通検査装置のプローバの配置を変更する必要がなくなる。
【0027】
そしてベースフィルム2に帯電した静電気が第3配線7に流れた場合、第3配線7の入力端子部3側の検査端子12と第2放電用電極11Cが短絡部13で接続しているので、第3配線7の静電気が放電用電極10C、11Cを通じて搬送装置のスプロケットへ放電する。更に、静電気が第3配線7aの出力端子部4aの検査端子14aに流れても、静電気は第3放電用電極20を通じて第2放電用電極11Cへ放電するため、検査端子14dから配線4dへ静電気が流れて駆動用LSI8が破壊される不具合を防止できる。
【0028】
次に第5の実施形態を図9に基づいて説明する。第5の実施形態は第1の実施形態と第3配線7につながる検査端子12、14の形態が異なるが、その他の構成は同じであり、同一部分には第1の実施形態と同一の符号を付す。図9は第3配線7につながる検査端子12、14部分の拡大図である。この実施形態では第3配線7a、7bの出力端子部4a、4b側の検査端子14a、14bと第2放電用電極11が短絡部23を介して電気的に接続され、第3配線7cの入力端子部3cの検査端子12cのみに第2放電用電極11と接続する短絡部13が形成されている。製造中に第3配線7aを流れる静電気は出力端子部4aの検査端子14aから近接する検査端子14dに移り易く、その検査端子14dを通じて静電気が第2配線6に流れるが、仮に第3配線4aの出力端子部4a側で静電気が発生したとき、入力端子部3aの検査端子12aに短絡部13を形成した場合は静電気の発生箇所と短絡部13との間の線間インピーダンスが大きくなるが、出力端子部4aの検査端子14aに短絡部23を形成した場合は静電気の発生箇所と短絡部23との間の線間インピーダンスが小さくなるため静電気が第2放電用電極11に流れやすく、第2配線6に静電気が流れることを防止できる。また、検査端子14a、14bを第2放電用電極11に短絡すれば、検査端子14aを第2配線6の検査端子14dから離して配置しなくてもよくなり、従来の導通検査装置の検査プローバを確実に検査端子14a、14bへ接触させることができる。
【0029】
なおこの実施形態では第3配線7a、7bの検査端子14a、14bを第2放電用電極11に短絡したが、第3配線7aの検査端子14aのみを第2放電用電極11に短絡する形態や、全ての第3配線7a、7b、7cの検査端子14a、14b、14cを第2放電用電極に短絡した形態でも良い。このとき出力端子部4の検査端子14を短絡した第3配線7については入力端子部3の検査端子12に短絡部13を形成せずに第2放電用電極11と分離することで、各第3配線7の導通検査が可能になる。また、最も外側に位置する検査端子14aを第2放電用電極11に短絡する形態であれば、出力端子部4側の検査端子14が密集して配置されている場合でも、検査端子14aや短絡部23のレイアウトが簡単になる。
【0030】
また第3配線7cについては出力端子部4cの検査端子14c側で第2放電用電極11に短絡し、第3配線7a、7bについては入力端子部3a、3bの検査端子12a、12b側で第2放電用電極11に短絡する形態でも良い。この場合、第4実施形態の第2放電用電極11cから分岐した第3放電用電極20を検査端子14cまで延在させ、第3配線7cの入力端子部3cの検査端子12cを第2放電用電極11cから分離する。そして第3配線7aを流れる静電気が仮に検査端子14aから飛び移ったとしても第3放電用電極20に流れるため、第2配線6に静電気が流れることを防止できる。
【0031】
以上のように本発明は、駆動用LSIと接続しない配線を放電用電極と短絡することで製造中に静電気によって駆動用LSIが破壊されることを防止できる。
【0032】
なお、本発明の要旨を逸脱しない範囲であれば上記実施形態以外の形態も可能である。例えば、TCPの第3配線を利用するものであれば、このTCPを液晶表示装置以外のものに使用することができる。
【0033】
【発明の効果】
本発明によれば、半導体素子である駆動用LSIと接続しない第3配線を放電用電極に短絡しているため、製造中にフィルムに帯電した静電気が第3配線に流れても放電用電極を通じて除去して半導体素子に静電気が流れることを防止でき、半導体素子の破壊を防ぐことができる。また半導体素子につながる各配線は放電用電極から分離して独立し、第3配線も検査端子の短絡部のみで放電用電極と接続しているため、製造中に各配線の導通検査ができると共に導通検査後の静電気対策も十分行えて歩留まりが向上する。
【0034】
また本発明は、最も外側に位置する第3配線の第2端子部の検査端子とその検査端子に隣接する第2配線の第2端子部の検査端子との間隔を他の第2端子部の検査端子間よりも大きくしたので、最も静電気を拾い易い第3配線から第2端子部の検査端子を通じて第2配線に静電気が流れることを防止でき、製造中の半導体素子の破壊を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態であるTCPの平面図である。
【図2】図1の領域Aの拡大図である。
【図3】図1の領域Bの拡大図である。
【図4】本発明のTCPを液晶パネルに接続したときの平面図である。
【図5】本発明の第2の実施形態であるTCPの平面図である。
【図6】本発明の第3の実施形態であるTCPの平面図である。
【図7】本発明の第4の実施形態であるTCPの平面図である。
【図8】図7の領域Bの拡大図である。
【図9】本発明の第5の実施形態であるTCPの検査端子の拡大図である。
【図10】従来のTCPの平面図である。
【図11】図9の領域Aの拡大図である。
【図12】図9の領域Bの拡大図である。
【符号の説明】
1 TCP
2 ベースフィルム
3 入力端子部
4 出力端子部
5 第1配線
6 第2配線
7 第3配線
8 駆動用LSI
10、11 放電用電極
12 検査端子
13 短絡部
14 検査端子
Claims (12)
- 絶縁性のフィルムと、前記フィルム上に搭載されたほぼ長方形の半導体素子と、前記半導体素子の長手方向に沿って配置された複数の第1端子部と、前記半導体素子を挟んで前記第1端子部の反対側に配置されると共に第1端子部よりも端子幅の小さい複数の第2端子部と、内側に位置する前記第1端子部と前記半導体素子を電気的に接続する第1配線と、内側に位置する前記第2端子部と前記半導体素子を電気的に接続する第2配線と、外側に位置する前記第1端子部と外側に位置する前記第2端子部とを前記半導体素子を介さずに直接接続する第3配線と、前記フィルムの周辺部の形成された導電性の放電用電極と、前記第3配線と前記放電用電極を電気的に接続する短絡部とを備えたことを特徴とするテープキャリアパッケージ。
- 前記第1端子部の先端に検査端子を形成し、前記第3配線に接続する第1端子部の前記検査端子に前記放電用電極と接続する短絡部を設けたことを特徴とする請求項1記載のテープキャリアパッケージ。
- 前記第2端子部の先端に検査端子を形成し、前記第3配線に接続する第2端子部の前記検査端子に前記放電用電極と接続する短絡部を設けたことを特徴とする請求項1記載のテープキャリアパッケージ。
- 複数の第3配線を形成すると共に少なくとも最も外側に位置する第3配線を前記放電用電極に短絡したことを特徴とする請求項1乃至請求項3記載のテープキャリアパッケージ。
- 複数の第3配線を設け、前記第1端子部及び前記第2端子部の先端に検査端子を形成したテープキャリアパッケージにおいて、各第3配線はそれぞれ接続する第1端子部又は第2端子部のどちらか一方の前記検査端子に前記放電用電極と接続する短絡部を設けたことを特徴とする請求項1記載のテープキャリアパッケージ。
- 前記第2端子部の端子幅よりも大きな検査端子を前記第2端子部の先端に形成し、この検査端子を複数個毎に密集して配置し、複数の第3配線の検査端子を前記第2配線の検査端子に隣接して配置するテープキャリアパッケージにおいて、最も外側に位置する第3配線の前記検査端子とその検査端子に隣接する第2配線の前記検査端子との間隔を他の第3配線の前記検査端子とその検査端子と隣接する第2配線の前記検査端子との間隔よりも広くしたことを特徴とする請求項1乃至請求項5記載のテープキャリアパッケージ。
- 最も外側に位置する第3配線の第2端子部側の前記検査端子とその検査端子に隣接する第2配線の第2端子部側の前記検査端子との間隔をその他の第3配線の第2端子部側の前記検査端子とその検査端子に隣接する第2配線の第2端子部の前記検査端子との間隔よりも2倍以上広くしたことを特徴とする請求項6記載のテープキャリアパッケージ。
- 前記第2端子部の端子幅よりも大きな検査端子を前記第2端子部の先端に形成し、この検査端子を複数個毎に密集して配置し、複数の第3配線の検査端子を前記第2配線の検査端子の付近に配置するテープキャリアパッケージにおいて、最も外側に位置する前記第3配線の前記検査端子とその検査端子に最も近接する前記第2配線の前記検査端子との間に前記放電用電極と電気的に接続した電極が存在することを特徴とする請求項1乃至請求項5記載のテープキャリアパッケージ。
- 前記フィルムの両端に形成された複数のスプロケットホールと、前記スプロケットホールに沿って形成された帯状の放電用電極と、前記放電用電極から分岐して前記第1端子部の検査端子の先端に沿って配置された第2放電用電極と、前記第2放電用電極と前記第3配線の前記第1端子部の前記検査端子を接続する短絡部とを備えたことを特徴とする請求項1乃至請求項8記載のテープキャリアパッケージ。
- 絶縁性のフィルムと、前記フィルム上に搭載されたほぼ長方形の半導体素子と、前記半導体素子の長手方向に沿って配置された複数の第1端子部と、前記半導体素子を挟んで前記第1端子部の反対側に配置されると共に前記第1端子部よりも端子幅の小さい複数の第2端子部と、内側に位置する前記第1端子部と前記半導体素子を電気的に接続する第1配線と、内側に位置する前記第2端子部と前記半導体素子を電気的に接続する第2配線と、外側に位置する前記第1端子部と外側に位置する前記第2端子部とを前記半導体素子を介さずに直接接続する複数の第3配線とを備え、前記第2端子部の端子幅よりも大きな検査端子を前記第2端子部の先端に形成し、この検査端子を複数個毎に密集して配置し、第3配線の検査端子を前記第2配線の検査端子に隣接して配置するテープキャリアパッケージにおいて、最も外側に位置する第3配線の前記検査端子とその検査端子に隣接する第2配線の前記検査端子との間隔を他の第3配線の前記検査端子とその検査端子と隣接する第2配線の前記検査端子との間隔よりも広くしたことを特徴とするテープキャリアパッケージ。
- 最も外側に位置する第3配線の第2端子部側の前記検査端子とその検査端子に隣接する第2配線の第2端子部側の前記検査端子との間隔をその他の第3配線の第2端子部側の前記検査端子とその検査端子に隣接する第2配線の第2端子部の前記検査端子との間隔よりも2倍以上広くしたことを特徴とする請求項10記載のテープキャリアパッケージ。
- 請求項1乃至請求項9記載のテープキャリアパッケージの製造方法において、絶縁性の前記フィルム上に形成される導電性のパターンとして、半導体素子の長手方向に沿って配置された複数の第1端子部と、前記半導体素子を挟んで前記第1端子部の反対側に配置されると共に第1端子部よりも端子幅の小さい複数の第2端子部と、内側に位置する前記第1端子部と前記半導体素子を電気的に接続する第1配線と、内側に位置する前記第2端子部と前記半導体素子を電気的に接続する第2配線と、外側に位置する前記第1端子部と外側に位置する前記第2端子部とを前記半導体素子を介さずに直接接続する第3配線と、前記フィルムの周辺部の形成された導電性の放電用電極と、前記第3配線と前記放電用電極を電気的に接続する短絡部とを同一工程で形成したことを特徴とするテープキャリアパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001114397A JP3670979B2 (ja) | 2001-04-12 | 2001-04-12 | テープキャリアパッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001114397A JP3670979B2 (ja) | 2001-04-12 | 2001-04-12 | テープキャリアパッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002313850A JP2002313850A (ja) | 2002-10-25 |
JP3670979B2 true JP3670979B2 (ja) | 2005-07-13 |
Family
ID=18965481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001114397A Expired - Fee Related JP3670979B2 (ja) | 2001-04-12 | 2001-04-12 | テープキャリアパッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670979B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004287059A (ja) * | 2003-03-20 | 2004-10-14 | Fujitsu Display Technologies Corp | 液晶表示装置 |
KR100924494B1 (ko) | 2003-06-26 | 2009-11-03 | 엘지디스플레이 주식회사 | 피씨비 상에서의 출력테스트가 가능한 티씨피 구조 |
CN1302315C (zh) * | 2003-11-05 | 2007-02-28 | 友达光电股份有限公司 | 液晶显示组件 |
KR100793068B1 (ko) * | 2005-03-07 | 2008-01-10 | 엘지전자 주식회사 | 더미 패턴을 이용한 티씨피 제조 방법 및 그 더미 패턴 필름 |
JP2007005773A (ja) * | 2005-05-24 | 2007-01-11 | Nec Electronics Corp | キャリアテープ |
JP4643717B2 (ja) | 2009-02-06 | 2011-03-02 | 株式会社東芝 | 射出成形機 |
CN102508371B (zh) * | 2011-12-01 | 2014-05-21 | 深圳市华星光电技术有限公司 | 液晶面板的软板上芯片构造的卷带基板 |
KR102505341B1 (ko) * | 2017-12-21 | 2023-02-28 | 엘지디스플레이 주식회사 | 칩 온 필름 및 이를 포함하는 표시장치 |
CN114093262B (zh) * | 2021-11-18 | 2023-12-15 | 合肥维信诺科技有限公司 | 显示面板和显示装置 |
CN114255683B (zh) * | 2021-12-21 | 2024-03-22 | 武汉华星光电技术有限公司 | 显示面板 |
-
2001
- 2001-04-12 JP JP2001114397A patent/JP3670979B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002313850A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7177594B2 (ja) | チップオンフィルムパッケージ、表示パネル、及び表示装置 | |
JP3643640B2 (ja) | 表示装置及びこれに使用されるicチップ | |
US5717556A (en) | Printed-wiring board having plural parallel-connected interconnections | |
US4721365A (en) | Electronic device including panels with electrical alignment means | |
JP4381498B2 (ja) | Cog構造の液晶表示装置 | |
JP3670979B2 (ja) | テープキャリアパッケージ及びその製造方法 | |
US6300998B1 (en) | Probe for inspecting liquid crystal display panel, and apparatus and method for inspecting liquid crystal display panel | |
JP2003157020A (ja) | フレキシブル基板の実装方法および表示装置 | |
JPWO2002021199A1 (ja) | 液晶表示装置 | |
KR100736575B1 (ko) | 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치 | |
JP2004184839A (ja) | 表示装置 | |
JP3645172B2 (ja) | 半導体集積回路装置搭載用基板 | |
KR19990012387A (ko) | 액정표시패널의 탭패드부 구조 및 그 제조방법 | |
WO2004086132A1 (ja) | 液晶パネル用検査装置 | |
JPH04184264A (ja) | 表示パネル用プローバ | |
KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JP2007226001A (ja) | 電気光学装置 | |
JP3025764B2 (ja) | 液晶表示装置 | |
JPH10282516A (ja) | 液晶表示装置 | |
JP3287455B2 (ja) | 電気的接続装置 | |
JP2948466B2 (ja) | 液晶表示素子 | |
KR19990006197A (ko) | 액정표시모듈의 입력 리드 배열방법 | |
JP3696418B2 (ja) | 電気部品検査用ソケット | |
JPH05196953A (ja) | 配線フィルムの接続方法 | |
JPH04249224A (ja) | 液晶表示デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050415 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |