JP3670604B2 - 半導体メモリ装置及びメモリシステム - Google Patents
半導体メモリ装置及びメモリシステム Download PDFInfo
- Publication number
- JP3670604B2 JP3670604B2 JP2001266417A JP2001266417A JP3670604B2 JP 3670604 B2 JP3670604 B2 JP 3670604B2 JP 2001266417 A JP2001266417 A JP 2001266417A JP 2001266417 A JP2001266417 A JP 2001266417A JP 3670604 B2 JP3670604 B2 JP 3670604B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- signal
- data strobe
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置及びこれを採用するメモリシステムに係り、特にメモリシステムにおいて相異なる構造を有するメモリモジュールの混用を容易にするSDRAM及びこれを備えるメモリシステムに関する。
【０００２】
【従来の技術】
システム性能の向上のために、半導体メモリ装置、特にDRAMの高集積化及び高速化が進んでいる。すなわち、さらに多くのデータを一層高速に処理するDRAMが要求されている。これに応えて、高速動作のために、システムクロックに同期して動作するSDRAMが開発され、このSDRAMの登場によってデータ伝送速度が画期的に速まった。
【０００３】
しかし、SDRAMではシステムクロックの１サイクル内でデータの入出力がなされなければならないので、SDRAMとDRAMコントローラとのバンド幅、すなわち単位時間当りにメモリ装置から入出力されるデータの量を増加させることに限界がある。そこで、最近、データ伝送速度をさらに増加させるために、データストローブ信号の立上りエッジ及び立下りエッジに共に同期してデータが入出力されるDDR(Dual Data Rate)SDRAMが開発された。
【０００４】
図1はDDR SDRAMを採用するメモリシステムの概略的なブロック図である。
【０００５】
図1を参照すれば、DDR SDRAMを採用するメモリシステムでは、クロックドライバー17が発生するシステムクロックCKがメモリモジュール13上のDDR SDRAM15に伝送される。アドレスADDと命令COMは、書込み動作及び読出し動作時に、メモリコントローラ11からメモリモジュール13上のDDR SDRAM15に単方向に伝送される。
【０００６】
データDQとデータストローブ信号DQSは、書込み動作時はメモリコントローラ11からメモリモジュール13上のDDR SDRAM15に伝送され、読出し動作時はメモリモジュール13上のDDR SDRAM15からメモリコントローラ11に伝送される。すなわち、データDQとデータストローブ信号DQSは両方向に伝送される。一方、データマスキング信号DMは、書込み動作時は、メモリコントローラ11により生成されてメモリモジュール13上のDDR SDRAM15に伝送される。
【０００７】
データストローブ信号DQSはデータDQの入出力をストローブするための信号であり、データマスキング信号DMは書込み動作時にDDR SDRAM15に入力される所定のデータをマスキングするための信号である。一般に、データストローブ信号DQS及びデータマスキング信号DMは、x4構造を有するSDRAMでは4ビットのデータ当り1つずつ割当てられ、x8構造を有するSDRAMでは8ビットのデータ当り1つずつ割当てられる。
【０００８】
したがって、図1に示されたメモリシステムにおいて、図2に示されたように、x4構造を有するSDRAMを採用するモジュール(以下、x4モジュールと称する)とx8構造を有するSDRAMを採用するモジュール(以下x8モジュールと称する)とが混用されない場合には、データDQとデータストローブ信号DQSとの関係は常に一定である。すなわち、メモリモジュール13-1ないし13-4が全てX4モジュールである場合には、データDQがNビットであればデータストローブ信号DQSの数はN/4であり、メモリモジュール13-1ないし13-4が全てX8モジュールである場合には、データDQがNビットであればデータストローブ信号DQSの数はN/8である。
【０００９】
言い換えれば、各メモリモジュール13-1ないし13-4からデータを読出そうとする場合、各メモリモジュール13-1ないし13-4からメモリコントローラ11に伝送されるデータストローブ信号DQSの数が同一である。つまり、メモリコントローラ11が各メモリモジュール13-1ないし13-4から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数が同一である。したがって、メモリコントローラ11は同数のデータストローブ信号DQSを使用して容易に各メモリモジュール13-1ないし13-4から読出されるデータを受信しうる。
【００１０】
しかし、図1に示されたメモリシステムにおいて、図3に示されたように、x4モジュールとx8モジュールとが混用される場合には、データDQとデータストローブ信号DQSとの関係が一定していない。ここで、メモリモジュール13-5、13-8がX4モジュールであり、メモリモジュール13-6、13-7がX8モジュールであると仮定する。
【００１１】
この場合、各メモリモジュール13-5ないし13-8からデータを読出そうとする場合、X4モジュール、すなわちメモリモジュール13-5、13-8からメモリコントローラ11に伝送されるデータストローブ信号DQSの数とX8モジュール、すなわちメモリモジュール13-6、13-7からメモリコントローラ11に伝送されるデータストローブ信号DQSの数とが相異なる。つまり、メモリコントローラ11がX4モジュール13-5、13-8から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数とメモリコントローラ11がX8モジュール13-6、13-7から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数とが相異なる。
【００１２】
例えば、X4モジュール13-5、13-8からNビットのデータDQを読出す場合には、N/4(set0、set1)のデータストローブ信号DQSがX4モジュール13-5、13-8からメモリコントローラ11に伝送される一方、X8モジュール13-6、13-7からNビットのデータDQを読出す場合にはN/8(set0)のデータストローブ信号DQSがX8モジュール13-6、13-7からメモリコントローラ11に伝送される。
【００１３】
以上の理由により、メモリシステムにおいてX4モジュールとX8モジュールとが混用される場合には、メモリコントローラ11はモジュールからデータを読出す時、何れのデータストローブ信号を用いてデータを受信するかが判断し難くなる。したがって、これまでは、メモリシステムでは同じ構造を有するメモリモジュールのみが採用されてきた。
【００１４】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする技術的課題は、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することを容易にする半導体メモリ装置を提供することである。
【００１５】
本発明が解決しようとする他の技術的課題は、相異なる構造を有するメモリモジュールを混用したメモリシステムを提供することある。
【００１６】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、書込み動作時、入力データをマスキングするためにメモリコントローラからデータマスキング信号を受信するデータマスキングピンを具備し、読出し動作時には前記データマスキングピンを通じてデータストローブ信号のような信号を出力することを特徴とするSDRAMを提供する。
【００１７】
前記本発明に係るSDRAMは、前記データマスキングピンを通じて受信される前記データマスキング信号をバッファリングして内部回路に出力するデータマスキング信号入力バッファ、及び内部から生じる内部データストローブ信号をバッファリングして前記データマスキングピンに出力する補助データストローブ信号出力バッファをさらに具備する。
【００１８】
また、前記本発明に係るSDRAMは、外部から制御可能なモードレジスターをさらに備え、前記補助データストローブ信号出力バッファは前記モードレジスタの出力信号によって制御されることが望ましい。
【００１９】
前記他の技術的課題を達成するために本発明は、システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第1メモリモジュールと、前記システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第2メモリモジュールと、前記第1及び第2メモリモジュールを制御し、前記第1及び第2メモリモジュールとの間でデータを送受信するメモリコントローラとを備え、前記第 2 メモリモジュールに採用される半導体メモリ装置のそれぞれは、書込み動作時に、入力データをマスキングするために前記メモリコントローラからデータマスキング信号を受信するデータマスキングピンを備え、読出し動作時は、前記データマスキングピンを通じて前記データストローブ信号と同一の信号を出力することを特徴とするメモリシステムを提供する。
【００２０】
前記第1メモリモジュールの構造はX4構造であり、前記第2メモリモジュールの構造はX8構造、X16構造、及びX32構造のうち何れか１つである。
【００２１】
前記第2メモリモジュールに採用される半導体メモリ装置のそれぞれは、書込み動作時、入力データをマスキングするために前記メモリコントローラからデータマスキング信号を受信するデータマスキングピンを備え、特に読出し動作時には前記データマスキングピンを通じて前記データストローブ信号と同じ信号を出力する。また、前記半導体メモリ装置のデータマスキングピンは前記データストローブ信号を伝送するデータストローブラインに連結される。
【００２２】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００２３】
図4は本発明の望ましい実施例に係るメモリシステムを説明するための図面である。ここで、メモリモジュール43-5、43-8はX4モジュールであり、メモリモジュール43-6、43-7はX8モジュールであると仮定する。メモリモジュール43-5ないし43-8はシステムクロックに同期して動作し、それぞれのデータストローブ信号DQSに応答してデータを入出力する。
【００２４】
図4を参照すれば、本発明の望ましい実施例に係るメモリシステムでは、X8モジュール43-6、43-7のデータマスキングピン45がデータストローブ信号DQSを伝送するデータストローブラインset1に連結される。より具体的には、X8モジュールのデータマスキングピン45が、従来はX8モジュール43-6、43-7に連結されなかったデータストローブラインset1に連結される。
【００２５】
一方、X8モジュール43-6、43-7上に装着されるX8 SDRAMは、書込み動作時は所定の入力データをマスキングするためのデータマスキング信号を受信し、読出し動作時はデータストローブ信号と同じ信号を出力するデータマスキングピンを備えている。X8モジュール43-6、43-7上に装着されるX8 SDRAMのデータマスキングピンは、X8モジュール43-6、43-7のデータマスキングピン45に連結される。
【００２６】
従って、本発明の望ましい実施例に係るメモリシステムでは、X8モジュール43-6、43-7からNビットのデータDQを読出す場合にX8モジュール43-6、43-7のデータストローブピンから出力されるN/8(set0)本のデータストローブ信号DQSと、X8モジュール43-6、43-7のデータマスキングピン45から出力されるN/8(set1)本のデータストローブ信号DQSとがメモリコントローラ41に伝送される。
【００２７】
また、X4モジュール43-5、43-8からNビットのデータDQを読出す場合にはX4モジュール43-5、43-8のデータストローブピンから出力されるN/4(set0、set1)のデータストローブ信号DQSがメモリコントローラ41に伝送される。
【００２８】
これにより、本発明の望ましい実施例に係るメモリシステムでは、X4モジュール43-5、43-8とX8モジュール43-6、43-7が混用される場合にも、読出し動作時に各メモリモジュール43-5ないし43-8からメモリコントローラ41に伝送されるデータストローブ信号DQSの数が同一（一定）である。すなわち、読出し動作時にメモリコントローラ41が各メモリモジュール43-6ないし43-8から読出されるデータを受取るために使用しなければならないデータストローブ信号DQSの数が同一（一定）である。
【００２９】
従って、本発明の望まし実施例に係るメモリシステムでは、X4モジュールとX8モジュールとが混用される場合にも、読出し動作時にメモリコントローラ41が同数のデータストローブ信号DQSを使用して各メモリモジュール43-5ないし43-8から読出されるデータを容易に受取ることができる。
【００３０】
一方、書込み動作時にX8モジュール43-6、43-7に書込まれる所定の入力データをマスキングする時は、メモリコントローラ41が発生したデータマスキング信号がX8モジュール43-6、43-7のデータマスキングピン45を通じて入力されて正常にデータマスキング機能が行われる。
【００３１】
図5は、図4に示されたメモリシステムに採用される本発明の望ましい実施例に係るX8 SDRAMにおけるデータマスキング信号及びデータストローブ信号入出力と関連する部分を示す回路図である。
【００３２】
図5を参照すれば、本発明の望ましい実施例に係るX8 SDRAMは、データストローブピン51、データストローブ信号出力バッファ52、データストローブ信号入力バッファ53、データマスキングピン54及びデータマスキング信号入力バッファ55を具備する。また、本発明の望ましい実施例に係るSDRAMは、図4に示されたメモリシステムにおいて、X4モジュールとX8モジュールとの混用を可能にするために補助データストローブ信号出力バッファ56及びモードレジスタ57をさらに具備する。
【００３３】
データストローブ信号出力バッファ52は、読出し動作時に、内部で発生した内部データストローブ信号IDQSをバッファリングしてデータストローブピン51に出力する。データストローブ信号入力バッファ53は、書込み動作時に、図4に示されたメモリコントローラ41が発生したデータストローブ信号DQSをデータストローブピン51を通じて受信し、受信した信号をバッファリングして内部回路に出力する。
【００３４】
データマスキング信号入力バッファ55は、書込み動作時に、メモリコントローラ41が発生したデータマスキング信号DMをデータマスキングピン54を通じて受信し、受信した信号をバッファリングして内部回路に出力する。補助データストローブ信号出力バッファ56は、読出し動作時に、内部データストローブ信号IDQSをバッファリングしてデータマスキングピン54に出力する。すなわち、読出し動作時、データストローブピン51を通じて出力される信号と同一の信号がデータマスキングピン54を通じて出力される。
【００３５】
ここで、データストローブピン51を通じて出力される信号とデータマスキングピン54を通じて出力される信号の位相差をできる限り小さくするためには、データストローブ信号出力バッファ52と補助データストローブ信号出力バッファ56とを同一の回路で構成することが望ましい。
【００３６】
一方、補助データストローブ信号出力バッファ56は外部から制御可能なモードレジスタ57の出力信号により制御されることが望ましく、これによりデータストローブ信号出力バッファ56を選択的に制御しうる。
【００３７】
図6は、従来のX8 SDRAMと、図5に示された本発明の望ましい実施例に係るX8 SDRAMとにおける信号の差を示すためのタイミング図である。
【００３８】
図6に示すように、書込み動作時は従来のSDRAMのデータマスキングピンDMを通じて入力される信号と本発明の望ましい実施例に係るSDRAMのデータマスキングピンDMを通じて入力される信号とが同一である。
【００３９】
一方、読出し動作時には、従来のSDRAMではデータマスキングピンDMの状態がドント・ケア(Don't care)状態であるのに対して、本発明の望ましい実施例に係るSDRAMではデータストローブピンDQSを通じて出力される信号と同一の信号がデータマスキングピンDMを通じて出力される。
【００４０】
前述したように、本発明の望ましい実施例に係るX8 SDRAMは、読出し動作時に、データストローブピンを通じて出力する信号と同一の信号をデータマスキングピンを通じて出力することによって、メモリシステムにおいて、X4 SDRAMとX8 SDRAMとを混用することを容易にする。
【００４１】
また、本発明の望ましい実施例に係るメモリシステムでは、上記の本発明の望ましい実施例に係るX8 SDRAMを採用して、該X8 SDRAMのデータマスキングピン、すなわちX8モジュールのデータマスキングピンをデータストローブラインに連結することによってX4モジュールとX8モジュールとが混用される場合において、読出し動作時に各メモリモジュールからメモリコントローラに伝送されるデータストローブ信号の数を同一にすることができる。したがって、本発明の望ましい実施例に係るメモリシステムによれば、X4モジュールとX8モジュールとが混用される場合においても、読出し動作時にメモリコントローラが同数のデータストローブ信号を使用することができ、各メモリモジュールから読出されるデータを容易に受取ることができる。
【００４２】
前述したように、本発明の望ましい実施例に係るSDRAMによれば、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することが容易になり、また、本発明の望ましい実施例に係るメモリシステムによれば、相異なる構造を有するメモリモジュールを混用することができる。
【００４３】
以上、X4及びX8モジュールを含むメモリシステム及びX4及びX8 SDRAMについて例示的に説明したが、本発明の概念がX4、X8、X16、X32・・・に拡張して適用可能なのは明白である。また、上記の実施例において特定の用語が使われたが、これは単に本発明の理解を容易にするために使われたのであって、特許請求の範囲に記載された本発明の技術的範囲を限定するために使われたものではない。したがって、当業者ならこれより多様な変形及び均等な他の実施例を採用しうることを理解しうる。よって、本発明の真の技術的保護範囲は特許請求の範囲に記載された発明の技術的思想によってのみ決まるべきである。
【００４４】
【発明の効果】
本発明の半導体メモリ装置によれば、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することを容易にすることができる。
【００４５】
本発明のメモリシステムによれば、相異なる構造を有するメモリモジュールを混用したメモリシステムを提供することができる。
【図面の簡単な説明】
【図１】 DDR SDRAMを採用するメモリシステムの概略的なブロック図である。
【図２】従来のメモリシステムおいて同じ構造を有するモジュールのみが使われる場合におけるデータとデータストローブ信号との関係を示す図面である。
【図３】従来のメモリシステムにおいて相異なる構造を有するモジュールが混用される場合におけるデータとデータストローブ信号との関係を示す図面である。
【図４】本発明の望ましい実施例に係るメモリシステムを説明するための図面である。
【図５】本発明の望ましい実施例に係るSDRAMにおけるデータマスキング信号及びデータストローブ信号入出力と関連する部分を示す回路図である。
【図６】従来のSDRAMと本発明の望ましい実施例に係るSDRAMとにおける信号の差を示すタイミング図である。
【符号の説明】
４１ メモリコントローラ
43-5〜43-8 メモリモジュール
４５ データマスキングピン
【発明の属する技術分野】
本発明は半導体メモリ装置及びこれを採用するメモリシステムに係り、特にメモリシステムにおいて相異なる構造を有するメモリモジュールの混用を容易にするSDRAM及びこれを備えるメモリシステムに関する。
【０００２】
【従来の技術】
システム性能の向上のために、半導体メモリ装置、特にDRAMの高集積化及び高速化が進んでいる。すなわち、さらに多くのデータを一層高速に処理するDRAMが要求されている。これに応えて、高速動作のために、システムクロックに同期して動作するSDRAMが開発され、このSDRAMの登場によってデータ伝送速度が画期的に速まった。
【０００３】
しかし、SDRAMではシステムクロックの１サイクル内でデータの入出力がなされなければならないので、SDRAMとDRAMコントローラとのバンド幅、すなわち単位時間当りにメモリ装置から入出力されるデータの量を増加させることに限界がある。そこで、最近、データ伝送速度をさらに増加させるために、データストローブ信号の立上りエッジ及び立下りエッジに共に同期してデータが入出力されるDDR(Dual Data Rate)SDRAMが開発された。
【０００４】
図1はDDR SDRAMを採用するメモリシステムの概略的なブロック図である。
【０００５】
図1を参照すれば、DDR SDRAMを採用するメモリシステムでは、クロックドライバー17が発生するシステムクロックCKがメモリモジュール13上のDDR SDRAM15に伝送される。アドレスADDと命令COMは、書込み動作及び読出し動作時に、メモリコントローラ11からメモリモジュール13上のDDR SDRAM15に単方向に伝送される。
【０００６】
データDQとデータストローブ信号DQSは、書込み動作時はメモリコントローラ11からメモリモジュール13上のDDR SDRAM15に伝送され、読出し動作時はメモリモジュール13上のDDR SDRAM15からメモリコントローラ11に伝送される。すなわち、データDQとデータストローブ信号DQSは両方向に伝送される。一方、データマスキング信号DMは、書込み動作時は、メモリコントローラ11により生成されてメモリモジュール13上のDDR SDRAM15に伝送される。
【０００７】
データストローブ信号DQSはデータDQの入出力をストローブするための信号であり、データマスキング信号DMは書込み動作時にDDR SDRAM15に入力される所定のデータをマスキングするための信号である。一般に、データストローブ信号DQS及びデータマスキング信号DMは、x4構造を有するSDRAMでは4ビットのデータ当り1つずつ割当てられ、x8構造を有するSDRAMでは8ビットのデータ当り1つずつ割当てられる。
【０００８】
したがって、図1に示されたメモリシステムにおいて、図2に示されたように、x4構造を有するSDRAMを採用するモジュール(以下、x4モジュールと称する)とx8構造を有するSDRAMを採用するモジュール(以下x8モジュールと称する)とが混用されない場合には、データDQとデータストローブ信号DQSとの関係は常に一定である。すなわち、メモリモジュール13-1ないし13-4が全てX4モジュールである場合には、データDQがNビットであればデータストローブ信号DQSの数はN/4であり、メモリモジュール13-1ないし13-4が全てX8モジュールである場合には、データDQがNビットであればデータストローブ信号DQSの数はN/8である。
【０００９】
言い換えれば、各メモリモジュール13-1ないし13-4からデータを読出そうとする場合、各メモリモジュール13-1ないし13-4からメモリコントローラ11に伝送されるデータストローブ信号DQSの数が同一である。つまり、メモリコントローラ11が各メモリモジュール13-1ないし13-4から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数が同一である。したがって、メモリコントローラ11は同数のデータストローブ信号DQSを使用して容易に各メモリモジュール13-1ないし13-4から読出されるデータを受信しうる。
【００１０】
しかし、図1に示されたメモリシステムにおいて、図3に示されたように、x4モジュールとx8モジュールとが混用される場合には、データDQとデータストローブ信号DQSとの関係が一定していない。ここで、メモリモジュール13-5、13-8がX4モジュールであり、メモリモジュール13-6、13-7がX8モジュールであると仮定する。
【００１１】
この場合、各メモリモジュール13-5ないし13-8からデータを読出そうとする場合、X4モジュール、すなわちメモリモジュール13-5、13-8からメモリコントローラ11に伝送されるデータストローブ信号DQSの数とX8モジュール、すなわちメモリモジュール13-6、13-7からメモリコントローラ11に伝送されるデータストローブ信号DQSの数とが相異なる。つまり、メモリコントローラ11がX4モジュール13-5、13-8から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数とメモリコントローラ11がX8モジュール13-6、13-7から読出されるデータを受信するために使用しなければならないデータストローブ信号DQSの数とが相異なる。
【００１２】
例えば、X4モジュール13-5、13-8からNビットのデータDQを読出す場合には、N/4(set0、set1)のデータストローブ信号DQSがX4モジュール13-5、13-8からメモリコントローラ11に伝送される一方、X8モジュール13-6、13-7からNビットのデータDQを読出す場合にはN/8(set0)のデータストローブ信号DQSがX8モジュール13-6、13-7からメモリコントローラ11に伝送される。
【００１３】
以上の理由により、メモリシステムにおいてX4モジュールとX8モジュールとが混用される場合には、メモリコントローラ11はモジュールからデータを読出す時、何れのデータストローブ信号を用いてデータを受信するかが判断し難くなる。したがって、これまでは、メモリシステムでは同じ構造を有するメモリモジュールのみが採用されてきた。
【００１４】
【発明が解決しようとする課題】
したがって、本発明が解決しようとする技術的課題は、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することを容易にする半導体メモリ装置を提供することである。
【００１５】
本発明が解決しようとする他の技術的課題は、相異なる構造を有するメモリモジュールを混用したメモリシステムを提供することある。
【００１６】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は、書込み動作時、入力データをマスキングするためにメモリコントローラからデータマスキング信号を受信するデータマスキングピンを具備し、読出し動作時には前記データマスキングピンを通じてデータストローブ信号のような信号を出力することを特徴とするSDRAMを提供する。
【００１７】
前記本発明に係るSDRAMは、前記データマスキングピンを通じて受信される前記データマスキング信号をバッファリングして内部回路に出力するデータマスキング信号入力バッファ、及び内部から生じる内部データストローブ信号をバッファリングして前記データマスキングピンに出力する補助データストローブ信号出力バッファをさらに具備する。
【００１８】
また、前記本発明に係るSDRAMは、外部から制御可能なモードレジスターをさらに備え、前記補助データストローブ信号出力バッファは前記モードレジスタの出力信号によって制御されることが望ましい。
【００１９】
前記他の技術的課題を達成するために本発明は、システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第1メモリモジュールと、前記システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第2メモリモジュールと、前記第1及び第2メモリモジュールを制御し、前記第1及び第2メモリモジュールとの間でデータを送受信するメモリコントローラとを備え、前記第 2 メモリモジュールに採用される半導体メモリ装置のそれぞれは、書込み動作時に、入力データをマスキングするために前記メモリコントローラからデータマスキング信号を受信するデータマスキングピンを備え、読出し動作時は、前記データマスキングピンを通じて前記データストローブ信号と同一の信号を出力することを特徴とするメモリシステムを提供する。
【００２０】
前記第1メモリモジュールの構造はX4構造であり、前記第2メモリモジュールの構造はX8構造、X16構造、及びX32構造のうち何れか１つである。
【００２１】
前記第2メモリモジュールに採用される半導体メモリ装置のそれぞれは、書込み動作時、入力データをマスキングするために前記メモリコントローラからデータマスキング信号を受信するデータマスキングピンを備え、特に読出し動作時には前記データマスキングピンを通じて前記データストローブ信号と同じ信号を出力する。また、前記半導体メモリ装置のデータマスキングピンは前記データストローブ信号を伝送するデータストローブラインに連結される。
【００２２】
【発明の実施の形態】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００２３】
図4は本発明の望ましい実施例に係るメモリシステムを説明するための図面である。ここで、メモリモジュール43-5、43-8はX4モジュールであり、メモリモジュール43-6、43-7はX8モジュールであると仮定する。メモリモジュール43-5ないし43-8はシステムクロックに同期して動作し、それぞれのデータストローブ信号DQSに応答してデータを入出力する。
【００２４】
図4を参照すれば、本発明の望ましい実施例に係るメモリシステムでは、X8モジュール43-6、43-7のデータマスキングピン45がデータストローブ信号DQSを伝送するデータストローブラインset1に連結される。より具体的には、X8モジュールのデータマスキングピン45が、従来はX8モジュール43-6、43-7に連結されなかったデータストローブラインset1に連結される。
【００２５】
一方、X8モジュール43-6、43-7上に装着されるX8 SDRAMは、書込み動作時は所定の入力データをマスキングするためのデータマスキング信号を受信し、読出し動作時はデータストローブ信号と同じ信号を出力するデータマスキングピンを備えている。X8モジュール43-6、43-7上に装着されるX8 SDRAMのデータマスキングピンは、X8モジュール43-6、43-7のデータマスキングピン45に連結される。
【００２６】
従って、本発明の望ましい実施例に係るメモリシステムでは、X8モジュール43-6、43-7からNビットのデータDQを読出す場合にX8モジュール43-6、43-7のデータストローブピンから出力されるN/8(set0)本のデータストローブ信号DQSと、X8モジュール43-6、43-7のデータマスキングピン45から出力されるN/8(set1)本のデータストローブ信号DQSとがメモリコントローラ41に伝送される。
【００２７】
また、X4モジュール43-5、43-8からNビットのデータDQを読出す場合にはX4モジュール43-5、43-8のデータストローブピンから出力されるN/4(set0、set1)のデータストローブ信号DQSがメモリコントローラ41に伝送される。
【００２８】
これにより、本発明の望ましい実施例に係るメモリシステムでは、X4モジュール43-5、43-8とX8モジュール43-6、43-7が混用される場合にも、読出し動作時に各メモリモジュール43-5ないし43-8からメモリコントローラ41に伝送されるデータストローブ信号DQSの数が同一（一定）である。すなわち、読出し動作時にメモリコントローラ41が各メモリモジュール43-6ないし43-8から読出されるデータを受取るために使用しなければならないデータストローブ信号DQSの数が同一（一定）である。
【００２９】
従って、本発明の望まし実施例に係るメモリシステムでは、X4モジュールとX8モジュールとが混用される場合にも、読出し動作時にメモリコントローラ41が同数のデータストローブ信号DQSを使用して各メモリモジュール43-5ないし43-8から読出されるデータを容易に受取ることができる。
【００３０】
一方、書込み動作時にX8モジュール43-6、43-7に書込まれる所定の入力データをマスキングする時は、メモリコントローラ41が発生したデータマスキング信号がX8モジュール43-6、43-7のデータマスキングピン45を通じて入力されて正常にデータマスキング機能が行われる。
【００３１】
図5は、図4に示されたメモリシステムに採用される本発明の望ましい実施例に係るX8 SDRAMにおけるデータマスキング信号及びデータストローブ信号入出力と関連する部分を示す回路図である。
【００３２】
図5を参照すれば、本発明の望ましい実施例に係るX8 SDRAMは、データストローブピン51、データストローブ信号出力バッファ52、データストローブ信号入力バッファ53、データマスキングピン54及びデータマスキング信号入力バッファ55を具備する。また、本発明の望ましい実施例に係るSDRAMは、図4に示されたメモリシステムにおいて、X4モジュールとX8モジュールとの混用を可能にするために補助データストローブ信号出力バッファ56及びモードレジスタ57をさらに具備する。
【００３３】
データストローブ信号出力バッファ52は、読出し動作時に、内部で発生した内部データストローブ信号IDQSをバッファリングしてデータストローブピン51に出力する。データストローブ信号入力バッファ53は、書込み動作時に、図4に示されたメモリコントローラ41が発生したデータストローブ信号DQSをデータストローブピン51を通じて受信し、受信した信号をバッファリングして内部回路に出力する。
【００３４】
データマスキング信号入力バッファ55は、書込み動作時に、メモリコントローラ41が発生したデータマスキング信号DMをデータマスキングピン54を通じて受信し、受信した信号をバッファリングして内部回路に出力する。補助データストローブ信号出力バッファ56は、読出し動作時に、内部データストローブ信号IDQSをバッファリングしてデータマスキングピン54に出力する。すなわち、読出し動作時、データストローブピン51を通じて出力される信号と同一の信号がデータマスキングピン54を通じて出力される。
【００３５】
ここで、データストローブピン51を通じて出力される信号とデータマスキングピン54を通じて出力される信号の位相差をできる限り小さくするためには、データストローブ信号出力バッファ52と補助データストローブ信号出力バッファ56とを同一の回路で構成することが望ましい。
【００３６】
一方、補助データストローブ信号出力バッファ56は外部から制御可能なモードレジスタ57の出力信号により制御されることが望ましく、これによりデータストローブ信号出力バッファ56を選択的に制御しうる。
【００３７】
図6は、従来のX8 SDRAMと、図5に示された本発明の望ましい実施例に係るX8 SDRAMとにおける信号の差を示すためのタイミング図である。
【００３８】
図6に示すように、書込み動作時は従来のSDRAMのデータマスキングピンDMを通じて入力される信号と本発明の望ましい実施例に係るSDRAMのデータマスキングピンDMを通じて入力される信号とが同一である。
【００３９】
一方、読出し動作時には、従来のSDRAMではデータマスキングピンDMの状態がドント・ケア(Don't care)状態であるのに対して、本発明の望ましい実施例に係るSDRAMではデータストローブピンDQSを通じて出力される信号と同一の信号がデータマスキングピンDMを通じて出力される。
【００４０】
前述したように、本発明の望ましい実施例に係るX8 SDRAMは、読出し動作時に、データストローブピンを通じて出力する信号と同一の信号をデータマスキングピンを通じて出力することによって、メモリシステムにおいて、X4 SDRAMとX8 SDRAMとを混用することを容易にする。
【００４１】
また、本発明の望ましい実施例に係るメモリシステムでは、上記の本発明の望ましい実施例に係るX8 SDRAMを採用して、該X8 SDRAMのデータマスキングピン、すなわちX8モジュールのデータマスキングピンをデータストローブラインに連結することによってX4モジュールとX8モジュールとが混用される場合において、読出し動作時に各メモリモジュールからメモリコントローラに伝送されるデータストローブ信号の数を同一にすることができる。したがって、本発明の望ましい実施例に係るメモリシステムによれば、X4モジュールとX8モジュールとが混用される場合においても、読出し動作時にメモリコントローラが同数のデータストローブ信号を使用することができ、各メモリモジュールから読出されるデータを容易に受取ることができる。
【００４２】
前述したように、本発明の望ましい実施例に係るSDRAMによれば、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することが容易になり、また、本発明の望ましい実施例に係るメモリシステムによれば、相異なる構造を有するメモリモジュールを混用することができる。
【００４３】
以上、X4及びX8モジュールを含むメモリシステム及びX4及びX8 SDRAMについて例示的に説明したが、本発明の概念がX4、X8、X16、X32・・・に拡張して適用可能なのは明白である。また、上記の実施例において特定の用語が使われたが、これは単に本発明の理解を容易にするために使われたのであって、特許請求の範囲に記載された本発明の技術的範囲を限定するために使われたものではない。したがって、当業者ならこれより多様な変形及び均等な他の実施例を採用しうることを理解しうる。よって、本発明の真の技術的保護範囲は特許請求の範囲に記載された発明の技術的思想によってのみ決まるべきである。
【００４４】
【発明の効果】
本発明の半導体メモリ装置によれば、メモリシステムにおいて相異なる構造を有するメモリモジュールを混用することを容易にすることができる。
【００４５】
本発明のメモリシステムによれば、相異なる構造を有するメモリモジュールを混用したメモリシステムを提供することができる。
【図面の簡単な説明】
【図１】 DDR SDRAMを採用するメモリシステムの概略的なブロック図である。
【図２】従来のメモリシステムおいて同じ構造を有するモジュールのみが使われる場合におけるデータとデータストローブ信号との関係を示す図面である。
【図３】従来のメモリシステムにおいて相異なる構造を有するモジュールが混用される場合におけるデータとデータストローブ信号との関係を示す図面である。
【図４】本発明の望ましい実施例に係るメモリシステムを説明するための図面である。
【図５】本発明の望ましい実施例に係るSDRAMにおけるデータマスキング信号及びデータストローブ信号入出力と関連する部分を示す回路図である。
【図６】従来のSDRAMと本発明の望ましい実施例に係るSDRAMとにおける信号の差を示すタイミング図である。
【符号の説明】
４１ メモリコントローラ
43-5〜43-8 メモリモジュール
４５ データマスキングピン
Claims (12)
- システムクロックに同期して動作し、データストローブ信号に応答してデータを入出力する半導体メモリ装置において、書込み動作時に、入力データをマスキングするためにデータマスキング信号を受信するデータマスキングピンを備え、読出し動作時は、前記データマスキングピンを通じて前記データストローブ信号と同一の信号を出力することを特徴とする半導体メモリ装置。
- 前記半導体メモリ装置は、前記システムクロックの立上りエッジ及び立下りエッジに同期して動作することを特徴とする請求項１に記載の半導体メモリ装置。
- 前記半導体メモリ装置は、前記データマスキングピンを通じて受信される前記データマスキング信号をバッファリングして内部回路に出力するデータマスキング信号入力バッファと、内部で発生した内部データストローブ信号をバッファリングして前記データマスキングピンに出力する補助データストローブ信号出力バッファをさらに具備することを特徴とする請求項１に記載の半導体メモリ装置。
- 前記半導体メモリ装置は、外部から制御可能なモードレジスタをさらに具備し、前記補助データストローブ信号出力バッファは前記モードレジスタの出力信号により制御されることを特徴とする請求項３に記載の半導体メモリ装置。
- システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第1メモリモジュールと、
前記システムクロックに同期して動作し、それぞれのデータストローブ信号に応答してデータを入出力する少なくとも１つの第2メモリモジュールと、
前記第1及び第2メモリモジュールを制御し、前記第1及び第2メモリモジュールとの間でデータを送受信するメモリコントローラとを備え、
前記第 2 メモリモジュールに採用される半導体メモリ装置のそれぞれは、書込み動作時に、入力データをマスキングするために前記メモリコントローラからデータマスキング信号を受信するデータマスキングピンを備え、読出し動作時は、前記データマスキングピンを通じて前記データストローブ信号と同一の信号を出力することを特徴とするメモリシステム。 - 前記第1及び第2メモリモジュールは前記システムクロックの立上りエッジ及び立下りエッジに同期して動作することを特徴とする請求項５に記載のメモリシステム。
- 前記第1メモリモジュールの構造はX4構造であり、前記第2メモリモジュールの構造はX8構造であることを特徴とする請求項５に記載のメモリシステム。
- 前記第1メモリモジュールの構造はX4構造であり、前記第2メモリモジュールの構造はX16構造であることを特徴とする請求項５に記載のメモリシステム。
- 前記第1メモリモジュールの構造はX4構造であり、前記第2メモリモジュールの構造はX32構造であることを特徴とする請求項５に記載のメモリシステム。
- 前記半導体メモリ装置のデータマスキングピンは前記データストローブ信号を伝送するデータストローブラインに連結されていることを特徴とする請求項５に記載のメモリシステム。
- 前記半導体メモリ装置のそれぞれは、前記データマスキングピンを通じて受信される前記データマスキング信号をバッファリングして内部回路に出力するデータマスキング信号入力バッファと、内部で発生した内部データストローブ信号をバッファリングして前記データマスキングピンに出力する補助データストローブ信号出力バッファとをさらに具備することを特徴とする請求項５に記載のメモリシステム。
- 前記半導体メモリ装置のそれぞれは、外部から制御可能なモードレジスタをさらに備え、前記補助データストローブ信号の出力バッファは前記モードレジスタの出力信号によって制御されることを特徴とする請求項１１に記載のメモリシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-54430 | 2000-09-16 | ||
| KR1020000054430A KR100360408B1 (ko) | 2000-09-16 | 2000-09-16 | 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002132580A JP2002132580A (ja) | 2002-05-10 |
| JP3670604B2 true JP3670604B2 (ja) | 2005-07-13 |
Family
ID=19688936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001266417A Expired - Fee Related JP3670604B2 (ja) | 2000-09-16 | 2001-09-03 | 半導体メモリ装置及びメモリシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6459651B1 (ja) |
| JP (1) | JP3670604B2 (ja) |
| KR (1) | KR100360408B1 (ja) |
| CN (1) | CN1214396C (ja) |
| TW (1) | TW564437B (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570944B2 (en) | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
| US6889335B2 (en) * | 2001-04-07 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Memory controller receiver circuitry with tri-state noise immunity |
| US6681301B1 (en) * | 2001-10-02 | 2004-01-20 | Advanced Micro Devices, Inc. | System for controlling multiple memory types |
| US6785189B2 (en) * | 2002-09-16 | 2004-08-31 | Emulex Design & Manufacturing Corporation | Method and apparatus for improving noise immunity in a DDR SDRAM system |
| KR100532956B1 (ko) * | 2003-06-28 | 2005-12-01 | 주식회사 하이닉스반도체 | Ｄｄｒ ｓｄｒａｍ에서의 링잉 현상 방지 방법 |
| KR100548563B1 (ko) * | 2003-06-30 | 2006-02-02 | 주식회사 하이닉스반도체 | Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 |
| KR100596450B1 (ko) | 2003-12-11 | 2006-07-03 | 삼성전자주식회사 | 동작모드에 따라 데이터 스트로브 타입을 선택적으로사용할 수 있는 반도체 메모리 장치 |
| US7370170B2 (en) * | 2004-04-27 | 2008-05-06 | Nvidia Corporation | Data mask as write-training feedback flag |
| KR100634436B1 (ko) * | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
| KR100624297B1 (ko) * | 2004-11-15 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 소프트웨어 레지스터 업데이트 방법및 회로 |
| JP2006155387A (ja) | 2004-11-30 | 2006-06-15 | Yamaha Corp | コンピュータシステム |
| KR100670656B1 (ko) * | 2005-06-09 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
| US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
| US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
| US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
| US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
| US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
| US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
| US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
| US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
| US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
| US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
| US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
| US7590796B2 (en) * | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
| US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
| US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
| US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
| US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
| US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
| US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
| US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| JP5242397B2 (ja) | 2005-09-02 | 2013-07-24 | メタラム インコーポレイテッド | Ｄｒａｍをスタックする方法及び装置 |
| US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
| US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
| KR100813533B1 (ko) * | 2006-09-13 | 2008-03-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 데이터 마스크 방법 |
| KR100851545B1 (ko) * | 2006-12-29 | 2008-08-11 | 삼성전자주식회사 | 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템 |
| US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
| US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
| CN101527163B (zh) * | 2008-03-07 | 2012-05-23 | 瑞昱半导体股份有限公司 | 存储器控制器及其信号同步方法 |
| US8116144B2 (en) * | 2008-10-15 | 2012-02-14 | Hewlett-Packard Development Company, L.P. | Memory module having a memory device configurable to different data pin configurations |
| KR20100101449A (ko) * | 2009-03-09 | 2010-09-17 | 삼성전자주식회사 | 메모리 장치, 그것의 마스크 데이터 전송 방법 및 입력 데이터 정렬 방법 |
| WO2010144624A1 (en) | 2009-06-09 | 2010-12-16 | Google Inc. | Programming of dimm termination resistance values |
| US8526247B2 (en) | 2010-09-02 | 2013-09-03 | Mircon Technology, Inc. | Memories and methods for sharing a signal node for the receipt and provision of non-data signals |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| KR101157031B1 (ko) * | 2010-11-17 | 2012-07-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 포함하는 반도체 시스템 |
| JP6190697B2 (ja) * | 2013-11-07 | 2017-08-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20170111572A (ko) * | 2016-03-29 | 2017-10-12 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| US10692566B2 (en) | 2016-11-18 | 2020-06-23 | Samsung Electronics Co., Ltd. | Interface method of memory system, interface circuitry and memory module |
| KR102538706B1 (ko) * | 2019-01-08 | 2023-06-02 | 에스케이하이닉스 주식회사 | 반도체장치 |
| CN112099733B (zh) * | 2020-08-26 | 2022-05-13 | 瑞芯微电子股份有限公司 | 一种dram内存时序配置方法和装置 |
| KR20220155518A (ko) | 2021-05-14 | 2022-11-23 | 삼성전자주식회사 | 전자 장치, 호스트의 동작 방법, 메모리 모듈의 동작 방법, 및 메모리 장치의 동작 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364127B1 (ko) * | 1997-12-29 | 2003-04-11 | 주식회사 하이닉스반도체 | 칩-세트 |
| KR100287183B1 (ko) * | 1999-01-16 | 2001-04-16 | 윤종용 | 안정적인 데이터 마스킹 스킴을 갖는 반도체 메모리장치 및 이의 데이터 마스킹 방법 |
-
2000
- 2000-09-16 KR KR1020000054430A patent/KR100360408B1/ko active IP Right Grant
-
2001
- 2001-06-21 US US09/886,718 patent/US6459651B1/en not_active Expired - Lifetime
- 2001-07-12 TW TW090117087A patent/TW564437B/zh not_active IP Right Cessation
- 2001-08-10 CN CNB011255331A patent/CN1214396C/zh not_active Expired - Lifetime
- 2001-09-03 JP JP2001266417A patent/JP3670604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW564437B (en) | 2003-12-01 |
| JP2002132580A (ja) | 2002-05-10 |
| US6459651B1 (en) | 2002-10-01 |
| KR100360408B1 (ko) | 2002-11-13 |
| US20020034119A1 (en) | 2002-03-21 |
| KR20020021714A (ko) | 2002-03-22 |
| CN1345070A (zh) | 2002-04-17 |
| CN1214396C (zh) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670604B2 (ja) | 半導体メモリ装置及びメモリシステム | |
| US7701800B2 (en) | Multi-port memory device with serial input/output interface | |
| US7499356B2 (en) | Semiconductor memory device | |
| US7583557B2 (en) | Multi-port memory device with serial input/output interface and control method thereof | |
| US7327613B2 (en) | Input circuit for a memory device | |
| KR20040106303A (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
| US7965568B2 (en) | Semiconductor integrated circuit device and method of testing same | |
| KR100295046B1 (ko) | 개선된싱크로너스디램과로직이하나의칩에병합된반도체장치 | |
| JPH11176164A (ja) | 半導体メモリ装置のデータマスキング方法とその回路、及び該回路を有する半導体メモリ装置 | |
| US6064600A (en) | Methods and apparatus for reading memory device register data | |
| US20050278490A1 (en) | Memory access control apparatus and method of controlling memory access | |
| US8270229B2 (en) | Semiconductor memory apparatus | |
| JP4618758B2 (ja) | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 | |
| KR100281952B1 (ko) | 데이터 전송 메모리 장치 | |
| US7664908B2 (en) | Semiconductor memory device and operating method of the same | |
| JPH11203896A (ja) | 同時カラム選択ライン活性化回路を具備する半導体メモリ装置及びカラム選択ライン制御方法 | |
| KR100518597B1 (ko) | 입출력 데이터 폭을 선택적으로 변경시키는 저전력 소비형반도체 메모리 장치 및 이에 대한 데이터 입출력 방법 | |
| KR100902123B1 (ko) | 어드레스 트레이닝 모드 동작을 하는 반도체 메모리장치. | |
| US7151699B2 (en) | Semiconductor memory device | |
| US6757752B2 (en) | Micro controller development system | |
| US7106634B2 (en) | Semiconductor memory device and method of inputting or outputting data in the semiconductor memory device | |
| KR100331557B1 (ko) | 순차적 전송 기능을 갖는 출력단 및 이를 내장하는 반도체 메모리 장치를 구비하는 메모리 시스템 | |
| KR20010002740A (ko) | 데이터 인터페이스를 간단히 하는 메모리를 내장한 장치 | |
| JPH06223598A (ja) | マルチポートｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3670604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |