JP3663709B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法 Download PDFInfo
- Publication number
- JP3663709B2 JP3663709B2 JP00618396A JP618396A JP3663709B2 JP 3663709 B2 JP3663709 B2 JP 3663709B2 JP 00618396 A JP00618396 A JP 00618396A JP 618396 A JP618396 A JP 618396A JP 3663709 B2 JP3663709 B2 JP 3663709B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- chip
- wafer
- pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、製造プロセスを容易に追跡できる集積回路の製造方法に関する。
【０００２】
【従来の技術】
近年、集積回路のチップサイズの大規模化・高集積化に伴い、集積回路の完成品における動作不良の確率が高くなっている。このような状況下において、不良原因を特定し対策を講ずるためには、その集積回路の製造プロセスを追跡調査する必要がある。一方、集積回路は個々のチップ毎に製造されるわけではなく、ウエハ単位で製造される。従って、製造プロセスを追跡するためには、個々のチップがどのウエハから切り出されたものであるかを特定しておく必要がある。
【０００３】
【発明が解決しようとする課題】
しかし、従来の集積回路においては、かかる追跡調査は困難であった。その理由を図１を流用して説明する。図において１はウエハであり、その所定箇所（ロット番号部２）にはロット番号が記入されている。なお、このロット番号は、けがき針によって描かれる。ウエハ１が完成し検査が終了すると、スクライブライン３に沿って各チップ４が切り出される。このように、各チップ４が切り出されると、各チップ４においてはロット番号２を確認することはできない。この発明は上述した事情に鑑みてなされたものであり、製造プロセスを容易に追跡できる集積回路の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために請求項１に記載の発明にあっては、一枚のウエハ上にスクライブラインを挟んだ複数のチップを形成するウエハ形成過程と、ヒューズと該ヒューズの両端に接続された書込み用パッドとの複数組を形成するヒューズ・パッド形成過程であって、各ヒューズの一端側を共通接続するとともに、共通接続するヒューズの一端を、電源の一方が印加される第１の給電線に接続する一方、各ヒューズの他端を、それぞれ抵抗を介して電源の他方が印加される第２の給電線に接続するように、前記書込み用パッドを前記スクライブライン上に形成するヒューズ・パッド形成過程と、前記組をなす書込み用パッド間に電流を流し、当該組のヒューズを切断して、複数の組におけるヒューズの切断または接続パターンに基づいて表されるウエハの製造番号を、前記各チップ上にそれぞれ書き込む書込み過程と、前記スクライブラインに沿って前記各チップを切り離すダイシング過程と、前記第１および第２の給電線に電源を供給し、当該ヒューズの他端側に表れる電圧論理値を製造番号のデータとして、チップから読み出す読出過程とを有することを特徴とする。
【０００５】
（作用）
ウエハ形成過程において一枚のウエハ上にスクライブラインを挟んだ複数のチップが形成され、書込み過程において各チップ上の所定の表示部にウエハの製造番号が書き込まれ、切断過程においてスクライブラインに沿って各チップが切り離される。従って、各チップ上に製造番号が記入される。
【０００６】
【発明の実施の形態】
Ａ．第１実施形態
次に、本発明の第１実施形態について説明する。第１実施形態におけるウエハ１の全体構成は、図１を参照して説明した従来のものと同様である。但し、各チップ４の構成は従来のものと異なっている。その詳細を図２を参照し説明する。図においてチップ４の中央部分には内部回路６が設けられており、その周辺部にパッド（リード線接続用の電極）５，５，・・・・が形成されている。また、スクライブライン３は、カッターの刃幅に応じた幅を有している。
【０００７】
そして、本実施形態にあっては、チップ４の隅部に番号表示部７が設けられている。番号表示部７には、ロット番号部２と同様に、ウエハ１の完成後にけがき針によってロット番号が記入される。次に、周知の集積回路と同様に、スクライブライン３に沿って各チップ４が切り出される。本実施形態にあっては、このように各チップ４が切り出された後においても、顕微鏡などによって番号表示部７を観察することにより、ロット番号を特定することが可能になる。
【０００８】
Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。第１実施形態においては、番号表示部７にロット番号部２と同様のロット番号が書き込まれたが、番号表示部７が狭い場合には、けがき針の加工精度が対応できず文字を描くことが困難になる場合もある。そこで、本実施形態にあっては、「１」文字を「２進４桁」のコードで表現し、これらコードを番号表示部７に記入することにより、ロット番号を表現することとした。
【０００９】
ここで、コードの構成方法を図３(ａ)に示す。図において「１」文字のコードは「４」分割された正方形状の領域で表現され分割後の各桝目が「２進４桁」の各桁に対応する。そして、この領域内において、“１”になる桁はけがかれ“０”になる桁はけがかれずに残される。従って、番号表示部７は、例えば同図(ｂ)に示すように形成される。図においてハッチングの施された部分は、けがかれた部分である。このように、本実施形態にあってはロット番号をコード化して表示するため、番号表示部７が狭い場合においてもロット番号を正確に表示することができる。
【００１０】
Ｃ．第３実施形態
次に、本発明の第３実施形態について説明する。まず、ウエハ１が完成すると、その表面にパッシベーションという絶縁物の保護膜が形成される。本実施形態においては、このパッシベーションの表面にロット番号が表示される。パッシベーションは内部回路６を覆うように形成されるため、図４(ａ)に示すように、内部回路６の上面全体に渡ってロット番号を描くことが可能になる。
【００１１】
ここで、文字がけがかれた部分の断面図を同図(ｂ)に示す。図においてパッシベーション２１の表面には浅くけがかれた切欠部２２が形成されており、この切欠部２２によってロット番号を構成する文字が描かれる。切欠部２２は表面が粗くなっているため、光を放射すると乱反射して白く光るように見える。従って、本実施形態にあっては、チップ４に光を放射することによってロット番号を確認することができる。さらに、本実施形態にあっては、内部回路６の上面全体にロット番号が表示されるから、ロット番号は肉眼あるいはルーペ等によっても確認することができ、第１または第２実施形態のものと比較して簡易にロット番号を確認することができる。
【００１２】
Ｄ．第４実施形態
次に、図５を参照して本発明の第４実施形態について説明する。図において、番号表示部７内には所定距離隔てて配列された複数のヒューズ９，９，・・・・と、各ヒューズ９，９，・・・・の両端に形成された一対の書込み用パッド８，８，・・・・とが形成される。そして、ウエハ１のロット番号は第２実施形態と同様に２進数のコードによって表現され、そのコードのビットパターンに従って、各書込み用パッド８，８，・・・・間には、電流が適宜供給される。電流の供給されたヒューズ９，９，・・・・は切断され、ヒューズが切断されたか否かに基づいて、論理値“０”または“１”が表現される。なお、ヒューズが切断されているか否かは顕微鏡によって確認できることは言うまでもない。
【００１３】
Ｅ．第５実施形態
次に、図６を参照して本発明の第５実施形態について説明する。本実施形態にあっては、番号表示部７内には「コ」字状に形成された複数のヒューズ９，９，・・・・が所定距離隔てて配列され、各ヒューズ９，９，・・・・の両端はスクライブライン３上に達している。そして、一対の書込み用パッド８，８，・・・・はスクライブライン３上に形成されている。
【００１４】
そして、第４実施形態と同様に、各ヒューズの切断／接続状態に基づいて、ウエハ１のロット番号が表示される。その後、各チップ４がスクライブライン３に沿って切り離されると、書込み用パッド８，８，・・・・は破壊され、チップ４の周縁部にヒューズ９，９，・・・・のみが残存することになる。従って、本実施形態によれば、番号表示部７内に書込み用パッド８，８，・・・・を設けるスペースが不要になる。これにより、番号表示部７を狭く形成することができ、内部回路６のスペースをほとんど圧迫することなくロット番号を表示することが可能になる。
【００１５】
Ｆ．第６実施形態
次に、図７を参照して本発明の第６実施形態について説明する。本実施形態においては、ヒューズ９，９，・・・・と書込み用パッド８，８，・・・・とは第５実施形態と同様に形成され、スクライブライン３に沿って各チップ４が切り離される。そして、周知の集積回路と同様に、チップ４はパッケージ内にマウントされる。
【００１６】
チップ４の動作状態においては、各ヒューズ９，９，・・・・の一端には電源電圧ＶCCが印加され、各ヒューズ９，９，・・・・の他端は抵抗器１０，１０，・・・・を介してグラウンドライン（０Ｖ）に接続される。これにより、ヒューズ９，９，・・・・と抵抗器１０，１０，・・・・の接続点の電圧は、ヒューズが切断されていなければ＋ＶCC（論理値“１”）になる一方、ヒューズが切断されていれば０Ｖ（論理値“０”）になる。
【００１７】
そして、これらの論理値は、ＰＲＯＭの記憶内容として、チップ４の外部から読み出し可能になっている。すなわち、一般のメモリＩＣと同様に、チップ４に所定のアドレス信号を供給すると、番号表示部７の内容がデータとして読み出される。これにより、本実施形態によれば、集積回路のパッケージを分解してチップ４を露出させる必要はなく、ロット番号をきわめて簡易に読み出すことができる。なお、番号表示部７の読み出しに係る回路に不良が生じた場合は、第１〜第５実施形態と同様に、集積回路のパッケージを分解してチップ４を露出させることにより、ロット番号を知ることができる。
【００１８】
Ｇ．変形例
なお、本発明は上述した各実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上記各実施形態においては製造番号の例としてロット番号を用いた場合を説明したが、製造番号はロット番号に限られず、例えばシリアルナンバ等であってもよい。
【００１９】
（２）第２実施形態においては図３に示すようなコードパターンが用いられたが、コードパターンはこれに限定されない。例えば、バーコードに類似するコードパターンを形成し、その内容を光センサ等で自動的に読取ってもよい。
Ｈ．その他
なお、本発明は、以下のような概念によっても把握することが可能である。
（３）ウエハから切り離されたチップと、前記チップ上に設けられ前記ウエハの製造番号を表示する表示部とを有することを特徴とする集積回路。
（４）前記ウエハ形成過程は、前記スクライブライン上に書込み用パッドを形成する過程を含み、前記書込み過程は、前記書込み用パッドを介して前記表示部に前記製造番号を書き込むものであることを特徴とする請求項１記載の集積回路の製造方法。
（５）前記ウエハ形成過程は、前記スクライブライン上に書込み用パッドを形成する過程と、前記書込み用パッドに接続された複数のヒューズを前記表示部内に形成する過程とを含み、前記書込み過程は、前記書込み用パッドに電流を供給することによって前記ヒューズのうち一部を切断し、これによって前記表示部に前記製造番号を書き込むものであることを特徴とする請求項１記載の集積回路の製造方法。
ここで、（４）および（５）記載の方法にあっては、スクライブライン上に形成された書込み用パッドが後に除去されるから、表示部を狭く形成することができ、内部回路用のスペースを充分に確保することが可能になる。
（６）前記表示部は、適宜切断された複数のヒューズによって構成されることを特徴とする、（３）記載の集積回路。
（７）前記各ヒューズは読み出し専用メモリを兼用することを特徴とする（６）記載の集積回路。
【００２６】
【発明の効果】
以上説明したように本発明によれば、各チップの表示部にウエハの製造番号が書き込まれるから、チップの製造プロセス等を容易に追跡することができる。
【図面の簡単な説明】
【図１】 第１実施形態におけるウエハ１の平面図である。
【図２】 第１実施形態におけるチップ４の平面図である。
【図３】 第２実施形態におけるコードパターンを示す図である。
【図４】 第３実施形態におけるチップ４の平面図および断面図である。
【図５】 第４実施形態におけるチップ４の要部の平面図である。
【図６】 第５実施形態におけるチップ４の要部の平面図である。
【図７】 第６実施形態におけるチップ４の要部の平面図である。
【符号の説明】
１・・・・ウエハ、２・・・・ロット番号部、３・・・・スクライブライン、４・・・・チップ、５・・・・パッド、６・・・・内部回路、７・・・・番号表示部（表示部）、８・・・・書込み用パッド、９・・・・ヒューズ。
【発明の属する技術分野】
この発明は、製造プロセスを容易に追跡できる集積回路の製造方法に関する。
【０００２】
【従来の技術】
近年、集積回路のチップサイズの大規模化・高集積化に伴い、集積回路の完成品における動作不良の確率が高くなっている。このような状況下において、不良原因を特定し対策を講ずるためには、その集積回路の製造プロセスを追跡調査する必要がある。一方、集積回路は個々のチップ毎に製造されるわけではなく、ウエハ単位で製造される。従って、製造プロセスを追跡するためには、個々のチップがどのウエハから切り出されたものであるかを特定しておく必要がある。
【０００３】
【発明が解決しようとする課題】
しかし、従来の集積回路においては、かかる追跡調査は困難であった。その理由を図１を流用して説明する。図において１はウエハであり、その所定箇所（ロット番号部２）にはロット番号が記入されている。なお、このロット番号は、けがき針によって描かれる。ウエハ１が完成し検査が終了すると、スクライブライン３に沿って各チップ４が切り出される。このように、各チップ４が切り出されると、各チップ４においてはロット番号２を確認することはできない。この発明は上述した事情に鑑みてなされたものであり、製造プロセスを容易に追跡できる集積回路の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するために請求項１に記載の発明にあっては、一枚のウエハ上にスクライブラインを挟んだ複数のチップを形成するウエハ形成過程と、ヒューズと該ヒューズの両端に接続された書込み用パッドとの複数組を形成するヒューズ・パッド形成過程であって、各ヒューズの一端側を共通接続するとともに、共通接続するヒューズの一端を、電源の一方が印加される第１の給電線に接続する一方、各ヒューズの他端を、それぞれ抵抗を介して電源の他方が印加される第２の給電線に接続するように、前記書込み用パッドを前記スクライブライン上に形成するヒューズ・パッド形成過程と、前記組をなす書込み用パッド間に電流を流し、当該組のヒューズを切断して、複数の組におけるヒューズの切断または接続パターンに基づいて表されるウエハの製造番号を、前記各チップ上にそれぞれ書き込む書込み過程と、前記スクライブラインに沿って前記各チップを切り離すダイシング過程と、前記第１および第２の給電線に電源を供給し、当該ヒューズの他端側に表れる電圧論理値を製造番号のデータとして、チップから読み出す読出過程とを有することを特徴とする。
【０００５】
（作用）
ウエハ形成過程において一枚のウエハ上にスクライブラインを挟んだ複数のチップが形成され、書込み過程において各チップ上の所定の表示部にウエハの製造番号が書き込まれ、切断過程においてスクライブラインに沿って各チップが切り離される。従って、各チップ上に製造番号が記入される。
【０００６】
【発明の実施の形態】
Ａ．第１実施形態
次に、本発明の第１実施形態について説明する。第１実施形態におけるウエハ１の全体構成は、図１を参照して説明した従来のものと同様である。但し、各チップ４の構成は従来のものと異なっている。その詳細を図２を参照し説明する。図においてチップ４の中央部分には内部回路６が設けられており、その周辺部にパッド（リード線接続用の電極）５，５，・・・・が形成されている。また、スクライブライン３は、カッターの刃幅に応じた幅を有している。
【０００７】
そして、本実施形態にあっては、チップ４の隅部に番号表示部７が設けられている。番号表示部７には、ロット番号部２と同様に、ウエハ１の完成後にけがき針によってロット番号が記入される。次に、周知の集積回路と同様に、スクライブライン３に沿って各チップ４が切り出される。本実施形態にあっては、このように各チップ４が切り出された後においても、顕微鏡などによって番号表示部７を観察することにより、ロット番号を特定することが可能になる。
【０００８】
Ｂ．第２実施形態
次に、本発明の第２実施形態について説明する。第１実施形態においては、番号表示部７にロット番号部２と同様のロット番号が書き込まれたが、番号表示部７が狭い場合には、けがき針の加工精度が対応できず文字を描くことが困難になる場合もある。そこで、本実施形態にあっては、「１」文字を「２進４桁」のコードで表現し、これらコードを番号表示部７に記入することにより、ロット番号を表現することとした。
【０００９】
ここで、コードの構成方法を図３(ａ)に示す。図において「１」文字のコードは「４」分割された正方形状の領域で表現され分割後の各桝目が「２進４桁」の各桁に対応する。そして、この領域内において、“１”になる桁はけがかれ“０”になる桁はけがかれずに残される。従って、番号表示部７は、例えば同図(ｂ)に示すように形成される。図においてハッチングの施された部分は、けがかれた部分である。このように、本実施形態にあってはロット番号をコード化して表示するため、番号表示部７が狭い場合においてもロット番号を正確に表示することができる。
【００１０】
Ｃ．第３実施形態
次に、本発明の第３実施形態について説明する。まず、ウエハ１が完成すると、その表面にパッシベーションという絶縁物の保護膜が形成される。本実施形態においては、このパッシベーションの表面にロット番号が表示される。パッシベーションは内部回路６を覆うように形成されるため、図４(ａ)に示すように、内部回路６の上面全体に渡ってロット番号を描くことが可能になる。
【００１１】
ここで、文字がけがかれた部分の断面図を同図(ｂ)に示す。図においてパッシベーション２１の表面には浅くけがかれた切欠部２２が形成されており、この切欠部２２によってロット番号を構成する文字が描かれる。切欠部２２は表面が粗くなっているため、光を放射すると乱反射して白く光るように見える。従って、本実施形態にあっては、チップ４に光を放射することによってロット番号を確認することができる。さらに、本実施形態にあっては、内部回路６の上面全体にロット番号が表示されるから、ロット番号は肉眼あるいはルーペ等によっても確認することができ、第１または第２実施形態のものと比較して簡易にロット番号を確認することができる。
【００１２】
Ｄ．第４実施形態
次に、図５を参照して本発明の第４実施形態について説明する。図において、番号表示部７内には所定距離隔てて配列された複数のヒューズ９，９，・・・・と、各ヒューズ９，９，・・・・の両端に形成された一対の書込み用パッド８，８，・・・・とが形成される。そして、ウエハ１のロット番号は第２実施形態と同様に２進数のコードによって表現され、そのコードのビットパターンに従って、各書込み用パッド８，８，・・・・間には、電流が適宜供給される。電流の供給されたヒューズ９，９，・・・・は切断され、ヒューズが切断されたか否かに基づいて、論理値“０”または“１”が表現される。なお、ヒューズが切断されているか否かは顕微鏡によって確認できることは言うまでもない。
【００１３】
Ｅ．第５実施形態
次に、図６を参照して本発明の第５実施形態について説明する。本実施形態にあっては、番号表示部７内には「コ」字状に形成された複数のヒューズ９，９，・・・・が所定距離隔てて配列され、各ヒューズ９，９，・・・・の両端はスクライブライン３上に達している。そして、一対の書込み用パッド８，８，・・・・はスクライブライン３上に形成されている。
【００１４】
そして、第４実施形態と同様に、各ヒューズの切断／接続状態に基づいて、ウエハ１のロット番号が表示される。その後、各チップ４がスクライブライン３に沿って切り離されると、書込み用パッド８，８，・・・・は破壊され、チップ４の周縁部にヒューズ９，９，・・・・のみが残存することになる。従って、本実施形態によれば、番号表示部７内に書込み用パッド８，８，・・・・を設けるスペースが不要になる。これにより、番号表示部７を狭く形成することができ、内部回路６のスペースをほとんど圧迫することなくロット番号を表示することが可能になる。
【００１５】
Ｆ．第６実施形態
次に、図７を参照して本発明の第６実施形態について説明する。本実施形態においては、ヒューズ９，９，・・・・と書込み用パッド８，８，・・・・とは第５実施形態と同様に形成され、スクライブライン３に沿って各チップ４が切り離される。そして、周知の集積回路と同様に、チップ４はパッケージ内にマウントされる。
【００１６】
チップ４の動作状態においては、各ヒューズ９，９，・・・・の一端には電源電圧ＶCCが印加され、各ヒューズ９，９，・・・・の他端は抵抗器１０，１０，・・・・を介してグラウンドライン（０Ｖ）に接続される。これにより、ヒューズ９，９，・・・・と抵抗器１０，１０，・・・・の接続点の電圧は、ヒューズが切断されていなければ＋ＶCC（論理値“１”）になる一方、ヒューズが切断されていれば０Ｖ（論理値“０”）になる。
【００１７】
そして、これらの論理値は、ＰＲＯＭの記憶内容として、チップ４の外部から読み出し可能になっている。すなわち、一般のメモリＩＣと同様に、チップ４に所定のアドレス信号を供給すると、番号表示部７の内容がデータとして読み出される。これにより、本実施形態によれば、集積回路のパッケージを分解してチップ４を露出させる必要はなく、ロット番号をきわめて簡易に読み出すことができる。なお、番号表示部７の読み出しに係る回路に不良が生じた場合は、第１〜第５実施形態と同様に、集積回路のパッケージを分解してチップ４を露出させることにより、ロット番号を知ることができる。
【００１８】
Ｇ．変形例
なお、本発明は上述した各実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上記各実施形態においては製造番号の例としてロット番号を用いた場合を説明したが、製造番号はロット番号に限られず、例えばシリアルナンバ等であってもよい。
【００１９】
（２）第２実施形態においては図３に示すようなコードパターンが用いられたが、コードパターンはこれに限定されない。例えば、バーコードに類似するコードパターンを形成し、その内容を光センサ等で自動的に読取ってもよい。
Ｈ．その他
なお、本発明は、以下のような概念によっても把握することが可能である。
（３）ウエハから切り離されたチップと、前記チップ上に設けられ前記ウエハの製造番号を表示する表示部とを有することを特徴とする集積回路。
（４）前記ウエハ形成過程は、前記スクライブライン上に書込み用パッドを形成する過程を含み、前記書込み過程は、前記書込み用パッドを介して前記表示部に前記製造番号を書き込むものであることを特徴とする請求項１記載の集積回路の製造方法。
（５）前記ウエハ形成過程は、前記スクライブライン上に書込み用パッドを形成する過程と、前記書込み用パッドに接続された複数のヒューズを前記表示部内に形成する過程とを含み、前記書込み過程は、前記書込み用パッドに電流を供給することによって前記ヒューズのうち一部を切断し、これによって前記表示部に前記製造番号を書き込むものであることを特徴とする請求項１記載の集積回路の製造方法。
ここで、（４）および（５）記載の方法にあっては、スクライブライン上に形成された書込み用パッドが後に除去されるから、表示部を狭く形成することができ、内部回路用のスペースを充分に確保することが可能になる。
（６）前記表示部は、適宜切断された複数のヒューズによって構成されることを特徴とする、（３）記載の集積回路。
（７）前記各ヒューズは読み出し専用メモリを兼用することを特徴とする（６）記載の集積回路。
【００２６】
【発明の効果】
以上説明したように本発明によれば、各チップの表示部にウエハの製造番号が書き込まれるから、チップの製造プロセス等を容易に追跡することができる。
【図面の簡単な説明】
【図１】 第１実施形態におけるウエハ１の平面図である。
【図２】 第１実施形態におけるチップ４の平面図である。
【図３】 第２実施形態におけるコードパターンを示す図である。
【図４】 第３実施形態におけるチップ４の平面図および断面図である。
【図５】 第４実施形態におけるチップ４の要部の平面図である。
【図６】 第５実施形態におけるチップ４の要部の平面図である。
【図７】 第６実施形態におけるチップ４の要部の平面図である。
【符号の説明】
１・・・・ウエハ、２・・・・ロット番号部、３・・・・スクライブライン、４・・・・チップ、５・・・・パッド、６・・・・内部回路、７・・・・番号表示部（表示部）、８・・・・書込み用パッド、９・・・・ヒューズ。
Claims (1)
- 一枚のウエハ上にスクライブラインを挟んだ複数のチップを形成するウエハ形成過程と、
ヒューズと該ヒューズの両端に接続された書込み用パッドとの複数組を形成するヒューズ・パッド形成過程であって、
各ヒューズの一端側を共通接続するとともに、共通接続するヒューズの一端を、電源の一方が印加される第１の給電線に接続する一方、各ヒューズの他端を、それぞれ抵抗を介して電源の他方が印加される第２の給電線に接続するように、前記書込み用パッドを前記スクライブライン上に形成するヒューズ・パッド形成過程と、
前記組をなす書込み用パッド間に電流を流し、当該組のヒューズを切断して、複数の組におけるヒューズの切断または接続パターンに基づいて表されるウエハの製造番号を、前記各チップ上にそれぞれ書き込む書込み過程と、
前記スクライブラインに沿って前記各チップを切り離すダイシング過程と、
前記第１および第２の給電線に電源を供給し、当該ヒューズの他端側に表れる電圧論理値を製造番号のデータとして、チップから読み出す読出過程と
を有することを特徴とする集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00618396A JP3663709B2 (ja) | 1996-01-17 | 1996-01-17 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00618396A JP3663709B2 (ja) | 1996-01-17 | 1996-01-17 | 集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199671A JPH09199671A (ja) | 1997-07-31 |
| JP3663709B2 true JP3663709B2 (ja) | 2005-06-22 |
Family
ID=11631445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00618396A Expired - Fee Related JP3663709B2 (ja) | 1996-01-17 | 1996-01-17 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663709B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012243188A (ja) * | 2011-05-23 | 2012-12-10 | Yazaki Corp | コネクタモジュール及びコネクタモジュールのｉｄ設定方法 |
-
1996
- 1996-01-17 JP JP00618396A patent/JP3663709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199671A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7832648B2 (en) | Semiconductor device and an information management system therefor | |
| USRE40623E1 (en) | Method and apparatus for identifying integrated circuits | |
| US5285082A (en) | Integrated test circuits having pads provided along scribe lines | |
| EP1079430B1 (en) | A method of manufacturing a semiconductor device | |
| JPS6341209B2 (ja) | ||
| JPH05259235A (ja) | 一体化半導体ウェハーマップ記録方法 | |
| KR20070095322A (ko) | 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템 | |
| JPH09320911A (ja) | 被識別機能付き半導体基板 | |
| JP3663709B2 (ja) | 集積回路の製造方法 | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| TWI820734B (zh) | 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 | |
| JP2819369B2 (ja) | 画像ヘッドの組立方法 | |
| JP2007059948A (ja) | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 | |
| KR910002829B1 (ko) | 반도체장치 | |
| JP2000021694A (ja) | 半導体装置 | |
| JPH0878297A (ja) | 半導体装置 | |
| JPH07198794A (ja) | 検出用端子を有する半導体装置 | |
| JPS59124752A (ja) | 半導体装置 | |
| KR100531956B1 (ko) | 메모리에서 각 층별 특성을 파악할 수 있는 다층 패드 | |
| JPH07307257A (ja) | 半導体装置及びその製造方法 | |
| JPH0513529A (ja) | 半導体集積回路 | |
| JP2001358144A (ja) | 半導体装置およびその製造方法 | |
| JPH03203344A (ja) | 半導体デバイスの識別方法 | |
| JPH0574748A (ja) | 来歴情報記録方式、及び半導体集積回路 | |
| JPS6018928A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |