JP3663436B2 - ペロブスカイト強誘電体薄膜の製造方法 - Google Patents

ペロブスカイト強誘電体薄膜の製造方法 Download PDF

Info

Publication number
JP3663436B2
JP3663436B2 JP2001245551A JP2001245551A JP3663436B2 JP 3663436 B2 JP3663436 B2 JP 3663436B2 JP 2001245551 A JP2001245551 A JP 2001245551A JP 2001245551 A JP2001245551 A JP 2001245551A JP 3663436 B2 JP3663436 B2 JP 3663436B2
Authority
JP
Japan
Prior art keywords
thin film
silicon
ferroelectric
silicon substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001245551A
Other languages
English (en)
Other versions
JP2003060167A (ja
Inventor
知二 川合
光 小林
仁 田畑
英治 六田
Original Assignee
大阪大学長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大阪大学長 filed Critical 大阪大学長
Priority to JP2001245551A priority Critical patent/JP3663436B2/ja
Publication of JP2003060167A publication Critical patent/JP2003060167A/ja
Application granted granted Critical
Publication of JP3663436B2 publication Critical patent/JP3663436B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、強誘電体メモリおよびその製造方法に関する。
【0002】
【従来の技術】
金属/誘電体(絶縁体)/シリコンは、シリコン基板電子素子の基本構造の一つであり、二酸化シリコンが絶縁物質(誘電体)として一般に使用されている。このような構造の素子においては、情報を記憶するには電力の供給が必要である。また二酸化シリコンの比誘電率(3.9)は他の材料より低く、集積度向上に伴う薄膜化が既に物理限界に迫っており、これ以上の微細化は不可能である。
【0003】
一方、薄膜形成技術の発展に伴い、高誘電体、強誘電体、リラクサー、強磁性等の物性、機能を備えた機能性酸化物薄膜の合成が可能になっている。シリコンはほぼ全ての半導体素子の母材であるため、これらの機能性酸化物をシリコン上に形成して、新規な機能調和材料(強誘電体メモリ、スピン・エレクトロニクス材料等)を開発することに注目が集まっている。特に、前述した二酸化シリコンの代わりに強誘電体をシリコン上に蒸着して強誘電体メモリ(不揮発性メモリ)を作製する試みは、内外の研究機関・企業が実施している。
【0004】
しかし、シリコン上にチタン酸鉛、チタン酸ジルコン酸鉛、またはビスマスを含む層状化合物を形成したこれまでの強誘電体メモリでは、酸化物強誘電体薄膜とシリコンとの間に厚い絶縁層や二酸化シリコンが存在し、微細化の足かせとなっていた。すなわち本来シリコンは還元性が強いため、シリコン基板上へ酸化物薄膜を蒸着するときに厚いシリコン酸化膜の形成が避けられなかった。接合面でのシリコン酸化膜は、シリコン基板強誘電体メモリにおいて高い動作電圧、減分極電界等の原因となっていた。これは強誘電体とシリコンとの間に二酸化シリコンが介在すると、金属とシリコンの間にかけた電圧のうち強誘電体にかかる電圧が実質的に減少するため、強誘電体メモリとしての動作に必要な電圧が高くなるからである。また酸化物薄膜の蒸着時に、強誘電体とシリコンとの界面において構成原子の相互拡散も起きていた。強誘電体とシリコン基板との間におけるこれらの化学反応は、電気的なストレスによる劣化および破壊の原因となっていた。
【0005】
【発明が解決しようとする課題】
本発明は、シリコン基板と強誘電体との間の化学反応が抑制されたペロブスカイト強誘電体薄膜の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明によれば、真空チャンバー内に、熱電子を放出するフィラメントと、該フィラメントを囲むグリッドと、シリコン基板とを設置し、フィラメント−グリッド間の電圧とグリッド電流との積である投入電力を1〜2Wに設定して発生させた窒素および酸素のプラズマを用いたプラズマ酸窒化法により前記シリコン基板上に厚さ0.5〜4nmのシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上に、Bi系ペロブスカイト強誘電体またはPb系ペロブスカイト強誘電体の薄膜を形成する工程とを含むことを特徴とするペロブスカイト強誘電体薄膜の製造方法が提供される。
【0009】
本発明においては、前記強誘電体がチタン酸ビスマスであることが好ましい。
【0010】
【発明の実施の形態】
図1は、本発明の強誘電体メモリの一例であるFET型強誘電体メモリの構造を示す概略断面図である。図1の強誘電体メモリ10は、電極である導電性ゲート11(Auなど)/酸化物強誘電体薄膜12/シリコン酸窒化膜(SiON)13/シリコン基板14の構造を有し、すなわち通常のMOS−FET構造におけるゲート絶縁膜の代わりに酸化物強誘電体薄膜12+シリコン酸窒化膜13を用いた構成をなす。
【0011】
酸化物強誘電体薄膜12は、Bi系ペロブスカイト強誘電体薄膜またはPb系ペロブスカイト強誘電体薄膜である。Bi系ペロブスカイト強誘電体としては、チタン酸ビスマス(BiTi12)が挙げられる。Pb系ペロブスカイト強誘電体としては、チタン酸鉛、チタン酸ジルコン酸鉛が挙げられる。
【0012】
シリコン酸窒化膜13の膜厚は、0.5〜4nmである。
【0013】
またシリコン基板14の表面には、シリコン酸窒化膜13の両側にソース15が形成されている。
【0014】
導電性ゲート11へ電圧を印加して強誘電体薄膜12を分極させることによって、電源を切った後も、強誘電体薄膜12の残留分極によってソース15間を流れる電流のON/OFF状態が保たれ、メモリ保持が行われる。
【0015】
上述のシリコン酸窒化膜13は、厚みが0.5〜4nmと非常に薄くても、強誘電体薄膜12とシリコン基板14の間の化学反応を著しく抑え、シリコンの酸化および構成原子の相互拡散を抑えるバリア層として働く。そのため、強誘電体材料12の結晶化のために高温(約700℃)で加熱することにも耐えられる。
【0016】
また、シリコン酸窒化膜13によって二酸化シリコンの形成が極めて薄い範囲に抑えられるため、導電性ゲート11とシリコン基板14の間にかけた電圧のうち強誘電体薄膜12にかかる電圧が実質的に減少することが抑えられる。
【0017】
またシリコン酸窒化膜13は、厚みが0.5〜4nmと非常に薄くて急峻に物質が変わり、その誘電率(4〜7)は二酸化シリコンの誘電率(3.9)よりも大きい。そのため容量が大きい。従って、シリコン酸窒化膜13の介在によって強誘電体薄膜12にかかる電圧が減少することは、最小限に抑えられる。
【0018】
さらに、シリコン酸窒化膜13の膜厚が非常に薄いために、シリコン基板14の結晶性がシリコン酸窒化膜13を介して強誘電体薄膜12に引き継がれ、強誘電体薄膜12が結晶配向する。その結果、強誘電体薄膜12の良好な電気的特性が実現される。
【0019】
以下、図1に示した本発明の強誘電体メモリ10の製造方法について説明する。図1の強誘電体メモリ10は、通常のMOS−FET製造プロセスにおいて、熱酸化によるゲート絶縁膜を形成する代わりに、シリコン酸窒化膜13および強誘電体薄膜12を形成することによって、製造することができる。従って、以下、シリコン酸窒化膜13および強誘電体薄膜12の形成方法について説明する。
【0020】
まず、シリコン基板14上へのシリコン酸窒化膜13の形成は、低速電子線衝撃によって発生させた窒素および酸素の低密度プラズマを用いるプラズマ酸窒化法によって行うことができる。
【0021】
図2に、本発明に係るプラズマ酸窒化に用いるプラズマ発生装置20の概略図を示す。プラズマ発生装置20は真空チャンバー21を備える。真空チャンバー21は真空ポンプ(図示せず)によって排気される。
【0022】
真空チャンバー21の底部にシリコン基板14などの試料22が配置される。試料22は、チャンバー21外部の電圧印加用電源23および試料電流計24を介して接地されている。また試料22はヒーター(図示せず)によって加熱できるようになっている。
【0023】
真空チャンバー21の天井部には、ガス導入管31が設けられている。外部のガス源(図示せず)からガス導入管31を通して真空チャンバー21内に、N2、N2O、NO、NO2などのガス32が導入される。
【0024】
真空チャンバー21の上部には、熱電子eを放出するためのフィラメント25が設けられ、このフィラメント25を囲むようにグリッド28が配置されている。フィラメント25には通電加熱用の電源26が接続され、フィラメント25と通電加熱用電源26とを含む回路全体に、電源27によって電圧が印加される。グリッド28には、グリッド電圧印加用の電源29と、グリッド28に流れ込む熱電子e等によるグリッド電流を計測するための電流計30とが接続されている。電源27および29によって、フィラメント25とグリッド28との間に熱電子eの加速電圧が印加される。
【0025】
図2に示したプラズマ発生装置20を用いて、たとえば以下のようにして、シリコン基板14上へシリコン酸窒化膜13を形成する。
【0026】
まず真空チャンバー21内に試料22としてシリコン基板14をセットした後、真空チャンバー21を真空ポンプ(図示せず)によってたとえば約5×10-9mbarまで排気する。
【0027】
次に、ガス導入管31から窒素ガス32を、真空チャンバー21内の圧力が約1×10-6〜1mbarになるように導入する。
【0028】
試料22をヒーター(図示せず)によってたとえば室温〜約800℃まで加熱する。
【0029】
電源26によってフィラメント25を通電加熱しながら、電源27および29によってフィラメント25とグリッド28との間にたとえば約25〜250Vの加速電圧を印加する。放出された熱電子eとの衝撃によって、窒素32および真空チャンバー21内の残留酸素の分子が電離して、窒素および酸素のプラズマが発生する。このプラズマの作用によって、試料22(シリコン基板14)表面にシリコン酸窒化膜13が形成される。なお、プラズマを発生させるための投入電力(フィラメント25とグリッド28間の電圧×電流計30でのグリッド電流値)を1〜2Wと小さくして、プラズマの密度を低くする。このようにプラズマ密度を低くすることで、シリコン基板14表面へのダメージおよび欠陥の発生を抑えながら、非常に薄いシリコン酸窒化膜13を形成することができる。
【0030】
次に、以上のようにして形成したシリコン酸窒化膜13上への酸化物強誘電体薄膜12の形成は、パルスレーザーデポジション(レーザーアブレーション)法を用いて行うことができる。
【0031】
図3に、本発明に係るパルスレーザーデポジション(PLD)装置の概略図を示す。PLD装置40は、真空チャンバー41を備える。真空チャンバー41は、ドライポンプ42およびターボモレキュラーポンプ(TMP)43によって排気される。
【0032】
ガス導入ポート44およびガス流量調整器45を通して、チャンバー41内に酸素または酸素・オゾン混合ガスなどが導入される。
【0033】
また図示しないガス導入ポートによって、アルゴン46もチャンバー41内に導入できるようになっている。アルゴン46は、その導入圧力を調整して、強誘電体原料の基板53への供給レートを調節するときに、使用される。
【0034】
チャンバー41の中央部に、ターゲットホルダー50が配置されている。ターゲットホルダー50は外部のDCモーター51によって、ホルダー50面内で回転するようになっている。ターゲットホルダー50には、ターゲット52が保持されている。
【0035】
ターゲットホルダー50と対向するように基板53が配置される。基板53は外部のDCモーター54によって、基板53面内で回転するようになっている。
【0036】
また基板53は、ヒーター55によって加熱できるようになっている。ヒーター55には、ヒーター55を通電加熱するための電源56が接続されている。
【0037】
チャンバー41に取り付けた窓60を通して、外部のレーザー発生装置61から発生したパルスレーザー光62が、チャンバー41内に導入され、ターゲットホルダー50上のターゲット52に照射される。
【0038】
なお図3に示した装置では、チャンバー41内の残留ガスの分析を行うための四重極質量分析計(Q−Mass)65が取り付けられている。また形成された薄膜の表面結晶構造を調べるために、RHEED電子線入射装置66およびRHEEDスクリーン67が設けられている。
【0039】
図3に示したPLD装置40用いて、たとえば以下のようにして、シリコン基板14に形成されたシリコン酸窒化膜13上へ、強誘電体薄膜12を形成する。
【0040】
まず真空チャンバー41内に、基板53として、シリコン酸窒化膜13によって被覆されたシリコン基板14をセットする。またターゲットホルダー50に、酸化チタン、酸化ビスマス、酸化鉛、酸化ジルコニウム、ニオブを含む酸化物、タンタルを含む酸化物、タングステンを含む酸化物などを混合したセラミックターゲット52をセットする。
【0041】
次に真空チャンバー41を、ドライポンプ42およびTMP43を用いて、たとえば1×10-9〜1×10-5mbarまで排気する。
【0042】
基板53を、ヒーター55を用いてたとえば450〜880℃まで加熱する。
【0043】
ガス導入ポート44を通して、チャンバー41内に酸素ガスを導入して、チャンバー41内の圧力をたとえば1×10-5〜3×10-2mbarに保つ。前述したように、必要に応じてArガス46も導入する。
【0044】
レーザー発生装置61を動作させてパルスレーザー光62を発生させ、窓60を通してターゲット52に照射する。
【0045】
レーザー62の照射によってターゲット52面から昇華した粒子(原子、分子、イオンなど)が基板53に付着して、酸化物強誘電体薄膜12が形成される。
【0046】
図4に、この薄膜形成の模様を概略的に示す。同図に示すように、ターゲットホルダー50上に配置されたターゲット52にレーザー62が照射される。図では、ホルダー50上に複数のターゲット52が配置され、ホルダー50を面内で回転させて、形成する薄膜に応じて所望のターゲット52を選択できるようになっている。レーザー照射によって昇華した原子、分子、イオンなどの粒子57からなるプルーム58が発生し、プルーム58内の粒子57が基板53上に堆積して、強誘電体薄膜12が形成される。基板53を面内で回転させて、薄膜12の膜厚を均一にする。
【0047】
こうして強誘電体薄膜12を形成した後、チャンバー41内を1気圧酸素雰囲気に保ち、基板53を500〜700℃に加熱してポストアニール処理し、薄膜12の結晶性などを向上させる。
【0048】
以上説明したシリコン酸窒化膜13および酸化物強誘電体薄膜12の形成方法を取り入れた通常のMOS−FET製造プロセスを用いることによって、前述したように、図1に示した本発明の強誘電体メモリ10を製造することができる。
【0049】
【実施例】
(実施例)
酸化物強誘電体12としてチタン酸ビスマスを用いて、前述した製造方法に従って、図1に示した強誘電体メモリ10を製造した。
【0050】
シリコン基板14表面へのシリコン酸窒化膜13の形成は、図2に示したプラズマ発生装置20用いて、以下のように行った。
【0051】
試料22として、水素終端p型シリコン基板(100)14を用いた。
【0052】
真空チャンバー21内を、真空ポンプ(図示せず)によって、約5×10-9mbarまで排気した。
【0053】
ガス導入管31から真空チャンバー21内に純度6Nの窒素ガス32を導入して、チャンバー21内の窒素ガス圧を約10-4〜10-2mbarに保った。
【0054】
シリコン基板22は接地して、ヒーター(図示せず)によって約670℃まで加熱した。
【0055】
電源26によってフィラメント25を通電加熱しながら、電源27および29を用いてフィラメント25とグリッド28との間に約30Vの電圧を印加して、熱電子eを加速した。なおグリッド電流は約50mAであり、従ってプラズマを発生させるための投入電力は、約1.5Wであった。
【0056】
熱電子eとの衝撃によって、窒素ガス32および真空チャンバー21内の残留酸素の分子を電離して窒素および酸素のプラズマを発生させ、このプラズマの作用によって、シリコン基板22表面に膜厚約1.3nmのシリコン酸窒化膜13を形成した。
【0057】
次に、以上のようにして形成したシリコン酸窒化膜13上へのチタン酸ビスマス薄膜12の形成は、図3に示したPLD装置40を用いて、以下のようにして行った。
【0058】
シリコン酸窒化膜13で被覆されたシリコン基板14を、基板53としてPLD装置40内にセットした。
【0059】
ターゲットホルダー50に、ターゲット52として、BiとTiOとの混合粉末からなるペレットをセットした。BiとTiOとの混合比は、ペレットの組成が、チタン酸ビスマス(BiTi12)の組成と比べてBi原子10%過剰となるように設定した。これは、PLDプロセス中のBi原子の欠損を補填するためである。
【0060】
真空チャンバー41を、ドライポンプ42およびTMP43を用いて、約5×10-7mbarまで排気した。
【0061】
基板53を、ヒーター55を用いて約520℃まで加熱した。
【0062】
ガス導入ポート44を通して真空チャンバー41内に酸素ガスを導入して、チャンバー41内の圧力を約5×10-3mbarに保った。
【0063】
ArFエキシマレーザー発生装置61によって、波長193nmのパルスレーザー光62を発生させて、窓60を通してチャンバー41内に導入し、ターゲット52に照射した。レーザー光62の照射によってターゲット52表面から昇華した粒子を基板53に付着させて、膜厚約200nmのチタン酸ビスマス薄膜12を基板53上に形成した。
【0064】
こうしてチタン酸ビスマス薄膜12を形成した後、真空チャンバー41内を1気圧酸素雰囲気に保って、基板53を約700℃で約11時間ポストアニール処理して、薄膜12の結晶性を向上させた。
【0065】
(比較例)
シリコン酸窒化膜13を形成せずにシリコン基板14上へ直接チタン酸ビスマス薄膜12を形成した以外は、実施例と同様にして、導電性ゲート11/チタン酸ビスマス薄膜12/シリコン基板14の構造の強誘電体メモリを製造した。
【0066】
シリコン基板14上へのチタン酸ビスマス薄膜12の形成は、図3に示したPLD装置40を用いて、前述した実施例と同様の条件で行った。
【0067】
図5は、比較例および実施例で製造した強誘電体メモリのシリコン基板14接合面近傍の断面電子顕微鏡像を示す図である。
【0068】
図5(a)は、比較例で製造した強誘電体メモリのチタン酸ビスマス膜12/シリコン基板14の接合面近傍の断面電子顕微鏡像を示す図である。シリコン基板14上にシリコン酸化層70が約15nmの厚みで不均一に成長していることが分かる。またチタン酸ビスマス12のグレインサイズも70nm程度と小さいことが分かる。
【0069】
図5(b)は、実施例で製造した強誘電体メモリ10のチタン酸ビスマス膜12/シリコン酸窒化膜13/シリコン基板14の接合面近傍の断面電子顕微鏡像の一例を示す図である。シリコン酸窒化膜13の厚みが1.3nmと小さくても、シリコン酸窒化膜13上へのシリコン酸化層70の付加的な成長が約3nm以下に抑えられていることが分かる。また、チタン酸ビスマス12のグレインサイズも120nm程度に増大しており、シリコン酸窒化膜13を挿入したことで、チタン酸ビスマス膜12の結晶性が向上していることが分かる。
【0070】
図6は、比較例および実施例で製造した強誘電体メモリの電圧−漏れ電流曲線を示す図である。図において、横軸は導電性ゲート11とシリコン基板14との間に印加した電圧、縦軸は導電性ゲート11とシリコン基板14との間に流れる漏れ電流密度である。
【0071】
図6(a)は、比較例で製造した強誘電体メモリ(シリコン酸窒化膜13を挿入していない)の場合であり、正電圧印加に対して10-4A/cm2程度の高いリーク電流密度が測定されていることが分かる。
【0072】
図6(b)は、実施例で製造した強誘電体メモリ10(シリコン酸窒化膜13を挿入した)の場合であり、印加電圧全領域においてリーク電流密度が10-7A/cm2以下に低減し、シリコン酸窒化膜13を挿入したことで、強誘電体メモリ10の抗リーク特性が向上したことが分かる。
【0073】
図7は、比較例および実施例で製造した強誘電体メモリの電圧−容量曲線を示す図である。横軸は導電性ゲート11とシリコン基板14との間に印加した電圧、縦軸は導電性ゲート11とシリコン基板14との間の容量値である。
【0074】
図7(a)に示した比較例の強誘電体メモリ(シリコン酸窒化膜13を挿入していない)と比べて、図7(b)に示した実施例の強誘電体メモリ10(シリコン酸窒化膜13を挿入した)の方が、容量の立ち上がりが急峻で、メモリウィンドウ(最大容量の半値における電圧値の差)が格段に広い良好なヒステレシスループを示すことが分かる。これは、図5で述べたように、比較例で製造した強誘電体メモリと比べて実施例で製造した強誘電体メモリ10の方が、チタン酸ビスマス膜12の結晶性が向上していることによると考えられる。
【0075】
【発明の効果】
以上詳述したように、本発明によれば、シリコン基板と強誘電体との間の化学反応が抑制された強誘電体メモリおよびその製造方法が提供される。その結果、漏れ電流が著しく低減され、容量の立ち上がりが急峻でメモリウィンドウが格段に広い強誘電体メモリが実現される等の効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る強誘電体メモリの一例を示す概略断面図。
【図2】本発明に係る低速電子線衝撃によるプラズマ発生装置の一例を示す概略図。
【図3】本発明に係るパルスレーザーデポジション装置の一例を示す概略図。
【図4】本発明に係るパルスレーザーデポジション装置を用いた薄膜形成の模様を示す概略図。
【図5】比較例および実施例で作製した強誘電体メモリの断面電子顕微鏡像の一例を示す図。
【図6】比較例および実施例で作製した強誘電体メモリの電圧−漏れ電流曲線の一例を示す図。
【図7】比較例および実施例で作製した強誘電体メモリの電圧−容量曲線の一例を示す図。
【符号の説明】
10…強誘電体メモリ
11…導電性ゲート
12…酸化物強誘電体薄膜
13…シリコン酸窒化膜
14…シリコン基板
15…ソース
20…プラズマ発生装置
21、41…真空チャンバー
22…試料
23、26、27、29、56…電源
24、30…電流計
25…フィラメント
28…グリッド
31…ガス導入管
32…ガス
40…PLD装置
42、43…ポンプ
44…ガス導入ポート
45…ガス流量調整器
50…ターゲットホルダー
51、54…モーター
52…ターゲット
53…基板
55…ヒーター
60…窓
61…レーザー発生装置
62…パルスレーザー光
65…質量分析計
66…RHEED電子線入射装置
67…RHEEDスクリーン
70…シリコン酸化層

Claims (2)

  1. 真空チャンバー内に、熱電子を放出するフィラメントと、該フィラメントを囲むグリッドと、シリコン基板とを設置し、フィラメント−グリッド間の電圧とグリッド電流との積である投入電力を1〜2Wに設定して発生させた窒素および酸素のプラズマを用いたプラズマ酸窒化法により前記シリコン基板上に厚さ0.5〜4nmのシリコン酸窒化膜を形成する工程と、
    前記シリコン酸窒化膜上に、Bi系ペロブスカイト強誘電体またはPb系ペロブスカイト強誘電体の薄膜を形成する工程と
    を含むことを特徴とするペロブスカイト強誘電体薄膜の製造方法。
  2. 前記強誘電体が、チタン酸ビスマスであることを特徴とする請求項1記載のペロブスカイト強誘電体薄膜の製造方法。
JP2001245551A 2001-08-13 2001-08-13 ペロブスカイト強誘電体薄膜の製造方法 Expired - Lifetime JP3663436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001245551A JP3663436B2 (ja) 2001-08-13 2001-08-13 ペロブスカイト強誘電体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001245551A JP3663436B2 (ja) 2001-08-13 2001-08-13 ペロブスカイト強誘電体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2003060167A JP2003060167A (ja) 2003-02-28
JP3663436B2 true JP3663436B2 (ja) 2005-06-22

Family

ID=19075278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001245551A Expired - Lifetime JP3663436B2 (ja) 2001-08-13 2001-08-13 ペロブスカイト強誘電体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP3663436B2 (ja)

Also Published As

Publication number Publication date
JP2003060167A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
US6093944A (en) Dielectric materials of amorphous compositions of TI-O2 doped with rare earth elements and devices employing same
JP4966466B2 (ja) 酸化膜の形成方法、酸化膜のスパッタリング方法、酸窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法
US5850089A (en) Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories
JP5403501B2 (ja) 強誘電体膜の製造方法
KR100321561B1 (ko) 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
JP2002280380A (ja) 半導体装置の成膜方法
JP3684709B2 (ja) 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法
JP3663436B2 (ja) ペロブスカイト強誘電体薄膜の製造方法
KR100533698B1 (ko) 강유전 층의 제조 방법
JP3427362B2 (ja) 誘電体薄膜堆積方法
JP4346919B2 (ja) 強誘電体膜,半導体装置及び強誘電体膜の製造装置
JP3224293B2 (ja) 誘電体薄膜の製造方法
Belsick et al. Electron‐cyclotron‐resonance plasma‐assisted radio‐frequency‐sputtered strontium titanate thin films
JPH0665715A (ja) 誘電体薄膜形成用下地電極の形成方法
US20090267122A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JPH05251351A (ja) 強誘電体薄膜の形成方法
JPH0931645A (ja) 誘電体薄膜素子の製造方法
JP2006261159A (ja) 強誘電体膜、金属酸化物、半導体装置、及びそれらの製造方法
Krupanidhi et al. Effect of low pressure dc plasma discharge on laser ablated ferroelectric Pb (Zr, Ti) O3 thin films
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
JP2004311922A (ja) 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JP2010016127A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
Matsumoto et al. Influence of substrate biasing on (Ba, Sr) TiO3 films prepared by electron cyclotron resonance plasma sputtering
JPH10324598A (ja) 誘電体薄膜の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

R150 Certificate of patent or registration of utility model

Ref document number: 3663436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term