JP3663436B2

JP3663436B2 - ペロブスカイト強誘電体薄膜の製造方法

Info

Publication number: JP3663436B2
Application number: JP2001245551A
Authority: JP
Inventors: 知二川合; 光小林; 仁田畑; 英治六田
Original assignee: 大阪大学長
Priority date: 2001-08-13
Filing date: 2001-08-13
Publication date: 2005-06-22
Anticipated expiration: 2021-08-13
Also published as: JP2003060167A

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリおよびその製造方法に関する。
【０００２】
【従来の技術】
金属／誘電体（絶縁体）／シリコンは、シリコン基板電子素子の基本構造の一つであり、二酸化シリコンが絶縁物質（誘電体）として一般に使用されている。このような構造の素子においては、情報を記憶するには電力の供給が必要である。また二酸化シリコンの比誘電率（３．９）は他の材料より低く、集積度向上に伴う薄膜化が既に物理限界に迫っており、これ以上の微細化は不可能である。
【０００３】
一方、薄膜形成技術の発展に伴い、高誘電体、強誘電体、リラクサー、強磁性等の物性、機能を備えた機能性酸化物薄膜の合成が可能になっている。シリコンはほぼ全ての半導体素子の母材であるため、これらの機能性酸化物をシリコン上に形成して、新規な機能調和材料（強誘電体メモリ、スピン・エレクトロニクス材料等）を開発することに注目が集まっている。特に、前述した二酸化シリコンの代わりに強誘電体をシリコン上に蒸着して強誘電体メモリ（不揮発性メモリ）を作製する試みは、内外の研究機関・企業が実施している。
【０００４】
しかし、シリコン上にチタン酸鉛、チタン酸ジルコン酸鉛、またはビスマスを含む層状化合物を形成したこれまでの強誘電体メモリでは、酸化物強誘電体薄膜とシリコンとの間に厚い絶縁層や二酸化シリコンが存在し、微細化の足かせとなっていた。すなわち本来シリコンは還元性が強いため、シリコン基板上へ酸化物薄膜を蒸着するときに厚いシリコン酸化膜の形成が避けられなかった。接合面でのシリコン酸化膜は、シリコン基板強誘電体メモリにおいて高い動作電圧、減分極電界等の原因となっていた。これは強誘電体とシリコンとの間に二酸化シリコンが介在すると、金属とシリコンの間にかけた電圧のうち強誘電体にかかる電圧が実質的に減少するため、強誘電体メモリとしての動作に必要な電圧が高くなるからである。また酸化物薄膜の蒸着時に、強誘電体とシリコンとの界面において構成原子の相互拡散も起きていた。強誘電体とシリコン基板との間におけるこれらの化学反応は、電気的なストレスによる劣化および破壊の原因となっていた。
【０００５】
【発明が解決しようとする課題】
本発明は、シリコン基板と強誘電体との間の化学反応が抑制されたペロブスカイト強誘電体薄膜の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によれば、真空チャンバー内に、熱電子を放出するフィラメントと、該フィラメントを囲むグリッドと、シリコン基板とを設置し、フィラメント−グリッド間の電圧とグリッド電流との積である投入電力を１〜２Ｗに設定して発生させた窒素および酸素のプラズマを用いたプラズマ酸窒化法により前記シリコン基板上に厚さ０．５〜４ｎｍのシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上に、Ｂｉ系ペロブスカイト強誘電体またはＰｂ系ペロブスカイト強誘電体の薄膜を形成する工程とを含むことを特徴とするペロブスカイト強誘電体薄膜の製造方法が提供される。
【０００９】
本発明においては、前記強誘電体がチタン酸ビスマスであることが好ましい。
【００１０】
【発明の実施の形態】
図１は、本発明の強誘電体メモリの一例であるＦＥＴ型強誘電体メモリの構造を示す概略断面図である。図１の強誘電体メモリ１０は、電極である導電性ゲート１１（Ａｕなど）／酸化物強誘電体薄膜１２／シリコン酸窒化膜（ＳｉＯＮ）１３／シリコン基板１４の構造を有し、すなわち通常のＭＯＳ−ＦＥＴ構造におけるゲート絶縁膜の代わりに酸化物強誘電体薄膜１２＋シリコン酸窒化膜１３を用いた構成をなす。
【００１１】
酸化物強誘電体薄膜１２は、Ｂｉ系ペロブスカイト強誘電体薄膜またはＰｂ系ペロブスカイト強誘電体薄膜である。Ｂｉ系ペロブスカイト強誘電体としては、チタン酸ビスマス（Ｂｉ_４Ｔｉ_３Ｏ_１２）が挙げられる。Ｐｂ系ペロブスカイト強誘電体としては、チタン酸鉛、チタン酸ジルコン酸鉛が挙げられる。
【００１２】
シリコン酸窒化膜１３の膜厚は、０．５〜４ｎｍである。
【００１３】
またシリコン基板１４の表面には、シリコン酸窒化膜１３の両側にソース１５が形成されている。
【００１４】
導電性ゲート１１へ電圧を印加して強誘電体薄膜１２を分極させることによって、電源を切った後も、強誘電体薄膜１２の残留分極によってソース１５間を流れる電流のＯＮ／ＯＦＦ状態が保たれ、メモリ保持が行われる。
【００１５】
上述のシリコン酸窒化膜１３は、厚みが０．５〜４ｎｍと非常に薄くても、強誘電体薄膜１２とシリコン基板１４の間の化学反応を著しく抑え、シリコンの酸化および構成原子の相互拡散を抑えるバリア層として働く。そのため、強誘電体材料１２の結晶化のために高温（約７００℃）で加熱することにも耐えられる。
【００１６】
また、シリコン酸窒化膜１３によって二酸化シリコンの形成が極めて薄い範囲に抑えられるため、導電性ゲート１１とシリコン基板１４の間にかけた電圧のうち強誘電体薄膜１２にかかる電圧が実質的に減少することが抑えられる。
【００１７】
またシリコン酸窒化膜１３は、厚みが０．５〜４ｎｍと非常に薄くて急峻に物質が変わり、その誘電率（４〜７）は二酸化シリコンの誘電率（３．９）よりも大きい。そのため容量が大きい。従って、シリコン酸窒化膜１３の介在によって強誘電体薄膜１２にかかる電圧が減少することは、最小限に抑えられる。
【００１８】
さらに、シリコン酸窒化膜１３の膜厚が非常に薄いために、シリコン基板１４の結晶性がシリコン酸窒化膜１３を介して強誘電体薄膜１２に引き継がれ、強誘電体薄膜１２が結晶配向する。その結果、強誘電体薄膜１２の良好な電気的特性が実現される。
【００１９】
以下、図１に示した本発明の強誘電体メモリ１０の製造方法について説明する。図１の強誘電体メモリ１０は、通常のＭＯＳ−ＦＥＴ製造プロセスにおいて、熱酸化によるゲート絶縁膜を形成する代わりに、シリコン酸窒化膜１３および強誘電体薄膜１２を形成することによって、製造することができる。従って、以下、シリコン酸窒化膜１３および強誘電体薄膜１２の形成方法について説明する。
【００２０】
まず、シリコン基板１４上へのシリコン酸窒化膜１３の形成は、低速電子線衝撃によって発生させた窒素および酸素の低密度プラズマを用いるプラズマ酸窒化法によって行うことができる。
【００２１】
図２に、本発明に係るプラズマ酸窒化に用いるプラズマ発生装置２０の概略図を示す。プラズマ発生装置２０は真空チャンバー２１を備える。真空チャンバー２１は真空ポンプ（図示せず）によって排気される。
【００２２】
真空チャンバー２１の底部にシリコン基板１４などの試料２２が配置される。試料２２は、チャンバー２１外部の電圧印加用電源２３および試料電流計２４を介して接地されている。また試料２２はヒーター（図示せず）によって加熱できるようになっている。
【００２３】
真空チャンバー２１の天井部には、ガス導入管３１が設けられている。外部のガス源（図示せず）からガス導入管３１を通して真空チャンバー２１内に、Ｎ₂、Ｎ₂Ｏ、ＮＯ、ＮＯ₂などのガス３２が導入される。
【００２４】
真空チャンバー２１の上部には、熱電子ｅを放出するためのフィラメント２５が設けられ、このフィラメント２５を囲むようにグリッド２８が配置されている。フィラメント２５には通電加熱用の電源２６が接続され、フィラメント２５と通電加熱用電源２６とを含む回路全体に、電源２７によって電圧が印加される。グリッド２８には、グリッド電圧印加用の電源２９と、グリッド２８に流れ込む熱電子ｅ等によるグリッド電流を計測するための電流計３０とが接続されている。電源２７および２９によって、フィラメント２５とグリッド２８との間に熱電子ｅの加速電圧が印加される。
【００２５】
図２に示したプラズマ発生装置２０を用いて、たとえば以下のようにして、シリコン基板１４上へシリコン酸窒化膜１３を形成する。
【００２６】
まず真空チャンバー２１内に試料２２としてシリコン基板１４をセットした後、真空チャンバー２１を真空ポンプ（図示せず）によってたとえば約５×１０^-9ｍｂａｒまで排気する。
【００２７】
次に、ガス導入管３１から窒素ガス３２を、真空チャンバー２１内の圧力が約１×１０^-6〜１ｍｂａｒになるように導入する。
【００２８】
試料２２をヒーター（図示せず）によってたとえば室温〜約８００℃まで加熱する。
【００２９】
電源２６によってフィラメント２５を通電加熱しながら、電源２７および２９によってフィラメント２５とグリッド２８との間にたとえば約２５〜２５０Ｖの加速電圧を印加する。放出された熱電子ｅとの衝撃によって、窒素３２および真空チャンバー２１内の残留酸素の分子が電離して、窒素および酸素のプラズマが発生する。このプラズマの作用によって、試料２２（シリコン基板１４）表面にシリコン酸窒化膜１３が形成される。なお、プラズマを発生させるための投入電力（フィラメント２５とグリッド２８間の電圧×電流計３０でのグリッド電流値）を１〜２Ｗと小さくして、プラズマの密度を低くする。このようにプラズマ密度を低くすることで、シリコン基板１４表面へのダメージおよび欠陥の発生を抑えながら、非常に薄いシリコン酸窒化膜１３を形成することができる。
【００３０】
次に、以上のようにして形成したシリコン酸窒化膜１３上への酸化物強誘電体薄膜１２の形成は、パルスレーザーデポジション（レーザーアブレーション）法を用いて行うことができる。
【００３１】
図３に、本発明に係るパルスレーザーデポジション（ＰＬＤ）装置の概略図を示す。ＰＬＤ装置４０は、真空チャンバー４１を備える。真空チャンバー４１は、ドライポンプ４２およびターボモレキュラーポンプ（ＴＭＰ）４３によって排気される。
【００３２】
ガス導入ポート４４およびガス流量調整器４５を通して、チャンバー４１内に酸素または酸素・オゾン混合ガスなどが導入される。
【００３３】
また図示しないガス導入ポートによって、アルゴン４６もチャンバー４１内に導入できるようになっている。アルゴン４６は、その導入圧力を調整して、強誘電体原料の基板５３への供給レートを調節するときに、使用される。
【００３４】
チャンバー４１の中央部に、ターゲットホルダー５０が配置されている。ターゲットホルダー５０は外部のＤＣモーター５１によって、ホルダー５０面内で回転するようになっている。ターゲットホルダー５０には、ターゲット５２が保持されている。
【００３５】
ターゲットホルダー５０と対向するように基板５３が配置される。基板５３は外部のＤＣモーター５４によって、基板５３面内で回転するようになっている。
【００３６】
また基板５３は、ヒーター５５によって加熱できるようになっている。ヒーター５５には、ヒーター５５を通電加熱するための電源５６が接続されている。
【００３７】
チャンバー４１に取り付けた窓６０を通して、外部のレーザー発生装置６１から発生したパルスレーザー光６２が、チャンバー４１内に導入され、ターゲットホルダー５０上のターゲット５２に照射される。
【００３８】
なお図３に示した装置では、チャンバー４１内の残留ガスの分析を行うための四重極質量分析計（Ｑ−Ｍａｓｓ）６５が取り付けられている。また形成された薄膜の表面結晶構造を調べるために、ＲＨＥＥＤ電子線入射装置６６およびＲＨＥＥＤスクリーン６７が設けられている。
【００３９】
図３に示したＰＬＤ装置４０用いて、たとえば以下のようにして、シリコン基板１４に形成されたシリコン酸窒化膜１３上へ、強誘電体薄膜１２を形成する。
【００４０】
まず真空チャンバー４１内に、基板５３として、シリコン酸窒化膜１３によって被覆されたシリコン基板１４をセットする。またターゲットホルダー５０に、酸化チタン、酸化ビスマス、酸化鉛、酸化ジルコニウム、ニオブを含む酸化物、タンタルを含む酸化物、タングステンを含む酸化物などを混合したセラミックターゲット５２をセットする。
【００４１】
次に真空チャンバー４１を、ドライポンプ４２およびＴＭＰ４３を用いて、たとえば１×１０^-9〜１×１０^-5ｍｂａｒまで排気する。
【００４２】
基板５３を、ヒーター５５を用いてたとえば４５０〜８８０℃まで加熱する。
【００４３】
ガス導入ポート４４を通して、チャンバー４１内に酸素ガスを導入して、チャンバー４１内の圧力をたとえば１×１０^-5〜３×１０^-2ｍｂａｒに保つ。前述したように、必要に応じてＡｒガス４６も導入する。
【００４４】
レーザー発生装置６１を動作させてパルスレーザー光６２を発生させ、窓６０を通してターゲット５２に照射する。
【００４５】
レーザー６２の照射によってターゲット５２面から昇華した粒子（原子、分子、イオンなど）が基板５３に付着して、酸化物強誘電体薄膜１２が形成される。
【００４６】
図４に、この薄膜形成の模様を概略的に示す。同図に示すように、ターゲットホルダー５０上に配置されたターゲット５２にレーザー６２が照射される。図では、ホルダー５０上に複数のターゲット５２が配置され、ホルダー５０を面内で回転させて、形成する薄膜に応じて所望のターゲット５２を選択できるようになっている。レーザー照射によって昇華した原子、分子、イオンなどの粒子５７からなるプルーム５８が発生し、プルーム５８内の粒子５７が基板５３上に堆積して、強誘電体薄膜１２が形成される。基板５３を面内で回転させて、薄膜１２の膜厚を均一にする。
【００４７】
こうして強誘電体薄膜１２を形成した後、チャンバー４１内を１気圧酸素雰囲気に保ち、基板５３を５００〜７００℃に加熱してポストアニール処理し、薄膜１２の結晶性などを向上させる。
【００４８】
以上説明したシリコン酸窒化膜１３および酸化物強誘電体薄膜１２の形成方法を取り入れた通常のＭＯＳ−ＦＥＴ製造プロセスを用いることによって、前述したように、図１に示した本発明の強誘電体メモリ１０を製造することができる。
【００４９】
【実施例】
（実施例）
酸化物強誘電体１２としてチタン酸ビスマスを用いて、前述した製造方法に従って、図１に示した強誘電体メモリ１０を製造した。
【００５０】
シリコン基板１４表面へのシリコン酸窒化膜１３の形成は、図２に示したプラズマ発生装置２０用いて、以下のように行った。
【００５１】
試料２２として、水素終端ｐ型シリコン基板（１００）１４を用いた。
【００５２】
真空チャンバー２１内を、真空ポンプ（図示せず）によって、約５×１０^-9ｍｂａｒまで排気した。
【００５３】
ガス導入管３１から真空チャンバー２１内に純度６Ｎの窒素ガス３２を導入して、チャンバー２１内の窒素ガス圧を約１０^-4〜１０^-2ｍｂａｒに保った。
【００５４】
シリコン基板２２は接地して、ヒーター（図示せず）によって約６７０℃まで加熱した。
【００５５】
電源２６によってフィラメント２５を通電加熱しながら、電源２７および２９を用いてフィラメント２５とグリッド２８との間に約３０Ｖの電圧を印加して、熱電子ｅを加速した。なおグリッド電流は約５０ｍＡであり、従ってプラズマを発生させるための投入電力は、約１．５Ｗであった。
【００５６】
熱電子ｅとの衝撃によって、窒素ガス３２および真空チャンバー２１内の残留酸素の分子を電離して窒素および酸素のプラズマを発生させ、このプラズマの作用によって、シリコン基板２２表面に膜厚約１．３ｎｍのシリコン酸窒化膜１３を形成した。
【００５７】
次に、以上のようにして形成したシリコン酸窒化膜１３上へのチタン酸ビスマス薄膜１２の形成は、図３に示したＰＬＤ装置４０を用いて、以下のようにして行った。
【００５８】
シリコン酸窒化膜１３で被覆されたシリコン基板１４を、基板５３としてＰＬＤ装置４０内にセットした。
【００５９】
ターゲットホルダー５０に、ターゲット５２として、Ｂｉ_２Ｏ_３とＴｉＯ_２との混合粉末からなるペレットをセットした。Ｂｉ_２Ｏ_３とＴｉＯ_２との混合比は、ペレットの組成が、チタン酸ビスマス（Ｂｉ_４Ｔｉ_３Ｏ_１２）の組成と比べてＢｉ原子１０％過剰となるように設定した。これは、ＰＬＤプロセス中のＢｉ原子の欠損を補填するためである。
【００６０】
真空チャンバー４１を、ドライポンプ４２およびＴＭＰ４３を用いて、約５×１０^-7ｍｂａｒまで排気した。
【００６１】
基板５３を、ヒーター５５を用いて約５２０℃まで加熱した。
【００６２】
ガス導入ポート４４を通して真空チャンバー４１内に酸素ガスを導入して、チャンバー４１内の圧力を約５×１０^-3ｍｂａｒに保った。
【００６３】
ＡｒＦエキシマレーザー発生装置６１によって、波長１９３ｎｍのパルスレーザー光６２を発生させて、窓６０を通してチャンバー４１内に導入し、ターゲット５２に照射した。レーザー光６２の照射によってターゲット５２表面から昇華した粒子を基板５３に付着させて、膜厚約２００ｎｍのチタン酸ビスマス薄膜１２を基板５３上に形成した。
【００６４】
こうしてチタン酸ビスマス薄膜１２を形成した後、真空チャンバー４１内を１気圧酸素雰囲気に保って、基板５３を約７００℃で約１１時間ポストアニール処理して、薄膜１２の結晶性を向上させた。
【００６５】
（比較例）
シリコン酸窒化膜１３を形成せずにシリコン基板１４上へ直接チタン酸ビスマス薄膜１２を形成した以外は、実施例と同様にして、導電性ゲート１１／チタン酸ビスマス薄膜１２／シリコン基板１４の構造の強誘電体メモリを製造した。
【００６６】
シリコン基板１４上へのチタン酸ビスマス薄膜１２の形成は、図３に示したＰＬＤ装置４０を用いて、前述した実施例と同様の条件で行った。
【００６７】
図５は、比較例および実施例で製造した強誘電体メモリのシリコン基板１４接合面近傍の断面電子顕微鏡像を示す図である。
【００６８】
図５（ａ）は、比較例で製造した強誘電体メモリのチタン酸ビスマス膜１２／シリコン基板１４の接合面近傍の断面電子顕微鏡像を示す図である。シリコン基板１４上にシリコン酸化層７０が約１５ｎｍの厚みで不均一に成長していることが分かる。またチタン酸ビスマス１２のグレインサイズも７０ｎｍ程度と小さいことが分かる。
【００６９】
図５（ｂ）は、実施例で製造した強誘電体メモリ１０のチタン酸ビスマス膜１２／シリコン酸窒化膜１３／シリコン基板１４の接合面近傍の断面電子顕微鏡像の一例を示す図である。シリコン酸窒化膜１３の厚みが１．３ｎｍと小さくても、シリコン酸窒化膜１３上へのシリコン酸化層７０の付加的な成長が約３ｎｍ以下に抑えられていることが分かる。また、チタン酸ビスマス１２のグレインサイズも１２０ｎｍ程度に増大しており、シリコン酸窒化膜１３を挿入したことで、チタン酸ビスマス膜１２の結晶性が向上していることが分かる。
【００７０】
図６は、比較例および実施例で製造した強誘電体メモリの電圧−漏れ電流曲線を示す図である。図において、横軸は導電性ゲート１１とシリコン基板１４との間に印加した電圧、縦軸は導電性ゲート１１とシリコン基板１４との間に流れる漏れ電流密度である。
【００７１】
図６（ａ）は、比較例で製造した強誘電体メモリ（シリコン酸窒化膜１３を挿入していない）の場合であり、正電圧印加に対して１０^-4Ａ／ｃｍ²程度の高いリーク電流密度が測定されていることが分かる。
【００７２】
図６（ｂ）は、実施例で製造した強誘電体メモリ１０（シリコン酸窒化膜１３を挿入した）の場合であり、印加電圧全領域においてリーク電流密度が１０^-7Ａ／ｃｍ²以下に低減し、シリコン酸窒化膜１３を挿入したことで、強誘電体メモリ１０の抗リーク特性が向上したことが分かる。
【００７３】
図７は、比較例および実施例で製造した強誘電体メモリの電圧−容量曲線を示す図である。横軸は導電性ゲート１１とシリコン基板１４との間に印加した電圧、縦軸は導電性ゲート１１とシリコン基板１４との間の容量値である。
【００７４】
図７（ａ）に示した比較例の強誘電体メモリ（シリコン酸窒化膜１３を挿入していない）と比べて、図７（ｂ）に示した実施例の強誘電体メモリ１０（シリコン酸窒化膜１３を挿入した）の方が、容量の立ち上がりが急峻で、メモリウィンドウ（最大容量の半値における電圧値の差）が格段に広い良好なヒステレシスループを示すことが分かる。これは、図５で述べたように、比較例で製造した強誘電体メモリと比べて実施例で製造した強誘電体メモリ１０の方が、チタン酸ビスマス膜１２の結晶性が向上していることによると考えられる。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、シリコン基板と強誘電体との間の化学反応が抑制された強誘電体メモリおよびその製造方法が提供される。その結果、漏れ電流が著しく低減され、容量の立ち上がりが急峻でメモリウィンドウが格段に広い強誘電体メモリが実現される等の効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る強誘電体メモリの一例を示す概略断面図。
【図２】本発明に係る低速電子線衝撃によるプラズマ発生装置の一例を示す概略図。
【図３】本発明に係るパルスレーザーデポジション装置の一例を示す概略図。
【図４】本発明に係るパルスレーザーデポジション装置を用いた薄膜形成の模様を示す概略図。
【図５】比較例および実施例で作製した強誘電体メモリの断面電子顕微鏡像の一例を示す図。
【図６】比較例および実施例で作製した強誘電体メモリの電圧−漏れ電流曲線の一例を示す図。
【図７】比較例および実施例で作製した強誘電体メモリの電圧−容量曲線の一例を示す図。
【符号の説明】
１０…強誘電体メモリ
１１…導電性ゲート
１２…酸化物強誘電体薄膜
１３…シリコン酸窒化膜
１４…シリコン基板
１５…ソース
２０…プラズマ発生装置
２１、４１…真空チャンバー
２２…試料
２３、２６、２７、２９、５６…電源
２４、３０…電流計
２５…フィラメント
２８…グリッド
３１…ガス導入管
３２…ガス
４０…ＰＬＤ装置
４２、４３…ポンプ
４４…ガス導入ポート
４５…ガス流量調整器
５０…ターゲットホルダー
５１、５４…モーター
５２…ターゲット
５３…基板
５５…ヒーター
６０…窓
６１…レーザー発生装置
６２…パルスレーザー光
６５…質量分析計
６６…ＲＨＥＥＤ電子線入射装置
６７…ＲＨＥＥＤスクリーン
７０…シリコン酸化層

Claims

真空チャンバー内に、熱電子を放出するフィラメントと、該フィラメントを囲むグリッドと、シリコン基板とを設置し、フィラメント−グリッド間の電圧とグリッド電流との積である投入電力を１〜２Ｗに設定して発生させた窒素および酸素のプラズマを用いたプラズマ酸窒化法により前記シリコン基板上に厚さ０．５〜４ｎｍのシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜上に、Ｂｉ系ペロブスカイト強誘電体またはＰｂ系ペロブスカイト強誘電体の薄膜を形成する工程と
を含むことを特徴とするペロブスカイト強誘電体薄膜の製造方法。
前記強誘電体が、チタン酸ビスマスであることを特徴とする請求項１記載のペロブスカイト強誘電体薄膜の製造方法。