JP3649050B2 - Junction structure of semiconductor devices - Google Patents

Junction structure of semiconductor devices Download PDF

Info

Publication number
JP3649050B2
JP3649050B2 JP23063899A JP23063899A JP3649050B2 JP 3649050 B2 JP3649050 B2 JP 3649050B2 JP 23063899 A JP23063899 A JP 23063899A JP 23063899 A JP23063899 A JP 23063899A JP 3649050 B2 JP3649050 B2 JP 3649050B2
Authority
JP
Japan
Prior art keywords
semiconductor device
output
junction region
output terminal
side portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23063899A
Other languages
Japanese (ja)
Other versions
JP2001057375A (en
Inventor
真一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP23063899A priority Critical patent/JP3649050B2/en
Publication of JP2001057375A publication Critical patent/JP2001057375A/en
Application granted granted Critical
Publication of JP3649050B2 publication Critical patent/JP3649050B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は半導体装置の接合構造に関する。
【0002】
【従来の技術】
例えば液晶表示装置には、液晶表示パネル上に液晶駆動用のLSI等からなる半導体装置を異方性導電接着剤を介して接合(搭載)したものがある。図3は従来のこのような液晶表示装置の一例の一部の平面図を示したものである。この液晶表示装置はアクティブマトリクス型の液晶表示パネル1を備えている。液晶表示パネル1は、下ガラス基板2と上ガラス基板3とがシール材(図示せず)を介して貼り合わされ、その間に液晶(図示せず)が封入されたものからなっている。この場合、下ガラス基板2の右辺部及び下辺部は上ガラス基板3から突出され、これらの突出部2a、2bの上面の各所定の箇所には液晶駆動用のLSI等からなる半導体装置4、5が異方性導電接着剤(図示せず)を介して接合されている。
【0003】
下ガラス基板2の上面において二点鎖線で囲まれた表示領域6には、図示していないが、複数の走査線が行方向に延びて設けられていると共に、複数の信号線が列方向に延びて設けられている。走査線の右端部は、下ガラス基板2の上面の所定の箇所に設けられた出力配線7を介して右側の半導体装置4に接続されている。したがって、右側の半導体装置4は複数の走査線に電圧を供給する走査線駆動用のものである。信号線の下端部は、下ガラス基板2の上面の所定の箇所に設けられた出力配線8を介して下側の半導体装置5に接続されている。したがって、下側の半導体装置5は複数の信号線に電圧を供給する信号線駆動用のものである。下ガラス基板2の下辺部の右側の上面の所定の箇所にはフレキシブル配線基板9の一端部が異方性導電接着剤(図示せず)を介して接合されている。そして、フレキシブル配線基板9と半導体装置4、5とは、下ガラス基板2の上面の各所定の箇所に設けられた入力配線10、11を介して接続されている。フレキシブル配線基板9の他端部は回路基板(図示せず)に接続されている。
【0004】
次に、図4は図3に示す液晶表示パネル1の右側の半導体装置4が接合される部分の一部の平面図を示したものである。図4において一点鎖線で示すように、下ガラス基板2の右側の突出部2aの上面の所定の箇所は長方形状の半導体装置接合領域12となっている。そして、図4において、半導体装置接合領域12の左辺部の下側、上側及び左側には複数の入力端子13a、13b、13cが適宜に設けられ、上辺部の右側には複数の出力端子14が2列で千鳥状に設けられている。入力端子13a、13b、13cは、半導体装置接合領域12の左辺部の外側に設けられた入力配線10a、10b、10c(図3に示す入力配線10)の一端部に接続されている。出力端子14は、半導体装置接合領域12の上辺部の外側に設けられた出力配線7(図3参照)の一端部に接続されている。
【0005】
次に、図5は図3に示す右側の半導体装置4の一部の透過平面図を示したものである。図5において、半導体装置4の長方形状の下面の左辺部の下側、上側及び左側には複数の入力端子15a、15b、15cが適宜に設けられ、上辺部の右側には複数の出力端子16が2列で千鳥状に設けられ、下辺部の右側には複数のダミー端子17が1列に設けられている。そして、半導体装置4は、図4に示す半導体装置接合領域12上に異方性導電接着剤(図示せず)を介して接合されている。この状態では、半導体装置4の入力端子15a、15b、15c及び出力端子16は液晶表示パネル1の半導体装置接合領域12内の入力端子13a、13b、13c及び出力端子14に接続されている。この場合、ダミー端子17は、半導体装置4を半導体装置接合領域12上に異方性導電接着剤を介して接合(熱圧着)するときの圧力が半導体装置4下の異方性導電接着剤に均一に加わるようにするためのものである。すなわち、ダミー端子17は、出力端子16と協働して、接合時の圧力バランスを均等にするためのものである。
【0006】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置4では、長方形状の下面の下辺部の右側に複数のダミー端子17を設けているので、その分だけ半導体装置4の幅方向のサイズが大きくなり、したがってウエハからのチップ取り数が少なくなり、ひいてはコスト高になってしまうという問題があった。このような問題は、下側の半導体装置5に上記のようなダミー端子を設けた場合も同様である。また、このような半導体装置4、5を備えた液晶表示装置では、半導体装置4、5の幅方向のサイズが大きくなる分に応じて、額縁の幅が大きくなってしまうという問題があった。
この発明の課題は、半導体装置の接合時の圧力バランスを均等にすることができる上、半導体装置の幅方向のサイズを小さくすることができるようにすることである。
【0007】
【課題を解決するための手段】
この発明は、長方形状の一の面の一方の長辺部に第1の出力端子群が設けられ、該一の面の他方の長辺部に第2の出力端子群が設けられ、前記第1及び第2の出力端子群の近傍に入力端子群が設けられた半導体装置と、長方形状の半導体装置接合領域の一方の長辺部に第1の出力端子群が設けられ、前記半導体装置接合領域の他方の長辺部に第2の出力端子群が設けられ、前記半導体装置接合領域の一方の長辺部側の外側に第1及び第2の出力配線が前記半導体接合領域の一方の長辺部のみに交差して前記第1及び第2の出力端子に接続されて交互に配置されて設けられていると共に、前記半導体装置接合領域の外側に前記入力端子に接続される入力配線が設けられた基板とを備え、前記半導体装置を前記基板の半導体装置接合領域上に異方性導電接着剤を介して圧着して接合したものである。この発明によれば、半導体装置を、長方形状の一の面の一方の長辺部に第1の出力端子群を設け、該一の面の他方の長辺部に第2の出力端子群を設けた構成としているので、第1及び第2の出力端子によって半導体装置の接合時の圧力バランスを均等にすることができ、したがって従来のようなダミー端子を設ける必要がなく、その分だけ半導体装置の幅方向のサイズを小さくすることができる。
【0008】
【発明の実施の形態】
図1はこの発明を適用した液晶表示装置の一実施形態における図4同様の平面図、つまり液晶表示パネル1の所定の半導体装置4が接合される部分の一部の平面図を示したものである。なお、説明の便宜上、図1において、図4と同一名称のものには同一の符号を付して説明することとする。図1において一点鎖線で示すように、液晶表示パネル1の下ガラス基板2の所定の突出部2aの上面の所定の箇所は長方形状の半導体装置接合領域12となっている。この半導体装置接合領域12の左辺部(一方の短辺部)の下側、上側及び左側には複数の入力端子13a、13b、13cが適宜に設けられ、上辺部(一方の長辺部)の右側には複数の第1の出力端子14aが1列に設けられ、下辺部(他方の長辺部)の右側には複数の第2の出力端子14bが1列に設けられている。この場合、第1の出力端子14aと第2の出力端子14bは1ピッチずつずれて配置されている。
【0009】
入力端子13a、13b、13cは、半導体装置接合領域12の左辺部の外側に設けられた入力配線10a、10b、10cの一端部に接続されている。第1の出力端子14aは、半導体装置接合領域12の上辺部の外側に設けられた第1の出力配線7aの一端部に接続されている。第2の出力端子14bは、半導体装置接合領域12内及び半導体装置接合領域12の上辺部の外側に設けられた第2の出力配線7bの一端部に接続されている。この場合、半導体装置接合領域12内においては、第2の出力配線7bは第1の出力端子14a間に配置されている。また、半導体装置接合領域12の上辺部の外側においては、第1の出力配線7aと第2の出力配線7bとは交互に配置されている。
【0010】
次に、図2はこの実施形態における図5同様の透過平面図、つまり所定の半導体装置4の一部の透過平面図を示したものである。この場合も、説明の便宜上、図2において、図5と同一名称のものには同一の符号を付して説明することとする。半導体装置4の長方形状の下面の左辺部(一方の短辺部)の下側、上側及び左側には複数の入力端子15a、15b、15cが適宜に設けられ、上辺部(一方の長辺部)の右側には複数の第1の出力端子16aが1列に設けられ、下辺部(他方の長辺部)の右側には複数の第2の出力端子16bが1列に設けられている。そして、半導体装置4は、図1に示す半導体装置接合領域12上に異方性導電接着剤(図示せず)を介して接合されている。この状態では、半導体装置4の入力端子15a、15b、15c及び出力端子16a、16bは液晶表示パネル1の半導体装置接合領域12内の入力端子13a、13b、13c及び出力端子14a、14bに接続されている。
【0011】
このように、この実施形態では、半導体装置4を、長方形状の下面の上辺部の右側に複数の第1の出力端子16aを1列に設け、同下面の下辺部の右側に複数の第2の出力端子16bを1列に設けた構成としているので、第1及び第2の出力端子16a、16bによって半導体装置4の接合(熱圧着)時の圧力バランスを均等にすることができる。したがって、従来のようなダミー端子を設ける必要がなく、その分だけ半導体装置4の幅方向のサイズを小さくすることができ、ひいてはウエハからのチップ取り数が多くなり、コストダウンを図ることができる。ちなみに、図2に示す半導体装置4の場合には、図5に示す半導体装置4と比較して、その幅方向のサイズを10%程度(具体的数値としては0.17mm程度)小さくすることができる。
【0012】
このように、この実施形態では、半導体装置4の幅方向のサイズを小さくすることができるので、この半導体装置4を接合するための液晶表示パネル1の半導体装置接合領域12の幅方向のサイズも小さくすることができる。この結果、下ガラス基板2の所定の突出部2aの幅(突出長)を小さくすることができ、ひいてはこの突出部2aに対応する額縁の幅を小さくすることができる。また、以上のようなことは、図3を参照して説明すると、下側の半導体装置5についても同様であるので、下側の突出部2bに対応する額縁の幅も小さくすることができる。
【0013】
【発明の効果】
以上説明したように、この発明によれば、半導体装置を、長方形状の一の面の一方の長辺部に第1の出力端子群を設け、該一の面の他方の長辺部に第2の出力端子群を設けた構成としているので、第1及び第2の出力端子によって半導体装置の接合時の圧力バランスを均等にすることができ、したがって従来のようなダミー端子を設ける必要がなく、その分だけ半導体装置の幅方向のサイズを小さくすることができ、ひいてはウエハからのチップ取り数が多くなり、コストダウンを図ることができる。
【図面の簡単な説明】
【図1】この発明を適用した液晶表示装置の一実施形態における液晶表示パネルの所定の半導体装置が接合される部分の一部の平面図。
【図2】同実施形態における所定の半導体装置の一部の透過平面図。
【図3】従来の液晶表示装置の一例の一部の平面図。
【図4】図3に示す液晶表示パネルの右側の半導体装置が接合される部分の一部の平面図。
【図5】図3に示す右側の半導体装置の一部の透過平面図。
【符号の説明】
1 液晶表示パネル
2 下ガラス基板
3 上ガラス基板
4 半導体装置
7a、7b 出力配線
10a、10b、10c 入力配線
12 半導体装置接合領域
13a、13b、13c 入力端子
14a、14b 出力端子
15a、15b、15c 入力端子
16a、16b 出力端子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a junction structure of a semiconductor device.
[0002]
[Prior art]
For example, there is a liquid crystal display device in which a semiconductor device made of a liquid crystal driving LSI or the like is bonded (mounted) on an LCD panel via an anisotropic conductive adhesive. FIG. 3 is a plan view of a part of an example of such a conventional liquid crystal display device. This liquid crystal display device includes an active matrix type liquid crystal display panel 1. The liquid crystal display panel 1 is configured such that a lower glass substrate 2 and an upper glass substrate 3 are bonded together via a sealing material (not shown), and liquid crystal (not shown) is sealed therebetween. In this case, the right side portion and the lower side portion of the lower glass substrate 2 protrude from the upper glass substrate 3, and a semiconductor device 4 made of a liquid crystal driving LSI or the like is provided at each predetermined position on the upper surface of these protruding portions 2a and 2b. 5 are joined via an anisotropic conductive adhesive (not shown).
[0003]
Although not shown, the display area 6 surrounded by the two-dot chain line on the upper surface of the lower glass substrate 2 is provided with a plurality of scanning lines extending in the row direction and a plurality of signal lines extending in the column direction. It is extended. The right end of the scanning line is connected to the right semiconductor device 4 through an output wiring 7 provided at a predetermined location on the upper surface of the lower glass substrate 2. Accordingly, the semiconductor device 4 on the right side is for scanning line driving for supplying voltages to a plurality of scanning lines. The lower end portion of the signal line is connected to the lower semiconductor device 5 via an output wiring 8 provided at a predetermined location on the upper surface of the lower glass substrate 2. Therefore, the lower semiconductor device 5 is for driving signal lines for supplying voltages to a plurality of signal lines. One end portion of the flexible wiring substrate 9 is bonded to a predetermined portion of the upper surface on the right side of the lower side portion of the lower glass substrate 2 via an anisotropic conductive adhesive (not shown). The flexible wiring board 9 and the semiconductor devices 4 and 5 are connected via input wirings 10 and 11 provided at predetermined locations on the upper surface of the lower glass substrate 2. The other end of the flexible wiring board 9 is connected to a circuit board (not shown).
[0004]
Next, FIG. 4 shows a plan view of a part of a portion where the semiconductor device 4 on the right side of the liquid crystal display panel 1 shown in FIG. 3 is joined. As shown by a one-dot chain line in FIG. 4, a predetermined portion of the upper surface of the right protruding portion 2 a of the lower glass substrate 2 is a rectangular semiconductor device bonding region 12. 4, a plurality of input terminals 13a, 13b, and 13c are appropriately provided on the lower side, upper side, and left side of the left side portion of the semiconductor device junction region 12, and the plurality of output terminals 14 are provided on the right side of the upper side portion. Two rows are provided in a staggered pattern. The input terminals 13a, 13b, and 13c are connected to one end of input wirings 10a, 10b, and 10c (input wiring 10 shown in FIG. 3) provided outside the left side portion of the semiconductor device junction region 12. The output terminal 14 is connected to one end portion of the output wiring 7 (see FIG. 3) provided outside the upper side portion of the semiconductor device bonding region 12.
[0005]
Next, FIG. 5 shows a transmission plan view of a part of the semiconductor device 4 on the right side shown in FIG. In FIG. 5, a plurality of input terminals 15a, 15b, and 15c are appropriately provided on the lower side, upper side, and left side of the left side of the rectangular lower surface of the semiconductor device 4, and the plurality of output terminals 16 are provided on the right side of the upper side. Are provided in a staggered pattern in two rows, and a plurality of dummy terminals 17 are provided in one row on the right side of the lower side. The semiconductor device 4 is bonded to the semiconductor device bonding region 12 shown in FIG. 4 via an anisotropic conductive adhesive (not shown). In this state, the input terminals 15 a, 15 b, 15 c and the output terminal 16 of the semiconductor device 4 are connected to the input terminals 13 a, 13 b, 13 c and the output terminal 14 in the semiconductor device junction region 12 of the liquid crystal display panel 1. In this case, the dummy terminal 17 has a pressure applied to the anisotropic conductive adhesive under the semiconductor device 4 when the semiconductor device 4 is bonded (thermocompression bonding) to the semiconductor device bonding region 12 via the anisotropic conductive adhesive. It is for making it join uniformly. That is, the dummy terminal 17 cooperates with the output terminal 16 to equalize the pressure balance at the time of joining.
[0006]
[Problems to be solved by the invention]
By the way, in the conventional semiconductor device 4, since the plurality of dummy terminals 17 are provided on the right side of the lower side portion of the rectangular bottom surface, the size in the width direction of the semiconductor device 4 is increased by that amount, so that the distance from the wafer is increased. There is a problem that the number of chips is reduced, which leads to an increase in cost. Such a problem is the same when the dummy terminal as described above is provided in the lower semiconductor device 5. Further, in the liquid crystal display device provided with such semiconductor devices 4 and 5, there is a problem that the width of the frame is increased in accordance with the increase in size of the semiconductor devices 4 and 5 in the width direction.
An object of the present invention is to make it possible to equalize the pressure balance during bonding of semiconductor devices and to reduce the size in the width direction of the semiconductor device.
[0007]
[Means for Solving the Problems]
According to the present invention, a first output terminal group is provided on one long side portion of one surface of the rectangular shape, and a second output terminal group is provided on the other long side portion of the one surface. the semiconductor device 1 and the input terminal group in the vicinity of the second output terminals are provided, the first output terminal group is provided at one of the long sides of the rectangular semiconductor device junction region, the semiconductor device the second output terminal group is provided on the other long side of the joint region while one of the first and second output lines to the outside of the long side portion side of the semiconductor device junction region of the semiconductor junction region An input wiring that crosses only the long side of the semiconductor device and is connected alternately to the first and second output terminals and is connected to the input terminal outside the semiconductor device junction region. and a substrate provided with, said semiconductor device to a semiconductor device junction region of the substrate It is obtained by bonding and pressed through the anisotropic conductive adhesive. According to the present invention, the semiconductor device is provided with the first output terminal group on one long side portion of one surface of the rectangular shape, and the second output terminal group on the other long side portion of the one surface. Since the first and second output terminals are used, the pressure balance at the time of bonding of the semiconductor devices can be made uniform, so that there is no need to provide dummy terminals as in the prior art, and the semiconductor device is correspondingly increased. The size in the width direction can be reduced.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a plan view similar to FIG. 4 in an embodiment of a liquid crystal display device to which the present invention is applied, that is, a plan view of a part of a portion where a predetermined semiconductor device 4 of a liquid crystal display panel 1 is joined. is there. For convenience of explanation, the same reference numerals in FIG. 1 denote the same names as those in FIG. As shown by a one-dot chain line in FIG. 1, a predetermined portion on the upper surface of the predetermined protrusion 2 a of the lower glass substrate 2 of the liquid crystal display panel 1 is a rectangular semiconductor device bonding region 12. A plurality of input terminals 13a, 13b, and 13c are appropriately provided on the lower side, upper side, and left side of the left side portion (one short side portion) of the semiconductor device bonding region 12, and the upper side portion (one long side portion) is provided. A plurality of first output terminals 14a are provided in a row on the right side, and a plurality of second output terminals 14b are provided in a row on the right side of the lower side portion (the other long side portion). In this case, the first output terminal 14a and the second output terminal 14b are arranged so as to be shifted by one pitch.
[0009]
The input terminals 13a, 13b, and 13c are connected to one end portions of the input wirings 10a, 10b, and 10c provided outside the left side portion of the semiconductor device junction region 12. The first output terminal 14 a is connected to one end portion of the first output wiring 7 a provided outside the upper side portion of the semiconductor device bonding region 12. The second output terminal 14 b is connected to one end portion of the second output wiring 7 b provided in the semiconductor device junction region 12 and outside the upper side portion of the semiconductor device junction region 12. In this case, in the semiconductor device junction region 12, the second output wiring 7b is disposed between the first output terminals 14a. In addition, outside the upper side portion of the semiconductor device bonding region 12, the first output wiring 7a and the second output wiring 7b are alternately arranged.
[0010]
Next, FIG. 2 is a transmission plan view similar to FIG. 5 in this embodiment, that is, a transmission plan view of a part of a predetermined semiconductor device 4. Also in this case, for convenience of explanation, in FIG. 2, the same reference numerals are given to those having the same names as those in FIG. 5. A plurality of input terminals 15a, 15b, and 15c are appropriately provided on the lower side, upper side, and left side of the left side (one short side) of the rectangular lower surface of the semiconductor device 4, and the upper side (one long side) A plurality of first output terminals 16a are provided in a row on the right side of (), and a plurality of second output terminals 16b are provided in a row on the right side of the lower side portion (the other long side portion). The semiconductor device 4 is bonded to the semiconductor device bonding region 12 shown in FIG. 1 via an anisotropic conductive adhesive (not shown). In this state, the input terminals 15a, 15b, 15c and the output terminals 16a, 16b of the semiconductor device 4 are connected to the input terminals 13a, 13b, 13c and the output terminals 14a, 14b in the semiconductor device junction region 12 of the liquid crystal display panel 1. ing.
[0011]
Thus, in this embodiment, the semiconductor device 4 includes a plurality of first output terminals 16a arranged in a row on the right side of the upper side portion of the rectangular lower surface, and a plurality of second output terminals on the right side of the lower side portion of the lower surface. Therefore, the first and second output terminals 16a and 16b can equalize the pressure balance when the semiconductor device 4 is joined (thermocompression bonding). Therefore, there is no need to provide a dummy terminal as in the prior art, and the size in the width direction of the semiconductor device 4 can be reduced by that amount, and as a result, the number of chips taken from the wafer is increased, and the cost can be reduced. . Incidentally, in the case of the semiconductor device 4 shown in FIG. 2, it is possible to reduce the size in the width direction by about 10% (specifically, about 0.17 mm) as compared with the semiconductor device 4 shown in FIG. it can.
[0012]
Thus, in this embodiment, since the size in the width direction of the semiconductor device 4 can be reduced, the size in the width direction of the semiconductor device bonding region 12 of the liquid crystal display panel 1 for bonding the semiconductor device 4 is also reduced. Can be small. As a result, the width (projection length) of the predetermined protrusion 2a of the lower glass substrate 2 can be reduced, and consequently the width of the frame corresponding to the protrusion 2a can be reduced. The above will be described with reference to FIG. 3, and the same applies to the lower semiconductor device 5, so that the width of the frame corresponding to the lower protruding portion 2 b can be reduced.
[0013]
【The invention's effect】
As described above, according to the present invention, the semiconductor device is provided with the first output terminal group on one long side portion of one surface of the rectangular shape and the second long side portion on the one surface. Since the two output terminal groups are provided, the pressure balance at the time of bonding of the semiconductor devices can be made uniform by the first and second output terminals, and therefore there is no need to provide a dummy terminal as in the prior art. Therefore, the size of the semiconductor device in the width direction can be reduced by that amount, and as a result, the number of chips taken from the wafer increases, and the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a plan view of a part of a portion to which a predetermined semiconductor device of a liquid crystal display panel is bonded in an embodiment of a liquid crystal display device to which the present invention is applied.
FIG. 2 is a partially transparent plan view of a predetermined semiconductor device according to the embodiment.
FIG. 3 is a plan view of a part of an example of a conventional liquid crystal display device.
4 is a plan view of a part of a portion to which a semiconductor device on the right side of the liquid crystal display panel shown in FIG. 3 is bonded.
5 is a transmission plan view of a part of the semiconductor device on the right side shown in FIG. 3. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 2 Lower glass substrate 3 Upper glass substrate 4 Semiconductor device 7a, 7b Output wiring 10a, 10b, 10c Input wiring 12 Semiconductor device joining area | region 13a, 13b, 13c Input terminal 14a, 14b Output terminal 15a, 15b, 15c Input Terminal 16a, 16b Output terminal

Claims (4)

長方形状の一の面の一方の長辺部に第1の出力端子群が設けられ、該一の面の他方の長辺部に第2の出力端子群が設けられ、前記第1及び第2の出力端子群の近傍に入力端子群が設けられた半導体装置と、長方形状の半導体装置接合領域の一方の長辺部に第1の出力端子群が設けられ、前記半導体装置接合領域の他方の長辺部に第2の出力端子群が設けられ、前記半導体装置接合領域の一方の長辺部側の外側に第1及び第2の出力配線が前記半導体接合領域の一方の長辺部のみに交差して前記第1及び第2の出力端子に接続されて交互に配置されて設けられていると共に、前記半導体装置接合領域の外側に前記入力端子に接続される入力配線が設けられた基板とを備え、前記半導体装置を前記基板の半導体装置接合領域上に異方性導電接着剤を介して圧着して接合したことを特徴とする半導体装置の接合構造。A first output terminal group is provided on one long side of one surface of the rectangular shape, and a second output terminal group is provided on the other long side of the one surface, and the first and second the semiconductor device input terminals are provided in the vicinity of the output terminal group, a first output terminal group is provided at one of the long sides of the rectangular semiconductor device junction region of the semiconductor device junction region A second output terminal group is provided on the other long side portion, and the first and second output wirings are on one long side portion of the semiconductor junction region outside the one long side portion side of the semiconductor device junction region. The input wiring connected to the input terminal is provided outside the semiconductor device junction region, and is provided alternately and connected to the first and second output terminals. and a substrate, the anisotropic conductive Dense' the semiconductor device to a semiconductor device junction region of the substrate Junction structure of a semiconductor device, characterized in that agents which have been joined and pressed through. 請求項1記載の発明において、前記半導体装置の第1、第2の出力端子及び前記基板の第1、第2の出力端子はすべて1列に配置されていることを特徴とする半導体装置の接合構造。2. The semiconductor device junction according to claim 1, wherein the first and second output terminals of the semiconductor device and the first and second output terminals of the substrate are all arranged in one row. Construction. 請求項2記載の発明において、前記半導体装置の第1と第2の出力端子及び前記基板の第1と第2の出力端子はそれぞれ1ピッチずつずれて配置されていることを特徴とする半導体装置の接合構造。3. The semiconductor device according to claim 2, wherein the first and second output terminals of the semiconductor device and the first and second output terminals of the substrate are arranged so as to be shifted by one pitch. Bonding structure. 請求項1〜3のいずれかに記載の発明において、前記基板は液晶表示パネルの一方の基板であることを特徴とする半導体装置の接合構造。4. The semiconductor device bonding structure according to claim 1, wherein the substrate is one substrate of a liquid crystal display panel.
JP23063899A 1999-08-17 1999-08-17 Junction structure of semiconductor devices Expired - Fee Related JP3649050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23063899A JP3649050B2 (en) 1999-08-17 1999-08-17 Junction structure of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23063899A JP3649050B2 (en) 1999-08-17 1999-08-17 Junction structure of semiconductor devices

Publications (2)

Publication Number Publication Date
JP2001057375A JP2001057375A (en) 2001-02-27
JP3649050B2 true JP3649050B2 (en) 2005-05-18

Family

ID=16910934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23063899A Expired - Fee Related JP3649050B2 (en) 1999-08-17 1999-08-17 Junction structure of semiconductor devices

Country Status (1)

Country Link
JP (1) JP3649050B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528459B2 (en) * 2001-04-11 2010-08-18 パナソニック株式会社 Semiconductor device
JP3708467B2 (en) * 2001-09-26 2005-10-19 株式会社日立製作所 Display device
JP4689202B2 (en) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 Driving device and display device
WO2012117959A1 (en) * 2011-03-02 2012-09-07 シャープ株式会社 Semiconductor element and display panel

Also Published As

Publication number Publication date
JP2001057375A (en) 2001-02-27

Similar Documents

Publication Publication Date Title
JPH11305681A (en) Display device
JPH0954333A (en) Display device and ic chip used for the same
JP3800868B2 (en) Liquid crystal display
JP3570165B2 (en) Display device
JP3580207B2 (en) Display device
JP3858135B2 (en) Junction structure of semiconductor devices
JP3649050B2 (en) Junction structure of semiconductor devices
JP3648596B2 (en) Semiconductor chip bonding structure and display device having the structure
JP3254230B2 (en) LCD Display Panel Wiring Structure
JP3890782B2 (en) Display device
JP3406517B2 (en) Semiconductor device
JP3769979B2 (en) Display panel and display device including the same
JPH10308413A (en) Electronic component and electronic component mount module
JP3778759B2 (en) Display device
JP3747484B2 (en) Film wiring board and connection structure thereof
JPH07263485A (en) Ic chip and connecting structure between chip and board
JPH11307902A (en) Circuit board
JP3264103B2 (en) Liquid crystal display
JP3721858B2 (en) Display panel
JPH10200218A (en) Substrate for electronic part mounting, and module for electronic part mounting
JP2004184884A (en) Display device
JP2000321589A (en) Display panel
JP4135478B2 (en) Liquid crystal display
JP2002040461A (en) Liquid crystal display device
JP2823031B2 (en) Plane mounting structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050125

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100225

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110225

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130225

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20130225

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees