JPH07263485A - Ic chip and connecting structure between chip and board - Google Patents

Ic chip and connecting structure between chip and board

Info

Publication number
JPH07263485A
JPH07263485A JP7784294A JP7784294A JPH07263485A JP H07263485 A JPH07263485 A JP H07263485A JP 7784294 A JP7784294 A JP 7784294A JP 7784294 A JP7784294 A JP 7784294A JP H07263485 A JPH07263485 A JP H07263485A
Authority
JP
Japan
Prior art keywords
chip
wiring
common
liquid crystal
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7784294A
Other languages
Japanese (ja)
Inventor
Hiroshi Higashiyama
浩 東山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7784294A priority Critical patent/JPH07263485A/en
Publication of JPH07263485A publication Critical patent/JPH07263485A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To increase a width of a common input wire without increasing in size a liquid crystal display panel and to reduce a wire resistance. CONSTITUTION:Predetermined two common input wires 7a are discontinued in an IC chip placing area 4 on a transparent board 3 of a lower side, and not provided therebetween. Two repeating terminals 32 provided at one longitudinal end of a lower surface of an IC chip 21 are connected to two input terminals 26 provided at the other longitudinal end of the chip 21 corresponding thereto via repeating wires 33. When the chip 21 is placed on the area 4, the right and left separate wires 7a are connected via the wires 33 of the chip 21. As a result, a width of the residual six common input wires 7 can be increased without enlarging that part of the board 3 where the wires 7a are not present.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はICチップおよびそれ
と基板との接続構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC chip and a connection structure for connecting it to a substrate.

【0002】[0002]

【従来の技術】例えば液晶表示装置には、液晶表示パネ
ルを駆動するためのICチップを液晶表示パネルに直接
搭載したものがある。図3(A)、(B)は従来のこの
ような液晶表示装置の一例を示したものである。この液
晶表示装置の液晶表示パネル1は、ガラス等からなる上
下の透明基板2、3間に液晶(図示せず)が封入された
ものからなっている。下側の透明基板3の相隣接する所
定の2辺は上側の透明基板2のそれぞれ対応する所定の
2辺から突出されている。下側の透明基板3の一方の突
出部の上面の所定の2箇所には第1および第2のICチ
ップ搭載エリア4、5が直列して設けられ、他方の突出
部の上面の所定の1個所には第3のICチップ搭載エリ
ア6が設けられている。下側の透明基板3の一方の突出
部の上面の所定の個所には8本の共通入力配線7が互い
に平行して設けられ、他の所定の2個所には複数本で1
組となった2組の出力配線8、9が設けられている。ま
た、下側の透明基板3の他方の突出部の上面の所定の個
所には8本の入力配線10が互いに平行して設けられ、
他の所定の個所には複数本で1組となった出力配線11
が設けられている。なお、各8本の入力配線7、10の
うち所定の2本は電源ラインとなっている。
2. Description of the Related Art For example, some liquid crystal display devices have an IC chip for driving the liquid crystal display panel directly mounted on the liquid crystal display panel. 3A and 3B show an example of such a conventional liquid crystal display device. A liquid crystal display panel 1 of this liquid crystal display device is made up of liquid crystal (not shown) sealed between upper and lower transparent substrates 2 and 3 made of glass or the like. Two adjacent predetermined sides of the lower transparent substrate 3 are projected from corresponding two corresponding sides of the upper transparent substrate 2, respectively. First and second IC chip mounting areas 4 and 5 are provided in series at predetermined two locations on the upper surface of one of the protruding portions of the lower transparent substrate 3, and a predetermined one on the upper surface of the other protruding portion is provided. A third IC chip mounting area 6 is provided at the location. Eight common input wirings 7 are provided in parallel with each other at predetermined locations on the upper surface of one of the protruding portions of the lower transparent substrate 3, and a plurality of common input wirings 7 are provided at the other two predetermined locations.
Two sets of output wirings 8 and 9 are provided. Further, eight input wirings 10 are provided in parallel with each other at predetermined positions on the upper surface of the other protruding portion of the lower transparent substrate 3.
A plurality of sets of output wirings 11 are provided at other predetermined locations.
Is provided. It should be noted that a predetermined two of the eight input wirings 7 and 10 are power supply lines.

【0003】第1〜第3のICチップ搭載エリア4〜6
には第1〜第3のICチップ21〜23がそれぞれ搭載
されている。ここで、一例として、第1のICチップ2
1の搭載状態について、図4(A)および(B)を参照
しながら説明する。まず、図4(A)は第1のICチッ
プ搭載エリア4の部分を示したものである。第1のIC
チップ搭載エリア4の長さ方向一端部およびその近傍の
幅方向一端部には6+2の合計8つの入力側接続端子2
4が設けられ、幅方向他端部には複数の出力側接続端子
25が設けられている。この場合、入力側接続端子24
はそれぞれ対応する共通入力配線7の途中に設けられ、
出力側接続端子25はそれぞれ対応する出力配線8の一
端部に設けられている。一方、図4(B)は第1のIC
チップ21の下面を示したものである。第1のICチッ
プ21の下面の長さ方向一端部およびその近傍の幅方向
一端部には6+2の合計8つの入力端子(バンプ)26
が設けられ、幅方向他端部には複数の出力端子(バン
プ)26が設けられている。そして、第1のICチップ
21の入力端子26および出力端子27は第1のICチ
ップ搭載エリア4内のそれぞれ対応する入力側接続端子
24および出力側接続端子25に図示しない異方導電性
接着剤あるいは半田を介して接続されている。なお、図
3(A)、(B)に示すように、入力配線7、10の基
端部はフレキシブル配線基板28を介して図示しない制
御回路用回路基板に接続されている。
First to third IC chip mounting areas 4 to 6
1st to 3rd IC chips 21 to 23 are mounted respectively. Here, as an example, the first IC chip 2
1 will be described with reference to FIGS. 4A and 4B. First, FIG. 4A shows a portion of the first IC chip mounting area 4. First IC
A total of eight input-side connection terminals 2 of 6 + 2 are provided at one end in the length direction of the chip mounting area 4 and one end in the width direction in the vicinity thereof.
4 is provided, and a plurality of output side connection terminals 25 are provided at the other end in the width direction. In this case, the input side connection terminal 24
Are provided in the middle of the corresponding common input wiring 7,
The output-side connection terminals 25 are provided at one ends of the corresponding output wirings 8. On the other hand, FIG. 4B shows the first IC.
The bottom surface of the chip 21 is shown. A total of 8 + 6 + 2 input terminals (bumps) 26 are provided at one end in the length direction of the lower surface of the first IC chip 21 and one end in the width direction in the vicinity thereof.
And a plurality of output terminals (bumps) 26 are provided at the other end in the width direction. The input terminal 26 and the output terminal 27 of the first IC chip 21 are connected to the corresponding input-side connecting terminals 24 and output-side connecting terminals 25 in the first IC chip mounting area 4, respectively, by an anisotropic conductive adhesive (not shown). Alternatively, they are connected via solder. As shown in FIGS. 3A and 3B, the base ends of the input wirings 7 and 10 are connected to a control circuit circuit board (not shown) via a flexible wiring board 28.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来のこの
ような液晶表示装置では、表示領域の透明電極をITO
によって形成するとともに、下側の透明基板3上の各配
線7〜11および各接続端子24、25等をもITOに
よって形成している。しかるに、ITOの抵抗値は比較
的大きいので、特に、共通入力配線7の幅が狭い場合に
はその抵抗値が高くなり、この結果第1のICチップ2
1に対する信号減衰率よりも第2のICチップ12に対
する信号減衰率が大きくなり、ひいては第1のICチッ
プ21に対応する右側半分の表示画面と第2のICチッ
プ12に対応する左側半分の表示画面とで輝度差やコン
トラスト差が生じるという問題があった。これを回避す
るには、共通入力配線7の幅を広くしてその抵抗値を下
げればよいが、このようにすると、共通入力配線7の幅
を広くした分に相当する分だけ下側の透明基板3が大型
化し、ひいては液晶表示パネル1が大型化するという別
の問題があった。この発明の目的は、後段側に配置され
る他のICチップ用の共通配線の一部を備えることので
きるICチップを提供することにある。また、この発明
の他の目的は、基板を大型化することなく、基板の共通
配線の幅を広くすることのできるICチップと基板との
接続構造を提供することにある。
By the way, in such a conventional liquid crystal display device, the transparent electrode in the display area is made of ITO.
The wirings 7 to 11 and the connection terminals 24 and 25 on the lower transparent substrate 3 are also formed of ITO. However, since the resistance value of ITO is relatively large, the resistance value becomes high especially when the width of the common input wiring 7 is narrow, and as a result, the first IC chip 2
The signal attenuation rate for the second IC chip 12 becomes larger than the signal attenuation rate for 1, so that the right half display screen corresponding to the first IC chip 21 and the left half display screen corresponding to the second IC chip 12 are displayed. There is a problem in that there is a difference in brightness and a difference in contrast with the screen. In order to avoid this, the width of the common input wiring 7 may be widened to reduce its resistance value. In this case, the width of the common input wiring 7 is widened and the lower transparent portion is provided. There is another problem that the substrate 3 becomes large and the liquid crystal display panel 1 becomes large. An object of the present invention is to provide an IC chip that can include a part of common wiring for another IC chip arranged on the rear side. Another object of the present invention is to provide a connection structure between an IC chip and a substrate, which can widen the width of the common wiring of the substrate without increasing the size of the substrate.

【0005】[0005]

【課題を解決するための手段】請求項1記載のICチッ
プは、一面に該一面の一端部から他端部に延びて設けら
れた中継用配線を有するようにしたものである。請求項
2記載の接続構造は、一面の一端部に複数のICチップ
搭載エリアが直列状に設けられ、かつ前記一面の一端部
に複数の共通配線が設けられているとともに、これら共
通配線のうち少なくとも一部の共通配線が前記複数のI
Cチップ搭載エリアのうち前段側のICチップ搭載エリ
アに対応する部分において分断された基板を備え、前記
前段側のICチップ搭載エリアに請求項1記載のICチ
ップを搭載して、前記分断された一部の共通配線の分断
部分を前記中継用配線で接続するようにしたものであ
る。
According to a first aspect of the present invention, there is provided an IC chip having a relay wiring extending from one end to the other end of the one surface. The connection structure according to claim 2, wherein a plurality of IC chip mounting areas are provided in series at one end of one surface, and a plurality of common wirings are provided at one end of the one surface. At least a part of the common wiring is the plurality of I's.
A divided substrate is provided in a portion corresponding to the IC chip mounting area on the front side of the C chip mounting area, and the IC chip according to claim 1 is mounted on the IC chip mounting area on the front stage side, and the divided board is formed. A part of the common wiring is divided by the relay wiring.

【0006】[0006]

【作用】請求項1記載の発明によれば、中継用配線を有
しているので、この中継用配線を後段側に配置される他
のICチップ用の共通配線として使用することができ
る。この結果、請求項2記載の発明によれば、基板の共
通配線の一部を省略しても、この省略した共通配線を請
求項1記載のICチップの中継用配線によって補うこと
ができ、ひいては少なくとも基板の共通配線の一部を省
略した部分において、基板を大型化することなく、基板
の共通配線の幅を広くすることができる。
According to the first aspect of the invention, since the relay wiring is provided, the relay wiring can be used as a common wiring for other IC chips arranged on the subsequent stage side. As a result, according to the invention described in claim 2, even if a part of the common wiring of the substrate is omitted, the omitted common wiring can be supplemented by the relay wiring of the IC chip according to claim 1, and by extension, The width of the common wiring of the substrate can be widened without increasing the size of the substrate in at least a portion where the common wiring of the substrate is omitted.

【0007】[0007]

【実施例】図1(A)はこの発明の一実施例を適用した
液晶表示装置の液晶表示パネルの要部を示し、(B)は
この液晶表示パネルに搭載されるICチップの下面を示
したものである。これらの図において、図4(A)およ
び(B)と同一名称部分には同一の符号を付し、その説
明を適宜省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1A shows a main part of a liquid crystal display panel of a liquid crystal display device to which an embodiment of the present invention is applied, and FIG. 1B shows a lower surface of an IC chip mounted on this liquid crystal display panel. It is a thing. In these figures, parts having the same names as those in FIGS. 4A and 4B are designated by the same reference numerals, and the description thereof will be appropriately omitted.

【0008】まず、図1(A)に示すように、液晶表示
パネル1の下側の透明基板3の第1のICチップ搭載エ
リア4内においては、8本の共通入力配線7のうち所定
の2本の共通入力配線7aは出力側接続端子25および
出力配線8を挾むように両側において分断されてその間
には共通入力配線は設けられていない。そして、分断共
通入力配線7aの図1(A)における右側の分断部分に
は従来の場合と同様に入力側接続端子24が設けられ、
図1(A)における左側の分断部分には従来の場合と異
なって中継用接続端子31が設けられている。この場
合、出力側接続端子25の配列位置が図4(A)に示す
従来の場合と同様であるとすると、2本の分断共通入力
配線7aは出力側接続端子25の配列の延長線上のほぼ
真上に位置するかもしくは透明基板2側に設けられてい
る。
First, as shown in FIG. 1A, in the first IC chip mounting area 4 of the transparent substrate 3 on the lower side of the liquid crystal display panel 1, a predetermined number of eight common input wirings 7 are provided. The two common input wirings 7a are divided on both sides so as to sandwich the output side connection terminal 25 and the output wiring 8, and no common input wiring is provided between them. Then, an input side connection terminal 24 is provided in the divided portion on the right side of FIG. 1A of the divided common input wiring 7a as in the conventional case,
Unlike the conventional case, a relay connection terminal 31 is provided on the left side divided portion in FIG. 1A. In this case, assuming that the arrangement position of the output-side connection terminals 25 is the same as in the conventional case shown in FIG. 4A, the two divided common input wirings 7a are almost on the extension line of the arrangement of the output-side connection terminals 25. It is located directly above or provided on the transparent substrate 2 side.

【0009】一方、図1(B)に示すように、第1のI
Cチップ21の下面の長さ方向他端部の幅方向他端部に
は2つの中継用端子(バンプ)32が設けられている。
この2つの中継用端子32とこれに対応して第1のIC
チップ21の下面の長さ方向一端部の幅方向他端部に設
けられた2つの入力端子26とはそれぞれ中継用配線3
3を介して接続されている。ところで、第1のICチッ
プ21は、詳細には図示していないが、一般に、シリコ
ンチップ上にアルミニウム等からなる引き回し線を含む
パッドが設けられ、パッドの部分を除く全上面に絶縁膜
34が設けられ、パッド上にアンダーバンプメタルを介
して金等からなる入力端子26および出力端子27が設
けられた構造となっている。そこで、一例として、中継
用端子32は入力端子26や出力端子27と同様の構造
となっている。また、中継用配線33は引き回し線と同
様の構造となっており、絶縁膜34によって被われてい
る。なお、2本の中継用配線33は第1のICチップ2
1の下面の幅方向他端部に互いに平行して設けられ、そ
の幅方向一端側に出力端子27が配列されている。
On the other hand, as shown in FIG. 1 (B), the first I
Two relay terminals (bumps) 32 are provided at the other end in the width direction of the other end in the length direction of the lower surface of the C chip 21.
The two relay terminals 32 and the corresponding first IC
The two input terminals 26 provided at one end of the lower surface of the chip 21 in the lengthwise direction and the other end in the widthwise direction are respectively connected to the relay wiring 3
3 are connected. Incidentally, although not shown in detail, the first IC chip 21 is generally provided with a pad including a routing line made of aluminum or the like on a silicon chip, and the insulating film 34 is provided on the entire upper surface except the pad portion. The input terminal 26 and the output terminal 27 made of gold or the like are provided on the pad via the under bump metal. Therefore, as an example, the relay terminal 32 has the same structure as the input terminal 26 and the output terminal 27. Further, the relay wiring 33 has the same structure as the lead wire and is covered with the insulating film 34. Note that the two relay wirings 33 are connected to the first IC chip 2
The output terminals 27 are provided in parallel with each other on the other end in the width direction of the lower surface of 1, and the output terminals 27 are arranged on one end side in the width direction.

【0010】そして、第1のICチップ21の入力端子
26、出力端子27および中継用端子32は第1のIC
チップ搭載エリア4内のそれぞれ対応する入力側接続端
子24、出力側接続端子25および中継用接続端子31
に図示しない異方導電性接着剤あるいは半田を介して接
続されている。この状態では、図1(A)における右側
の分断共通入力配線7aの入力側接続端子24と左側の
分断共通入力配線7aの中継用接続端子31とは、第1
のICチップ21の入力端子26、中継用配線33およ
び中継用端子32を介して接続されている。なお、この
場合、中継用配線33と出力配線8とが交差することと
なるが、その間に第1のICチップ21の絶縁膜34が
介在されているので、その間でショートが発生すること
はない。
The input terminal 26, the output terminal 27 and the relay terminal 32 of the first IC chip 21 are the first IC.
The corresponding input side connection terminal 24, output side connection terminal 25 and relay connection terminal 31 in the chip mounting area 4 respectively.
Are connected via an anisotropic conductive adhesive or solder (not shown). In this state, the input-side connection terminal 24 of the split common input wiring 7a on the right side and the relay connection terminal 31 of the split common input wiring 7a on the left side in FIG.
Are connected through the input terminal 26 of the IC chip 21, the relay wiring 33, and the relay terminal 32. In this case, the relay wiring 33 and the output wiring 8 cross each other, but since the insulating film 34 of the first IC chip 21 is interposed therebetween, a short circuit does not occur between them. .

【0011】このように、この液晶表示装置では、第1
のICチップ搭載エリア4内において分断された左右両
側の共通入力配線7aを第1のICチップ21の中継用
配線33等を介して接続しているので、第1のICチッ
プ21の中継用配線33等を後段側に配置される他のI
Cチップ(例えば、図3(B)に示す第2のICチップ
22)用の共通入力配線として使用することができる。
この結果、2本の分断共通入力配線7aの一部を省略し
ても、この省略した部分を第1のICチップ21の中継
用配線33等によって補うことができ、ひいては少なく
とも分断共通入力配線7aの一部を省略した部分におい
て、下側の透明基板3を大型化することなく、残りの6
本の共通入力配線7の幅を広くすることができる。ま
た、第1のICチップ21の中継用端子32や中継用配
線33の材料である金やアルミニウム等の抵抗値はIT
Oのそれよりもかなり低いので、この部分で信号減衰が
生じにくいようにすることができる。これらの結果、液
晶表示パネル1を大型化することなく、第1のICチッ
プ21に対応する右側半分の表示画面と例えば図3
(A)に示す第2のICチップ22に対応する左側半分
の表示画面とで輝度差やコントラスト差が生じにくいよ
うにすることができる。
Thus, in this liquid crystal display device, the first
Since the common input wirings 7a on both the left and right sides divided in the IC chip mounting area 4 are connected via the relay wiring 33 of the first IC chip 21 or the like, the relay wiring of the first IC chip 21 is connected. 33, etc. are arranged on the rear stage side.
It can be used as a common input wiring for a C chip (for example, the second IC chip 22 shown in FIG. 3B).
As a result, even if a part of the two divided common input wirings 7a is omitted, the omitted portion can be supplemented by the relay wiring 33 of the first IC chip 21 and at least the divided common input wiring 7a. In the part where a part of is omitted, the lower transparent substrate 3 is not enlarged and the remaining 6
The width of the common input wiring 7 of the book can be widened. Further, the resistance value of the material of the relay terminal 32 or the relay wiring 33 of the first IC chip 21 such as gold or aluminum is IT.
Since it is much lower than that of O, it is possible to prevent signal attenuation from occurring in this portion. As a result, without increasing the size of the liquid crystal display panel 1, the right half display screen corresponding to the first IC chip 21 and, for example, FIG.
It is possible to prevent a difference in brightness and a difference in contrast from occurring between the left half display screen corresponding to the second IC chip 22 shown in FIG.

【0012】なお、上記実施例では、第1のICチップ
21の中継用配線33をアルミニウム等によって形成し
た場合について説明したが、これに限らず、例えばシリ
コンチップ自体に設けた高濃度不純物注入領域によって
形成するようにしてもよい。また、上記実施例では、例
えば図3(A)に示すように、下側の透明基板3の一方
の突出部の上面に2つのICチップ搭載エリア4、5を
直列して設け、他方の突出部の上面に1つのICチップ
搭載エリア6を設け、これらICチップ搭載エリア4〜
6にICチップ21〜23をそれぞれ搭載した液晶表示
装置において、図1(A)および(B)に示すように、
第1のICチップ搭載エリア4の部分の構造と第1のI
Cチップ21の構造とを特殊な構造とした場合について
説明したが、これに限定されるものではない。例えば、
図2に示すように、下側の透明基板3の一方の突出部の
上面に3つのICチップ搭載エリア41〜43を直列し
て設け、他方の突出部の上面に2つのICチップ搭載エ
リア44、45を直列して設け、これらICチップ搭載
エリア41〜45にICチップ46〜50をそれぞれ搭
載した液晶表示装置において、符号41、42、44で
示す前段側のICチップ搭載エリアの部分の構造と符号
46、47、49で示すICチップの構造とを図1
(A)および(B)に示すような特殊な構造としてもよ
い。さらに、液晶表示装置に限らず、ICチップが搭載
された基板を備えた他の電子機器にも適用しうることは
もちろんである。
In the above embodiment, the case where the relay wiring 33 of the first IC chip 21 is formed of aluminum or the like has been described, but the present invention is not limited to this. For example, a high-concentration impurity implantation region provided in the silicon chip itself. It may be formed by. Further, in the above embodiment, for example, as shown in FIG. 3A, two IC chip mounting areas 4 and 5 are provided in series on the upper surface of one protruding portion of the lower transparent substrate 3 and the other protruding portion is provided. One IC chip mounting area 6 is provided on the upper surface of the part, and these IC chip mounting areas 4 to
In the liquid crystal display device in which the IC chips 21 to 23 are mounted on each of the six, as shown in FIGS. 1 (A) and 1 (B),
Structure of first IC chip mounting area 4 and first IC
The case where the structure of the C chip 21 is a special structure has been described, but the structure is not limited to this. For example,
As shown in FIG. 2, three IC chip mounting areas 41 to 43 are provided in series on the upper surface of one protruding portion of the lower transparent substrate 3, and two IC chip mounting areas 44 are formed on the upper surface of the other protruding portion. , 45 are provided in series, and in the liquid crystal display device in which the IC chips 46 to 50 are mounted on these IC chip mounting areas 41 to 45, respectively, the structure of the IC chip mounting area on the preceding stage shown by reference numerals 41, 42 and 44. And the structure of the IC chips indicated by reference numerals 46, 47 and 49 in FIG.
It may be a special structure as shown in (A) and (B). Furthermore, it is needless to say that the present invention can be applied not only to the liquid crystal display device but also to other electronic devices provided with a substrate on which an IC chip is mounted.

【0013】[0013]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、中継用配線を有しているので、この中継用
配線を後段側に配置される他のICチップ用の共通配線
として使用することができる。この結果、請求項2記載
の発明によれば、基板の共通配線の一部を省略しても、
この省略した共通配線を請求項1記載のICチップの中
継用配線によって補うことができ、ひいては少なくとも
基板の共通配線の一部を省略した部分において、基板を
大型化することなく、基板の共通配線の幅を広くするこ
とができる。
As described above, according to the first aspect of the present invention, since the relay wiring is provided, the common wiring for other IC chips arranged on the rear side of the relay wiring is provided. Can be used as As a result, according to the invention of claim 2, even if a part of the common wiring of the substrate is omitted,
The omitted common wiring can be supplemented by the relay wiring of the IC chip according to claim 1, and at least in a portion where a part of the common wiring of the board is omitted, the common wiring of the board is not enlarged. Can be widened.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)はこの発明の一実施例を適用した液晶表
示装置の要部を示す平面図、(B)はこの液晶表示装置
に搭載されるICチップの下面図。
FIG. 1A is a plan view showing a main part of a liquid crystal display device to which an embodiment of the present invention is applied, and FIG. 1B is a bottom view of an IC chip mounted in the liquid crystal display device.

【図2】この発明の他の実施例を適用した液晶表示装置
の要部を示す平面図。
FIG. 2 is a plan view showing a main part of a liquid crystal display device to which another embodiment of the present invention is applied.

【図3】(A)は従来の液晶表示装置の一例を示す平面
図、(B)はその一部の詳細図。
3A is a plan view showing an example of a conventional liquid crystal display device, and FIG. 3B is a detailed view of a part thereof.

【図4】(A)は図3(B)の一部のさらなる詳細図、
(B)はICチップの下面図。
4A is a more detailed view of a portion of FIG. 3B, FIG.
(B) is a bottom view of the IC chip.

【符号の説明】[Explanation of symbols]

1 液晶表示パネル 3 下側の透明基板 4 第1のICチップ搭載エリア 7 共通入力配線 7a 分断共通入力配線 8 出力配線 21 第1のICチップ 24 入力側接続端子 25 出力側接続端子 26 入力端子 27 出力端子 31 中継用接続端子 32 中継用端子 33 中継用配線 1 Liquid Crystal Display Panel 3 Lower Transparent Substrate 4 First IC Chip Mounting Area 7 Common Input Wiring 7a Split Common Input Wiring 8 Output Wiring 21 First IC Chip 24 Input Side Connection Terminal 25 Output Side Connection Terminal 26 Input Terminal 27 Output terminal 31 Relay connection terminal 32 Relay terminal 33 Relay wiring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一面に該一面の一端部から他端部に延び
て設けられた中継用配線を有することを特徴とするIC
チップ。
1. An IC having a relay wire provided on one surface thereof extending from one end to the other end of the one surface.
Chips.
【請求項2】 一面の一端部に複数のICチップ搭載エ
リアが直列状に設けられ、かつ前記一面の一端部に複数
の共通配線が設けられているとともに、これら共通配線
のうち少なくとも一部の共通配線が前記複数のICチッ
プ搭載エリアのうち前段側のICチップ搭載エリアに対
応する部分において分断された基板を備え、 前記前段側のICチップ搭載エリアに請求項1記載のI
Cチップを搭載して、前記分断された一部の共通配線の
分断部分を前記中継用配線で接続した、 ことを特徴とするICチップと基板との接続構造。
2. A plurality of IC chip mounting areas are provided in series at one end of one surface, a plurality of common wirings are provided at one end of the one surface, and at least a part of these common wirings is provided. 2. The I wiring according to claim 1, wherein the common wiring includes a substrate divided in a portion corresponding to the IC chip mounting area on the front side of the plurality of IC chip mounting areas, and the IC chip mounting area on the front side is divided.
A connection structure between an IC chip and a substrate, wherein a C chip is mounted, and a divided portion of the divided common wiring is connected by the relay wiring.
【請求項3】 前記基板は液晶表示パネルの透明基板で
あることを特徴とする請求項2記載のICチップと基板
との接続構造。
3. The connection structure between an IC chip and a substrate according to claim 2, wherein the substrate is a transparent substrate of a liquid crystal display panel.
JP7784294A 1994-03-25 1994-03-25 Ic chip and connecting structure between chip and board Pending JPH07263485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7784294A JPH07263485A (en) 1994-03-25 1994-03-25 Ic chip and connecting structure between chip and board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7784294A JPH07263485A (en) 1994-03-25 1994-03-25 Ic chip and connecting structure between chip and board

Publications (1)

Publication Number Publication Date
JPH07263485A true JPH07263485A (en) 1995-10-13

Family

ID=13645310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7784294A Pending JPH07263485A (en) 1994-03-25 1994-03-25 Ic chip and connecting structure between chip and board

Country Status (1)

Country Link
JP (1) JPH07263485A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507384B1 (en) 1999-03-26 2003-01-14 Seiko Epson Corporation Flexible printed wiring board, electro-optical device, and electronic equipment
JP2003057679A (en) * 2001-08-16 2003-02-26 Hitachi Ltd Liquid crystal display device
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
JP2008040510A (en) * 2007-08-24 2008-02-21 Mitsubishi Electric Corp Liquid crystal display device and driving circuit of the same
WO2013161685A1 (en) * 2012-04-27 2013-10-31 シャープ株式会社 Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507384B1 (en) 1999-03-26 2003-01-14 Seiko Epson Corporation Flexible printed wiring board, electro-optical device, and electronic equipment
JP2003057679A (en) * 2001-08-16 2003-02-26 Hitachi Ltd Liquid crystal display device
JP4562963B2 (en) * 2001-08-16 2010-10-13 株式会社日立製作所 Liquid crystal display
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
JP2008040510A (en) * 2007-08-24 2008-02-21 Mitsubishi Electric Corp Liquid crystal display device and driving circuit of the same
JP4602385B2 (en) * 2007-08-24 2010-12-22 三菱電機株式会社 Liquid crystal display
WO2013161685A1 (en) * 2012-04-27 2013-10-31 シャープ株式会社 Display device
US9217888B2 (en) 2012-04-27 2015-12-22 Sharp Kabushiki Kaisha Display device

Similar Documents

Publication Publication Date Title
EP0567209B1 (en) Liquid crystal panel module and tape carrier package
KR970004096A (en) Display device and IC chip used for this
EP0911678A2 (en) Display device with terminals connected to a folded film substrate
JP3570165B2 (en) Display device
JPH0422075A (en) Device for connecting wiring
JP3580207B2 (en) Display device
JPH07263485A (en) Ic chip and connecting structure between chip and board
JP3890782B2 (en) Display device
US5654730A (en) Liquid crystal display device
JP3858135B2 (en) Junction structure of semiconductor devices
JPH07270814A (en) Liquid crystal display device
KR19980058484A (en) LCD Display Module
JP3769979B2 (en) Display panel and display device including the same
JPH05107551A (en) Wiring structure of liquid crystal display panel
JP3649050B2 (en) Junction structure of semiconductor devices
JPH11337966A (en) Semiconductor device
JPH06242462A (en) Liquid crystal display device
JP3747484B2 (en) Film wiring board and connection structure thereof
JPH07254760A (en) Connecting structure of substrate and ic unit
JP3237038B2 (en) Liquid crystal display
JP3264103B2 (en) Liquid crystal display
JP3778759B2 (en) Display device
JPH10200218A (en) Substrate for electronic part mounting, and module for electronic part mounting
JP2665275B2 (en) Semiconductor device
JPH08338997A (en) Liquid crystal display element