JP3778759B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3778759B2
JP3778759B2 JP2000027040A JP2000027040A JP3778759B2 JP 3778759 B2 JP3778759 B2 JP 3778759B2 JP 2000027040 A JP2000027040 A JP 2000027040A JP 2000027040 A JP2000027040 A JP 2000027040A JP 3778759 B2 JP3778759 B2 JP 3778759B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
signal input
chip mounting
display panel
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000027040A
Other languages
Japanese (ja)
Other versions
JP2001215893A (en
Inventor
真一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2000027040A priority Critical patent/JP3778759B2/en
Priority to US09/772,660 priority patent/US6587177B2/en
Priority to KR1020010004457A priority patent/KR20010078177A/en
Priority to TW090102014A priority patent/TW463140B/en
Priority to CNB011026049A priority patent/CN1162818C/en
Publication of JP2001215893A publication Critical patent/JP2001215893A/en
Application granted granted Critical
Publication of JP3778759B2 publication Critical patent/JP3778759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は液晶表示装置等の表示装置に関する。
【0002】
【従来の技術】
図5は従来の液晶表示装置の一例の平面図を示したものである。この液晶表示装置はアクティブマトリクス型の液晶表示パネル1を備えている。液晶表示パネル1は、下ガラス基板2と上ガラス基板3とがシール材(図示せず)を介して貼り合わされ、その間に液晶(図示せず)が封入されたものからなっている。この場合、下ガラス基板2の下辺部および右辺部は上ガラス基板3から突出されている。
【0003】
下ガラス基板2の下側の突出部2aの上面の所定の3箇所に直列的に設けられた半導体チップ搭載領域21(図6(a)参照)には半導体チップ4が異方性導電接着剤(図示せず)を介して搭載されている。下ガラス基板2の右側の突出部2bの上面の所定の箇所に設けられた半導体チップ搭載領域には半導体チップ5が異方性導電接着剤(図示せず)を介して搭載されている。半導体チップ4、5は、液晶駆動用のLSI等からなっている。
【0004】
下ガラス基板2の上面において二点鎖線で囲まれた表示領域6には、図示していないが、複数の走査線が行方向(図5の紙面左右方向)に延びて設けられているとともに、複数の信号線が列方向(図5の紙面上下方向)に延びて設けられている。走査線の右端部は、下ガラス基板2の上面の所定の箇所に設けられた出力配線7を介して右側の半導体チップ5に接続されている。したがって、右側の半導体チップ5は複数の走査線に電圧を供給する走査線駆動用のものである。信号線の下端部は、下ガラス基板2の上面の所定の3箇所に設けられた出力配線8を介して下側の半導体チップ4に接続されている。したがって、下側の半導体チップ4は複数の信号線に電圧を供給する信号線駆動用のものである。
【0005】
下ガラス基板2の下側の突出部2aの上面において半導体チップ4搭載領域の外側にはフレキシブル配線基板11の一端部下面が異方性導電接着剤(図示せず)を介して接合されている。フレキシブル配線基板11と下側の半導体チップ4とは、下ガラス基板2の下側の突出部2aの上面の所定の3箇所に設けられた入力配線12を介して接続されている。フレキシブル配線基板11と右側の半導体チップ5とは、下ガラス基板2の右側の突出部2bおよびその近傍の上面の所定の箇所に設けられた入力配線13を介して接続されている。
【0006】
次に、図6(a)は図5に示す液晶表示パネル1の所定の一部の分解した状態における拡大平面図を示したものである。下ガラス基板2の下側の突出部2aの上面において一点鎖線で囲まれた領域21は、半導体チップ4が搭載される半導体チップ搭載領域である。入力配線12は、複数の幅狭の信号入力用配線14と5つの幅広の電源用配線15とからなっている。この場合、信号入力用配線14および電源用配線15の配置は、後述する半導体チップ4の仕様(信号入力用バンプ電極および電源用バンプ電極の配置)に合わせて、入り乱れた配置となっている。
【0007】
複数の信号入力用配線14は、半導体チップ搭載領域21内の下辺部に設けられた複数の信号入力用電極接続端子14aと、これらの信号入力用電極接続端子14aから半導体チップ搭載領域21の下側において下ガラス基板2の下側の突出端近傍まで延ばされた複数の信号入力用端子14bとからなっている。5つの電源用配線15は、半導体チップ搭載領域21内の下辺部に設けられた5つの電源用電極接続端子15aと、これらの電源用電極接続端子15aから半導体チップ搭載領域21の下側において下ガラス基板2の下側の突出端近傍まで延ばされた5つの電源用端子15bとからなっている。
【0008】
ここで、信号入力用配線14および電源用配線15はITO等の透明金属によって形成されている。そして、電源用配線15を信号入力用配線14よりも幅広に形成しているのは、電源用配線15には信号入力用配線14よりも大きな電流が流れるので、その配線抵抗を低くするためである。なお、入力配線13については、その詳細な説明を省略する。
【0009】
フレキシブル配線基板11は、図5に示すように、帯状部22aおよびこの帯状部22aの下辺の所定の箇所から突出された突出部22bを有するフィルム22を備えている。そして、図6(b)の透過拡大平面図に図示される如く、フィルム22の帯状部22aの下面の各所定の箇所には、3組の入力配線12の信号入力用端子14bおよび電源用端子15bに接続される3組の接続端子23a、23bおよび1組の入力配線13に接続される1組の接続端子24(図5参照)が設けられている。
【0010】
図5および図6(b)において、中央の1組の接続端子23a、23bおよび接続端子24は、フィルム22の突出部22bの突出端部下面に設けられた接続端子(図示せず)に、フィルム22の帯状部22aおよび突出部22bの下面に設けられた引き回し線(図示せず)を介して接続されている。一方、残りの2組の接続端子23a、23bは、図示しないスルーホールおよびフィルム22の上面に接続端子23a、23bを横断して形成された中継配線を介して中央の1組の接続端子23a、23bの各対応する接続端子に接続されている。
【0011】
すなわち、フレキシブル配線基板11は、3組の接続端子23a、23bと1組の接続端子24が下面に形成され、中央の1組の接続端子23a、23bと残りの2組の接続端子23a、23bとを接続する中継配線が上面に形成された両面配線基板となされているものであり、3組の接続端子23a、23bはフィルム22の帯状部22aの下面に並列的に設けられ、そのうちの所定の1組はフィルム22の帯状部22aの下面に設けられた引き回し線に直接接続され、残りの2組はスルーホール等を介して上記引き回し線に接続されているのである。
【0012】
また、この場合、図6(a)に示すように、液晶表示パネル1の信号入力用配線14および電源用配線15の配置は、後述する半導体チップ4の仕様(信号入力用バンプ電極および電源用バンプ電極の配置)に合わせて、入り乱れた配置となっているので、これに応じて、図6(b)に示すように、フレキシブル配線基板11の接続端子23a、23bの配置も入り乱れた配置となっている。
【0013】
次に、7(a)は図6(a)に示す液晶表示パネル1の半導体チップ搭載領域21に搭載される半導体チップ4の端子位置を示すための透過拡大平面図、図7(b)は図6(a)に示す液晶表示パネル1の半導体チップ搭載領域21の拡大平面図を示したものである。液晶表示パネル1の半導体チップ搭載領域21内の上辺部には複数の出力配線8の一端部からなる出力用電極接続端子8aが千鳥状に設けられている。半導体チップ4の下面の下辺部には複数の信号入力用バンプ電極31および一対で1組の5組の電源用バンプ電極32が設けられ、同下面の上辺部には複数の出力用バンプ電極33が千鳥状に設けられる。上記において、電源用バンプ電極32は、一対毎に図示しないパターンで接続されており、各1組が1つの電源用電極接続端子15aに対応している。
【0014】
そして、半導体チップ4を液晶表示パネル1の半導体チップ搭載領域21に異方性導電接着剤を介して搭載した状態では、半導体チップ4の信号入力用バンプ電極31、電源用バンプ電極32および出力用バンプ電極33は、液晶表示パネル1の半導体チップ搭載領域21内の信号入力用電極接続端子14a、電源用電極接続端子15aおよび出力用電極接続端子8aに接続されている。
【0015】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示装置におけるフレキシブル配線基板11では、図7(a)に示す半導体チップ4の仕様(信号入力用バンプ電極31および電源用バンプ電極32の配置)に合わせて、図6(b)に示すように、接続端子23a、23bの配置を入り乱れた配置としているので、フィルム22の帯状部22aの下面に3組の接続端子23a、23bを並列的に設け、所定の2組の接続端子23a、23bをスルーホール等を介して、フィルム22の帯状部22aの下面に設けられた共通の引き回し線に接続する構造としなければならず、この結果、フィルム22の帯状部22aの幅が大きくなり、ひいては全体の占有面積が大きくなり、一定面積のベースフィルムからのフィルム22の取り数が少なくなり、コスト高になってしまうという問題があった。
この発明の課題は、フレキシブル配線基板の占有面積を小さくすることである。
【0016】
【課題を解決するための手段】
この発明は、一辺部に配列された複数の半導体チップ搭載領域を有する表示パネルと、複数の電源用電極および複数の信号入力用電極を有し、前記表示パネルの前記各半導体チップ搭載領域に搭載された複数の半導体チップと、前記表示パネルの一辺部のみに沿って配置され、前記半導体チップ搭載領域の外側に接合されたフレキシブル配線基板とを備えた表示装置において、前記表示パネルの各半導体チップ搭載領域の中、一端側に位置する半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線、第1の信号入力配線および第2の信号用入力配線を設け、他の半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線および第1の信号入力配線を設け、前記複数の半導体チップ搭載領域の中、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線を前記各半導体チップ搭載領域内を通過し、且つ、他の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続されるよう引き回し、前記フレキシブル配線基板に、前記各半導体チップ搭載領域に対応して形成された前記電源用配線および前記第1の信号入力配線に接続される接続端子を設け、且つ、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続される接続端子を設けたものである。
【0017】
【発明の実施の形態】
図1はこの発明の一実施形態における液晶表示装置の平面図、図2(a)は図1に示す液晶表示パネルの所定の一部の分解した状態における拡大平面図、図2(b)は図2(a)の液晶表示パネルの領域に対応する部分のフレキシブル配線基板の拡大平面図、図3(a)は図2(a)に示す液晶表示パネルの中央の半導体チップ搭載領域の拡大平面図、図3(b)は図3(a)の液晶表示パネルの領域に対応する部分のフレキシブル配線基板の透過拡大平面図、図4(a)は図3(a)に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップの端子位置を示すための透過拡大平面図、図4(b)は図3(a)に示す液晶表示パネルの半導体チップ搭載領域の拡大平面図を示したものである。これらの図において、図5〜図7と同一名称部分には同一の符号を付し、その説明を適宜省略する。
【0018】
この実施形態における半導体チップ4では、図4(a)に示すように、下面の下辺部の左側に一対で1組の5組の電源用バンプ電極32が設けられ、同下面の下辺部の右側に複数の信号入力用バンプ電極31が設けられ、同下面の上辺部に複数の出力用バンプ電極33が千鳥状に設けられている。
【0019】
この半導体チップ4の仕様に対応して、図4(b)に示すように、液晶表示パネル1の半導体チップ搭載領域21内の下辺部の左側には5つの電源用配線41の一端部からなる電源用電極接続端子41aが設けられ、同領域21内の下辺部の右側のうち左側には複数の第1の信号入力用配線42(図3(a)参照)の一端部からなる第1の信号入力用電極接続端子42aが設けられ、同領域21内の下辺部の右側のうち右側には複数の第2の信号入力用配線43(図3(a)参照)の所定の一部からなる第2の信号入力用電極接続端子43aが設けられ、同領域21内の上辺部には複数の出力用配線8の一端部からなる出力用電極接続端子8aが千鳥状に設けられている。
【0020】
図3(a)に示すように、電源用配線41は、電源用電極接続端子41aから半導体チップ搭載領域21の下側において下ガラス基板2の下側の突出端近傍まで延ばされた電源用端子41bを有している。第1の信号入力用配線42は、第1の信号入力用電極接続端子42aから半導体チップ搭載領域21の下側において下ガラス基板2の下側の突出端近傍まで延ばされた第2の信号入力用端子42bを有している。
【0021】
次に、第2の信号入力用配線43について説明する。図2(a)において中央の半導体チップ搭載領域21についてみると、図3(a)および図4(b)に示すように、第2の信号入力用電極接続端子43aの上側から半導体チップ搭載領域21内に適宜に延ばされ、且つ、第2の信号入力用電極接続端子43aの下側から半導体チップ搭載領域21外に適宜に延ばされた信号入力用中継配線43bが設けられている。
【0022】
信号入力用中継配線43bの下端部は、図2(a)および図3(a)に示すように、中央の半導体チップ搭載領域21の右下側、その右側およびその右側の半導体チップ搭載領域21内に設けられた信号入力用中継配線43cを介して、右側の半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aに接続され、さらにこの第2の信号入力用電極接続端子43aから右側の半導体チップ搭載領域21の下側において下ガラス基板2の下側の突出端近傍まで延ばされた第2の信号入力用端子43dに接続されている。
【0023】
信号入力用中継配線43bの上端部は、図2(a)、図3(a)および図4(b)に示すように、中央の半導体チップ搭載領域21内、その左側およびその左側の半導体チップ搭載領域21の右下側に設けられた信号入力用中継配線43eを介して、左側の半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aに接続されている。
【0024】
フレキシブル配線基板11は、図1に示すように、幅狭の帯状部22aおよびこの帯状部22aの下辺の所定の箇所から突出された突出部22bを有するフィルム22を備えている。そして、図1、図2(b)および図3(b)に示すように、フィルム22の帯状部22aの下面の各所定の箇所には、3組の電源用配線41の電源用端子41b、3組の第1の信号入力用配線42の第1の信号入力用端子42b、第2の信号入力用配線43の第2の信号入力用端子43dおよび入力配線13に接続される接続端子51〜54が設けられている。この場合、フレキシブル配線基板11には、液晶表示パネル1の中央および左側の半導体チップ搭載領域21内の第2の入力用電極接続端子43aに直接的に接続される接続端子は設けられていない。
【0025】
図1および図2(b)において、右側の接続端子51〜54は、フィルム22の突出部22bの突出端部下面に設けられた接続端子(図示せず)に、フィルム22の帯状部22aおよび突出部22bの下面に設けられた引き回し線(図示せず)を介して接続されている。一方、中央および左側の接続端子51、52は、図示しないスルーホールおよびフィルム22の上面に接続端子51、52を横断して形成された中継配線を介して右側の接続端子51、52の各対応する接続端子に接続されている。
【0026】
次に、フレキシブル配線基板11の一端部下面を下ガラス基板2の下側の突出部2aの上面において半導体チップ搭載領域21の外側に異方性導電接着剤(図示せず)を介して接合した状態の一部について説明する。フレキシブル配線基板11の接続端子51は、図3を参照して説明すると、電源用端子41bを介して半導体チップ搭載領域21内の電源用電極接続端子41aに接続されている。フレキシブル配線基板11の接続端子52は、図3を参照して説明すると、第1の信号入力用端子42bを介して半導体チップ搭載領域21内の第1の信号入力用電極接続端子42aに接続されている。
【0027】
フレキシブル配線基板11の接続端子53は、図2を参照して説明すると、第2の信号入力用端子43dを介して右側の半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aに接続され、さらにその左側の信号入力用中継配線43c等を介してその左側の半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aに接続され、さらにその左側の信号入力用中継配線43e等を介してその左側の半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aに接続されている。
【0028】
このように、この液晶表示装置では、半導体チップ4の仕様に合わせて、液晶表示パネル1の各半導体チップ搭載領域21内の下辺部の左側に電源用電極接続端子41aを集めて設けているので、フレキシブル配線基板11においても、各組の電源用端子41bに接続される接続端子51をそれぞれ1箇所に集めて設けることができる。この結果、液晶表示パネル1の相隣接する半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aを信号入力用中継配線43c、43e等を介して相互に接続することが可能となり、フレキシブル配線基板11に、液晶表示パネル1の中央および左側の半導体チップ搭載領域21内の第2の入力用電極接続端子43aに直接的に接続される接続端子を設ける必要がなく、したがってフレキシブル配線基板11に設ける配線の量が少なくなり、それに応じてフィルム22の帯状部22aの幅を小さくすることができ、フレキシブル配線基板11の占有面積を小さくすることができる。この結果、一定面積のベースフィルムからのフィルム22の取り数が増大し、フレキシブル配線基板11のコストを低減することができる。
【0029】
この場合、本発明の実施形態では、表示パネルの各半導体チップ搭載領域内に、前記各半導体チップの一部の信号入力用電極に接続される第1の信号入力用配線および残りの信号入力用電極に接続される第2の信号入力用配線を設け、前記フレキシブル配線基板に、前記第1の信号入力用端子に接続される第1の信号入力用接続端子を設けて直接各半導体チップの信号入力用バンプ電極に入力するとともに、表示パネルに、対応する前記第2の信号入力用配線相互を共通に接続する信号入力用中継配線を設けた構成としているので、信号入力ラインの本数が多いデジタル式の液晶表示パネルに適用可能である。
【0030】
また、この液晶表示装置では、液晶表示パネル1の下ガラス基板2の下側の突出部2aの上面に信号入力用中継配線43b、43c、43eを設けているが、これらの信号入力用中継配線43b、43c、43eを半導体チップ搭載領域21内に設けているので、下ガラス基板2の下側の突出部2aの幅(額縁の幅)が大きくならないようにすることができる。
【0031】
なお、上記実施形態では、液晶表示パネル1の相隣接する半導体チップ搭載領域21内の第2の信号入力用電極接続端子43aを信号入力用中継配線43b、43c、43eを介して接続した場合について説明したが、これに限らず、液晶表示パネル1の相隣接する半導体チップ搭載領域21内のすべてのつまり第1および第2の信号入力用電極接続端子43aを信号入力用中継配線を介して接続するようにしてもよい。
【0032】
【発明の効果】
以上説明した通り、この発明によれば、一辺部に配列された複数の半導体チップ搭載領域を有する表示パネルと、複数の電源用電極および複数の信号入力用電極を有し、前記表示パネルの前記各半導体チップ搭載領域に搭載された複数の半導体チップと、前記表示パネルの一辺部のみに沿って配置され、前記半導体チップ搭載領域の外側に接合されたフレキシブル配線基板とを備えた表示装置において、前記表示パネルの各半導体チップ搭載領域の中、一端側に位置する半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線、第1の信号入力配線および第2の信号用入力配線を設け、他の半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線および第1の信号入力配線を設け、前記複数の半導体チップ搭載領域の中、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線を前記各半導体チップ搭載領域内を通過し、且つ、他の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続されるよう引き回し、前記フレキシブル配線基板に、前記各半導体チップ搭載領域に対応して形成された前記電源用配線および前記第1の信号入力配線に接続される接続端子を設け、且つ、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続される接続端子を設けたので、フレキシブル配線基板において、表示パネルの電源用配線に接続される電源用接続端子を1箇所に集めて設けることができ、この結果、フレキシブル配線基板に設ける配線の量を少なくすることが可能となり、それに応じてフレキシブル配線基板の占有面積を小さくすることができ、ひいてはフレキシブル配線基板のコストを低減することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における液晶表示装置の平面図。
【図2】(a)は図1に示す液晶表示パネルの所定の一部の分解した状態における拡大平面図、(b)は図2(a)の液晶表示パネルの領域に対応する部分のフレキシブル配線基板の拡大平面図。
【図3】(a)は図2(a)に示す液晶表示パネルの中央の半導体チップ搭載領域の拡大平面図、(b)は図3(a)の液晶表示パネルの領域に対応する部分のフレキシブル配線基板の透過拡大平面図。
【図4】(a)は図3(a)に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップの端子位置を示すための透過拡大平面図、(b)は図3(a)に示す液晶表示パネルの半導体チップ搭載領域の拡大平面図。
【図5】従来の液晶表示装置の一例を示す平面図。
【図6】(a)は図5に示す液晶表示パネルの所定の一部の分解した状態における拡大平面図、(b)は図6(a)の液晶表示パネルの領域に対応する部分のフレキシブル配線基板の透過拡大平面図。
【図7】(a)は図6(a)に示す液晶表示パネルの半導体チップ搭載領域に搭載される半導体チップの端子位置を示すための透過拡大平面図、(b)は図6(a)に示す液晶表示パネルの半導体チップ搭載領域の拡大平面図。
【符号の説明】
1 液晶表示パネル
2 下ガラス基板
2a 突出部
4 半導体チップ
11 フレキシブル配線基板
22 フィルム
22a 帯状部
22b 突出部
41 電源用配線
41a 電源用電極接続端子
41b 電源用端子
42 第1の信号入力用配線
42a 第1の信号入力用電極接続端子
42b 第1の信号入力用端子
43 第2の信号入力用配線
43a 第2の信号入力用電極接続端子
43b、43c、43e 信号入力用中継配線
43d 第2の信号入力用端子
51、52、53 接続端子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device such as a liquid crystal display device.
[0002]
[Prior art]
FIG. 5 shows a plan view of an example of a conventional liquid crystal display device. This liquid crystal display device includes an active matrix type liquid crystal display panel 1. The liquid crystal display panel 1 is configured such that a lower glass substrate 2 and an upper glass substrate 3 are bonded together via a sealing material (not shown), and liquid crystal (not shown) is sealed therebetween. In this case, the lower side and the right side of the lower glass substrate 2 protrude from the upper glass substrate 3.
[0003]
In the semiconductor chip mounting region 21 (see FIG. 6A) provided in series at predetermined three locations on the upper surface of the lower projection 2a of the lower glass substrate 2, the semiconductor chip 4 is anisotropically conductive adhesive. (Not shown). A semiconductor chip 5 is mounted on a semiconductor chip mounting region provided at a predetermined position on the upper surface of the right protruding portion 2b of the lower glass substrate 2 via an anisotropic conductive adhesive (not shown). The semiconductor chips 4 and 5 are composed of a liquid crystal driving LSI or the like.
[0004]
In the display area 6 surrounded by a two-dot chain line on the upper surface of the lower glass substrate 2, a plurality of scanning lines are provided extending in the row direction (left and right direction in FIG. 5), and A plurality of signal lines are provided so as to extend in the column direction (vertical direction in FIG. 5). The right end of the scanning line is connected to the right semiconductor chip 5 via an output wiring 7 provided at a predetermined location on the upper surface of the lower glass substrate 2. Therefore, the semiconductor chip 5 on the right side is for scanning line driving for supplying voltages to a plurality of scanning lines. The lower end portion of the signal line is connected to the lower semiconductor chip 4 via output wirings 8 provided at predetermined three locations on the upper surface of the lower glass substrate 2. Therefore, the lower semiconductor chip 4 is for driving signal lines for supplying voltages to a plurality of signal lines.
[0005]
The lower surface of one end portion of the flexible wiring substrate 11 is bonded to the outer surface of the semiconductor chip 4 mounting region on the upper surface of the lower protruding portion 2a of the lower glass substrate 2 via an anisotropic conductive adhesive (not shown). . The flexible wiring substrate 11 and the lower semiconductor chip 4 are connected via input wirings 12 provided at predetermined three locations on the upper surface of the lower protrusion 2 a of the lower glass substrate 2. The flexible wiring substrate 11 and the right semiconductor chip 5 are connected to each other via an input wiring 13 provided at a predetermined position on the upper surface in the vicinity of the right protruding portion 2 b of the lower glass substrate 2.
[0006]
Next, FIG. 6A shows an enlarged plan view of a predetermined part of the liquid crystal display panel 1 shown in FIG. 5 in an exploded state. A region 21 surrounded by an alternate long and short dash line on the upper surface of the lower protruding portion 2a of the lower glass substrate 2 is a semiconductor chip mounting region on which the semiconductor chip 4 is mounted. The input wiring 12 includes a plurality of narrow signal input wirings 14 and five wide power supply wirings 15. In this case, the signal input wirings 14 and the power supply wirings 15 are arranged in a disordered manner in accordance with the specifications of the semiconductor chip 4 (arrangement of signal input bump electrodes and power supply bump electrodes) described later.
[0007]
The plurality of signal input wirings 14 include a plurality of signal input electrode connection terminals 14a provided on the lower side of the semiconductor chip mounting area 21, and the signal input electrode connection terminals 14a below the semiconductor chip mounting area 21. It consists of a plurality of signal input terminals 14b extending to the vicinity of the protruding end on the lower side of the lower glass substrate 2 on the side. The five power supply wirings 15 are provided on the lower side of the semiconductor chip mounting area 21 and on the lower side of the semiconductor chip mounting area 21 from the power supply electrode connection terminals 15a. It consists of five power supply terminals 15b extended to the vicinity of the lower protruding end of the glass substrate 2.
[0008]
Here, the signal input wiring 14 and the power supply wiring 15 are formed of a transparent metal such as ITO. The reason why the power supply wiring 15 is formed wider than the signal input wiring 14 is that a larger current flows in the power supply wiring 15 than in the signal input wiring 14, so that the wiring resistance is lowered. is there. The detailed description of the input wiring 13 is omitted.
[0009]
As shown in FIG. 5, the flexible wiring board 11 includes a film 22 having a belt-like portion 22 a and a protruding portion 22 b that protrudes from a predetermined location on the lower side of the belt-like portion 22 a. As shown in the transmission enlarged plan view of FIG. 6B, the signal input terminals 14b and the power supply terminals of the three sets of input wirings 12 are provided at predetermined positions on the lower surface of the strip 22a of the film 22. Three sets of connection terminals 23a and 23b connected to 15b and one set of connection terminals 24 (see FIG. 5) connected to one set of input wirings 13 are provided.
[0010]
In FIG. 5 and FIG. 6 (b), the central set of connection terminals 23 a and 23 b and the connection terminal 24 is connected to a connection terminal (not shown) provided on the lower surface of the protruding end portion of the protruding portion 22 b of the film 22. The film 22 is connected via a lead wire (not shown) provided on the lower surface of the belt-like portion 22a and the protruding portion 22b. On the other hand, the remaining two sets of connection terminals 23a, 23b are connected to a central pair of connection terminals 23a, 23a, 23b via a relay hole formed across the connection terminals 23a, 23b on the upper surface of the through hole and film 22 (not shown). 23b is connected to each corresponding connection terminal.
[0011]
That is, the flexible wiring board 11 has three sets of connection terminals 23a and 23b and one set of connection terminals 24 formed on the lower surface, one set of connection terminals 23a and 23b in the center, and the remaining two sets of connection terminals 23a and 23b. Are formed as a double-sided wiring board formed on the upper surface, and three sets of connection terminals 23a and 23b are provided in parallel on the lower surface of the strip portion 22a of the film 22, One set is directly connected to a lead wire provided on the lower surface of the strip 22a of the film 22, and the remaining two sets are connected to the lead wire through a through hole or the like.
[0012]
Further, in this case, as shown in FIG. 6A, the arrangement of the signal input wiring 14 and the power supply wiring 15 of the liquid crystal display panel 1 is determined according to the specifications of the semiconductor chip 4 described later (signal input bump electrodes and power supply wiring). The arrangement of the connection terminals 23a and 23b of the flexible wiring board 11 is also changed according to the arrangement, as shown in FIG. 6B. It has become.
[0013]
Next, 7 (a) is a transparent enlarged plan view for showing the terminal positions of the semiconductor chip 4 mounted in the semiconductor chip mounting region 21 of the liquid crystal display panel 1 shown in FIG. 6 (a), and FIG. FIG. 7 is an enlarged plan view of a semiconductor chip mounting region 21 of the liquid crystal display panel 1 shown in FIG. Output electrode connection terminals 8 a made up of one end portions of a plurality of output wirings 8 are provided in a staggered manner on the upper side in the semiconductor chip mounting region 21 of the liquid crystal display panel 1. A plurality of signal input bump electrodes 31 and a pair of five power supply bump electrodes 32 are provided on the lower side portion of the lower surface of the semiconductor chip 4, and a plurality of output bump electrodes 33 are provided on the upper side portion of the lower surface. Are provided in a staggered pattern. In the above description, the power supply bump electrodes 32 are connected to each other in a pattern (not shown), and one set corresponds to one power supply electrode connection terminal 15a.
[0014]
When the semiconductor chip 4 is mounted on the semiconductor chip mounting region 21 of the liquid crystal display panel 1 via an anisotropic conductive adhesive, the signal input bump electrode 31, the power supply bump electrode 32, and the output chip of the semiconductor chip 4 are output. The bump electrode 33 is connected to the signal input electrode connection terminal 14a, the power supply electrode connection terminal 15a, and the output electrode connection terminal 8a in the semiconductor chip mounting region 21 of the liquid crystal display panel 1.
[0015]
[Problems to be solved by the invention]
By the way, in the conventional flexible wiring board 11 in such a liquid crystal display device, the figure is adjusted in accordance with the specifications of the semiconductor chip 4 shown in FIG. 7A (arrangement of the signal input bump electrode 31 and the power supply bump electrode 32). 6 (b), since the connection terminals 23a and 23b are arranged in a disordered arrangement, three sets of connection terminals 23a and 23b are provided in parallel on the lower surface of the strip 22a of the film 22, and a predetermined 2 The pair of connection terminals 23a and 23b must be connected to a common lead wire provided on the lower surface of the strip 22a of the film 22 through a through hole or the like. As a result, the strip 22a of the film 22 is connected. The width of the film increases, and thus the overall occupied area increases, and the number of films 22 taken from the base film having a constant area decreases, resulting in an increase in cost. There was a problem that is.
An object of the present invention is to reduce the area occupied by a flexible wiring board.
[0016]
[Means for Solving the Problems]
The present invention has a display panel having a plurality of semiconductor chip mounting areas arranged on one side, a plurality of power supply electrodes and a plurality of signal input electrodes, and is mounted on each of the semiconductor chip mounting areas of the display panel. Each of the semiconductor chips of the display panel is provided with a plurality of semiconductor chips and a flexible wiring board that is disposed along only one side of the display panel and is bonded to the outside of the semiconductor chip mounting region. A power supply wiring, a first signal input wiring, and a second signal input wiring extending in a direction perpendicular to the one side are provided corresponding to the semiconductor chip mounting area located on one end side in the mounting area. , another semiconductor chip so as to correspond to the mounting region provided extending out the power line and the first signal input lines in a direction perpendicular to the one side portion, said plurality of semiconductor chip mounting areas In the second signal input lines which are formed corresponding to the semiconductor chip mounting region of the one end passes through each of the semiconductor chip mounting area, and is formed corresponding to the other semiconductor chip mounting region The wiring is connected so as to be connected to the second signal input wiring, and is connected to the power wiring and the first signal input wiring formed on the flexible wiring board corresponding to each semiconductor chip mounting region. A connection terminal is provided, and a connection terminal connected to a second signal input wiring formed corresponding to the semiconductor chip mounting region on the one end side is provided.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
1 is a plan view of a liquid crystal display device according to an embodiment of the present invention, FIG. 2A is an enlarged plan view of a predetermined part of the liquid crystal display panel shown in FIG. 1, and FIG. 2A is an enlarged plan view of a portion of the flexible wiring board corresponding to the area of the liquid crystal display panel in FIG. 2A, and FIG. 3A is an enlarged plane of the semiconductor chip mounting area in the center of the liquid crystal display panel shown in FIG. FIG. 3B is a transparent enlarged plan view of a portion of the flexible wiring substrate corresponding to the region of the liquid crystal display panel of FIG. 3A, and FIG. 4A is the liquid crystal display panel shown in FIG. FIG. 4B is an enlarged plan view of the semiconductor chip mounting area of the liquid crystal display panel shown in FIG. 3A, showing a terminal position of the semiconductor chip mounted in the semiconductor chip mounting area. Is. In these drawings, the same reference numerals as those in FIGS. 5 to 7 are given the same reference numerals, and the description thereof will be omitted as appropriate.
[0018]
In the semiconductor chip 4 in this embodiment, as shown in FIG. 4A, a pair of five power supply bump electrodes 32 is provided on the left side of the lower side portion of the lower surface, and the right side of the lower side portion of the lower surface. A plurality of signal input bump electrodes 31 are provided, and a plurality of output bump electrodes 33 are provided in a staggered pattern on the upper side of the lower surface.
[0019]
Corresponding to the specifications of the semiconductor chip 4, as shown in FIG. 4B, the left side of the lower side in the semiconductor chip mounting area 21 of the liquid crystal display panel 1 is composed of one end of five power supply lines 41. A power supply electrode connection terminal 41a is provided, and a first of a plurality of first signal input wirings 42 (see FIG. 3A) is provided on the left side of the right side of the lower side in the region 21. A signal input electrode connection terminal 42a is provided, and the right side of the lower side of the region 21 is formed of a predetermined part of a plurality of second signal input wirings 43 (see FIG. 3A). The second signal input electrode connection terminals 43a are provided, and the output electrode connection terminals 8a formed of one end portions of the plurality of output wirings 8 are provided in a staggered manner on the upper side in the region 21.
[0020]
As shown in FIG. 3A, the power supply wiring 41 extends from the power supply electrode connection terminal 41a to the vicinity of the protruding end on the lower side of the lower glass substrate 2 below the semiconductor chip mounting region 21. A terminal 41b is provided. The first signal input wiring 42 extends from the first signal input electrode connection terminal 42a to the vicinity of the lower protruding end of the lower glass substrate 2 below the semiconductor chip mounting region 21. An input terminal 42b is provided.
[0021]
Next, the second signal input wiring 43 will be described. In the central semiconductor chip mounting area 21 in FIG. 2A, as shown in FIGS. 3A and 4B, the semiconductor chip mounting area from above the second signal input electrode connection terminal 43a. A signal input relay wiring 43b is provided which is appropriately extended in the area 21 and appropriately extended from the lower side of the second signal input electrode connection terminal 43a to the outside of the semiconductor chip mounting area 21.
[0022]
As shown in FIGS. 2A and 3A, the lower end portion of the signal input relay wiring 43b is located at the lower right side of the central semiconductor chip mounting area 21, the right side thereof, and the semiconductor chip mounting area 21 on the right side thereof. The second signal input electrode connection terminal 43a is connected to the second signal input electrode connection terminal 43a in the semiconductor chip mounting region 21 on the right side via the signal input relay wiring 43c provided therein. Is connected to a second signal input terminal 43d extending to the vicinity of the lower protruding end of the lower glass substrate 2 below the right semiconductor chip mounting region 21.
[0023]
As shown in FIGS. 2A, 3A, and 4B, the upper end portion of the signal input relay wiring 43b is located in the central semiconductor chip mounting region 21, on the left side, and on the left side of the semiconductor chip. The signal input relay wiring 43e provided on the lower right side of the mounting area 21 is connected to the second signal input electrode connection terminal 43a in the left semiconductor chip mounting area 21.
[0024]
As shown in FIG. 1, the flexible wiring board 11 includes a film 22 having a narrow strip portion 22 a and a projecting portion 22 b projecting from a predetermined portion on the lower side of the strip portion 22 a. As shown in FIG. 1, FIG. 2 (b) and FIG. 3 (b), power supply terminals 41b of three sets of power supply wirings 41 are provided at predetermined positions on the lower surface of the strip 22a of the film 22, The first signal input terminal 42 b of the three sets of first signal input wirings 42, the second signal input terminal 43 d of the second signal input wiring 43, and the connection terminals 51 to 51 connected to the input wiring 13. 54 is provided. In this case, the flexible wiring board 11 is not provided with connection terminals that are directly connected to the second input electrode connection terminals 43 a in the semiconductor chip mounting region 21 at the center and the left side of the liquid crystal display panel 1.
[0025]
In FIG. 1 and FIG. 2B, the right connection terminals 51 to 54 are connected to connection terminals (not shown) provided on the lower surface of the projecting end portion of the projecting portion 22 b of the film 22, and the strip-shaped portion 22 a of the film 22 and They are connected via a lead wire (not shown) provided on the lower surface of the protrusion 22b. On the other hand, the connection terminals 51 and 52 on the center and the left side correspond to the connection terminals 51 and 52 on the right side through relay holes formed across the connection terminals 51 and 52 on the upper surface of the through hole and film 22 (not shown). Connected to the connection terminal.
[0026]
Next, the lower surface of one end portion of the flexible wiring substrate 11 is joined to the outside of the semiconductor chip mounting region 21 on the upper surface of the protruding portion 2a on the lower side of the lower glass substrate 2 via an anisotropic conductive adhesive (not shown). A part of the state will be described. If it demonstrates with reference to FIG. 3, the connection terminal 51 of the flexible wiring board 11 is connected to the power supply electrode connection terminal 41a in the semiconductor chip mounting area | region 21 via the power supply terminal 41b. The connection terminal 52 of the flexible wiring board 11 is connected to the first signal input electrode connection terminal 42a in the semiconductor chip mounting region 21 via the first signal input terminal 42b, as described with reference to FIG. ing.
[0027]
The connection terminal 53 of the flexible wiring board 11 is connected to the second signal input electrode connection terminal 43a in the semiconductor chip mounting region 21 on the right side via the second signal input terminal 43d, as described with reference to FIG. Connected to the second signal input electrode connection terminal 43a in the semiconductor chip mounting area 21 on the left side via the signal input relay line 43c on the left side, and further to the signal input relay line on the left side. It is connected to the second signal input electrode connection terminal 43a in the semiconductor chip mounting area 21 on the left side via 43e.
[0028]
Thus, in this liquid crystal display device, the power supply electrode connection terminals 41a are gathered and provided on the left side of the lower side in each semiconductor chip mounting region 21 of the liquid crystal display panel 1 in accordance with the specifications of the semiconductor chip 4. Also in the flexible wiring board 11, the connection terminals 51 connected to each set of power supply terminals 41b can be provided in one place. As a result, the second signal input electrode connection terminals 43a in the adjacent semiconductor chip mounting areas 21 of the liquid crystal display panel 1 can be connected to each other via the signal input relay wires 43c, 43e, etc. The flexible wiring board 11 does not need to be provided with a connection terminal that is directly connected to the second input electrode connection terminal 43a in the semiconductor chip mounting region 21 at the center and the left side of the liquid crystal display panel 1, and therefore the flexible wiring board. Accordingly, the amount of wiring provided on the film 11 is reduced, and the width of the strip 22a of the film 22 can be reduced accordingly, and the area occupied by the flexible wiring board 11 can be reduced. As a result, the number of films 22 taken from the base film having a constant area increases, and the cost of the flexible wiring board 11 can be reduced.
[0029]
In this case, in the embodiment of the present invention, the first signal input wiring connected to a part of the signal input electrodes of each semiconductor chip and the remaining signal input are provided in each semiconductor chip mounting region of the display panel. A second signal input wiring connected to the electrode is provided, and a first signal input connection terminal connected to the first signal input terminal is provided on the flexible wiring board, and the signal of each semiconductor chip is directly provided. Since the signal input relay wiring for connecting the corresponding second signal input wirings to each other is provided on the display panel in addition to inputting to the input bump electrodes, the digital signal has a large number of signal input lines. It is applicable to a liquid crystal display panel of the type.
[0030]
Further, in this liquid crystal display device, the signal input relay wires 43b, 43c and 43e are provided on the upper surface of the lower projection 2a of the lower glass substrate 2 of the liquid crystal display panel 1, but these signal input relay wires are provided. Since 43b, 43c, and 43e are provided in the semiconductor chip mounting region 21, the width (frame width) of the lower protrusion 2a of the lower glass substrate 2 can be prevented from increasing.
[0031]
In the above embodiment, the second signal input electrode connection terminal 43a in the adjacent semiconductor chip mounting region 21 of the liquid crystal display panel 1 is connected via the signal input relay wires 43b, 43c, 43e. Although described above, the present invention is not limited to this, and all of the first and second signal input electrode connection terminals 43a in the adjacent semiconductor chip mounting regions 21 of the liquid crystal display panel 1 are connected via the signal input relay wiring. You may make it do.
[0032]
【The invention's effect】
As described above , according to the present invention, the display panel includes a plurality of semiconductor chip mounting regions arranged on one side, a plurality of power supply electrodes, and a plurality of signal input electrodes. In a display device comprising a plurality of semiconductor chips mounted in each semiconductor chip mounting area, and a flexible wiring board disposed along only one side of the display panel and joined to the outside of the semiconductor chip mounting area, Of each semiconductor chip mounting area of the display panel, a power supply wiring, a first signal input wiring, and a second wiring extending in a direction perpendicular to the one side corresponding to the semiconductor chip mounting area located on one end side . of the signal input lines is provided, provided the other said to correspond to the semiconductor chip mounting area wiring power is extended in a direction perpendicular to the one side portion and the first signal input lines, the double In the semiconductor chip mounting area, a second signal input lines which are formed corresponding to the semiconductor chip mounting region of the one end passes through each of the semiconductor chip mounting area, and the other semiconductor chip mounting region Are routed so as to be connected to the second signal input wiring formed corresponding to the first wiring, and the power wiring and the first signal formed on the flexible wiring substrate corresponding to the respective semiconductor chip mounting regions. Since the connection terminal connected to the input wiring and the connection terminal connected to the second signal input wiring formed corresponding to the semiconductor chip mounting region on the one end side are provided, The power supply connection terminals connected to the power supply wiring of the display panel can be provided in one place, and as a result, the amount of wiring provided on the flexible wiring board can be reduced. Becomes possible, it is possible to reduce the area occupied by the flexible printed circuit board accordingly, it is possible to reduce the cost of the flexible wiring board thus.
[Brief description of the drawings]
FIG. 1 is a plan view of a liquid crystal display device according to an embodiment of the present invention.
2A is an enlarged plan view of a predetermined part of the liquid crystal display panel shown in FIG. 1 in an exploded state, and FIG. 2B is a flexible view of a portion corresponding to the region of the liquid crystal display panel shown in FIG. The enlarged plan view of a wiring board.
3A is an enlarged plan view of a semiconductor chip mounting region at the center of the liquid crystal display panel shown in FIG. 2A, and FIG. 3B is a portion corresponding to the region of the liquid crystal display panel shown in FIG. The transmission expansion top view of a flexible wiring board.
4A is a transmission enlarged plan view for showing terminal positions of a semiconductor chip mounted in a semiconductor chip mounting region of the liquid crystal display panel shown in FIG. 3A, and FIG. 4B is a plan view of FIG. The enlarged plan view of the semiconductor chip mounting area | region of the liquid crystal display panel shown in FIG.
FIG. 5 is a plan view showing an example of a conventional liquid crystal display device.
6A is an enlarged plan view of a predetermined part of the liquid crystal display panel shown in FIG. 5 in an exploded state, and FIG. 6B is a flexible view of a portion corresponding to the region of the liquid crystal display panel shown in FIG. The transmission expansion top view of a wiring board.
7A is a transparent enlarged plan view for showing the terminal positions of the semiconductor chip mounted in the semiconductor chip mounting region of the liquid crystal display panel shown in FIG. 6A, and FIG. The enlarged plan view of the semiconductor chip mounting area | region of the liquid crystal display panel shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 2 Lower glass substrate 2a Protrusion part 4 Semiconductor chip 11 Flexible wiring board 22 Film 22a Strip-like part 22b Protrusion part 41 Power supply wiring 41a Power supply electrode connection terminal 41b Power supply terminal 42 1st signal input wiring 42a 1st 1 signal input electrode connection terminal 42b first signal input terminal 43 second signal input wiring 43a second signal input electrode connection terminals 43b, 43c, 43e signal input relay wiring 43d second signal input Terminals 51, 52, 53 Connection terminal

Claims (1)

一辺部に配列された複数の半導体チップ搭載領域を有する表示パネルと、複数の電源用電極および複数の信号入力用電極を有し、前記表示パネルの前記各半導体チップ搭載領域に搭載された複数の半導体チップと、前記表示パネルの一辺部のみに沿って配置され、前記半導体チップ搭載領域の外側に接合されたフレキシブル配線基板とを備えた表示装置において、前記表示パネルの各半導体チップ搭載領域の中、一端側に位置する半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線、第1の信号入力配線および第2の信号用入力配線を設け、他の半導体チップ搭載領域に対応して前記一辺部に垂直な方向に延出された電源用配線および第1の信号入力配線を設け、前記複数の半導体チップ搭載領域の中、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線を前記各半導体チップ搭載領域内を通過し、且つ、他の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続されるよう引き回し、前記フレキシブル配線基板に、前記各半導体チップ搭載領域に対応して形成された前記電源用配線および前記第1の信号入力配線に接続される接続端子を設け、且つ、前記一端側の半導体チップ搭載領域に対応して形成された第2の信号用入力配線に接続される接続端子を設けたことを特徴とする表示装置。A display panel having a plurality of semiconductor chip mounting areas arranged on one side, a plurality of power supply electrodes and a plurality of signal input electrodes, and a plurality of mounted on each semiconductor chip mounting area of the display panel In a display device comprising a semiconductor chip and a flexible wiring board disposed along only one side of the display panel and bonded to the outside of the semiconductor chip mounting area , each of the semiconductor chip mounting areas of the display panel A power supply wiring, a first signal input wiring, and a second signal input wiring extended in a direction perpendicular to the one side corresponding to the semiconductor chip mounting region located on one end side are provided, and another semiconductor corresponding to the chip mounting area provided extending out the lines and the first signal input wiring power in a direction perpendicular to the one side portion, the plurality of semiconductor chip mounting area, the one The second signal input wiring formed corresponding to the semiconductor chip mounting area on the side passes through each semiconductor chip mounting area and is formed corresponding to the other semiconductor chip mounting area. The flexible wiring board is provided with connection terminals connected to the power supply wiring and the first signal input wiring that are formed corresponding to the respective semiconductor chip mounting regions. And a connection terminal connected to the second signal input wiring formed corresponding to the semiconductor chip mounting region on the one end side.
JP2000027040A 2000-02-02 2000-02-04 Display device Expired - Lifetime JP3778759B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000027040A JP3778759B2 (en) 2000-02-04 2000-02-04 Display device
US09/772,660 US6587177B2 (en) 2000-02-02 2001-01-30 Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
KR1020010004457A KR20010078177A (en) 2000-02-02 2001-01-31 Display device
TW090102014A TW463140B (en) 2000-02-02 2001-02-01 Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
CNB011026049A CN1162818C (en) 2000-02-02 2001-02-02 Indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000027040A JP3778759B2 (en) 2000-02-04 2000-02-04 Display device

Publications (2)

Publication Number Publication Date
JP2001215893A JP2001215893A (en) 2001-08-10
JP3778759B2 true JP3778759B2 (en) 2006-05-24

Family

ID=18552686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000027040A Expired - Lifetime JP3778759B2 (en) 2000-02-02 2000-02-04 Display device

Country Status (1)

Country Link
JP (1) JP3778759B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720069B2 (en) 2002-04-18 2011-07-13 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR20060104088A (en) 2005-03-29 2006-10-09 삼성전자주식회사 Circuit board for display device and display device including the same
JP2007025710A (en) * 2006-08-28 2007-02-01 Seiko Epson Corp Electro-optical device and electronic equipment
JP5353969B2 (en) * 2011-07-28 2013-11-27 セイコーエプソン株式会社 Organic EL device and electronic device

Also Published As

Publication number Publication date
JP2001215893A (en) 2001-08-10

Similar Documents

Publication Publication Date Title
US6587177B2 (en) Connection structure of display device with a plurality of IC chips mounted thereon and wiring board
KR20010076213A (en) Semiconductor device and its wiring method
JP4641141B2 (en) Semiconductor device, TCP type semiconductor device, TCP tape carrier, printed wiring board
JP3580207B2 (en) Display device
KR100209863B1 (en) Semiconductor device tape carrier package and display panel module
JP3778759B2 (en) Display device
US6404478B1 (en) Liquid crystal display having capacitors on a substrate with equal resistance conductors electrically connecting the capacitors to a chip
JP3648596B2 (en) Semiconductor chip bonding structure and display device having the structure
JP3254230B2 (en) LCD Display Panel Wiring Structure
JP3858135B2 (en) Junction structure of semiconductor devices
US5654730A (en) Liquid crystal display device
JP2000131673A (en) Display device
JP3649050B2 (en) Junction structure of semiconductor devices
JPH11337966A (en) Semiconductor device
JP2005301161A (en) Display device
JP3769979B2 (en) Display panel and display device including the same
JPH07263485A (en) Ic chip and connecting structure between chip and board
JP3264103B2 (en) Liquid crystal display
JP4135478B2 (en) Liquid crystal display
JP3861509B2 (en) Display device
JP3994637B2 (en) Liquid crystal display
KR100670498B1 (en) Tcp and method of forming the same
JP2003075861A (en) Liquid crystal display device
JP2002040461A (en) Liquid crystal display device
JPH0618385Y2 (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040916

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3778759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term