JP3626761B2 - 制御誤差生成装置 - Google Patents
制御誤差生成装置 Download PDFInfo
- Publication number
- JP3626761B2 JP3626761B2 JP34443191A JP34443191A JP3626761B2 JP 3626761 B2 JP3626761 B2 JP 3626761B2 JP 34443191 A JP34443191 A JP 34443191A JP 34443191 A JP34443191 A JP 34443191A JP 3626761 B2 JP3626761 B2 JP 3626761B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- error
- signal
- synchronization signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【産業上の利用分野】
本発明は、ビデオディスクプレーヤ等の円盤状記録媒体(以下、ディスクと称す)から再生信号を得る場合必要となるディスクを回転させる制御(以下、スピンドル制御と称す)を行うとき有用な制御誤差発生装置に関するものである。
【0002】
【従来の技術】
ビデオディスクプレーヤのようにディスクに記録された信号を再生する場合、ディスクの回転を制御するスピンドル制御が必要であり、一般に、このスピンドル制御には映像信号に付加されている同期信号が用いられている。
【0003】
また、ビデオディスクでは、ディスクの回転速度が一定(以下、CAVと称す)なものと、記録密度を上げるために記録再生時の線速度が一定(以下、CLVと称す)なものとがある。
【0004】
以下に従来のスピンドル制御について説明する。
図4は従来のスピンドル制御のブロック図を示している。図4において、1はディスク、2はモータ、3はピックアップ、4はFM復調部、5は映像処理部、6は同期分離部、7は基準同期信号発生部、8はPWM出力部、10はモータ駆動回路部、101は速度誤差生成部、102は速度誤差乗算器、103は位相誤差生成部、104は位相誤差乗算器、105は加算部、106は低域補償及び位相補償部を示している。
【0005】
以上のように構成されたスピンドル制御ブロックについて、以下にその動作を説明する。図4においてディスク1に記録された記録信号はピックアップ3により再生され、FM復調部4で映像信号に復元される。この映像信号は、映像処理部5に供給される。
【0006】
また、映像信号は同期分離部6に印加され、映像信号に周期的に付加されている同期信号が取り出される。速度誤差生成部101は、同期分離部6で得られた同期信号の同期と基準同期信号発生部7で得られる基準同期信号の周期との比較結果を用いて速度誤差を生成し、この速度誤差は速度誤差乗算器102で乗算される。また、位相誤差生成部103は、同期分離部6で得られる同期信号と基準同期信号発生部7より出力される基準同期信号との位相差を生成し、この位相誤差は位相誤差乗算器104で乗算される。そして、速度誤差乗算器102の出力と位相誤差乗算器104の出力とは加算部105で加算され、制御信号となる。この制御信号は、PWM出力部8と、低域補償及び位相補償106と、モータ駆動回路部10とを経てモータ2を駆動し、ディスク1の回転を制御するように構成されている。
【0007】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、起動時での目標値への引き込み動作を行うときや、CLVディスクでのジャンプ後の再引き込み動作を行うときに、スピンドル制御でオーバーダンピングを生じて引き込みに時間がかかるという問題点を有していた。
【0008】
本発明は上記従来の問題点を解決するもので、ディスクの回転速度が目標速度とほぼ一致した状態で、基準同期信号の周期と再生同期信号の周期とを比較して、その比較結果により加減速誤差を駆動段に供給し加減速動作を行うとともに、最適期間内の上記の比較結果を用い駆動段での駆動信号の動作中心となる制御誤差信号の値を計算し、この計算結果を用いて以降の制御を行うことができる制御誤差生成装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
この目的を達成するために本発明の制御誤差生成装置は、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行う構成を有している。
【0010】
【作用】
この構成によって、ディスクの回転速度が目標速度とほぼ一致した状態で基準同期信号の周期と再生同期信号の周期との長短の比較結果に応じて加減速誤差を駆動段に供給し加減速動作を行うとともに、上記の比較結果から駆動段での駆動信号の動作中心となる制御誤差信号の値を計算し、この計算結果を用いて以降の制御を行うことにより、起動時での目標値への引き込み動作やCLVディスクでのジャンプ後の再引き込み動作においてスピンドル制御にオーバーダンピングが生じないで速い引き込み特性を有することができる。
【0011】
【実施例】
(実施例1)
以下本発明の一実施例について、図面を参照しながら説明する。
【0012】
図1は、本発明の制御誤差生成装置を含むスピンドル制御のブロック図を示している。図1において、1はディスク、2はモータ、3はピックアップ、4はFM復調部、5は映像処理部、6は同期分離部、7は基準同期信号発生部、8はPWM出力部、9はLPF、10はモータ駆動回路部、11は速度判別制御部、12は加減速誤差発生部、13は演算制御部、14は開始制御部、16は切り替えスイッチ、17は制御誤差発生部であり、15は制御誤差生成部を示している。
【0013】
以上のように構成された制御誤差生成装置を含んだスピンドル制御のブロックについて、以下、その動作を説明する。ディスク1に記録された記録信号はピックアップ3で再生され、FM復調部4で映像信号に復元される。この映像信号は、映像処理部5に入力し、処理される。また、上記映像信号は同期分離部6に入力され、同期分離部6で映像信号に周期的に付加されている同期信号が取り出され、速度判別制御部11と制御誤差発生部17とに供給される。
【0014】
速度判別制御部11は、同期信号と基準同期信号発生部7の出力である基準同期信号とを入力とし、同期信号の周期と基準同期信号の周期とを比較して、同期信号の周期が長い場合には加速状態指令を、同期信号の周期が短い場合には減速状態指令を、加減速誤差発生部12と演算制御手段13とに出力する。加減速誤差発生部12は、加速状態指令でモータ2が加速するように制御誤差信号を、減速状態指令でモータ2が減速するように制御誤差信号を、それぞれ、切り替えスイッチ16に出力する。また、演算制御部13は、開始制御部14より開始信号が入力すると、切り替えスイッチ16を制御誤差生成部15の出力に設定するとともに、速度判別制御部11から出力される加速状態指令と減速状態指令とを用いて、基準同期信号と再生同期信号との周期の一致および近傍動作を判断する。この、同期信号の周期と基準同期信号の周期とが一致した時点から、所定期間内の加速状態指令と減速状態指令との期間を用いることにより、正規のディスクの回転速度となる制御誤差信号の値を算出することができる。所定期間を終了するとともに、演算制御部13は、切り替えスイッチ16を制御誤差発生部17の出力に設定するとともに、上記の算出した制御誤差信号を制御誤差発生部17での制御誤差信号の動作中心を設定する要素に格納する。制御誤差発生部17は、同期分離部6の同期信号と基準同期信号発生部7の基準同期信号とにより制御誤差信号を生成して、切り替えスイッチ16に出力する。切り替えスイッチ16の出力である制御誤差信号は、PWM出力部8とLPF9とモータ駆動回路部10とを経て、モータ2に印加され、ディスク1の回転を制御するように構成されている。
【0015】
以上のように構成された制御誤差生成装置について、起動時での動作を図2を用いて説明する。ビデオディスクでは、一般的に、映像信号処理との関係で所定の回転数まで正しい同期信号が出力されない。ディスクが、図2の(a)に示している所定の回転数に達すると、同期信号が同期分離部6より連続的に出力されるとともに、開始制御部14より開始制御信号が演算制御部13に出力され、そして、演算制御部13は切り替えスイッチ16を制御誤差生成部15の出力に設定する。いま、再生同期信号の周期をT、基準同期信号の周期をT0とすると、速度判別制御部11は、同期信号の周期と基準同期信号の周期とを比較して、T>T0の場合には加速状態指令を、T<T0の場合には減速状態指令を、加減速誤差発生部12と演算制御部13とに出力する。図2のA区間では、T>T0であるため、速度判別制御部11は加速状態指令を出力し、図2の(b)に示すように制御誤差信号生成部15の出力は、モータ2を加速するように駆動信号が出力される。
【0016】
次に、図2のB区間では、T<T0となると、速度判別制御部11は減速状態指令を出力する。これにより、演算制御部13はディスクの回転速度が正規の回転速度を越えたことを認識するとともに、加減速誤差発生部12はモータ2が減速するように制御誤差信号を発生することとなる。それ以降、図2のB区間に示すように、ディスクの回転速度は正規の回転速度の近傍を、すなわち、同期信号の周期が基準同期信号の周期を中心にして近傍の値となる。演算制御部13は、同期信号の周期と基準同期信号の周期とが一致した時点から所定期間内である図2のB区間で、速度判別制御部11からの加速状態指令と減速状態指令とのそれぞれの期間を用いることにより、正規のディスクの回転速度となる制御誤差信号の値を算出する。いま、加速状態指令の期間をTa、減速状態指令の期間をTbとし、加減速誤差発生部12の出力レベルを±Aとすると、再生同期信号の周期と基準同期信号の周期とが等しくなるような駆動レベルAaveは、加減速誤差発生部12の出力で表現すると、以下のようになる。ただし、±Aでは出力段は飽和動作しないとする。
【0017】
Aave=A(Ta−Tb)/(Ta+Tb) (1)
演算制御部13は、算出した上記の制御誤差信号を制御誤差発生部17での制御誤差信号の動作中心を設定する要素に格納するとともに、切り替えスイッチ16を制御誤差発生部17の出力に設定することにより、上記算出した制御誤差信号の値を用いてスピンドル制御が行われる。
【0018】
上記においては、T0を基準に加速状態指令と減速状態指令とを得ているが、以下のように不感帯を設定しても、同様に得られる。いま、速度判別制御部11は、同期信号と基準同期信号とを比較して、T>T0+T1の場合には加速状態指令を、T<T0−T1の場合には減速状態指令を、それ以外の場合には零状態指令を、加減速誤差発生部12と演算制御部13とに出力する。零状態指令のとき、モータ2への駆動信号は零となるように構成する。そして、加速状態指令の期間をTa、減速状態指令の期間をTb、零状態指令の期間をTzとすると、駆動レベルAaveは、
Aave=A(Ta−Tb)/(Ta+Tb+Tz) (2)で求められる。
【0019】
式(1),(2)でも明らかなように、駆動レベルは、加速状態指令の期間から減速状態指令の期間を減算した値を全期間で乗算したもの、すなわち、全期間での加速状態指令と減速状態指令との平均値を、加減速誤差発生部12の出力レベルAで重み付けしたものであり、式の意味するものは同じである。
【0020】
図3は、図1で示した制御誤差発生部17の一実施例と制御誤差生成部15とを示している。図3の制御誤差発生部17において、21は位相誤差生成部、22は積分項乗算器、23は第一の加算部、24は第一の遅延素子、25は比例項乗算器、26は第二の遅延素子、27は遅延項乗算器、28は第二の加算器を示している。制御誤差発生部17の動作について、以下、説明する。位相誤差生成部21は、同期分離部6より出力される同期信号と基準同期信号発生部7より出力される基準同期信号との位相誤差を生成する。この位相誤差は、積分項乗算器22で乗算され、第一の加算部23に出力される。第一の加算部23は、積分項乗算器22の出力と第一の遅延素子24の値とを加算して第一の加算結果を出力するとともに、第一の遅延素子24に上記の第一の加算結果を格納する。また位相誤差は、比例項乗算器25で乗算され、比例項乗算結果となる。また位相誤差は、第二の遅延素子26を経て、遅延項乗算器27で乗算され、遅延項乗算結果となる。そして、上記第一の加算結果と上記比例項乗算結果と上記遅延項乗算結果とは、第二の加算部28で加算され、制御誤差信号として制御誤差発生部17の出力となる。
【0021】
以上の構成の制御誤差発生部17は、通常のスピンドル制御状態で使用される。そして、制御誤差生成部15で演算処理が終了するとともに、制御誤差生成部15の演算処理部13から演算された制御誤差信号の値が、第一の遅延素子24に格納される。その後のスピンドル制御は、制御誤差発生部17で生成される制御誤差信号を用いて行われる。その場合、第一の遅延素子24の値は、駆動信号の動作中心となる制御誤差信号の値に相当する。
【0022】
以上のように本発明によれば、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行うことにより、オーバーダンピングのない速い引き込み特性を実現できる。
【0023】
【発明の効果】
以上のように本発明は、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行うことにより、起動時での目標値への引き込み動作やCLVディスクのジャンプ後の再引き込み動作においてスピンドル制御にオーバーダンピングの生じない速い引き込み特性を持つ制御信号生成装置を実現するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例における制御誤差生成装置のブロック図
【図2】第1の実施例における制御誤差生成装置の動作説明のための動作説明図
【図3】本発明の第2の実施例における制御誤差生成装置のブロック図
【図4】従来のスピンドル制御装置のブロック図
【符号の説明】
11 速度判別制御部
12 加減速誤差発生部
13 演算制御部
14 開始制御部
15 制御誤差生成部
Claims (1)
- 円盤状情報媒体を回転制御し目標回転数に引き込む際に、上記円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、上記円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、
上記基準同期信号と上記円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、
上記基準同期信号の周期と上記再生同期信号の周期とを比較して上記再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、上記速度判別制御手段の出力に応じて上記駆動回路に加減速信号を発生させる加減速誤差発生手段と、上記速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて上記駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、上記演算制御手段での演算を開始させる開始信号を上記演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、
上記制御誤差発生手段の出力と上記加減速誤差発生手段の出力とを切り替える切替手段とを備え、
上記円盤状情報媒体が目標回転数に引き込む動作を行う場合は上記加減速誤差発生手段の出力を上記切替手段の出力に選択し、上記再生同期信号の周期と上記基準同期信号の周期とが一致または略一致を上記演算制御手段が検出したとき、上記開始制御手段から上記演算制御手段に演算の開始を指示し、上記所定期間の後で得られた演算結果を上記制御誤差発生手段に位相制御誤差として格納し、上記位相制御誤差を駆動信号の駆動中心として上記駆動回路に出力するように上記切替手段を切り替える制御を行うことを特徴とする制御誤差生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34443191A JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34443191A JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05182355A JPH05182355A (ja) | 1993-07-23 |
JP3626761B2 true JP3626761B2 (ja) | 2005-03-09 |
Family
ID=18369213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34443191A Expired - Fee Related JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3626761B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201127A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | スピンドルモータ速度制御装置 |
US5675562A (en) * | 1995-03-20 | 1997-10-07 | Fujitsu Limited | Seek control method in optical storage device |
-
1991
- 1991-12-26 JP JP34443191A patent/JP3626761B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05182355A (ja) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3098263B2 (ja) | ディスクプレーヤのスピンドル制御装置 | |
JPS6348098B2 (ja) | ||
JPH09306092A (ja) | ディスク再生方法とディスク再生装置 | |
JP3626761B2 (ja) | 制御誤差生成装置 | |
JPS59186178A (ja) | Clvデイスクのランダムアクセス装置 | |
JP3270908B2 (ja) | モータ制御装置及び方法 | |
JPH11232772A (ja) | ディスク回転制御装置 | |
US5559607A (en) | Apparatus for controlling reproduction speed for laser disc player | |
US5574710A (en) | Disc reproducing apparatus | |
CA1329258C (en) | Servo for a rotary head drum of vtr | |
JPH08287590A (ja) | 光ディスク装置のスピンドルモータ制御回路 | |
JPS634271Y2 (ja) | ||
JP3316856B2 (ja) | 基準同期信号発生装置 | |
JPH05182352A (ja) | 制御誤差判別装置 | |
JPS63316362A (ja) | サ−ボ制御装置 | |
JPS58136282A (ja) | モ−タの回転制御回路 | |
JP3102719B2 (ja) | 光ディスクプレーヤ | |
JPH07153183A (ja) | ディスク再生装置 | |
JP3616106B2 (ja) | 回転制御装置 | |
GB2218829A (en) | A circuit for controlling a drive motor in a tape recorder | |
KR970003494Y1 (ko) | 전자노래반주기의 템포재생장치 | |
KR100261211B1 (ko) | 2배속 기능을 구비한 디스크 플레이어 | |
JPH10106135A (ja) | 光ディスク用スピンドルモータのサーボ制御装置 | |
JPH0450672B2 (ja) | ||
JPH0127498B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |