JPH05182355A - 制御誤差生成装置 - Google Patents
制御誤差生成装置Info
- Publication number
- JPH05182355A JPH05182355A JP34443191A JP34443191A JPH05182355A JP H05182355 A JPH05182355 A JP H05182355A JP 34443191 A JP34443191 A JP 34443191A JP 34443191 A JP34443191 A JP 34443191A JP H05182355 A JPH05182355 A JP H05182355A
- Authority
- JP
- Japan
- Prior art keywords
- control
- signal
- error
- output
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】 起動時での目標値への引き込み動作やＣＬＶ
ディスクでのジャンプ後の再引き込み動作において、ス
ピンドル制御にオーバーダンピングが生じないで速い引
き込み特性を有することを目的とする。 【構成】 ディスク１の回転速度が目標速度とほぼ一致
した状態で、速度判別制御部１１によって基準同期信号
の周期と再生同期信号の周期との長短を比較し、比較結
果に応じて加減速誤差を駆動段に供給し加減速動作を行
うとともに、比較結果から駆動段での駆動信号の動作中
心となる制御誤差信号の値を計算し、この計算結果を用
いて以降の制御を行う。
ディスクでのジャンプ後の再引き込み動作において、ス
ピンドル制御にオーバーダンピングが生じないで速い引
き込み特性を有することを目的とする。 【構成】 ディスク１の回転速度が目標速度とほぼ一致
した状態で、速度判別制御部１１によって基準同期信号
の周期と再生同期信号の周期との長短を比較し、比較結
果に応じて加減速誤差を駆動段に供給し加減速動作を行
うとともに、比較結果から駆動段での駆動信号の動作中
心となる制御誤差信号の値を計算し、この計算結果を用
いて以降の制御を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオディスクプレー
ヤ等の円盤状記録媒体（以下、ディスクと称す）から再
生信号を得る場合必要となるディスクを回転させる制御
（以下、スピンドル制御と称す）を行うとき有用な制御
誤差発生装置に関するものである。
ヤ等の円盤状記録媒体（以下、ディスクと称す）から再
生信号を得る場合必要となるディスクを回転させる制御
（以下、スピンドル制御と称す）を行うとき有用な制御
誤差発生装置に関するものである。
【０００２】
【従来の技術】ビデオディスクプレーヤのようにディス
クに記録された信号を再生する場合、ディスクの回転を
制御するスピンドル制御が必要であり、一般に、このス
ピンドル制御には映像信号に付加されている同期信号が
用いられている。
クに記録された信号を再生する場合、ディスクの回転を
制御するスピンドル制御が必要であり、一般に、このス
ピンドル制御には映像信号に付加されている同期信号が
用いられている。
【０００３】また、ビデオディスクでは、ディスクの回
転速度が一定（以下、ＣＡＶと称す）なものと、記録密
度を上げるために記録再生時の線速度が一定（以下、Ｃ
ＬＶと称す）なものとがある。
転速度が一定（以下、ＣＡＶと称す）なものと、記録密
度を上げるために記録再生時の線速度が一定（以下、Ｃ
ＬＶと称す）なものとがある。
【０００４】以下に従来のスピンドル制御について説明
する。図４は従来のスピンドル制御のブロック図を示し
ている。図４において、１はディスク、２はモータ、３
はピックアップ、４はＦＭ復調部、５は映像処理部、６
は同期分離部、７は基準同期信号発生部、８はＰＷＭ出
力部、１０はモータ駆動回路部、１０１は速度誤差生成
部、１０２は速度誤差乗算器、１０３は位相誤差生成
部、１０４は位相誤差乗算器、１０５は加算部、１０６
は低域補償及び位相補償部を示している。
する。図４は従来のスピンドル制御のブロック図を示し
ている。図４において、１はディスク、２はモータ、３
はピックアップ、４はＦＭ復調部、５は映像処理部、６
は同期分離部、７は基準同期信号発生部、８はＰＷＭ出
力部、１０はモータ駆動回路部、１０１は速度誤差生成
部、１０２は速度誤差乗算器、１０３は位相誤差生成
部、１０４は位相誤差乗算器、１０５は加算部、１０６
は低域補償及び位相補償部を示している。
【０００５】以上のように構成されたスピンドル制御ブ
ロックについて、以下にその動作を説明する。図４にお
いてディスク１に記録された記録信号はピックアップ３
により再生され、ＦＭ復調部４で映像信号に復元され
る。この映像信号は、映像処理部５に供給される。
ロックについて、以下にその動作を説明する。図４にお
いてディスク１に記録された記録信号はピックアップ３
により再生され、ＦＭ復調部４で映像信号に復元され
る。この映像信号は、映像処理部５に供給される。
【０００６】また、映像信号は同期分離部６に印加さ
れ、映像信号に周期的に付加されている同期信号が取り
出される。速度誤差生成部１０１は、同期分離部６で得
られた同期信号の同期と基準同期信号発生部７で得られ
る基準同期信号の周期との比較結果を用いて速度誤差を
生成し、この速度誤差は速度誤差乗算器１０２で乗算さ
れる。また、位相誤差生成部１０３は、同期分離部６で
得られる同期信号と基準同期信号発生部７より出力され
る基準同期信号との位相差を生成し、この位相誤差は位
相誤差乗算器１０４で乗算される。そして、速度誤差乗
算器１０２の出力と位相誤差乗算器１０４の出力とは加
算部１０５で加算され、制御信号となる。この制御信号
は、ＰＷＭ出力部８と、低域補償及び位相補償１０６
と、モータ駆動回路部１０とを経てモータ２を駆動し、
ディスク１の回転を制御するように構成されている。
れ、映像信号に周期的に付加されている同期信号が取り
出される。速度誤差生成部１０１は、同期分離部６で得
られた同期信号の同期と基準同期信号発生部７で得られ
る基準同期信号の周期との比較結果を用いて速度誤差を
生成し、この速度誤差は速度誤差乗算器１０２で乗算さ
れる。また、位相誤差生成部１０３は、同期分離部６で
得られる同期信号と基準同期信号発生部７より出力され
る基準同期信号との位相差を生成し、この位相誤差は位
相誤差乗算器１０４で乗算される。そして、速度誤差乗
算器１０２の出力と位相誤差乗算器１０４の出力とは加
算部１０５で加算され、制御信号となる。この制御信号
は、ＰＷＭ出力部８と、低域補償及び位相補償１０６
と、モータ駆動回路部１０とを経てモータ２を駆動し、
ディスク１の回転を制御するように構成されている。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、起動時での目標値への引き込み動作を行う
ときや、ＣＬＶディスクでのジャンプ後の再引き込み動
作を行うときに、スピンドル制御でオーバーダンピング
を生じて引き込みに時間がかかるという問題点を有して
いた。
の構成では、起動時での目標値への引き込み動作を行う
ときや、ＣＬＶディスクでのジャンプ後の再引き込み動
作を行うときに、スピンドル制御でオーバーダンピング
を生じて引き込みに時間がかかるという問題点を有して
いた。
【０００８】本発明は上記従来の問題点を解決するもの
で、ディスクの回転速度が目標速度とほぼ一致した状態
で、基準同期信号の周期と再生同期信号の周期とを比較
して、その比較結果により加減速誤差を駆動段に供給し
加減速動作を行うとともに、最適期間内の上記の比較結
果を用い駆動段での駆動信号の動作中心となる制御誤差
信号の値を計算し、この計算結果を用いて以降の制御を
行うことができる制御誤差生成装置を提供することを目
的とする。
で、ディスクの回転速度が目標速度とほぼ一致した状態
で、基準同期信号の周期と再生同期信号の周期とを比較
して、その比較結果により加減速誤差を駆動段に供給し
加減速動作を行うとともに、最適期間内の上記の比較結
果を用い駆動段での駆動信号の動作中心となる制御誤差
信号の値を計算し、この計算結果を用いて以降の制御を
行うことができる制御誤差生成装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の制御誤差生成装置は、制御信号の目標となる
基準信号の周期と制御信号の周期とを比較して制御信号
の周期の長短の判別結果を出力する速度判別制御手段
と、速度判別手段の出力に応じて駆動段に加減速信号を
発生させる加減速誤差発生手段と、速度判別手段の出力
を用いて最適期間内の速度判別制御手段の出力結果より
駆動段で駆動信号の動作中心となる制御誤差信号の値を
計算する演算制御手段と、制御誤差検出の始まりを演算
制御手段に入力する開始制御手段とによる構成を有して
いる。
に本発明の制御誤差生成装置は、制御信号の目標となる
基準信号の周期と制御信号の周期とを比較して制御信号
の周期の長短の判別結果を出力する速度判別制御手段
と、速度判別手段の出力に応じて駆動段に加減速信号を
発生させる加減速誤差発生手段と、速度判別手段の出力
を用いて最適期間内の速度判別制御手段の出力結果より
駆動段で駆動信号の動作中心となる制御誤差信号の値を
計算する演算制御手段と、制御誤差検出の始まりを演算
制御手段に入力する開始制御手段とによる構成を有して
いる。
【００１０】
【作用】この構成によって、ディスクの回転速度が目標
速度とほぼ一致した状態で基準同期信号の周期と再生同
期信号の周期との長短の比較結果に応じて加減速誤差を
駆動段に供給し加減速動作を行うとともに、上記の比較
結果から駆動段での駆動信号の動作中心となる制御誤差
信号の値を計算し、この計算結果を用いて以降の制御を
行うことにより、起動時での目標値への引き込み動作や
ＣＬＶディスクでのジャンプ後の再引き込み動作におい
てスピンドル制御にオーバーダンピングが生じないで速
い引き込み特性を有することができる。
速度とほぼ一致した状態で基準同期信号の周期と再生同
期信号の周期との長短の比較結果に応じて加減速誤差を
駆動段に供給し加減速動作を行うとともに、上記の比較
結果から駆動段での駆動信号の動作中心となる制御誤差
信号の値を計算し、この計算結果を用いて以降の制御を
行うことにより、起動時での目標値への引き込み動作や
ＣＬＶディスクでのジャンプ後の再引き込み動作におい
てスピンドル制御にオーバーダンピングが生じないで速
い引き込み特性を有することができる。
【００１１】
（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１２】図１は、本発明の制御誤差生成装置を含む
スピンドル制御のブロック図を示している。図１におい
て、１はディスク、２はモータ、３はピックアップ、４
はＦＭ復調部、５は映像処理部、６は同期分離部、７は
基準同期信号発生部、８はＰＷＭ出力部、９はＬＰＦ、
１０はモータ駆動回路部、１１は速度判別制御部、１２
は加減速誤差発生部、１３は演算制御部、１４は開始制
御部、１６は切り替えスイッチ、１７は制御誤差発生部
であり、１５は制御誤差生成部を示している。
スピンドル制御のブロック図を示している。図１におい
て、１はディスク、２はモータ、３はピックアップ、４
はＦＭ復調部、５は映像処理部、６は同期分離部、７は
基準同期信号発生部、８はＰＷＭ出力部、９はＬＰＦ、
１０はモータ駆動回路部、１１は速度判別制御部、１２
は加減速誤差発生部、１３は演算制御部、１４は開始制
御部、１６は切り替えスイッチ、１７は制御誤差発生部
であり、１５は制御誤差生成部を示している。
【００１３】以上のように構成された制御誤差生成装置
を含んだスピンドル制御のブロックについて、以下、そ
の動作を説明する。ディスク１に記録された記録信号は
ピックアップ３で再生され、ＦＭ復調部４で映像信号に
復元される。この映像信号は、映像処理部５に入力し、
処理される。また、上記映像信号は同期分離部６に入力
され、同期分離部６で映像信号に周期的に付加されてい
る同期信号が取り出され、速度判別制御部１１と制御誤
差発生部１７とに供給される。
を含んだスピンドル制御のブロックについて、以下、そ
の動作を説明する。ディスク１に記録された記録信号は
ピックアップ３で再生され、ＦＭ復調部４で映像信号に
復元される。この映像信号は、映像処理部５に入力し、
処理される。また、上記映像信号は同期分離部６に入力
され、同期分離部６で映像信号に周期的に付加されてい
る同期信号が取り出され、速度判別制御部１１と制御誤
差発生部１７とに供給される。
【００１４】速度判別制御部１１は、同期信号と基準同
期信号発生部７の出力である基準同期信号とを入力と
し、同期信号の周期と基準同期信号の周期とを比較し
て、同期信号の周期が長い場合には加速状態指令を、同
期信号の周期が短い場合には減速状態指令を、加減速誤
差発生部１２と演算制御手段１３とに出力する。加減速
誤差発生部１２は、加速状態指令でモータ２が加速する
ように制御誤差信号を、減速状態指令でモータ２が減速
するように制御誤差信号を、それぞれ、切り替えスイッ
チ１６に出力する。また、演算制御部１３は、開始制御
部１４より開始信号が入力すると、切り替えスイッチ１
６を制御誤差生成部１５の出力に設定するとともに、速
度判別制御部１１から出力される加速状態指令と減速状
態指令とを用いて、基準同期信号と再生同期信号との周
期の一致および近傍動作を判断する。この、同期信号の
周期と基準同期信号の周期とが一致した時点から、所定
期間内の加速状態指令と減速状態指令との期間を用いる
ことにより、正規のディスクの回転速度となる制御誤差
信号の値を算出することができる。所定期間を終了する
とともに、演算制御部１３は、切り替えスイッチ１６を
制御誤差発生部１７の出力に設定するとともに、上記の
算出した制御誤差信号を制御誤差発生部１７での制御誤
差信号の動作中心を設定する要素に格納する。制御誤差
発生部１７は、同期分離部６の同期信号と基準同期信号
発生部７の基準同期信号とにより制御誤差信号を生成し
て、切り替えスイッチ１６に出力する。切り替えスイッ
チ１６の出力である制御誤差信号は、ＰＷＭ出力部８と
ＬＰＦ９とモータ駆動回路部１０とを経て、モータ２に
印加され、ディスク１の回転を制御するように構成され
ている。
期信号発生部７の出力である基準同期信号とを入力と
し、同期信号の周期と基準同期信号の周期とを比較し
て、同期信号の周期が長い場合には加速状態指令を、同
期信号の周期が短い場合には減速状態指令を、加減速誤
差発生部１２と演算制御手段１３とに出力する。加減速
誤差発生部１２は、加速状態指令でモータ２が加速する
ように制御誤差信号を、減速状態指令でモータ２が減速
するように制御誤差信号を、それぞれ、切り替えスイッ
チ１６に出力する。また、演算制御部１３は、開始制御
部１４より開始信号が入力すると、切り替えスイッチ１
６を制御誤差生成部１５の出力に設定するとともに、速
度判別制御部１１から出力される加速状態指令と減速状
態指令とを用いて、基準同期信号と再生同期信号との周
期の一致および近傍動作を判断する。この、同期信号の
周期と基準同期信号の周期とが一致した時点から、所定
期間内の加速状態指令と減速状態指令との期間を用いる
ことにより、正規のディスクの回転速度となる制御誤差
信号の値を算出することができる。所定期間を終了する
とともに、演算制御部１３は、切り替えスイッチ１６を
制御誤差発生部１７の出力に設定するとともに、上記の
算出した制御誤差信号を制御誤差発生部１７での制御誤
差信号の動作中心を設定する要素に格納する。制御誤差
発生部１７は、同期分離部６の同期信号と基準同期信号
発生部７の基準同期信号とにより制御誤差信号を生成し
て、切り替えスイッチ１６に出力する。切り替えスイッ
チ１６の出力である制御誤差信号は、ＰＷＭ出力部８と
ＬＰＦ９とモータ駆動回路部１０とを経て、モータ２に
印加され、ディスク１の回転を制御するように構成され
ている。
【００１５】以上のように構成された制御誤差生成装置
について、起動時での動作を図２を用いて説明する。ビ
デオディスクでは、一般的に、映像信号処理との関係で
所定の回転数まで正しい同期信号が出力されない。ディ
スクが、図２の（ａ）に示している所定の回転数に達す
ると、同期信号が同期分離部６より連続的に出力される
とともに、開始制御部１４より開始制御信号が演算制御
部１３に出力され、そして、演算制御部１３は切り替え
スイッチ１６を制御誤差生成部１５の出力に設定する。
いま、再生同期信号の周期をＴ、基準同期信号の周期を
Ｔ0とすると、速度判別制御部１１は、同期信号の周期
と基準同期信号の周期とを比較して、Ｔ＞Ｔ0の場合に
は加速状態指令を、Ｔ＜Ｔ0の場合には減速状態指令
を、加減速誤差発生部１２と演算制御部１３とに出力す
る。図２のＡ区間では、Ｔ＞Ｔ0であるため、速度判別
制御部１１は加速状態指令を出力し、図２の（ｂ）に示
すように制御誤差信号生成部１５の出力は、モータ２を
加速するように駆動信号が出力される。
について、起動時での動作を図２を用いて説明する。ビ
デオディスクでは、一般的に、映像信号処理との関係で
所定の回転数まで正しい同期信号が出力されない。ディ
スクが、図２の（ａ）に示している所定の回転数に達す
ると、同期信号が同期分離部６より連続的に出力される
とともに、開始制御部１４より開始制御信号が演算制御
部１３に出力され、そして、演算制御部１３は切り替え
スイッチ１６を制御誤差生成部１５の出力に設定する。
いま、再生同期信号の周期をＴ、基準同期信号の周期を
Ｔ0とすると、速度判別制御部１１は、同期信号の周期
と基準同期信号の周期とを比較して、Ｔ＞Ｔ0の場合に
は加速状態指令を、Ｔ＜Ｔ0の場合には減速状態指令
を、加減速誤差発生部１２と演算制御部１３とに出力す
る。図２のＡ区間では、Ｔ＞Ｔ0であるため、速度判別
制御部１１は加速状態指令を出力し、図２の（ｂ）に示
すように制御誤差信号生成部１５の出力は、モータ２を
加速するように駆動信号が出力される。
【００１６】次に、図２のＢ区間では、Ｔ＜Ｔ0となる
と、速度判別制御部１１は減速状態指令を出力する。こ
れにより、演算制御部１３はディスクの回転速度が正規
の回転速度を越えたことを認識するとともに、加減速誤
差発生部１２はモータ２が減速するように制御誤差信号
を発生することとなる。それ以降、図２のＢ区間に示す
ように、ディスクの回転速度は正規の回転速度の近傍
を、すなわち、同期信号の周期が基準同期信号の周期を
中心にして近傍の値となる。演算制御部１３は、同期信
号の周期と基準同期信号の周期とが一致した時点から所
定期間内である図２のＢ区間で、速度判別制御部１１か
らの加速状態指令と減速状態指令とのそれぞれの期間を
用いることにより、正規のディスクの回転速度となる制
御誤差信号の値を算出する。いま、加速状態指令の期間
をＴa、減速状態指令の期間をＴbとし、加減速誤差発生
部１２の出力レベルを±Ａとすると、再生同期信号の周
期と基準同期信号の周期とが等しくなるような駆動レベ
ルＡaveは、加減速誤差発生部１２の出力で表現する
と、以下のようになる。ただし、±Ａでは出力段は飽和
動作しないとする。
と、速度判別制御部１１は減速状態指令を出力する。こ
れにより、演算制御部１３はディスクの回転速度が正規
の回転速度を越えたことを認識するとともに、加減速誤
差発生部１２はモータ２が減速するように制御誤差信号
を発生することとなる。それ以降、図２のＢ区間に示す
ように、ディスクの回転速度は正規の回転速度の近傍
を、すなわち、同期信号の周期が基準同期信号の周期を
中心にして近傍の値となる。演算制御部１３は、同期信
号の周期と基準同期信号の周期とが一致した時点から所
定期間内である図２のＢ区間で、速度判別制御部１１か
らの加速状態指令と減速状態指令とのそれぞれの期間を
用いることにより、正規のディスクの回転速度となる制
御誤差信号の値を算出する。いま、加速状態指令の期間
をＴa、減速状態指令の期間をＴbとし、加減速誤差発生
部１２の出力レベルを±Ａとすると、再生同期信号の周
期と基準同期信号の周期とが等しくなるような駆動レベ
ルＡaveは、加減速誤差発生部１２の出力で表現する
と、以下のようになる。ただし、±Ａでは出力段は飽和
動作しないとする。
【００１７】 Ａave＝Ａ（Ｔa−Ｔb）／（Ｔa＋Ｔb） （１） 演算制御部１３は、算出した上記の制御誤差信号を制御
誤差発生部１７での制御誤差信号の動作中心を設定する
要素に格納するとともに、切り替えスイッチ１６を制御
誤差発生部１７の出力に設定することにより、上記算出
した制御誤差信号の値を用いてスピンドル制御が行われ
る。
誤差発生部１７での制御誤差信号の動作中心を設定する
要素に格納するとともに、切り替えスイッチ１６を制御
誤差発生部１７の出力に設定することにより、上記算出
した制御誤差信号の値を用いてスピンドル制御が行われ
る。
【００１８】上記においては、Ｔ0を基準に加速状態指
令と減速状態指令とを得ているが、以下のように不感帯
を設定しても、同様に得られる。いま、速度判別制御部
１１は、同期信号と基準同期信号とを比較して、Ｔ＞Ｔ
0＋Ｔ1の場合には加速状態指令を、Ｔ＜Ｔ0−Ｔ1の場合
には減速状態指令を、それ以外の場合には零状態指令
を、加減速誤差発生部１２と演算制御部１３とに出力す
る。零状態指令のとき、モータ２への駆動信号は零とな
るように構成する。そして、加速状態指令の期間を
Ｔa、減速状態指令の期間をＴb、零状態指令の期間をＴ
zとすると、駆動レベルＡaveは、 Ａave＝Ａ（Ｔa−Ｔb）／（Ｔa＋Ｔb＋Ｔz） （２）で
求められる。
令と減速状態指令とを得ているが、以下のように不感帯
を設定しても、同様に得られる。いま、速度判別制御部
１１は、同期信号と基準同期信号とを比較して、Ｔ＞Ｔ
0＋Ｔ1の場合には加速状態指令を、Ｔ＜Ｔ0−Ｔ1の場合
には減速状態指令を、それ以外の場合には零状態指令
を、加減速誤差発生部１２と演算制御部１３とに出力す
る。零状態指令のとき、モータ２への駆動信号は零とな
るように構成する。そして、加速状態指令の期間を
Ｔa、減速状態指令の期間をＴb、零状態指令の期間をＴ
zとすると、駆動レベルＡaveは、 Ａave＝Ａ（Ｔa−Ｔb）／（Ｔa＋Ｔb＋Ｔz） （２）で
求められる。
【００１９】式（１），（２）でも明らかなように、駆
動レベルは、加速状態指令の期間から減速状態指令の期
間を減算した値を全期間で乗算したもの、すなわち、全
期間での加速状態指令と減速状態指令との平均値を、加
減速誤差発生部１２の出力レベルＡで重み付けしたもの
であり、式の意味するものは同じである。
動レベルは、加速状態指令の期間から減速状態指令の期
間を減算した値を全期間で乗算したもの、すなわち、全
期間での加速状態指令と減速状態指令との平均値を、加
減速誤差発生部１２の出力レベルＡで重み付けしたもの
であり、式の意味するものは同じである。
【００２０】図３は、図１で示した制御誤差発生部１７
の一実施例と制御誤差生成部１５とを示している。図３
の制御誤差発生部１７において、２１は位相誤差生成
部、２２は積分項乗算器、２３は第一の加算部、２４は
第一の遅延素子、２５は比例項乗算器、２６は第二の遅
延素子、２７は遅延項乗算器、２８は第二の加算器を示
している。制御誤差発生部１７の動作について、以下、
説明する。位相誤差生成部２１は、同期分離部６より出
力される同期信号と基準同期信号発生部７より出力され
る基準同期信号との位相誤差を生成する。この位相誤差
は、積分項乗算器２２で乗算され、第一の加算部２３に
出力される。第一の加算部２３は、積分項乗算器２２の
出力と第一の遅延素子２４の値とを加算して第一の加算
結果を出力するとともに、第一の遅延素子２４に上記の
第一の加算結果を格納する。また位相誤差は、比例項乗
算器２５で乗算され、比例項乗算結果となる。また位相
誤差は、第二の遅延素子２６を経て、遅延項乗算器２７
で乗算され、遅延項乗算結果となる。そして、上記第一
の加算結果と上記比例項乗算結果と上記遅延項乗算結果
とは、第二の加算部２８で加算され、制御誤差信号とし
て制御誤差発生部１７の出力となる。
の一実施例と制御誤差生成部１５とを示している。図３
の制御誤差発生部１７において、２１は位相誤差生成
部、２２は積分項乗算器、２３は第一の加算部、２４は
第一の遅延素子、２５は比例項乗算器、２６は第二の遅
延素子、２７は遅延項乗算器、２８は第二の加算器を示
している。制御誤差発生部１７の動作について、以下、
説明する。位相誤差生成部２１は、同期分離部６より出
力される同期信号と基準同期信号発生部７より出力され
る基準同期信号との位相誤差を生成する。この位相誤差
は、積分項乗算器２２で乗算され、第一の加算部２３に
出力される。第一の加算部２３は、積分項乗算器２２の
出力と第一の遅延素子２４の値とを加算して第一の加算
結果を出力するとともに、第一の遅延素子２４に上記の
第一の加算結果を格納する。また位相誤差は、比例項乗
算器２５で乗算され、比例項乗算結果となる。また位相
誤差は、第二の遅延素子２６を経て、遅延項乗算器２７
で乗算され、遅延項乗算結果となる。そして、上記第一
の加算結果と上記比例項乗算結果と上記遅延項乗算結果
とは、第二の加算部２８で加算され、制御誤差信号とし
て制御誤差発生部１７の出力となる。
【００２１】以上の構成の制御誤差発生部１７は、通常
のスピンドル制御状態で使用される。そして、制御誤差
生成部１５で演算処理が終了するとともに、制御誤差生
成部１５の演算処理部１３から演算された制御誤差信号
の値が、第一の遅延素子２４に格納される。その後のス
ピンドル制御は、制御誤差発生部１７で生成される制御
誤差信号を用いて行われる。その場合、第一の遅延素子
２４の値は、駆動信号の動作中心となる制御誤差信号の
値に相当する。
のスピンドル制御状態で使用される。そして、制御誤差
生成部１５で演算処理が終了するとともに、制御誤差生
成部１５の演算処理部１３から演算された制御誤差信号
の値が、第一の遅延素子２４に格納される。その後のス
ピンドル制御は、制御誤差発生部１７で生成される制御
誤差信号を用いて行われる。その場合、第一の遅延素子
２４の値は、駆動信号の動作中心となる制御誤差信号の
値に相当する。
【００２２】以上のように本実施例によれば、制御信号
の目標となる基準信号の周期と制御信号の周期とを比較
して制御信号の周期の長短の判別結果に応じて制御信号
を出力する速度判別制御手段と、速度判別制御手段の出
力に応じて駆動段に加減速信号を発生させる加減速誤差
発生手段と、速度判別制御手段の出力を用いて最適期間
内の速度判別制御手段の出力結果より駆動段で駆動信号
の動作中心となる制御誤差信号の値を計算する演算制御
手段と、制御誤差検出の始まりを演算制御手段に入力す
る開始制御手段とを設けることにより、オーバーダンピ
ングのない速い引き込み特性を実現できる。
の目標となる基準信号の周期と制御信号の周期とを比較
して制御信号の周期の長短の判別結果に応じて制御信号
を出力する速度判別制御手段と、速度判別制御手段の出
力に応じて駆動段に加減速信号を発生させる加減速誤差
発生手段と、速度判別制御手段の出力を用いて最適期間
内の速度判別制御手段の出力結果より駆動段で駆動信号
の動作中心となる制御誤差信号の値を計算する演算制御
手段と、制御誤差検出の始まりを演算制御手段に入力す
る開始制御手段とを設けることにより、オーバーダンピ
ングのない速い引き込み特性を実現できる。
【００２３】
【発明の効果】以上のように本発明は、制御信号の目標
となる基準信号の周期と制御信号の周期とを比較して制
御信号の周期の長短の判別結果に応じて制御信号を出力
する速度判別制御手段と、速度判別制御手段の出力に応
じて駆動段に加減速信号を発生させる加減速誤差発生手
段と、速度判別制御手段の出力を用いて最適期間内の速
度判別制御手段の出力結果より駆動段で駆動信号の動作
中心となる制御誤差信号の値を計算する演算制御手段
と、制御誤差検出の始まりを演算制御手段に入力する開
始制御手段とを設けることにより、起動時での目標値へ
の引き込み動作やＣＬＶディスクでのジャンプ後の再引
き込み動作においてスピンドル制御にオーバーダンピン
グの生じないで速い引き込み特性を持つ制御信号生成装
置を実現するものである。
となる基準信号の周期と制御信号の周期とを比較して制
御信号の周期の長短の判別結果に応じて制御信号を出力
する速度判別制御手段と、速度判別制御手段の出力に応
じて駆動段に加減速信号を発生させる加減速誤差発生手
段と、速度判別制御手段の出力を用いて最適期間内の速
度判別制御手段の出力結果より駆動段で駆動信号の動作
中心となる制御誤差信号の値を計算する演算制御手段
と、制御誤差検出の始まりを演算制御手段に入力する開
始制御手段とを設けることにより、起動時での目標値へ
の引き込み動作やＣＬＶディスクでのジャンプ後の再引
き込み動作においてスピンドル制御にオーバーダンピン
グの生じないで速い引き込み特性を持つ制御信号生成装
置を実現するものである。
【図１】本発明の第１の実施例における制御誤差生成装
置のブロック図
置のブロック図
【図２】第１の実施例における制御誤差生成装置の動作
説明のための動作説明図
説明のための動作説明図
【図３】本発明の第２の実施例における制御誤差生成装
置のブロック図
置のブロック図
【図４】従来のスピンドル制御装置のブロック図
１１ 速度判別制御部 １２ 加減速誤差発生部 １３ 演算制御部 １４ 開始制御部 １５ 制御誤差生成部
Claims (2)
- 【請求項１】情報信号に周期的に付加されている制御信
号を用いて情報信号を再生するための制御を行う場合、
制御信号の目標となる基準信号の周期と制御信号の周期
とを比較して制御信号の周期の長短を判別して制御信号
を出力する速度判別制御手段と、上記速度判別制御手段
の出力に応じて駆動段に加減速信号を発生させる加減速
誤差発生手段と、上記速度判別制御手段の出力を用いて
最適期間内の上記速度判別制御手段の出力結果より駆動
段で駆動信号の動作中心となる制御誤差信号の値を計算
する演算制御手段と、制御誤差検出の始まりを上記演算
制御手段に入力する開始制御手段とにより構成すること
を特徴とする制御誤差生成装置。 - 【請求項２】演算制御手段において、駆動段で駆動信号
の動作中心となる制御誤差信号の値の計算を終了したと
き、通常の制御状態に切り替えるためのスイッチ手段へ
切り替え信号を演算制御手段から出力することと上記制
御誤差信号の計算結果を通常の制御状態での制御誤差信
号の動作中心を決定する要素に格納することを特徴とす
る請求項１記載の制御誤差生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34443191A JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34443191A JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05182355A true JPH05182355A (ja) | 1993-07-23 |
| JP3626761B2 JP3626761B2 (ja) | 2005-03-09 |
Family
ID=18369213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34443191A Expired - Fee Related JP3626761B2 (ja) | 1991-12-26 | 1991-12-26 | 制御誤差生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3626761B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201127A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | スピンドルモータ速度制御装置 |
| US5675562A (en) * | 1995-03-20 | 1997-10-07 | Fujitsu Limited | Seek control method in optical storage device |
-
1991
- 1991-12-26 JP JP34443191A patent/JP3626761B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201127A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | スピンドルモータ速度制御装置 |
| US5675562A (en) * | 1995-03-20 | 1997-10-07 | Fujitsu Limited | Seek control method in optical storage device |
| US6055217A (en) * | 1995-03-20 | 2000-04-25 | Fujitsu Limited | Seek control method in optical storage device |
| US6249497B1 (en) | 1995-03-20 | 2001-06-19 | Fujitsu Limited | Seek control method in optical storage device |
| US6377523B2 (en) | 1995-03-20 | 2002-04-23 | Fujitsu Limited | Seek control method in optical storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3626761B2 (ja) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348098B2 (ja) | ||
| US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
| JPH07182764A (ja) | ディスクプレーヤのスピンドル制御装置 | |
| JPH09306092A (ja) | ディスク再生方法とディスク再生装置 | |
| EP0316484B1 (en) | Method of and apparatus for synchronizing reproduction of a plurality of video information reproducing systems | |
| JPH11232772A (ja) | ディスク回転制御装置 | |
| JPS59186178A (ja) | Ｃｌｖデイスクのランダムアクセス装置 | |
| JPH05182355A (ja) | 制御誤差生成装置 | |
| US5559607A (en) | Apparatus for controlling reproduction speed for laser disc player | |
| JPS634271Y2 (ja) | ||
| KR0179527B1 (ko) | 브이씨알의 모터 제어 방법 | |
| JPH05182352A (ja) | 制御誤差判別装置 | |
| JP2976718B2 (ja) | 磁気テープ記録再生装置 | |
| JPS58136282A (ja) | モ−タの回転制御回路 | |
| JPS63316362A (ja) | サ−ボ制御装置 | |
| JP2003281812A (ja) | ディスク回転制御装置 | |
| JPH07153183A (ja) | ディスク再生装置 | |
| JP2591881B2 (ja) | サンプル化ビデオ信号記録ディスク演奏装置 | |
| JPH10106135A (ja) | 光ディスク用スピンドルモータのサーボ制御装置 | |
| JPH0676463A (ja) | 情報記録ディスクプレーヤのスピンドルサーボ回路 | |
| JP2001332016A (ja) | スピンドルモータ制御回路 | |
| JPH05292440A (ja) | 外部同期追従装置 | |
| JPH0660537A (ja) | ビデオディスクプレーヤ | |
| JPH0855387A (ja) | 磁気テープの走行速度制御装置 | |
| JPS5856259A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041206 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20071210 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081210 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |