JP3618351B2 - 信号受信・処理ユニット - Google Patents

Description

技術分野
本発明は、信号受信回路と信号処理回路とを備えた信号受信・処理ユニットに関する。
本発明は、より詳細には、選択された繰り返し周波数が毎秒１メガビット（1Mb/s）以上のオーダ、望ましくは100Mb/s以上で、パルスの形をした電圧変化（voltage variations）である信号に使用する信号受信回路と信号処理回路とに関する。
電圧変化は伝送回路により制御されて、内部構成を備えた情報を運ぶ（information−carrying:以下、情報転送と云う）ディジタル信号を表す。このディジタル信号は、信号を転送する導体にとってとくに歪を受けるので、受信回路は、このような歪んだディジタル信号を検出しかつ受信できるように意図されている。
この種のユニットは、受信した（歪んだ）信号を、内部信号構成（internal signal structure）を備えた伝送信号に適合（adapt）させるために使用される。その方法は、若干エラーを含む電圧レベルを示す受信信号及び／或いは一定の共通モード（CM）エリアに適応しない受信信号を、信号処理ユニットによって、信号の交換に必要な条件にもっと適した内部信号構成に適合させることに基づいている。
かかる信号受信ユニットと信号処理ユニットとは、電圧パルスの形をした情報転送信号を伝送する導体に接続されている。この導体は、電圧値の変化と、１つのパルスの電圧値とを利用することによって、電流に影響を与える信号受信回路に属するトランジスタに接続されている。この電流は、トランジスタを通過するパルスの形をしており、電圧パルスの変化と電圧レベルとによって発生する。信号処理回路は、この電流に、信号に適合する情報転送形式（signal−adapted information−carrying form）を与えるが、この情報転送形式は、受信信号の形式であったときよりも、回路内のある情報転送信号によく適合している。
この種の信号受信ユニットと信号処理ユニットとは、パルスレートが最高200Mb/sの範囲にある電圧パルスの情報内容を評価するために役に立ってきた。
早くから公知であった先行技術の説明
この種の信号受信ユニットと信号処理ユニットとは、１本の導体に現れるパルス形電圧変化（シグナルエンド型信号方式）、あるいは２本の道取付にまたは２本の導体間に現れるパルス形電圧変化（差動信号方式）を検出するために適用されてきた。
単純化のため以下の説明は差動信号方式に限定されているが、本発明は、両信号方式に適用できる信号受信ユニットと信号処理ユニットとを提供している。
当業者ならば、シングルエンド型信号方式に要求される手段、すなわち、１本の導体の電位を一定に維持するために必要な手段を理解しているであろうが、あとでこれを説明する。
各種の技術を使用して、これらの信号受信ユニットと信号処理ユニットとを製造し、これらのユニットを各種の動作条件にすることができることも公知である。
CMOS技術およびバイポーラ技術の両方を使用して、上に説明したこの種の信号受信ユニットと信号処理ユニットとを製造することも公知である。単純化するため、以下の説明は主としてCMOS技術の使用を説明する。
バイポーラ技術を使用して得られる機能の差異はたいしたものではなく、当業者には明かなことであろう。
また、他の公知の技術にCMOS技術及び／或いはバイポーラ技術を適用するために要求される変化も、当業者には明かなことであろう。
この種のユニットを製造する際、とくに２つの基準が重要である。すなわち、
（１）信号受信回路と信号処理回路とのCMエリア（差動信号方式においては、CMエリアは電圧範囲であり、信号受信回路によって検出されるため、受信した電圧パルス信号はこの電圧範囲内になければならない）、
（２）信号受信回路により検出され識別された後、信号処理回路により処理される導体上の個々の電圧変化を繰り返し周波数の限界値、
の２つである。
導体上に現れる情報転送信号のそれぞれをそれぞれのゲート端子に接続し、これらのゲート端子がそれぞれのPMOSトランジスタに属していることは公知である。このように接続すると、CMエリアは、供給電圧（Vcc）の半分より若干高い電圧からゼロ電位までの電圧範囲になるであろう（第３図参照）。
PMOSトランジスタと、後段に接続された（post−connected）（以下に説明する）カスコード（cascode）回路等のような、後に接続された電流ミラー回路を使用すると、CMエリアがゼロ電位より若干低い方向（約−0.7ボルト）に拡張する。
また、PMOSトランジスタは、繰り返し周波数の限界値（最大200Mb/s）がNMOSトランジスタより低くなることも公知である。
また誰もが気が付くことは、PMOSトランジスタをNMOSトランジスタに変更すると（第３図、第４図を参照）、CMエリアが、供給電圧から、供給電圧の半分より若干低い電圧の方向に拡張することである。これは許容することができない。何故ならば、実際の使用方法においては、少なくともCMエリアは、PMOSトランジスタと、たとえばカスコード回路のように、後に接続された電流ミラーとによって与えられるエリアの中になければならないからである。
その上、この種の信号受信ユニットと信号処理ユニットとを構成する場合、信号処理回路（第３図）に２つのトランジスタを使用しかつ調整（coordinate）するので、第１の１つのトランジスタを流れる電流はミラーリング（mirrored）され、他の１つのトランジスタを流れる電流と同じになることは公知であると云うことができる。したがって、第２のトランジスタのドレイン・ソース間電圧を、第１のトランジスタを流れる電流変化に対して比較的大きく変化させる条件がつくり出される。
第１図を参照して、以下、かかる信号を処理する回路の電流ミラー回路をさらに詳細に説明する。
公知の技術の説明を完了して、場合によっては本発明に適用されうる回路を説明するため、つぎの事を説明しなければならない。すなわち、カスコード回路（高インピーダンス電流発生器）を使用することにより、ドレイン・ソース間電圧に依存せずに、第２のトランジスタを流れる電流をつくることができると云うことができる。
第２図を参照して、以下、４つのトランジスタを備えたかかるカスコード回路をさらに詳細に説明する。
たとえば、ウイルソンの電流ミラー回路のように３つのトランジスタを使用する回路など、他の電流ミラー回路も公知である。
以下に述べる説明と請求の範囲の中で、「電流ミラー（mirror）回路」という言葉は、２つ、３つあるいはもっと多数のトランジスタが使用されているかどうかには関係なく、あらゆる種類の電流ミラーを含んでいると理解できるであろう。
ウイルソン（wilson）の電流ミラー回路とカスコード回路とは、電流発生器として接続された場合、より良好な特性を発揮する電流ミラー回路である。
P.E.Allenの著書、「CMOSアナログ回路の設計（CMOS analog circuit design）」（ISBN ０−03−006587−９）およびドイツ特許資料番号35 25 522は、既知の技術を別の観点からもっと詳細に説明している。
CMOS技術は、PMOSトランジスタとNMOSトランジスタとを使用しており、以下に述べる説明において選択したトランジスタはすべて、それぞれの参照番号の前に「Ｎ」または「Ｐ」を付し、そのトランジスタがNMOSトランジスタかPMOSトランジスタかのいずれかであることを表している。
以下の説明はNMOSトランジスタについてだけ述べられているが、その表現には、バイポーラNPNトランジスタおよび他の技術による等価なトランジスタも含まれれることを意図している。
同様に、バイポーラPNPトランジスタ等も、「PMOSトランジスタ」という表現で含まれていることが理解できるであろう。
本発明の開示
技術的課題
上に説明したような公知の技術と本技術分野の傾向を考慮すると、第４図の実施例によれば、少なくとも電流ミラーが後に接続されたPMOSトランジスタによって得られるCMエリアに相当するCMエリアにすることができるとともに、NMOSトランジスタやバイポーラNPNトランジスタ等の高速トランジスタによって可能になる限界にまで、繰り返し周波数を高くすることのできる信号受信ユニットを提供することは１つの技術的課題である。
信号受信回路のNMOSトランジスタを特殊な接続にして、得られるCMエリアがゼロレベルより非常に低い電圧変化を含むようにすることも１つの技術的課題である。
また、信号受信回路でペア的関係にある（pair−wise related）NMOSトランジスタを、電流ミラー回路として接続することにより得られる利点を実現することも１つの技術的課題である。
ペア的（pair−wise）に接続された少なくとも２つのNMOSトランジスタを、少なくとも１本の導体に一緒に接続して、この導体上にそれらのトランジスタのソース端子（あるいはドレイン端子）によって電圧パルスが現れるようにすることから生じる利点を実現することも別の技術的課題である。
上に説明したNMOSトランジスタの接続で、接続された２つのNMOSトランジスタは相互に接続されているとともに、ゲート端子によって基準電位に接続されていることを実現することは１つの技術的課題である。
また、導体の１本に属する電流値を、信号処理回路で選択した回数（たとえばｎ回）だけミラーリングし、導体の他の１本に属する別の電流値を、選択した別の回数（たとえばｎ＋１回）だけミラーリングし、これらの２つの電流値が、インバータ及び／或いは増幅器等を起動する前にミラーリングできる伝送システムで生じることのある差分に依存する時間偏向を、簡単な手段を使って補償することも１つの技術的課題である。
電圧パルスとして情報を運ぶ受信信号に対して、ゼロレベルより若干低い電圧（たとえば、−0.7ボルト）から、選択した供給電圧の半分を若干上回る電圧までCMエリアを大きくするばかりでなく、受信した電圧パルスを、CMOS信号あるいはエミッター結合論理（ECL）信号に適合させるなど、望ましい内部信号構成に変換する信号処理ユニットを、NMOSトランジスタからつくることはさらに別の技術的課題がある。
また、最低限、信号受信回路に特殊な回路を構成するNMOSトランジスタを含めることによって、毎秒１ギガビット（Gb/s）の範囲の非常に高速なビットレートの電圧パルスの形式で情報転送信号を検出できる信号受信回路をつくり出すことも１つ技術的課題である。
また、かかるNMOSトランジスタを第１の導体に接続し、さらに２つまたは２つ以上の他のNMOSトランジスタを第２の誘導体に接続して、両導体に現れる電圧パルス（電圧値）を同時に受信できるとともに対応する電流値に変換できるという重要なことを実現させることも１つの技術的課題である。
ペア的関係にある２つのNMOSトランジスタを１つの同じ導体に接続するという重要なことを実現させ、さらにCMOS技術が使用されている場合は、該導体が該トランジスタのソース端子あるいはドレイン端子に直接接続でき、あるいは、バイポーラ技術が使用されている場合は、該導体が該トランジスタのエミッター端子に直接接続できるということを実現させることも技術的課題である。
また、２つのNMOSトランジスタあるいはバイポーラトランジスタを相互に導接続し、さらに後段に接続される（post−connected）多数の電流ミラー回路と接続するという重要なことを実現させることも１つの技術的課題である。
２本の導体の双方に対して選択した数のペア的関係にあるトランジスタが、電流ミラー回路に調整されるという重要なことを実現させることも１つの技術的課題である。
ペア的トランジスタが二重浮動電流ミラー回路（double floating current mirror circuits）の役目をするように、２本の導体のそれぞれに１つのペアのある、ペア的トランジスタの接続を使用することも１つの技術的課題である。
さらに、カスコード回路等によって、ペア的関係にあるNMOSトランジスタに電流が供給されるようにするという重要なことを実現させることも１つの技術的課題である。
さらに、１つのトランジスタまたは複数のトランジスタに、信号処理回路に属するペア的関係にある電流ミラー回路を後に接続するという重要なことを実現させることも１つの技術的課題である。
さらに、インバータによって、信号処理ユニットに属し、電流の差を評価するユニットを、後段に接続し出力信号を発生するという重要なことを実現させることも１つの技術的課題である。
また、１つまたは１つ以上の電流ミラー回路を、カスコード接続等に接続されるようにするという重要なことを実現させることが、技術的課題として留意されなければならない。
解決方法
「シングルエンド」型や「差動」型及び／或いは、CMOS技術やバイポーラ技術等が使用されている信号システムに対しては一般的な課題であるこれらの技術的課題を１つ以上解決しようとすることを意図して、出願人の発明は、シングルエンド型信号システムに適用できる信号受信・処理ユニットを提供しており、この信号受信・処理ユニットは簡単な手段で差動形に変換可能で、またその逆の変換も可能である。このユニットは、情報転送信号を電圧パルスとして伝送する１つまたは１つ以上の導体に接続されている。各導体は、電圧パルスにおける変化および１つのパルスの電圧値に応じて電流に影響を与える信号受信回路のトランジスタに接続されている。電流は、トランジスタを通過するパルスの形をしており、電流は電圧パルスの変化と電圧レベルとによって発生する。電流は、信号に適合する情報転送形式が与えられる。
本願の第１の発明によれば、かかる信号受信・処理ユニットのトランジスタは、NMOSトランジスタ、バイポーラNPNトランジスタ、あるいは導体に現れる電圧パルスを受信するように接続されている等価なトランジスタである。トランジスタは、別のNMOSトランジスタ、バイポーラNPNトランジスタあるいは等価なトランジスタに接続されるので、それらのトランジスタが一緒になって、１つまたは１つ以上のミラーリング機能等を備えた電流ミラー回路を形成する。
好適実施例においては、２つまたは２つ以上のNMOSトランジスタが、それらのソースあるいはドレイン端子によって導体に接続されている。
また、２つまたは２つ以上のNMOSトランジスタは、相互に接続されているとともに、それらのゲート端子（バイポーラトランジスタの場合はベース端子）によって基準電位に接続されている。
いくつかのNMOSトランジスタの２つは、電流ミラー回路及び／或いはカスコード回路等によって電流が供給される。
２つまたは２つ以上のNMOSトランジスタを介して駆動される第１の電流は、いくつかの電流ミラー回路を介して転送され、選択した回数（ｎ）だけミラーリングされ、第２の電流は、いくつかの電流ミラー回路を介して転送され、選択した回数（ｎ＋１）だけミラーリングされる。選択した回数の差つまりミラー回路の数の差は可能な限り小さくすることができ、実際には一致している。
２つの電流の瞬時値の差は、直列に接続された１つのNMOSトランジスタと１つのPMOSトランジスタとで構成される信号増幅器に接続される。この２つのトランジスタは異なる特性を有しており、これらの特性は、選択した数の電流ミラー回路の差によって起こる時間変化を、これらのトランジスタが補正するように選択される。
また、本発明によれば、１つのCMOSトランジスタを第１の導体に接続し、別のNMOSトランジスタを第２の導体に接続してもよく、あるいは２つ以上のNMOSトランジスタを１つの同じ導体に並列に接続してもよい。
さらに、各ペアが電流ミラー回路に調整されているNMOSトランジスタの２つまたは２つ以上のペアを、第１の導体及び／或いは第２の導体に接続してもよい。
複数のNMOSトランジスタが使用されていると、それらのNMOSトランジスタのソース端子あるいはドレイン端子を導体に接続してもよい。何故ならば、NMOSトランジスタは、この点に関しては全く対称だからである。
出願人の発明によれば、２つのNMOSトランジスタが１本の導体に接続されて電流ミラー回路に調整されている。
また、２本の導体のそれぞれに対するトランジスタの各ペアも、１つの電流ミラー回路に調整されている。
情報転送差動信号に適合する２本の導体が使用されていて、これらの導体に現れる電圧パルスが同期して評価される場合、信号処理回路によって受信された電流の差を、パルスになった出力信号として出力することができる。
２本の導体に関連する調整されたトランジスタのペアは、二重浮動電流ミラー回路としての役割を果たす。
その上、調整されたNMOSトランジスタの１つのペアは、電流ミラー回路によって電流が供給されるばかりでなく、カスコード回路等によっても電流が供給される。
信号受信回路の両NMOSトランジスタは、信号処理回路の電流ミラー回路とともに後段に接続され、１つは偶数番号で１つは奇数番号である。
信号処理ユニットの電流の差を評価するユニットは、電圧関連の出力信号を発生させるインバータによって後段に接続される。
出願人の発明によれば、トランジスタの前に接続される電流ミラー回路は、カスコード回路等であればよい。
効果
電圧パルスの形をした情報転送信号を伝送する１つまたは１つ以上の導体に接続された出願人の信号受信・処理ユニットの利点は、NMOSトランジスタ（あるいはバイポーラトランジスタ）を含む信号処理回路が、情報転送信号の伝送レートつまり繰り返し周波数を高くしてもよく、さらに必要な場合、ゼロ電位より若干低い電位から供給電圧の半分より若干上の電位まで許容しうるCMエリアを提供できることである。また、信号処理ユニットは、受信信号がCMOS信号かバイポーラECL信号かのいずれかに従って、受信信号を内部信号構成に適合させることもできる。
本発明による信号受信・処理ユニットの最も重要な特色は、請求項１の特徴を記述する文節（characterizing clause）中に詳述されている。
【図面の簡単な説明】
添付の図面を参照しながら、本発明の理解に関連する基本的な回路にいくつかと、公知の信号受信ユニットと信号処理ユニットのいくつかの回路と、出願人の発明による信号受信・処理ユニットの好適実施例のいくつかとを詳細に説明する。
添付の図面中、
第１図は、出願人の発明にも有用な公知の電流ミラー回路の配線図を示す。
第1A図、第1B図は、第１図の回路に関連するグラフである。
第２図は、４つのトランジスタを備え、本発明にも有用な公知のカスコード回路を示す。
第2A図は、第２図の回路に関連するグラフである。
第３図は、信号受信回路に複数のPMOSトランジスタを備え、２つのトランジスタを備えた電流ミラー回路が後に接続された公知の信号受信・処理ユニットの配線図を示す。
第４図は、信号受信回路に複数のPMOSトランジスタを備え、４つのトランジスタを備えたカスコード回路が後に接続された公知の信号受信・処理ユニットの配線図を示す。
第５図は、情報転送信号用の２本の導体に接続された信号受信ユニットに複数のNMOSトランジスタを備え、差動信号を伝送する信号受信・処理ユニットを示す。
第5a図は、第５図による信号受信・処理ユニットの、シングルエンド型信号伝送用の（簡略化された）代替ユニットを示す。
第６図は、第５図による差動信号伝送用信号受信・処理ユニットの代替実施例を示す。
第７図は、情報転送信号伝送用の２本の導体に接続された複数のバイポーラトランジスタから主として構成された差動信号伝送用信号受信・処理ユニットを示す。
第7a図は、第７図による信号受信回路の、シングルエンド型信号伝送用の（簡略化された）代替回路を示す。
第８図は、第５図にしたがって、信号受信回路のバイポーラトランジスタと、信号処理回路のPMOSトランジスタとを使用してCMOSに適合した信号を発生させる、配線図を示す。
第９図は、シングルエンド型信号方式の補償回路を示す。
好適実施例の説明
第１図は、配線図を示しており、第1A、第1B図は本発明に使用されている回路の２つのグラフである。この配線図で、電流ミラー回路として使用できるように、２つのトランジスタの間で接続がおこなわれているので、これらのトランジスタは電流ミラー回路として使用できる。
本実施例はNMOSトランジスタを使用して説明されているが、電流ミラー回路はPMOSトランジスタ及び／或いはバイポーラトランジスタでつくることができることに注意されたい。
第１図は２つのNMOSトランジスタNT1、NT2を示しており、制御電流I1はトランジスタNT1を通過することになっており、ミラーリングされた電流I2は、トランジスタNT2を通過することになっている。
各トランジスタには、ソース端子Ｓ、ドレイン端子Ｄ、ゲート端子Ｇがある。
第1A図のグラフＡは、電流I1の値の電流変化とソース・ゲート間電圧との関係を表すためのものである。第1A図は、電流が増加すると電圧が増加することを示している。
第1B図のグラフＢは、トランジスタNT2のドレイン・ソース間電圧の変化を示している。第1B図は、約1.0ボルト（Ｖ）の所定のしきい値以上の電圧変化U_DSに対して、電流I2の電流変化は非常に小さくなることを示している。
この種の電流発生器は、出力インピーダンスを比較的大きくしなければならないので、電圧の変化に対して電流変化は比較的小さいであろう。
出願人の発明は、公知の回路、すなわち、第２図に示し説明したいわゆるカスコード回路を使用してこの不都合を除くことが可能である。
第２図は、２つの別のトランジスタNT3、NT4の使用を示している。これらのトランジスタを使用すると、電圧が所定の値以上の場合、I2の電流変化は２つのトランジスタNT2、NT4のドレイン・ソース間電圧にさらに少ししか依存しないことになる。このことは、第2A図のグラフＣに示されている。
ここで、トランジスタNT4をカスコードトランジスタと呼び、トランジスタNT2を電流トランジスタと呼ぶと云うことができる。
カスコードトランジスタNT4と電流トランジスタNT2の両端の電圧変化（U_DS）が大きいため小さな電流変化（I2）が現れる使用方法に対しては、第１図による電流ミラー回路を極めて容易にカスコード回路に変更できることを明らかにすべきである。このカスコード回路は、さらに高出力インピーダンスの電流発生器となる。
トランジスタNT3、NT4のほかに、さらに２つのトランジスタがカスコードトランジスタに追加される「階（story）」あるいは層を形成すると、出力インピーダンスはいっそう大きくなる。
第2A図は、連続線と点線とを使用して、I1の変化の結果である電流変化「dI」と、この変化を出願人の発明に従ってどこで使用すべきかとを示すことを意図している。
以前に公知だった信号受信ユニットと信号処理ユニットとの回路接続の説明
信号受信・処理ユニット１の配線図が第３図に示されており、ここで差動電圧パルスの形をした情報転送信号が導体L1、L2に現れる。ユニット１は、２つのPMOSトランジスタPT1、PT2を含む信号受信回路２と、後に接続された信号処理回路３とを含んでいる。情報転送信号は、内部信号構成から外れた構成になるのが普通である。信号処理回路３は、内部信号構成とよく一致する導体L3上に、パルスになった電圧関連の出力信号を発生させる。
ここに示した回路には、回路２に供給する電流発生器S1、受信した電圧パルスを最初に処理するNMOSトランジスタNT5、NT6が含まれている。トランジスタNT5、NT6は電流変化（I1とI2）に適用され、トランジスタNT5は、電流I1に対するNMOSトランジスタNT10と電流ミラーの関係で接続（current−mirror connected）され、トランジスタNT6は、電流I2に対するNMOSトランジスタNT9と電流ミラーの関係で接続される。
電流I2は、PMOSトランジスタPT7、PT8を含む別の電流ミラー回路によってもう１回ミラーリングされる。このように第３図に示す配線図は、第１図による２つのトランジスタを含む電流ミラー回路を含んでいるだけである。
増幅器F1は、瞬時電流の差I1−I2から発生する電圧を増幅するので、増幅器の入力の電圧が大きくなると、増幅器の出力L3の電圧は小さくなる。増幅器F1は、以前から公知のようにPMOSトランジスタPT11とNMOSトランジスタNT12の２つのトランジスタで構成されている。
入力電圧と出力電圧との関係は、グラフＤに従ってトランジスタPT11、NT12の大きさを決める（dimensioning）ことによって瞬間的に変化することができ、この信号はCMOSに適合する信号である。
第３図に示す回路は、ゼロと供給電圧（VCC）の半分との間にCMエリアがあることになっているので、たとえば、最大100MHzの高い繰り返し周波数の信号パルスを、導体L1、L2上で受信しかつ検出することができる。
第４図は、信号受信回路２と信号処理回路３とを備え、第３図の信号受信・処理ユニットと代替可能な信号受信・処理ユニット１を示しており、ここで信号処理回路３は、カスコード回路K2、K3の形をした２つの電流ミラー回路と、PMOSトランジスタPT14、PT15を含む別の電流ミラー回路とを含んでいる。
第４図において、信号受信回路２は、第３図と同様に接続され、各導体L1、L2ごとに１つのPMOSトランジスタPT1、PT2を使用している。
第４図に示す構造は、複数のPMOSトランジスタからつくられた別のカスコード回路K1を使用して、第３図に示す方法と同様にトランジスタPT1、PT2に、（後で増幅器F1に電流差として現れる）加算された電流IT＝I1＋I2を供給する。
電流I1は、カスコードトランジスタNT16と電流トランジスタNT17とを介して、カスコード回路K2に接続され、電流I2は、カスコードトランジスタNT18と電流トランジスタNT19とを介して、カスコード回路K3に接続される。（ここにはカスコード回路の半分だけが示されている。）
図示されたPMOSトランジスタPT14、PT15を含むミラー回路を介して、電流I1だけがミラーリングされる。
差動信号を伝送しかつこの回路を使用すると、CMエリアは、ゼロ電位より若干低い電位、たとえば−0.7V、から供給電圧VCCの半分より若干上の電位までのエリアを含むことができる。この回路は、最大約100MHzの繰り返し周波数の信号パルスを受信して検出することができる。
現時点での好適実施例の説明
第５図は、出願人の発明による信号受信・処理ユニット１の配線図を示しており、ここで信号受信回路２は明らかに差動信号伝送用に考えられているため、４つのNMOSトランジスタNT20、NT21、NT22、NT23を含んでいる。
トランジスタNT20、NT21は、PMOSトランジスタを含むカスコード回路K4から生成される電流を経て電流が供給され、トランジスタNT20、NT21を通過する電流I1、I2を加算した全電流ITを発生させる。導体L1、L2に現れる瞬時電圧の差に依存して、電流I1はトランジスタNT20を通過することになっており、電流I2はトランジスタNT21を通過することになっている。
電流I1＋I2とITとの関係は常に一定である。
通常、導体L1、L2上の電圧は、電流I1か電流I2のいずれかが通過するように配分されるので、NT20、NT21の両トランジスタを電流が通過するのは、スイッチング時間の間だけである。
電圧パルスが導体L1、L2に現れると、信号受信回路２によって受信され、信号受信回路２のトランジスタNT20、NT21によって検出され、さらに瞬間電流I1、I2に対応する変化を発生させる瞬間電圧の関係が変る。
本発明によれば、第５図は、電流I1はトランジスタNT22を介して電流ミラーの関係で接続され、電流I2はトランジスタNT23を介して電流ミラーの関係で接続されることを示すように意図されている。
この配線図は、電流I1が増幅器F1に影響を及ぼす前に、トランジスタPT26、PT27でつくられる別の電流ミラー回路で電流I1がミラーリングされることを示している。電流I2が増幅器F1に影響を及ぼす前に、トランジスタPT28、PT29でつくられる電流ミラー回路と、トランジスタNT24、NT25でつくられる電流ミラー回路との双方で電流I2がミラーリングされる。
瞬間電流の差I1−I2は、第３図を参照して説明したとおり、増幅器F1の入力端子の瞬間電圧に影響を及ぼす。
差動信号の伝送については、この回路は第４図で指定したエリアに相当するCMエリアを与えるので、少なくとも信号受信回路２の中にNMOSトランジスタと電流ミラー回路とを使用すると、繰り返し周波数の限界値はGb/sあるいはGHzの範囲に拡大した。
NMOSトランジスタは図示した配線図の上方部分で使用され、NMOSトランジスタは下方部分で使用されていることに注意されたい。
終りに、NMOSトランジスタのように応答時間が短いトランジスタを信号受信回路２で使用すると、情報を運ぶディジタル電圧パルスの１つと他の一つとの間の遷移を検出することが要求されるが、一旦その遷移が検出されると、後続の信号処理にそのような高速回路を使用する必要はないと云うことができる。
第５図に示す差動信号の伝送は、導体L2の電位を電圧的に固定することにより、あるいは第5a図に示す簡略化した配線図を使用することにより、簡単にシングルエンド型伝送に変換できる。
第５図に示す実施例は、第１のトランジスタNT20が第１の導体L1に接続され、第２のトランジスタNT21が第２の導体L2に接続されていることを示している。
さらに２つのトランジスタNT20、NT22と２つのトランジスタNT22、NT23、つまりいくつかのトランジスタが、それぞれ１つの同じ導体L1、L2に接続されていることが示されている。
このため、１つのトランジスタ、たとえばNT20を、１つのトランジスタまたは並列に接続されたいくつかのトランジスタで構成してもよく、電流ミラー回路に属する２つ以上のトランジスタはこの点について、相互に異なっていてもよいことを意味している。
このように、トランジスタNT23を、２つまたは２つ以上の並列に接続されたトランジスタで構成してもよく、一方トランジスタNT21をただ１つのトランジスタで構成してもよいから、それらのトランジスタの間に増幅器回路を挿入する。
増幅器回路が挿入されると、全電流ITと電流I1、I2の和との電流関係の倍率変更が可能になるので、電圧を節約できることになる。
第５図は、導体L1、L2に対してペア的なトランジスタNT20、NT22とNT21、NT23は、それぞれ電流ミラー回路として相互に接続されていることを示している。
このように現れ、信号処理回路３で受信される電流の差は、パルスになった電圧関連の出力信号として、選択された内部信号構成を備えた導体L3に出力される。それぞれの導体L1、L2のペア的トランスNT20、NT22とNT21、NT23は、二重浮動電流ミラー回路としての役割を果たすと考えることができる。
トランジスタNT24、NT25、PT28、PT29とトランジスタPT26、PT27のようなあらゆる電流ミラー回路が、カスコード回路等の条件をつくり出し、さらに導体L3に現れる出力信号の内部信号構成を改善することを防止することはできない。
上に説明した実施例においては、電流I1は１つの電流ミラー回路（トランジスタPT26、PT27）によって流れ始めることができ、電流I2は、２つの電流ミラー回路（トランジスタPT28、PT29とトランジスタNT24、NT25）によって流れ始めることができる。このことは原理的に、増幅器F1に対するI2の電流パルスに時間的遅れを生じさせるとともに、増幅された反転された導体L3上の信号のスイッチング時間の歪を生じさせる。
トランジスタPT11、PT12の大きさを変えることによりこの歪を補償することができるので、増幅器F1のスイッチングレベルが変る。
第５図に示すPMOSトランジスタPT30、PT31は、２つの電流I1、I2がスイッチングされるときのスイッチング時間を短縮するために接続されている。２つのトランジスタがフィードバックで接続されると、インピーダンスがマイナスになった２つの負荷になり、このマイナスのインピーダンスはスイッチング時間の短縮するのに役立つ。
第５図に示す回路に替わりうる実施例が第６図に示されている。また第６図は、導体L1に相互に接続されているトランジスタNT20、NT20'と、導体L2に相互に接続されているトランジスタNT21、NT21'とを示している。
また、入力CMの特性を改善するカスコード回路が入力段（NT20−NT23）に与えられている。入力段にカスコード回路があると、電流I1、I2は入力のCM電圧の影響を少ししか受けないので、その結果、電流の和は一定であるから信号処理段の時間変化が小さくなる。トランジスタNT20'、NT21'は、このカスコード回路に必要な基準電圧（Vref）の発生用である。
導体L1、L2の電圧の差がトランジスタNT20、NT21によって検出されると、この電圧差は、カスコード回路の電流トランジスタ（その１つがトランジスタNT23bで示されている）に必要な基準電圧になる。
また、導体L1、L2の電圧の差がトランジスタNT20'、NT21'によって検出されると、この電圧の差はカスコード回路のカスコードトランジスタ（その１つがトランジスタNT23aで示されている）に影響を及ぼす。
第７図に信号受信・処理ユニット1'が示されており、本図で信号受信回路2'は、主として第５図の配線図で示されているように接続されたバイポーラトランジスタで構成されているが、たとえばトランジスタBT20、BT21など、複数のトランジスタは、それらのエミッター端子で導体L1、L2のそれぞれの導体に接続されている。
トランジスタBT20−BT23は、第５図のトランジスタNT20−NT23に対応しており、同じように接続されている。
第５図と第６図による実施例はすべて第７図に適用できる。
つぎに示す実施例は、導体L1、L2に現れる電圧関連の信号が、電圧の差として評価され、電流の差（I1−I2）に変換されるという理解のもとに説明されてきた。
上に説明した回路は、１本の導体（たとえば、導体L2）に一定の基準電圧が与えられているということが違うシングルエンド型信号方式に対しても同様に動作できるであろう（第7a図および第９図を参照）。
第7a図（と第5a図）は、導体L1のシングルエンド型信号方式用に簡略化されたシングルエンド型回路を示しており、この回路は、電流I2を一定に維持する電流ミラー回路を形成するトランジスタBT21a、BT23aと、導体L1上の電圧変化に対応する電流I1の電流変化を発生させるトランジスタBT22aとを備えている。
一般にNMOSトランジスタが使用されている場合、電位レベルが低い導体L1あるいはL2にそのソース端子を接続でき、電位が高い方へドレイン端子を接続できると云うことができる。
物理的に云うと、通常、CMOSトランジスタは全体として対称形になっているため、ドレイン端子かソース端子かの疑問は、むしろ定義の問題に過ぎない。
（第５図において）明確に示していることは、トランジスタNT22、NT23はどんな場合でも二重にできるし、あるいはもっと多くのトランジスタで構成できるのは、全体の電流消費量を節約するため、基準電流ITの増幅度を変更したり選択したりすることができるが、このことは大きさの決め方（dimensioning instructions）において、図示した他のトランジスタ回路に関連していてもよい。
第８図は、信号受信回路2'の一部であるバイポーラトランジスタBT20、BT21、BT22、BT23と、いくつかのNMOSトランジスタと、導体L3にCMOSに適合する出力信号を発生させるいくつかのPMOSトランジスタとで構成される信号処理回路３とを含んだ配線図を示している。
電流ミラー回路のPMOSトランジスタ（PT26、PT27、PT28、PT29）とNMOSトランジスタ（NT24、NT25）も第５図に示されている。
第７図を参照して説明したように、電流I1、I2に変化があると、抵抗器R1、R2の両端に電圧の差が発生し、この電圧の差は、後に接続された差動段BT24、BT25によって増幅され、その結果として抵抗器R3、R4の両端の電圧降下になる。
抵抗器R3、R4の両端の電圧降下は最高レベルのECL信号を形成する。
このECL信号のレベルを低くすることは、公知の方法で後に接続されたエミッターフォロワを使用して達成することができる。
トランジスタBT22、BT23は、それぞれNMOSトランジスタNT22、NT23と同様、並列に接続され基準電流を増幅する、いくつかのトランジスタでつくることができる。
公知のように、１つまたは１つ以上のトランジスタを、並列に接続された小型のトランジスタに分割して正確度を向上させることも、出願人の発明の範囲内にある。
基準電流ITを大きくすることによって、信号受信回路２及び／或いは信号処理回路３の帯域幅つまり最高レートを大きくすることができる。
選択した基準電流に応じて帯域幅を選択することができるので、伝送レートが低いときは基準電流を小さくして電力消費を低減することができる。
第９図は補償回路の配線図を示しており、この補償回路はシングルエンド型信号方式に特に適しているとともに、導体L2に接続される基準電圧を備えている。
図示した補償回路は、第８図に示す実施例を補完するものであるが、この補償回路は、第５図、第６図、第７図に示す実施例の役に立つこともできる。
ゲート端子は、それぞれ導体L1、L2の１つに接続されている２つのNMOSトランジスタNT90、NT91を介して、相互に接続されるとともに基準電流Irefによって制御されるが、この基準電流は全電流ITを表す電流である。
トランジスタNT90、NT91の双方を通過する補償電流ITはIrefに比例しているので、信号受信回路２のトランジスタBT20−BT23を通過する電流IT＋I1＋I2にも比例する。これらの電流は、相互に打消すので、これらの電流が平衡している場合、導体L1、L2に電流は現れない。
出願人の発明は、実例を挙げて前述した本発明の模範的な実施例に限定されないこと、さらに、添付の請求の範囲の範囲内で各種の変形実施例ができることが理解されるであろう。

Claims (70)

1. 情報転送信号を電圧パルスとして伝送する 少なくとも１つの導体に接続される信号受信・処理ユニ ットであって、
   前記導体に直接接続された第１のトランジスタを含み、 電圧パルスにおける変化と電圧パルスの電圧値とに応じ て電流に作用する信号受信回路であって、前記電流は前 記トランジスタを通過するパルスの形をとり、前記電圧 変化と電圧レベルとによって発生する、前記信号受信回 路と、
   前記作用された電流をと、情報転送形式に従って処理す る信号処理回路と、
   前記第１のトランジスタと協調する少なくとも１つの第 ２のトランジスタを含む浮動電流ミラー回路、
   を含む、信号受信・処理ユニット。
2. 請求項１記載の信号受信・処理ユニット は、シングルエンド型信号方式に構成され、前記信号受信回路の前記トランジスタは１つのNMOSトランジスタでありかつ導体に現れる電圧パルスを受信するように接続されており、追加のNMOSトランジスタは、別のNMOSトラ ンジスタである前記少なくとも１つの第２のトランジス タに接続されて電流ミラー回路を形成する信号受信・処 理ユニット。
3. 請求項２記載の信号受信・処理ユニットであって、接続された２つの前記NMOSトランジスタは、それらのソース端子によって導体に接続されている信号受 信・処理ユニット。
4. 請求項２記載の信号受信・処理ユニットであって、接続された２つの前記NMOSトランジスタは、それらのドレイン端子によって導体に接続されている信号 受信・処理ユニット。
5. 請求項２記載の信号受信・処理ユニットであって、接続された２つの前記NMOSトランジスタは、相互に接続され、かつそれらのゲート端子によって基準電位に接続されている信号受信・処理ユニット。
6. 請求項２記載の信号受信・処理ユニットであって、前記NMOSトランジスタは、すくなくとも１つの電流ミラー回路によって電流が供給される信号受信・処 理ユニット。
7. 請求項２記載の信号受信・処理ユニットであって、第１の１つのNMOSトランジスタを介して駆動される第１の電流は、第１の数の電流ミラー回路を介して転送され、選択した回数（ｎ）だけミラーリングされ、第２の１つのNMOSトランジスタによって駆動される第２の電流は、第２の数の電流ミラー回路を介して転送され、選択した別の回数（ｎ＋１）だけミラーリングされる信号受信・処理ユニット。
8. 請求項２記載のの信号受信・処理ユニットであって、第１と第２の電流の瞬時値の差は、相互に直列に接続された１つのNMOSトランジスタと１つのPMOSトランジスタとを含む信号増幅器に接続され、前記信号増幅器のNMOSトランジスタとPMOSトランジスタは異なる特性を有し、前記特性は、前記トランジスタが、電流ミラ ー回路の前記第１と第２の数の差に基づく時間変化を補償するように選択される、信号受信・処理ユニット。
9. 請求項２記載の信号受信・処理ユニットであって、２つのNMOSトランジスタは第２の導体に接続さ れ、および互いに接続されて電流ミラー回路を形成し定 電流値を生成し、第１の導体に関係する１つのNMOSトラ ンジスタは少なくとも１つの電圧パルスと第１の導体上 に現れる変化に依存して電流値を変化させるように構成 される、信号受信・処理ユニット。
10. 請求項１記載の信号受信・処理ユニットであって、１つのNMOSトランジスタを含む前記信号受信 回路が第１の導体に接続され、ミラー回路を形成する２ つのNMOSトランジスタが第２の導体に接続されている信 号受信・処理ユニット。
11. 請求項10記載の信号受信・処理ユニットであって、２つのNMOSトランジスタが第１の導体に並列 に接続されている信号受信・処理ユニット。
12. 請求項10記載の信号受信・処理ユニットであって、それぞれのペアが電流ミラー回路に調整され たNMOSトランジスタの少なくとも２つのペアは、第２の導体に接続されている信号受信・処理ユニット。
13. 請求項10記載の信号受信・処理ユニットであって、それぞれのNMOSトランジスタのソース端子は第１の導体に接続されている信号受信・処理ユニット。
14. 請求項10記載の信号受信・処理ユニットであって、それぞれのNMOSトランジスタのドレイン端子は第１の導体に接続されている信号受信・処理ユニット。
15. 請求項１記載の信号受信・処理ユニットであって、
    前記信号受信・処理ユニットは第１と第２の導体を介した差動信号方式に構成され、各導体は情報転送信号を電圧パルスとして伝送し、各導体は信号受信回路のそれぞれのトランジスタに接続されて、電圧パルスにおける変化とパルスの電圧値とに応じてそれぞれのトランジスタを通過する電流に作用し、それぞれの電流はパルスの形をとり、それぞれの電圧パルスの変化と電圧レベルとによって発生され、
    前記トランジスタは、それぞれの導体に現れる電圧パルスを受信するために接続されたNMOSトランジスタであり、各トランジスタは、別のNMOSトランジスタに接続されて電流ミラー回路を形成する、信号受信・処理ユニット。
16. 請求項15記載の信号受信・処理ユニットであって、前記NMOSトランジスタは、それらのソース端子によって前記第１と第２の導体に接続されている信号 受信・処理ユニット。
17. 請求項15記載の信号受信・処理ユニットであって、前記NMOSトランジスタは、それらのドレイン端子によって前記第１と第２の導体に接続されている信 号受信・処理ユニット。
18. 請求項15記載の信号受信・処理ユニットであって、前記NMOSトランジスタは、相互に接続されかつそれらのゲート端子によって基準電位に接続されている信号受信・処理ユニット。
19. 請求項15記載の信号受信・処理ユニットであって、前記NMOSトランジスタは、すくなくとも１つの電流ミラー回路によって電流が供給される信号受信・ 処理ユニット。
20. 請求項15記載の信号受信・処理ユニットであって、電流ミラー回路を形成する１組の２つのNMOSトランジスタを介して駆動される第１の電流は、第１の数の電流ミラー回路を介して転送され、選択した回数（ｎ）だけミラーリングされ、電流ミラー回路を形成する別の１組の２つのNMOSトランジスタを介して駆動される第２の電流は、第２の数の電流ミラー回路を介して転送され、信号増幅器に対して選択した回数（ｎ＋１）だけミラーリングされる信号受信・処理ユニット。
21. 請求項20記載の信号受信・処理ユニットであって、前記第１と第２の電流の瞬時値の差は、相互に直列に接続された１つのNMOSトランジスタと１つのPMOSトランジスタとを含む信号増幅器に接続され、前記増幅器のNMOSトランジスタとPMOSトランジスタは異なる特性を有し、前記特性は、前記トランジスタが、前記第１と第２の数の電流ミラー回路の差に基づく時間変化を補償するように選択される、信号受信・処理ユニット。
22. 請求項15記載の信号受信・処理ユニットであって、２つのNMOSトランジスタは前記第１の導体に接続され、電流ミラー回路を形成する２つのNMOSトランジスタは第２の導体に接続されている信号受信・処理ユニット。
23. 請求項22記載のユニットであって、それぞれのペアが電流ミラー回路を形成するNMOSトランジスタの少なくとも２つのペアが、前記第２の導体に接続されている信号受信・処理ユニット。
24. 請求項22記載の信号受信・処理ユニットであって、NMOSトランジスタのソース端子は前記第１の導体に接続されている信号受信・処理ユニット。
25. 請求項22記載の信号受信・処理ユニットであって、NMOSトランジスタのドレイン端子は前記第１の導体に接続されている信号受信・処理ユニット。
26. 請求項15記載の信号受信・処理ユニット であって、NMOSトランジスタの少なくとも２つのペアは 前記第１の導体に並列に接続されている信号受信・処理 ユニット。
27. 請求項15記載の信号受信・処理ユニットであって、可変電流値を発生させるため、第２の導体に関連する２つのNMOSトランジスタは第２の導体に接続されかつ相互に接続されて電流ミラー回路を形成し、第１の導体に関連する２つのNMOSトランジスタは、前記第１の導体に現れる電圧パルスに依存して、可変電流値を発生させるように構成されている信号受信・処理ユニット。
28. 請求項27記載の信号受信・処理ユニットであって、前記第１と第２の導体に関連するNMOSトランジスタの複数のペアは、複数の電流ミラー回路として接続され、信号処理回路によって受信される電流の差は、パルスになった出力信号として出力される信号受信・処 理ユニット。
29. 請求項28記載の信号受信・処理ユニットであって、前記第１と第２の導体のそれぞれに関連するNMOSトランジスタのペアは、二重浮動電流ミラー回路の役割を果たす信号受信・処理ユニット。
30. 請求項15記載の信号受信・処理ユニットであって、前記第１と第２の導体の１つに関連するNMOSトランジスタのペアの両NMOSトランジスタは、カスコード回路によって電流が供給される信号受信・処理ユニット。
31. 請求項30記載の信号受信・処理ユニットであって、前記第１と第２の導体の他の１つに関連するNMOSトランジスタのペアの両NMOSトランジスタは、１つは偶数番号で他の１つは奇数番号がつけられて、信号処理回路の電流ミラー回路へ後段接続されている信号受信 ・処理ユニット。
32. 請求項31記載の信号受信・処理ユニットであって、前記信号処理回路において電流の差を評価する手段は、出力信号を発生させるインバータによって後段接続される信号受信・処理ユニット。
33. 請求項15記載の信号受信・処理ユニットであって、電流ミラー回路はカスコード回路である信号 受信・処理ユニット。
34. 請求項１記載の信号受信・処理ユニットにおいて、
    前記信号受信・処理ユニットは情報転送信号を電圧パルスとして伝送する導体を介したシングルエンド型信号方式に構成され、
    前記信号受信回路のトランジスタは前記導体に現れる電圧パルスを受信するために接続されたバイポーラトランジスタであり、追加のバイポーラトランジスタは別のバイポーラトランジスタに接続されて、電流ミラー回路を形成する、信号受信・処理ユニット。
35. 請求項34記載の信号受信・処理ユニットであって、接続された２つのバイポーラトランジスタは、それらのエミッター端子によって前記導体に接続されている信号受信・処理ユニット。
36. 請求項34記載の信号受信・処理ユニットであって、接続された２つのバイポーラトランジスタは、相互に接続されかつそれらのベース端子によって基準電位に接続される信号受信・処理ユニット。
37. 請求項34記載の信号受信・処理ユニットであって、２つのバイポーラトランジスタは、少なくとも１つの電流ミラー回路によって電流が供給される信号 受信・処理ユニット。
38. 請求項34記載の信号受信・処理ユニットであって、２つのバイポーラトランジスタの１つを介し て駆動される第１の電流は、第１の数の電流ミラー回路を介して転送され、選択した回数（ｎ）だけミラーリングされ、２つのバイポーラトランジスタの他の１つを介 して駆動される第２の電流は、第２の数の電流ミラー回路を介して転送され、選択した別の回数（ｎ＋１）だけミラーリングされる信号受信・処理ユニット。
39. 請求項34記載の信号受信・処理ユニットであって、第１と第２の電流の瞬時値の差は、信号増幅器に接続される信号受信・処理ユニット。
40. 請求項34記載の信号受信・処理ユニットであって、前記信号受信回路内のバイポーラトランジス タはベース端子で基準電位に接続され、残りの電流ミラ ー回路は、少なくとも１つのPMOSトランジスタとNMOSト ランジスタから成る信号受信・処理ユニット。
41. 請求項34記載の信号受信・処理ユニットであって、電流変動は差分増幅器に接続されており、抵 抗器上の電圧差をECL信号に変換する、信号受信・処理ユニット。
42. 請求項１記載の信号受信・処理ユニットであって、１つのバイポーラトランジスタを含む信号受 信回路は第１の導体に接続され、電流ミラー回路を形成 する２つのバイポーラトランジスタは第２の導体に接続 されている信号受信・処理ユニット。
43. 請求項42記載の信号受信・処理ユニットであって、少なくとも２つのバイポーラトランジスタ は、第１の導体に並列に接続されている、信号受信・処 理ユニット。
44. 請求項42記載の信号受信・処理ユニットであって、各ペアが電流ミラー回路に調整されているバイポーラトランジスタの少なくとも２つのペアは、第２の導体に接続されている信号受信・処理ユニット。
45. 請求項42記載の信号受信・処理ユニットであって、バイポーラトランジスタのエミッター端子は、第１の導体に接続されている信号受信・処理ユニット。
46. 請求項45記載の信号受信・処理ユニットであって、一定の電流を発生させるため、２つのバイポ ーラトランジスタは第２の導体に接続されかつ相互に接続されて電流ミラー回路を形成し、前記第１の導体に関連する１つのバイポーラトランジスタは、前記第１の導体に現れる少なくとも１つの電圧パルスと電圧変化に依存して、自己の電流を変える信号受信・処理ユニット。
47. 請求項１記載の信号受信・処理ユニットであって、信号受信・処理ユニットは第１と第２の導体を介した差動信号方式に構成されており、各導体は情報転送信号を電圧パルスとして伝送し、各導体は信号受信回路のそれぞれのバイポーラトランジスタに接続され、電圧パルスにおける変化と１つのパルスの電圧値とに応じて、前記トランジスタを通過する電流に影響を及ぼし、それぞれの電流はパルスの形をとり、それぞれの電圧パルスの変化と電圧レベルとによって発生し、それぞれの電流は信号処理回路によって信号に適合する情報転送形式が与えられ、前記トランジスタは、それぞれ導体に現れる電圧パルスを受信するために接続されたバイポーラトランジスタであり、各トランジスタは別のトランジスタにて接続されて、電流ミラー回路を形成する信号受信・処理ユニット。
48. 請求項４７記載の信号受信・処理ユニットであって、前記バイポーラトランジスタは、それらのエミッター端子によって前記第１と第２の導体に接続されている信号受信・処理ユニット。
49. 請求項４７記載の信号受信・処理ユニットであって、前記バイポーラトランジスタは、相互に接続されかつそれらのベース端子によって基準電位に接続されている信号受信・処理ユニット。
50. 請求項４７記載の信号受信・処理ユニットであって、前記バイポーラトランジスタは、少なくとも１つの電流ミラー回路によって電流が供給される信号 受信・処理ユニット。
51. 請求項４７記載の信号受信・処理ユニットであって、前記それぞれの電流の瞬時値の差は、信号増幅器に接続される信号受信・処理ユニット。
52. 請求項４７記載の信号受信・処理ユニットであって、２つのバイポーラトランジスタは前記第１の導体に接続され、電流ミラー回路を形成する２つのバイポーラトランジスタは、前記第２の導体に接続されている信号受信・処理ユニット。
53. 請求項52記載の信号受信・処理ユニットであって、各ペアが電流ミラー回路に調整されている、バイポーラトランジスタの少なくとも２つのペアは、前記第２の導体に接続されている信号受信・処理ユニット。
54. 請求項52記載の信号受信・処理ユニットであって、バイポーラトランジスタのエミッター端子は、前記第１の導体に接続されている信号受信・処理ユニット。
55. 請求項47記載の信号受信・処理ユニットであって、バイポーラトランジスタの少なくとも２つの ペアは、前記第１の導体に並列に接続されている信号受 信・処理ユニット。
56. 請求項47記載の信号受信・処理ユニットであって、可変電流値を発生させるため、２つのバイポーラトランジスタは前記第２の導体に接続されかつ相互に接続されて電流ミラー回路を形成し、前記第１の導体に関連する２つのバイポーラトランジスタは、前記第１の導体に現れる電圧パルスによって決まる可変電流を発生させる信号受信・処理ユニット。
57. 請求項56記載の信号受信・処理ユニットであって、前記第１と第２の導体からのそれぞれのバイポーラトランジスタの１つのペアは、電流ミラー回路として接続され、信号処理回路によって受信される電流差は、パルスになったECL出力信号として出力される信号 受信・処理ユニット。
58. 請求項57記載の信号受信・処理ユニットであって、２つの導体のそれぞれに関するペア的関係にあるバイポーラトランジスタの１つのペアは、二重浮動電流ミラー回路の役割を果たす信号受信・処理ユニット。
59. 請求項47記載の信号受信・処理ユニットであって、ペア的関係にあるバイポーラトランジスタの１つ１つはすべて、カスコード回路によって電流が供給される信号受信・処理ユニット。
60. 請求項47記載の信号受信・処理ユニットであって、前記電流ミラー回路はカスコード回路である信号受信・処理ユニット。
61. 請求項１の信号受信・処理ユニットであって、いくつかのトランジスタは、受信した電流パルスの間のスイッチング時間を短縮するために調整される信 号受信・処理ユニット。
62. 請求項１記載の信号受信・処理ユニットであって、前記PMOSトランジスタは、電流ミラー回路を介して電流源に使用される信号受信・処理ユニット。
63. 請求項１に記載の信号受信・処理ユニットであって、少なくとも１つのトランジスタは、並列に接続された少なくとも２つのトランジスタを含んでいる信号受信・処理ユニット。
64. 請求項１に記載の信号受信・処理ユニットであって、選択された帯域幅は、基準電流の選択された値に対応している信号受信・処理ユニット。
65. 請求項１記載の信号受信・処理ユニットであって、トランジスタを導体に接続して基準電流を制御し、前記導体が、別のトランジスタが接続されている他の導体と平衡している場合、電流が流れないようにする信号受信・処理ユニット。
66. 請求項65記載の信号受信・処理ユニットであって、前記トランジスタを流れる補償電流は、選択された基準電流に対応する信号受信・処理ユニット。
67. 請求項66記載の信号受信・処理ユニットであって、ゲート端子とベース端子との１つは、基準電位に調整されている信号受信・処理ユニット。
68. 請求項65記載の信号受信・処理ユニットであって、前記補償電流は、信号受信回路のトランジスタを通過する電流に対応する信号受信・処理ユニット。
69. 請求項66記載の信号受信・処理ユニットであって、前記トランジスタはNMOSトランジスタである信号受信・処理ユニット。
70. 請求項65記載の信号受信・処理ユニットであって、前記トランジスタは、カスケードトランジスタによって形成される基準電位に調整されている信号受 信・処理ユニット。

Images