CN1141698A - 信号接收和信号处理装置 - Google Patents

信号接收和信号处理装置 Download PDF

Info

Publication number
CN1141698A
CN1141698A CN95191733A CN95191733A CN1141698A CN 1141698 A CN1141698 A CN 1141698A CN 95191733 A CN95191733 A CN 95191733A CN 95191733 A CN95191733 A CN 95191733A CN 1141698 A CN1141698 A CN 1141698A
Authority
CN
China
Prior art keywords
transistor
conductor
signal
nmos pass
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95191733A
Other languages
English (en)
Other versions
CN1093338C (zh
Inventor
M·O·J·黑德堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1141698A publication Critical patent/CN1141698A/zh
Application granted granted Critical
Publication of CN1093338C publication Critical patent/CN1093338C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45126—One or both transistors of the folded cascode stage of a folded cascode dif amp are composed of more than one transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45176—A cross coupling circuit, e.g. consisting of two cross coupled transistors, being added in the load circuit of the amplifying transistors of a differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Electronic Switches (AREA)

Abstract

一种信号接收和信号处理装置，连接一或多个导体，用于以电压脉冲的形式发送信息信号。上述导体与信号接收电路中的晶体管连接，利用电压脉冲和脉冲电压值的变化对电流产生作用，这个电流以脉冲形式流过上述晶体管。即该电流是由电压脉冲变化和电压电平所产生，并且通过信号处理电路得到适于携带信息的信号形式。上述晶体管与至少一个其它的晶体管共同构成一电流镜像电路。

Description

信号接收和信号处理装置
技术领域
本发明涉及一种信号接收和信号处理装置，该装置包括一信号接收电路和一信号处理电路。
本发明尤其涉及这样的信号接收电路和信号处理电路，其中脉动电压变化选择的重复频率约大于1兆位/每秒(1Mb/s)，最好大于100Mb/s。
电压变化可视为一数字式信息信号，它由一发送电路以一内部信号结构控制。这个数字信号可由于信号传输导体等一些因素而失真，接收电路应能检测和接收已失真的数字信号。
这种装置用于将已接收的(失真的)信号改成具有内部信号结构的发送信号，所接收的信号具有某些错误的电压电平和/或不适应一定的共模(CM)区域，本方法的根据是使接收信号经过信号处理装置变成更适于满足信号交换要求的内部信号结构。
这种信号接收和信号处理装置连接到一个适于以电压脉冲形式传输载有信息的信号的导体上。这个导体与一信号接收电路中的晶体管连接，利用电压脉冲的变化和脉冲电压值产生一电流。这个脉冲电流流过该晶体管，并且这个电流由于电压脉冲变化和电压电平而产生。信号处理电路使该电流，具有一种信号自适应的载有信息的形式，它可更好地与电路内部载有信息的信号的一定形式相适配，显然优于已接收信号的形式。
这种信号接收和信号处理装置适用于判断电压脉冲中含有的信息内容，这里的脉冲频率最高为200兆位/秒。
现有技术的描述
这种信号接收和信号处理装置已经用于检测出现在一信号导体(单端信号系统)上的脉冲式电压变化，或检测出现在两个导体(差分信号系统)上或其之间的脉冲式电压变化。
为简化起见，下面的描述只涉及差分信号系统，不过应说明，本发明提供的信号接收和信号处理装置适用于两种信号系统。
所属领域的技术人员将采取所需的测量，以保持一个导体的电压为常数，这正是单端信号系统所要求的。这在下面还要说明。
目前人们已采用多种技术制造这种信号接收和信号处理装置，使其能满足多种工作条件。
制造上述的信号接收和信号处理装置的公知的方法是互补型金属氧化物半导体(CMOS)技术和双极型技术。为简化起见，下面将主要描述CMOS技术的使用。
采用双极型技术获得的差异是很小的，而且对于本领域的技术人员来说是显而易见的。
此外，将CMOS技术和/或双极型技术改成其它公知的技术所需的变化，对于所属领域的技术人员也是显而易见的。
关于这种装置的制造，除其它因素外，有两个重要的标准判据：
(1)信号接收电路和信号处理电路的CM区(在差分信号系统中，CM区是指电压范围，在这个范围内，所接收的电压脉冲必须由信号接收电路检测)；以及
(2)导体上各电压变化的重复频率的极限值，该值由信号接收电路检测和识别出来，之后由信号处理电路进行处理。
众所周知，每个在导体上出现的信息信号连接至有关的栅极端子，这个端子是有关的PMOS晶体管的栅极端子。则CM区的电压范围从大约电源电压(Vcc)的一半以上减至零电位(见图3)。
采用PMOS晶体管和后连接电流镜像电路，例如后连接的栅-阴放大电路(cascode circuit)等(下面介绍)，使CM区的电压进一步下降到零电位以下(大约-0.7伏)。
人们知道，PMOS晶体管的重复频率(高达200兆位/秒)比NMOS晶体管的重复频率极限值低。
还应注意一个现象，如果将PMOS晶体管换成NMOS晶体管(见图3和4)，将使CM区的电位从电源电压降到低于该电压的一半。在实际应用中这是不可取的，因为这个CM区必须至少位于由PMOS晶体管和后连接电流镜像电路(即一栅-阴放大电路)构成的区域之内。
还应注意到，在制造这种信号接收和信号处理装置时，一般在信号处理电路(图3)中组合使用两个晶体管，使流过第一个晶体管的电流的镜像与流过另一个晶体管的电流相同。从而提供了以下条件，允许第二晶体管的漏源电压相对于流过第一晶体管的变化的电流产生较大的变化。
下面参照图1更详细地说明这样一种信号处理电流镜式电路。
为全面地介绍本发明适用的某些公知的技术和电路，应予以指出，流过第二晶体管的电流可以不受采用一栅-阴放大电路产生的漏源电压的影响(栅-阴放大电路是一高阻抗电流发生器)。
下面参照图2更详细地说明包括四个晶体管的一个栅-阴放大电路。
还可用其他的公知的电流镜像电路，例如采用三个晶体管构成的威尔森(Wilsow)电流镜像电路。
在下面的说明书中和权利要求书中所称的“电流镜像电路”是泛指任一种电流镜像电路，可能采用的是两个、三个或更多个晶体管。
威尔森电流镜像和栅-阴放大电路是一种连接为电流发生器时能发挥更有效作用的电流镜像电路。
出版物“CMOS模拟电路设计”(由P.E.Allen编写，出版号ISBN 0-03-006587-9)和DE-3525522号德国专利对上述公知的电路设计进行了详细的描述。
CMOS技术使用PMOS和NMOS晶体管，在下面的描述中，无论选择哪种晶体管，将在有关的符号前用“N”或“P”代表NMOS或PMOS晶体管。
下面的说明仅涉及NMOS晶体管，不过这种表达也包括双极型NPN晶体管和等效的其它技术的晶体管。
同样地，“PMOS晶体管”的表达也包括PNP晶体管或其它等效器件。
本发明技术问题的公开
现在讨论在本技术领域中上述已知技术存在的缺陷。根据图4所示的实施例，采用PMOS晶体管和后连接的电流镜式电路，一个信号接收电路可至少形成一个CM区，并且可采用快速晶体管如NMOS晶体管，双极型NPN晶体管等增大重复频率的极限值。
问题在于，在信号接收电路中NMOS晶体管的特殊连接形成一CM区，它的电压变化会低于零电位。
在信号接收电路中成对地连接NMOS晶体管以得到电流镜像电路，也存在技术问题。
允许至少两个成对连接的NMOS晶体管共同连接到至少一个导体上，电压脉冲出现在其源极端子(或它们的漏极端子)上，也存在技术问题。
在连接上述的NMOS晶体管处，两个连接的NMOS晶体管相互连接并通过其栅极端子连接到一参考电位上，也存在技术问题。
还存在用简单装置补偿的问题，由于传输系统可能出现的差别导致时间上存在偏差，这些系统中某个导体的电位值在信号处理电路中被镜像反射若干次(例如n次)，而另一导体中的另一电流值被镜像反射不同的次数(例如n＋1次)，之后这两个电流值用来触发一变换器和/或一放大器等类似装置。
关于用NMOS晶体管制成信号处理装置还有一个技术问题，它不仅为接收电压脉冲式信息信号提供一个大的CM区，从大约零电平以下(这里指-0.7伏)直到大于所选电源电压的一半，而且将接收的电压脉冲变为所需的内部信号结构，例如与CMOS信号或发射极耦合逻辑(ECL)信号的适配。
还存在一个技术问题，要使信号接收装置能检测出具有很高位率(如每秒千兆位级)的以电压脉冲形式表示的信息信号，至少要让这个信号接收电路包含构成一专用电路的NMOS晶体管。
让这些NMOS晶体管连接到第一导体上，并且让两个或多个其它的NMOS晶体管连接到第二导体上，重要的是能够同时接收导体上的电压脉冲(电压值)，并且能将它们变换成相应的电流值，如何实现这一要求仍存在问题。
还有一个重要的技术问题是，让两个成对的NMOS晶体管连接到同一个导体上，该导体直接连接到该晶体管的源或漏极端(若采用CMOS技术)，或连接到晶体管的发射极(若采用双极型技术)。
还有一个重要的技术问题是，让两个NMOS晶体管或双极型晶体管相互连接到一导体上，然后再连接到一些后连接式电流镜像电路上。
还有一个重要的技术问题是，选择成对相关的晶体管，使两个导体中的每个与电流镜像电路相协调。
还有一个技术问题是，采用成对的晶体管的连接，一对与两个导体中的每个对应，构成双浮动电流镜像电路。
还有一个重要的技术问题是，由一栅-阴放大电路或类似电路向成对相关NMOS晶体管提供电流。
还有一个重要的技术问题是，各晶体管是后连接式晶体管，由信号处理电路中的成对相关的电流镜像电路实现。
还有一个重要的技术问题是，让信号处理装置中的一装置是后连接式，由一变流器产生一输出信号，用于判断电流差。
还应注意让一或多个电流镜式电路采用级联式连接。
解决方案
采用本发明可解决一个或多个这些技术问题，如果采用CMOS技术或双极型技术等，则对于“单端”式和“差动”式信号系统存在着共同的问题。本发明提供一种适用于单端式信号系统的信号接收和信号处理装置，而且只需采用简单的装置就能变换用于差分方式或其它方式。这个装置连接到一或多个导体，用于发送电压脉冲式信息信号。每个导体连接到一个信号接收电路中的晶体管上，它根据电压脉冲和脉冲电压值的变化产生一个电流。这个脉冲电流流过该晶体管，并且该电流是由电压脉冲变化和电压电平所产生的。这个电流具有信号适配的信息载体形式。
根据本发明的一个方面，在这种信号接收和信号处理装置中的晶体管采用一NMOS晶体管，一双极型NPN晶体管，或一等效的用来接收导体上的电压脉冲的晶体管。这个晶体管与另一NMOS晶体管、双极性NPN晶体管或等效晶体管连接，共同形成一具有一个或多个电流镜像功能的电流镜式电路。
在一优选实施例中，该导体与两个或多个NMOS晶体管或类似晶体管的源极或漏极端子相连接。
两个或多个已连接的NMOS或类似晶体管也可相互连接，然后将它们的栅极端子(如果是双极型晶体管，则指基极端子)接到一参考电位。
由电流镜像电路和/或栅-阴放大电路向这两个或多个NMOS晶体管提供电流。
通过两个或多个NMOS或类似晶体管驱动的第一电流经一些电流镜像电路传输，并且被镜像反射若干次(n)，由一些电流镜像电路传输的第二电流被镜像反射不同的次数(n＋1)，在选定次数或镜像电路之间的差非常小，实际上是一致的。
两电流瞬时值之间的差被送入一由NMOS和PMOS晶体管串联形成的信号放大器中，这两个晶体管具有不同的特性，对它们进行选择，使这些晶体管能补偿由于电流镜像电路所选数量之差所引起的时间偏差。
根据本发明，可将一个NMOS晶体管连接到第一导体上，和将另一NMOS晶体管连接到第二导体上，或者将两个或更多个NMOS晶体管并联连接到同一导体上。
此外，两对或几对NMOS晶体管可以连接到第一和/或第二导体上，其中每一对应与一电流镜像电路相适配。
如果采用的是NMOS晶体管，这个NMOS晶体管的源极或漏极端子可连接到该导体，因为在这方面NMOS晶体管是非常对称的。
根据本发明，两个NMOS晶体管连接到一个导体上，并且与一个电流镜像电路相协调。
而且，两个导体中的每一个对应的一对晶体管也是与一电流镜像电路相协调的。
如果采用的两个导体是与差动的信息信号适配的，并且同步评估在导体上的电压脉冲，对于由信号处理电路接收的电流差可作为一脉冲输出信号输出。
这对相互协调的晶体管与两个导体共同构成双浮动电流镜像电路。
而且，既可由一电流镜像电路也可由一栅-阴放大电路或类似电路向一对相互协调的NMOS晶体管提供电流。
在信号接收电路中的两个NMOS晶体管是后连接式的，一个具有偶数符号，另一个具有奇数符号，在信号处理电路中具有电流镜像电路。
在信号处理装置中用于判断电流差的装置是后连接式的，通过一变换器产生一与电压有关的输出信号。
根据本发明，电流镜式电路是与晶体管前连接的，它们可以采用级联或类似电路。
优点
本发明的与一或多个导体连接的信号接收和信号处理电路用于以电压脉冲形式发送信息信号，信号处理装置包括的NMOS晶体管(或双极型晶体管)可以接收信息信号的高传输率或重复频率，如果需要还能提供一个可接收CM区，从零电位以下到超过电源电压的一半值。而且，该信号处理装置可将已接收的信号改变为一种内部信号结构，或是CMOS信号，或是双极ECL信号。
本发明的信号接收和信号处理装置的基本特征体现在权利要求1的特征项目中。
附图的简要说明
下面参照附图详细说明本发明的信号接收和信号处理装置的几个实施例和便于理解本发明的几个基本电路以及几个公知的有关电路。附图为：
图1表示本发明采用的公知电流镜像电路的电路图；
图1A，1B是与图1的电路有关的曲线图；
图2表示本发明采用的公知的具有四个晶体管的栅-阴放大电路，其中流过晶体管的电流或多或少与该晶体管端子间的电压无关；
图2A是与图2的电路有关的曲线图；
图3表示一公知的信号接收和信号处理装置的电路图，其中信号接收电路中具有PMOS晶体管，并且后连接式电流镜像电路具有两个晶体管；
图4表示一公知的信号接收和信号处理装置的电路图，其中信号接收电路中具有PMOS晶体管，并且后连接式电流镜像电路具有四个晶体管；
图5表示用于差动信号传输的信号接收和信号处理装置，信号接收电路带有NMOS晶体管，与两个携带信息信号的导体连接；
图5a表示图5的信号接收电路的一个变化形式(简略式)，用于单末端信号传输；
图6表示信号接收和处理装置的又一实施例，用于图5的差动信号传输；
图7表示差动信号传输用的信号接收和信号处理装置，主要由双极型晶体管构成，连接有两个信息信号的导体；
图7a表示图7的信号接收电路的变化形式(简略形式)，用于单端的信号传输；
图8表示与图5有关的电路图，在信号接收电路中具有双极型晶体管，在信号处理电路中具有PMOOS晶体管，产生一适配CMOS的信号；以及
图9表示单端信号系统补偿电路。
优选实施例的描述
图1是本发明采用的电路图，图1A，图1B是该电路的两个曲线图，其中通过两个晶体管的连接构成一电流镜像电路。
应该指出，这个电流镜像电路可以由PMOS晶体管制成，和/或双极型技术由图示的NMOS晶体管制成。
图1表示两个NMOS晶体管NT1，NT2，假设控制电流I1流过晶体管NT1，镜像电流I2流过晶体管NT2。
每个晶体管具有源极端S，漏极端D和栅极端G。
图1A的曲线A说明电流I1值的变化和源栅极电压之间的关系。图1A表示电流增加会引起电压的增大。
图1B的曲线B说明晶体管NT2的漏源电压的变化情况。图1B表示电流I2的变化当超过预定的门限电压(约1.0伏)后与电压变量UDS的关系变弱，即电压UDS变大时，该电流变化较小。
这种电流发生器应具有较高的输出阻抗，以便当电压变化时，电流只有很小的变化。
本发明可使用公知的电路来消除这一不足，例如图2所示的一种栅-阴放大电路。
图2又增加了两个NMOS晶体管NT3，NT4，其作用在于：当电压超过某一预定值后，电流I2的变化与两个晶体管NT2，NT4的漏源电压的变化几乎无关，这一点可从图2A的曲线C清楚地看出。
这里，晶体管NT4称为级联晶体管，晶体管NT2称为电流晶体管。
显然，很容易将图1的电流镜像电路转变成图2的栅-阴放大电路，当级联晶体管NT4和电流晶体管NT2两端的电压(UDS)大幅度变化时，产生镜像电流变化(I2)。这个栅-阴放大电路提供了一个具有很高输出阻抗的电流发生器。
如果除了晶体管NT3，NT4之外，再加两个晶体管形成级联管的添加层，将会得到更高的输出阻抗。
图2A采用连线和点划线试图说明电流I1在某一点变化的变化率“dI”，本发明正是利用了这个变化结果。
对信号接收和信号处理装置的已知电路连接的描述
图3表示信号接收和信号处理装置1的电路图，在导体L1，L2上带有差动的电压脉冲信息信号，装置1包括一个信号接收电路2和一个后连接式信号处理电路3，前者由两个PMOS晶体管PT1和PT2构成，信息信号一般具有偏离内部信号结构的偏差结构。信号处理电路在导体L3上输出一脉动的与电压有关的输出信号，它与内部信号结构良好适配。
这里描述的电路包括为电路2提供电流的电流发生器51，和启动处理已收到的电压脉冲的NMOS晶体管NT5，NT6。晶体管NT5，NT6产生电流变化(I1和I2)，其中晶体管NT5与NMOS晶体管NT10电流镜像连接，流过电流I1，晶体管NT6与NMOS晶体管NT9电流镜像连接，流过电流I2。
这个电流I2又经过由PMOS晶体管PT7，PT8构成的电流镜像电路再镜像处理一次。因此图3所示的电路图只包括由图1的两个晶体管构成的电流镜像电路。
放大器F1将源自瞬间电流差I1-I2的电压放大，使放大器输入侧的电压增加变为放大器输出侧L3上的电压下降。放大器F1采用已知的设计，由两个晶体管，一个PMOS管PT11和一个NMOS管NT12构成。
在输入电压和输出电压之间的关系可随着晶体管PT11，NT12的尺寸瞬间变化，如曲线D所示，这个信号与CMOS相适配。
图3所示的电路可以具有一个在零到电源电压(Vcc)一半值之间的CM区，并且能接收和检测导体L1，L2上的信号脉冲，该信号具有最大可达100MHz的高重复频率。
图4表示另一种信号接收和信号处理装置1，包括信号接收电路2和信号处理电路3，后者包括两个电流镜像电路，采用两个栅-阴放大电路K2、K3，和另一由PMOS晶体管PT14，PT15构成的电流镜像电路。
在图4中，信号接收电路2采用PMOS晶体管PT1，PT2，它们的连接方式同图3，每个晶体管连接一导体L1，L2。
图4所示的结构还采用由PMOS晶体管构成的栅-阴放大电路K1，为晶体管PT1，PT2提供合电流IT＝I1＋I2(之后作为放大器F1的电流差)，连接方式如图3方式。
电流I1经过级联晶体管NT16和电流晶体管NT17送至栅-阴放大电路K2，同时电流I2经过级联晶体管NT18和电流晶体管NT19送至栅-阴放大电路K3(图中只示出一半栅-阴放大电路)。
只有电流I1是通过所示的镜像电路镜像处理的，它由晶体管PT14，PT15构成。
采用上述电路和采用差动信号传输，CM区的范围可从-0.7伏直到电源电压Vcc一半值以上。这个电路可接收和检测信号脉冲，其重复频率最高约达100MHz。
对优选实施例的描述
图5表示本发明的信号接收和信号处理装置1的接线图，其中信号接收电路包括4个NMOS晶体管NT20，NT21，NT22，NT23，用于传输差动信号。
从栅-阴放大电路K4产生的电流流过晶体管NT20，NT21，K4电路由PMOS晶体管构成，由流过晶体管NT20，NT21的电流I1，I2之和得到总电流IT。假设电流I1流过晶体管NT20，电流I2流过晶体管NT21，它们与导体L1，L2上出现的瞬时电压差有关。
在I1＋I2和IT之间的关系始终是不变的。
导体L1，L2上的电压一般要使电流I1或电流I2流过，也就是说此时电流在两个晶体管NT20，NT21中流过。
如果电压脉冲出现在导体L1，L2上，由信号接收电路2得到瞬间电压曲线，经过晶体管NT20，NT21检测出来，从而产生与瞬态电流I1，I2的变化相一致的变化。
图5说明根据本发明，电流I1是通过晶体管NT22镜像连接的，电流I2是通过晶体管NT23镜像连接的。
这个电路图中，在电流I1到达放大器F1之前，电流I1在由晶体管PT26，PT27构成的又一电流镜像电路中被镜像处理。电流I2在到达放大器F1之前，该电流在由PT28，PT29构成的镜像电路和在由NT24，NT25构成的镜像电路中被镜像处理。
瞬态电流差I1-I2影响放大器F1的输入端子上的瞬态电压，其方式与图3的相同。
采用差动信号传送，这个电路提供了一个与图4所限定电路相符合的CM区，至少在信号接收电路2中采用NMOS晶体管和电流镜像电路，可以将重复频率的限值提高到千兆位/秒或千兆赫兹范围。
应说明的是，NMOS晶体管位于电路图的上部，和NMOS晶体管位于下部。
因此在信号接收电路2中如果使用具有短反应时间的晶体管，如NMOS晶体管，则要求能够检测出在两个载有信息的数字电压脉冲之间的临界点，一旦测出这个临界转换点，对于下面的信号处理不必采用快速电路。
可以将图5所示的差动信号传输方式以简单方式变为单端传输方式，这通过锁住导体L2的电位或使用图5a所示的简略电路图来实现。
图5中所示的实施例中，第一晶体管NT20连接到第一导体L1上，第二晶体管NT21连接到第二导体L2上。
此外，两个晶体管NT20，NT22和两个晶体管NT21，NT23或多个晶体管分别连接到导体L1和L2上。
这表示，一个晶体管，例如NT20可包含并行连接的一个或几个晶体管，这样，属于一个电流镜像电路的两个或多个晶体管是有区别的。
晶体管NT23因此可包含两个或几个并联的晶体管，而晶体管NT21只具有一个晶体管，在它们之间插入一个放大器电路。
这允许“换算”出在总电流IT和电流I1和I2之和以及以此方式节省的功率之间的电流关系。
图5中与导体L1，L2成对连接的晶体管NT20，NT22和NT21，NT23相互连接，各形成一电流镜像电路。
在信息处理电路3中出现和收到的电流差是脉动的与电压相关的输出信号，送给导体L3，这个信号具有内部选定的信号结构，与导体L1，L2成对的晶体管NT20，NT22和NT21，NT23可用作双浮动式电流镜像电路。
由晶体管NT24，NT25，PT28，PT29和晶体管PT26，PT27均可实现栅-阴放大电路或类似电路，从而可进一步改善由导体L3输出的输出信号的内部信号结构。
在上述实施例中，电流I1由一电流镜像电路(晶体管PT26，PT27)所激励，同时，电路I2可由两个电流镜像电路(晶体管PT28，PT29和NT24，NT25)所激励。在原理上，这会产生从I2到放大器F1的电流脉冲的时间延迟，并且使放大的开关时间和导体L3上的变换信号失真。
采用两个不同大小的晶体管PT11，PT12能够补偿上述失真，改变放大器F1的开关电平。
图5所示的PMOS晶体管PT30，PT31连接，其作用是当电流I1，I2开关时缩短开关时间。这两个反馈连接的晶体管是两个具有负阻抗的负载，它们依次帮助加速开关时间。
与图5所示的实施例不同的另一电路示于图6中，其中晶体管NT20，NT20′共同连接到导体L1上，晶体管NT21，NT21′共同连接到导体L2上。
在输入部分有一栅-阴放大电路(晶体管NT20-NT23)，它用于改善输入CM特性。电流I1，I2受输入的CM电压影响很小，由于电流之和为常数，于是减小了在信号处理区内的时间偏差。晶体管NT20′，NT21′用于产生栅-阴放大电路所需的参考电压(Vref)。
晶体管NT20，NT21负责检测出在导体L1，L2之间的电压差，而且为在栅-阴放大电路(如图中所示的晶体管NT236)中的电流晶体管提供所需的参考电压。
导体L1，L2之间的电压差也可由晶体管NT20′，NT21′检测，它们也对栅-阴放大电路中的级联晶体管(如图所示的晶体管NT23a)发生作用。
在图7中的信号接收和信号处理装置1′中，信号接收电路2′包括主要按图5所示电路方式连接的双极型晶体管，区别在于，晶体管BT20，BT21通过其发射极端子分别连接到导体L1，L2上。
晶体管BT20-BT23与图5中的晶体管NT20-NT23相对应，而且连接关系相同。
根据图5和图6的实施例更充分地示于图7中。
目前所讨论的实施例用于解释如何从导体L1，L2上的电压相关信号判断出压差和转换成电流之差(I1-I2)。
上述电路的工作方式与信号单端信号系统相同，区别在于某一个导体(例如，导体L2)具有固定不变的参考电位(见图7a和9)。
图7a(和图5a)表示一简化的接在导体L1上的单端信号电路，其中晶体管BT21a，BT23a形成一电流镜像电路，以使电流I2保持恒定，晶体管BT22a相应于导体L1上的电压变化产生电流I1的变化。
一般地，如果采用NMOS晶体管，其源极端子连接到导体L1或L2上，具有较低的电压电平，其漏极端子则连接到较高的电位上。
实际上，一个CMOS晶体管一般是完全对称的，因此漏或源极端子只是明确定义的问题。
尤其要说明的(在图5中)，晶体管NT22，NT23在任何情况下可以是双晶体管或多个晶体管组成，从而使参考电流IT产生变化和选择性放大，目的是减小总电流消耗，关于限制性说明也可参看其它已描述的晶体管电路。
图8的电路中双极型晶体管BT20，BT21，BT22，BT23是信号接收电路2′的一部分，其中的信号处理电路3包括一些NMOS晶体管和一些PMOS晶体管，用于产生在导体L3上的与CMOS适配的输出信号。
构成电流镜像电路的PMOS和NMOS晶体管(PT26，PT27，PT28，PT29和NT24，NT25)在图5中也可看见。
如图7的描述，电流I1，I2的变化将产生电阻R1，R2上的电压差，这个电压差在后连接的差动部分BT24，BT25中被放大，继而在电阻R3，R4上产生一电压降。
电阻R3，R4上的电压差形成一处于最高电平的ECL信号。
如果需要将这个ECL信号的电平向下降，可以采用常规方式从后连接的射极输出器获得。
晶体管BT22，BT23分别可以由几个并联连接的晶体管制成，与NMOS晶体管NT22，NT23类似，用于参考电流IT的放大。
在本发明的范围内，以常规方式将一个或几个晶体管分成并联连接的较小的晶体管，从而提高精确度。
通过增大参考电流IT，可以增加信号接收电路2和/或信号处理电路3中的带宽或最高速率。
带宽可选择与选定的参考电流相符合，在较低传输速率的情况下可减小参考电流，这样可降低功耗。
图9表示一补偿电路的电路图，它专用于单端信号系统，其参考电压连接到导体L2上。
图9的补偿电路用于图8所示的实施例，不过它也可用于图5，6和7所示的实施例。
两个NMOS晶体管NT90，NT91各连接一导体L1，L2，它们的栅极端子共同连接，并且由一参考电流Iref控制调节，该电流代表总电流IT。
补偿电流IT流过两个晶体管NT90，NT91，它与Iref成正比，也就是说，在信号接收电路2中流过晶体管BT20-BT23的电流为IT＋I1＋I2。这些电流将相互抵消，于是当达到平衡时，在导体L1，L2将没有电流。
显然，本发明并不局限于上述和图示的实施例，在所附的权利要求的范围内可以作出一些改进。

Claims (70)

1.信号接收和信号处理装置至少连接一个传输携带信息的信号的导体，该信号是一种电压脉冲信号，该导体连接到在信号接收电路中的晶体管，它根据电压脉冲的变化和电压脉冲的值产生一个电流，这个电流以脉冲形式流过该晶体管，它是根据电压脉冲变化和电压电平产生的，该电流经过信号处理装置变成适于携带信息的信号形式，其特征在于，在信号接收电路中的该晶体管与至少另一个晶体管共同形成一个电流镜像电路。
2.根据权利要求1的信号接收和信号处理装置，该装置适用于单端信号系统，其特征在于，所述在信号接收电路中的该晶体管是一个NMOS晶体管，并且连接到所述导体上，接收电压脉冲，另一个NMOS晶体管与一个附加NMOS晶体管连接，形成一个电流镜像电路。
3.根据权利要求2的信号接收和信号处理装置，其特征在于，两个NMOS晶体管通过其源极端子与所述导体连接。
4.根据权利要求2的信号接收和信号处理装置，其特征在于，两个NMOS晶体管通过其漏极端子与所述导体连接。
5.根据权利要求2的信号接收和信号处理装置，其特征在于，两个NMOS晶体管相互连接，并且通过其栅极端子连接到基准电位。
6.根据权利要求2的信号接收和信号处理装置，其特征在于，NMOS晶体管至少通过一个电流镜像电路提供电流。
7.根据权利要求2的信号接收和信号处理装置，其特征在于，由第一NMOS晶体管驱动的第一电流经过第一电流镜像电路镜反射一定次数(N)，由第二NMOS晶体管驱动的第二电流经过第二电流镜像电路镜反射另一确定次数(N＋1)。
8.根据权利要求2或7的装置，其特征在于，在第一和第二电流的瞬时值之间的差传输到一个信号放大器，该放大器包括一个相互串联连接的NMOS晶体管和PMOS晶体管形成的电路，在该信号放大器中的NMOS和PMOS晶体管具有不同的特性，选择这些特性，使晶体管能补偿由于第一和第二电流镜像电路之间的差别产生的时间差。
9.根据权利要求1或2的装置，其特征在于，一个连接到第一导体的NMOS晶体管和两个形成电流镜像电路的NMOS晶体管共同连接到第二导体上。
10.根据权利要求1、2或9的装置，其特征在于，两个NMOS晶体管并联地连接到第一导体上。
11.根据权利要求9的装置，其特征在于，至少两对NMOS晶体管连接到第二导体上，每对与电流镜像电路相一致。
12.根据权利要求9或10的装置，其特征在于，与第一导体连接的有关的NMOS晶体管是通过其源极端子连接的。
13.根据权利要求9或10的装置，其特征在于，与第一导体连接的有关的NMOS晶体管是通过其漏极端子连接的。
14.根据权利要求2、9、12或13的装置，其特征在于，两个NMOS晶体管连接到第二导体上，并且互相连接形成一个电流镜像电路，以便产生一个固定的电流值，并且与第一导体连接的一个NMOS晶体管用于根据第一导体上的至少一个电压脉冲及其变化改变其电流值。
15.根据权利要求1的信号接收和信号处理装置，该装置通过第一和第二导体与差分信号系统适配，每个导体适于传输电压脉冲信息信号，每个导体与信号接收电路的有关晶体管连接，根据电压脉冲的变化和电压脉冲的值产生一个电流，每个电流具有脉冲形式，是由有关的电压脉冲变化和电压电平所产生的，其特征在于，该晶体管是NMOS晶体管，其连接保证接收有关的导体上的电压脉冲，每个晶体管与另一个NMOS晶体管连接，形成电流镜像电路。
16.根据权利要求15的装置，其特征在于，该NMOS晶体管通过其源极端子与第一和第二导体连接。
17.根据权利要求15的装置，其特征在于，该NMOS晶体管通过其漏极端子与第一和第二导体连接。
18.根据权利要求15的装置，其特征在于，这些NMOS晶体管互相连接，并且通过其栅极端子连接到一个基准电位。
19.根据权利要求15的装置，其特征在于，这些NMOS晶体管由至少一个电流镜像电路提供电流。
20.根据权利要求15的装置，其特征在于，由形成电流镜像电路的两个NMOS晶体管中的一个驱动的第一电流通过第一电流镜像电路镜反射一定次数(N)，由形成电流镜像电路的两个NMOS晶体管中的另一个驱动的第二电流经过第二电流镜像电路镜反射另一确定次数(N＋1)到一个信号放大器。
21.根据权利要求20的装置，其特征在于，第一和第二电流的瞬时值之间的差传输到信号放大器，该放大器包括一个相互串联连接的NMOS晶体管和PMOS晶体管形成的电路，在该信号放大器中的NMOS和PMOS晶体管具有不同的特性，选择这些特性，使晶体管能补偿由于第一和第二电流镜像电路之间的差别产生的时间差。
22.根据权利要求15的装置，其特征在于，两个NMOS晶体管连接到第一导体上，并且两个形成电流镜像电路的NMOS晶体管连接到第二导体上。
23.根据权利要求15或22的装置，其特征在于，至少两对NMOS晶体管并联连接到第一导体上。
24.根据权利要求22的装置，其特征在于，至少两对NMOS晶体管连接到第二导体上，每对形成一个电流镜像电路。
25.根据权利要求22的装置，其特征在于，一个NMOS晶体管的源极端子连接到第一导体上。
26.根据权利要求22的装置，其特征在于，一个NMOS晶体管的漏极端子连接到第一导体上。
27.根据权利要求15、25或26的装置，其特征在于，与第二导体有关的两个NMOS晶体管连接到第二导体上，并且互相连接形成一个电流镜像电路，以便产生一个变化的电流值，并且与第一导体有关的两个NMOS晶体管根据第一导体上的电压脉冲产生变化的电流值。
28.根据权利要求27的装置，其特征在于，与第一和第二导体有关的NMOS晶体管连接形成电流镜像电路，由信号处理电路接收的电流差作为脉冲输出信号输出。
29.根据权利要求28的装置，其特征在于，与第一和第二导体中每一个有关的一对NMOS晶体管构成一个双浮动电流镜像电路。
30.根据权利要求15的装置，其特征在于，在与第一和第二导体中的一个有关的该对NMOS晶体管中的两个NMOS晶体管由一个栅-阴放大电路提供电流。
31.根据权利要求15或30的装置，其特征在于，在与第一和第二导体中的另一个有关的该对NMOS晶体管中的两个NMOS晶体管是后连接的，一个具有偶数，一个具有奇数，连接到信号处理电路的电流镜像电路上。
32.根据权利要求31的装置，其特征在于，在信号处理电路中的装置通过一变换器产生一个输出信号，用于计算后连接的电流差。
33.根据权利要求15的装置，其特征在于，该电流镜像电路是一个栅-阴放大电路。
34.根据权利要求1的信号接收和信号处理装置，该装置适用于单端信号系统，通过一个导体传输电压脉冲信息信号，其特征在于，在信号接收电路中的晶体管是一个连接接收导体上的电压脉冲的双极型晶体管，并且附加一个双极型晶体管，它与另一双极型晶体管连接，形成一个电流镜像电路。
35.根据权利要求34的装置，其特征在于，两个连接的双极型晶体管通过发射极端子连接到导体上。
36.根据权利要求34或35的装置，其特征在于，两个连接的双极型晶体管互相连接，并且通过其基极端子连接到基准电位上。
37.根据权利要求34的装置，其特征在于，这两个双极型晶体管由至少一个电流镜像电路提供电流。
38.根据权利要求34的装置，其特征在于，由两个双极型晶体管中的一个驱动的第一电流通过第一电流镜像电路镜反射一定次数(N)，由两个双极型晶体管中的另一个驱动的第二电流经过第二电流镜像电路镜反射另一确定次数(N＋1)。
39.根据权利要求34的装置，其特征在于，第一和第二电流的瞬时值之间的差传输到信号放大器。
40.根据权利要求1或34的装置，其特征在于，一个双极型晶体管连接到第一导体上，并且两个形成电流镜像电路的双极型晶体管互连到第二导体上。
41.根据权利要求1、34或40的装置，其特征在于，至少两个双极型晶体管并联连接到第一导体上。
42.根据权利要求40的装置，其特征在于，至少两对双极型晶体管连接到第二导体上，每对形成一个电流镜像电路。
43.根据权利要求40的装置，其特征在于，一个双极型晶体管的发射极端子连接到第一导体上。
44.根据权利要求34、40或43的装置，其特征在于，两个双极型晶体管连接到第二导体上，并且互相连接形成一个电流镜像电路，以便产生一个固定的电流，并且与第一导体有关的一个双极型晶体管用于根据第一导体上的一个电压脉冲及其变化改变其电流。
45.根据权利要求1的信号接收和信号处理装置，该装置通过第一和第二导体与差动差分信号系统适配，每个导体适于传输电压脉冲信息信号，每个导体与信号接收电路的有关双极型晶体管连接，根据电压脉冲的变化和电压脉冲的值产生一个电流，每个电流具有脉冲形式，是由有关的电压脉冲变化和电压电平所产生的，每个有关电流由信号处理电路处理成适于携带信息的信号，其特征在于，该晶体管是双极型晶体管，其连接保证接收有关的导体上的电压脉冲，每个晶体管与另一个双极型晶体管连接，形成电流镜像电路。
46.根据权利要求45的装置，其特征在于，连接的双极型晶体管通过发射极端子连接到第一和第二导体上。
47.根据权利要求45的装置，其特征在于，双极型晶体管互相连接，并且通过其基极端子连接到基准电位上。
48.根据权利要求45的装置，其特征在于，这些双极型晶体管由至少一个电流镜像电路提供电流。
49.根据权利要求45的装置，其特征在于，第一和第二电流的瞬时值之间的差传输到信号放大器。
50.根据权利要求45的装置，其特征在于，两个双极型晶体管连接到第一导体上，并且两个形成电流镜像电路的双极型晶体管互连到第二导体上。
51.根据权利要求45或50的装置，其特征在于，至少两对双极型晶体管并联连接到第一导体上。
52.根据权利要求50的装置，其特征在于，至少两对双极型晶体管连接到第二导体上，每对形成一个电流镜像电路。
53.根据权利要求50的装置，其特征在于，一个双极型晶体管的发射极端子连接到第一导体上。
54.根据权利要求45或53的装置，其特征在于，两个双极型晶体管连接到第二导体上，并且互相连接形成一个电流镜像电路，以便产生一个变化的电流，并且与第一导体有关的两个双极型晶体管根据第一导体上的电压脉冲产生变化的电流。
55.根据权利要求54的装置，其特征在于，与第一和第二导体有关的一对双极型晶体管连接形成电流镜像电路，由信号处理电路接收的电流差作为脉冲ECL输出信号输出。
56.根据权利要求55的装置，其特征在于，与第一和第二导体中每一个有关的一对成对相关的双极型晶体管构成一个双浮动电流镜像电路。
57.根据权利要求45的装置，其特征在于，一对成对相关的双极型晶体管中的每一个由一个栅-阴放大电路提供电流。
58.根据权利要求45的装置，其特征在于，该电流镜像电路是一个栅-阴放大电路。
59.根据权利要求1、2或15的装置，其特征在于，调节一些晶体管缩短接收电流脉冲之间的转换时间。
60.根据权利要求1、2或15的装置，其特征在于，该PMOS晶体管由一个电流镜像电路提供电流。
61.根据权利要求34或45的装置，其特征在于，信号接收电路中的双极型晶体管的基极共同连接到一个基准电位，并且其余的电流镜像电路由至少一个PMOS和NMOS晶体管构成。
62.根据权利要求34或45的装置，其特征在于，电流变量输送到差动放大器，它将电阻上的电压差变换为一个ECL信号。
63.根据前述任一权利要求所述的装置，其特征在于，至少一个晶体管包括至少两个并联的较小晶体管。
64.根据前述任一权利要求所述的装置，其特征在于，选定的带宽与基准电流的选定值相对应。
65.根据权利要求1的装置，其特征在于，晶体管与导体的连接用于控制基准电流，以便使一导体与另一与其它晶体管连接的导体相平衡，于是导体上没有电流流过。
66.根据权利要求65的装置，其特征在于，一个补偿电流流过晶体管，与选定的基准电流相对应。
67.根据权利要求65或66的装置，其特征在于，该补偿电流与流过信号接收电路中的晶体管的电流相对应。
68.根据权利要求65的装置，其特征在于，这些晶体管是NMOS晶体管。
69.根据权利要求66的装置，其特征在于，晶体管的栅极和基极端子之一是处于基准电位。
70.根据权利要求65或69的装置，其特征在于，处于基准电位的晶体管是由一个级联晶体管构成。
CN95191733A 1994-02-21 1995-02-16 信号接收和信号处理装置 Expired - Lifetime CN1093338C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9400593A SE502429C2 (sv) 1994-02-21 1994-02-21 Signalmottagande och signalbehandlande krets
SE94005931 1994-02-21
SE9400593-1 1994-02-21

Publications (2)

Publication Number Publication Date
CN1141698A true CN1141698A (zh) 1997-01-29
CN1093338C CN1093338C (zh) 2002-10-23

Family

ID=20393028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95191733A Expired - Lifetime CN1093338C (zh) 1994-02-21 1995-02-16 信号接收和信号处理装置

Country Status (14)

Country Link
US (1) US5568082A (zh)
JP (1) JP3618351B2 (zh)
KR (1) KR100277755B1 (zh)
CN (1) CN1093338C (zh)
AU (1) AU683732B2 (zh)
BR (1) BR9506845A (zh)
CA (1) CA2182943C (zh)
FI (1) FI963256A0 (zh)
MX (1) MX9602467A (zh)
MY (1) MY112438A (zh)
NO (1) NO963461L (zh)
SE (1) SE502429C2 (zh)
TW (1) TW264590B (zh)
WO (1) WO1995022853A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117088A (zh) * 2011-01-25 2011-07-06 成都瑞芯电子有限公司 一种适用于两节锂电池保护芯片cmos基准源
CN107765751A (zh) * 2017-11-29 2018-03-06 成都锐成芯微科技股份有限公司 共模反馈电路和信号处理电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE503568C2 (sv) * 1994-03-23 1996-07-08 Ericsson Telefon Ab L M Signalmottagande och signalbehandlande enhet
SE509882C2 (sv) * 1995-11-10 1999-03-15 Ericsson Telefon Ab L M Mottagarkrets innefattande parallella ingångskretsar
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
DE19736900B4 (de) * 1997-08-25 2006-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale
US5999034A (en) * 1998-01-28 1999-12-07 Sun Microsystems, Inc. Pull-down driver circuit for 3.3V I/O buffer using 1.9V fabrication process
JP3510100B2 (ja) * 1998-02-18 2004-03-22 富士通株式会社 カレントミラー回路および該カレントミラー回路を有する半導体集積回路
SE511827C2 (sv) * 1998-03-02 1999-12-06 Ericsson Telefon Ab L M Differentiell linjedrivenhet
US6529564B1 (en) 1999-01-28 2003-03-04 Nortel Networks Limited Data pulse receiver
US6177818B1 (en) * 1999-04-30 2001-01-23 International Business Machines Corporation Complementary depletion switch body stack off-chip driver
US6985028B2 (en) * 2003-03-28 2006-01-10 Texas Instruments Incorporated Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US7037106B2 (en) * 2004-08-31 2006-05-02 Seco/Warwick Corporation Apparatus for uniform flow distribution of gas in processing equipment
CN101053155A (zh) * 2004-09-02 2007-10-10 皇家飞利浦电子股份有限公司 比较两个电源电压的装置和方法
KR101726429B1 (ko) * 2009-09-28 2017-04-12 삼성전자주식회사 신호 입력 회로 및 그것을 포함하는 반도체 장치
EP2933910B1 (en) * 2014-04-16 2017-12-20 Dialog Semiconductor (UK) Limited A multiple output offset comparator
US10110126B2 (en) 2015-09-04 2018-10-23 Dailog Semiconductor (UK) Limited Electromagnetic interference (EMI) for pulse frequency modulation (PFM) mode of a switching regulator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366445A (en) * 1981-02-27 1982-12-28 Motorola, Inc. Floating NPN current mirror
IT1162859B (it) * 1983-05-12 1987-04-01 Cselt Centro Studi Lab Telecom Circuito di polarizzazione per circuiti integrati bipolari multifunzione
US4684823A (en) * 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
US4663598A (en) * 1984-01-16 1987-05-05 The Grass Valley Group Monolithic switch
JPS6146613A (ja) * 1984-08-10 1986-03-06 Nec Corp レベル検出回路
US4791326A (en) * 1987-01-22 1988-12-13 Intel Corporation Current controlled solid state switch
EP0360915B1 (de) * 1988-09-30 1993-06-16 Siemens Aktiengesellschaft Sensorschaltanordnung
FR2644651B1 (fr) * 1989-03-15 1991-07-05 Sgs Thomson Microelectronics Circuit de commande de transistor mos de puissance sur charge inductive
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
JP2672721B2 (ja) * 1991-05-27 1997-11-05 株式会社東芝 センスアンプ回路
US5229666A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Single-ended complementary MOSFET sense amplifier
JP3320434B2 (ja) * 1991-11-28 2002-09-03 沖電気工業株式会社 演算増幅回路
US5166637A (en) * 1992-03-16 1992-11-24 Analog Devices, Inc. Distortion cancellation amplifier system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117088A (zh) * 2011-01-25 2011-07-06 成都瑞芯电子有限公司 一种适用于两节锂电池保护芯片cmos基准源
CN102117088B (zh) * 2011-01-25 2012-09-05 成都瑞芯电子有限公司 一种适用于两节锂电池保护芯片cmos基准源
CN107765751A (zh) * 2017-11-29 2018-03-06 成都锐成芯微科技股份有限公司 共模反馈电路和信号处理电路
CN107765751B (zh) * 2017-11-29 2023-08-01 成都锐成芯微科技股份有限公司 共模反馈电路和信号处理电路

Also Published As

Publication number Publication date
CA2182943A1 (en) 1995-08-24
KR970701451A (ko) 1997-03-17
MX9602467A (es) 1997-04-30
MY112438A (en) 2001-06-30
CN1093338C (zh) 2002-10-23
WO1995022853A1 (en) 1995-08-24
SE9400593D0 (sv) 1994-02-21
NO963461D0 (no) 1996-08-20
FI963256A (fi) 1996-08-20
BR9506845A (pt) 1997-09-23
SE9400593L (sv) 1995-08-22
TW264590B (zh) 1995-12-01
AU1865395A (en) 1995-09-04
AU683732B2 (en) 1997-11-20
KR100277755B1 (ko) 2001-01-15
SE502429C2 (sv) 1995-10-16
US5568082A (en) 1996-10-22
FI963256A0 (fi) 1996-08-20
CA2182943C (en) 2000-04-18
JPH10500808A (ja) 1998-01-20
JP3618351B2 (ja) 2005-02-09
NO963461L (no) 1996-10-18

Similar Documents

Publication Publication Date Title
CN1093338C (zh) 信号接收和信号处理装置
CN1124688C (zh) 脉冲宽度控制器
CN1777026A (zh) 具有对称电路布局的电压比较器电路
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
CN1703033A (zh) 数据传输设备和用于其的数据接收设备
US7176709B2 (en) Receiving device
CN1220099C (zh) 电源装置及备有该装置的显示器
CN1402259A (zh) 校准方法和存储系统
EP1890381A2 (en) Level converter and semiconductor device
CN1172565A (zh) 一种终接电路中的耦合装置
CN1862973A (zh) 集成电路芯片及调整集成电路芯片的输出电压的方法
CN1087520C (zh) 中间电压发生电路
US6081133A (en) Universal receiver device
US20110234318A1 (en) Low voltage differential signal driver with reduced power consumption
CN1215923A (zh) 电平变换电路
CN1206805C (zh) 可变增益放大器及滤波电路
CN1356727A (zh) 包含双极晶体管元件的半导体器件
CN1074869C (zh) 运算放大器及数字信号传输电路
CN1085440C (zh) 小幅度信号的输出电路
TWI390840B (zh) 具有自動調整輸出阻抗功能之線驅動器
CN1191681C (zh) 电子电路及其制造方法
CN1300465A (zh) 改进的运算放大器输出单元
CN1209869C (zh) 延迟电路及前馈放大器
CN1611046A (zh) 用于在传输线路上传输数字数据的传输装置
CN1205617C (zh) 缓冲器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150216

Granted publication date: 20021023