JP3617403B2 - Ｄ／ａ変換装置及びａ／ｄ変換装置 - Google Patents
Ｄ／ａ変換装置及びａ／ｄ変換装置 Download PDFInfo
- Publication number
- JP3617403B2 JP3617403B2 JP2000050156A JP2000050156A JP3617403B2 JP 3617403 B2 JP3617403 B2 JP 3617403B2 JP 2000050156 A JP2000050156 A JP 2000050156A JP 2000050156 A JP2000050156 A JP 2000050156A JP 3617403 B2 JP3617403 B2 JP 3617403B2
- Authority
- JP
- Japan
- Prior art keywords
- macro cell
- chip
- wiring
- converters
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ上の一部に配置されるマクロセル内に設けられるＤ／Ａ変換装置、およびチップ上の一部に配置されるマクロセル内に設けられるＡ／Ｄ変換装置に関するものである。
【０００２】
【従来の技術】
従来、この種のＤ／Ａ変換装置１としては、例えば図３に示すように、集積回路のチップ２上の一部に配置されるマクロセル３内に設けられ、複数のＤ／Ａコンバータ４、５、６からなるものが知られている。
【０００３】
Ｄ／Ａコンバータ４〜６には、各Ｄ／Ａコンバータ４〜６がデジタル信号をアナログ信号に変換する際に共通に使用する基準電流ＩＲＥＦを、外部から供給する必要がある。このために、チップ２の端部の所定位置に基準電流ＩＲＥＦを供給する基準電流供給端子７を設け、その基準電流供給端子７と各Ｄ／Ａコンバータ４〜６を３本の導体８〜１０によりチップ２上で配線するとともに、その導体８〜１０の各配線長がチップ２上で同一になるように、作業者が手作業で調整しながら配線していた。
【０００４】
【発明が解決しようとする課題】
このように、従来のＤ／Ａ変換装置では、導体８〜１０の配線長をチップ２上で同一になるように作業者が手作業で調整しながら配線していたので、その作業に手間がかかるという不都合があり、その解決が望まれていた。
【０００５】
一方、このような不都合は、上述のＤ／Ａ変換装置の他に、集積回路のチップ上に配置されるマクロセル内に設けられ、複数のＡ／ＤコンバータからなるＡ／Ｄ変換装置においても同様の不都合が考えられ、その解決が望まれる。
【０００６】
そこで、本発明の第１の目的は、Ｄ／ＡコンバータがＤ／Ａ変換に共通に使用する基準信号の各配線長の調整をチップ上で行う必要がないＤ／Ａ変換装置を提供することにある。
【０００７】
本発明の第２の目的は、Ａ／ＤコンバータがＡ／Ｄ変換に共通に使用する基準信号の各配線長の調整をチップ上で行う必要のないＡ／Ｄ変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、本発明の１の目的を達成するために、請求項１に記載の発明は以下のように構成した。
【０００９】
すなわち、請求項１に記載の発明は、チップ上の一部に配置されるマクロセル内に設けられ、複数のＤ／ＡコンバータからなるＤ／Ａ変換装置において、前記複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするものである。
【００１０】
この発明によれば、複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【００１１】
ここで、上記基準信号は、各Ｄ／ＡコンバータがＤ／Ａ変換する際に共通に使用する外部からの基準電流のみならず、またはその基準電流に代えてその際に基準電圧が必要な場合があるので、基準電圧を含む。
【００１２】
さらに、本発明の第２の目的を達成するために、請求項２に記載の発明は以下のように構成した。
【００１３】
すなわち、請求項２に記載の発明は、チップ上の一部に配置されるマクロセル内に設けられ、複数のＡ／ＤコンバータからなるＡ／Ｄ変換装置において、前記複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするものである。
【００１４】
この発明によれば、複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線が１本の導体で足り、その配線が容易となる。
【００１５】
ここで、上記基準信号は、各Ａ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する外部からの基準電流のみならず、またはその基準電流に代えてその際に基準電圧が必要な場合があるので、基準電圧を含む。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１７】
本発明のＤ／Ａ変換装置の実施形態の構成について、図１を参照しつつ説明する。
【００１８】
この実施形態にかかるＤ／Ａ変換装置１Ａは、ＬＳＩなどの集積回路のチップ２上の一部に配置されるマクロセル３内に設けられ、このマクロセル３内の所定位置には、図示しないデジタル信号をアナログ信号に変換するための複数のＤ／Ａコンバータ４〜６が設けられている。Ｄ／Ａコンバータ４〜６は、例えば、カラー画像のＲ、Ｇ、Ｂ信号のＤ／Ａ変換に使用されるものである。
【００１９】
チップ２の端部の所定位置には、外部から基準電流ＩＲＥＦを供給する基準電流供給端子７が設けられ、その基準電流供給端子７からマクロセル３まではチップ２上を共通の導体１１で接続されている。マクロセル３内では、その基準電流ＩＲＥＦを供給する導体１２、１３、１４の各配線長を調整して均一（同一）とし、その導体１２〜１４の各一端が共通の導体１１に接続され、その各他端が対応するＤ／Ａコンバータ４〜６にそれぞれ接続されている。
【００２０】
ここで、上記の基準電流ＩＲＥＦは、Ｄ／Ａコンバータ４〜６に入力される各デジタル信号をアナログ信号に変換する際に、各Ｄ／Ａコンバータ４〜６に共通に供給するものである。なお、Ｄ／Ａコンバータ４〜６の変換方式によっては、その変換の際に基準電圧を必要とするものがあり、この場合にはその基準電圧が供給される。
【００２１】
以上説明したように、この実施形態にかかるＤ／Ａ変換装置１Ａによれば、外部からの基準電流ＩＲＥＦを供給する導体１２、１３、１４の各配線長を、マクロセル３内で調整して均一にするようにした。このため、チップ２上で各配線長を合わせる必要がなくなる上に、いったんその各配線長を合わせれば、その後にチップ２上のどこにマクロセル３を配置しても基準電流供給端子７とマクロセル３との間の配線は導体１１のみで足り、その配線が容易となる。また、チップ２上の共通の導体１１は１本で足りるので、導体１１の幅を太くすることが可能となる。
【００２２】
次に、本発明のＡ／Ｄ変換装置の実施形態の構成について、図２を参照しつつ説明する。
【００２３】
この実施形態にかかるＡ／Ｄ変換装置２１は、ＬＳＩなどの集積回路のチップ２２上の一部に配置されるマクロセル２３内に設けられ、このマクロセル２３内の所定位置には、図示しないアナログ信号をデジタル信号に変換するための複数のＡ／Ｄコンバータ２４、２５、２６が設けられている。Ａ／Ｄコンバータ２４〜２６は、例えば、カラー画像のＲ、Ｇ、Ｂ信号のＡ／Ｄ変換に使用されるものである。
【００２４】
チップ２２の端部の所定位置には、外部から基準電流ＩＲＥＦ’を供給する基準電流供給端子２７が設けられ、その基準電流供給端子２７からマクロセル２３まではチップ２２上を共通の導体３１で接続されている。マクロセル２３内では、その基準電流ＩＲＥＦ’が供給される導体３２、３３、３４の各配線長を調整して均一（同一）とし、その導体３２〜３４の各一端が共通の導体３１に接続され、その各他端が対応するＡ／Ｄコンバータ２４〜２６にそれぞれ接続されている。
【００２５】
ここで、基準電流ＩＲＥＦ’は、Ａ／Ｄコンバータ２４〜２６に入力される各アナログ信号をデジタル信号に変換する際に、各Ａ／Ｄコンバータ２４〜２６に共通に供給するものである。なお、Ａ／Ｄコンバータ２４〜２６の変換方式によっては、その変換の際に基準電圧を必要とするものがあり、この場合にはその基準電圧が供給される。
【００２６】
以上説明したように、この実施形態にかかるＡ／Ｄ変換装置２１によれば、外部からの基準電流ＩＲＥＦ’が供給される導体３２、３３、３４の各配線長を、マクロセル２３内で調整して均一にするようにした。このため、チップ２２上で各配線長を合わせる必要がなくなる上に、いったんその各配線長を合わせれば、チップ２２上のどこにマクロセル２３を配置しても基準電流供給端子２７とマクロセル２３との間の配線は導体３１のみで足り、その配線が容易となる。また、チップ２２上の導体３１は１本で足りるので、導体３１の幅を太くすることが可能となる。
【００２７】
【発明の効果】
以上述べたように、本発明のＤ／Ａ変換装置によれば、複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する外部からの基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【００２８】
また、本発明のＡ／Ｄ変換装置によれば、複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する外部からの基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【図面の簡単な説明】
【図１】本発明のＤ／Ａ変換装置の実施形態の構成を示す概略平面図である。
【図２】本発明のＡ／Ｄ変換装置の実施形態の構成を示す概略平面図である。
【図３】従来のＤ／Ａ変換装置の概略平面図である。
【符号の説明】
１Ａ Ｄ／Ａ変換装置
２、２２ チップ
３ ２３ マクロセル
４〜６ Ｄ／Ａコンバータ
７、２７ 基準電流供給端子
１１〜１４ 導体
２１ Ａ／Ｄ変換装置
２４〜２６ Ａ／Ｄコンバータ
３１〜３４ 導体
【発明の属する技術分野】
本発明は、チップ上の一部に配置されるマクロセル内に設けられるＤ／Ａ変換装置、およびチップ上の一部に配置されるマクロセル内に設けられるＡ／Ｄ変換装置に関するものである。
【０００２】
【従来の技術】
従来、この種のＤ／Ａ変換装置１としては、例えば図３に示すように、集積回路のチップ２上の一部に配置されるマクロセル３内に設けられ、複数のＤ／Ａコンバータ４、５、６からなるものが知られている。
【０００３】
Ｄ／Ａコンバータ４〜６には、各Ｄ／Ａコンバータ４〜６がデジタル信号をアナログ信号に変換する際に共通に使用する基準電流ＩＲＥＦを、外部から供給する必要がある。このために、チップ２の端部の所定位置に基準電流ＩＲＥＦを供給する基準電流供給端子７を設け、その基準電流供給端子７と各Ｄ／Ａコンバータ４〜６を３本の導体８〜１０によりチップ２上で配線するとともに、その導体８〜１０の各配線長がチップ２上で同一になるように、作業者が手作業で調整しながら配線していた。
【０００４】
【発明が解決しようとする課題】
このように、従来のＤ／Ａ変換装置では、導体８〜１０の配線長をチップ２上で同一になるように作業者が手作業で調整しながら配線していたので、その作業に手間がかかるという不都合があり、その解決が望まれていた。
【０００５】
一方、このような不都合は、上述のＤ／Ａ変換装置の他に、集積回路のチップ上に配置されるマクロセル内に設けられ、複数のＡ／ＤコンバータからなるＡ／Ｄ変換装置においても同様の不都合が考えられ、その解決が望まれる。
【０００６】
そこで、本発明の第１の目的は、Ｄ／ＡコンバータがＤ／Ａ変換に共通に使用する基準信号の各配線長の調整をチップ上で行う必要がないＤ／Ａ変換装置を提供することにある。
【０００７】
本発明の第２の目的は、Ａ／ＤコンバータがＡ／Ｄ変換に共通に使用する基準信号の各配線長の調整をチップ上で行う必要のないＡ／Ｄ変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、本発明の１の目的を達成するために、請求項１に記載の発明は以下のように構成した。
【０００９】
すなわち、請求項１に記載の発明は、チップ上の一部に配置されるマクロセル内に設けられ、複数のＤ／ＡコンバータからなるＤ／Ａ変換装置において、前記複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするものである。
【００１０】
この発明によれば、複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【００１１】
ここで、上記基準信号は、各Ｄ／ＡコンバータがＤ／Ａ変換する際に共通に使用する外部からの基準電流のみならず、またはその基準電流に代えてその際に基準電圧が必要な場合があるので、基準電圧を含む。
【００１２】
さらに、本発明の第２の目的を達成するために、請求項２に記載の発明は以下のように構成した。
【００１３】
すなわち、請求項２に記載の発明は、チップ上の一部に配置されるマクロセル内に設けられ、複数のＡ／ＤコンバータからなるＡ／Ｄ変換装置において、前記複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするものである。
【００１４】
この発明によれば、複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線が１本の導体で足り、その配線が容易となる。
【００１５】
ここで、上記基準信号は、各Ａ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する外部からの基準電流のみならず、またはその基準電流に代えてその際に基準電圧が必要な場合があるので、基準電圧を含む。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１７】
本発明のＤ／Ａ変換装置の実施形態の構成について、図１を参照しつつ説明する。
【００１８】
この実施形態にかかるＤ／Ａ変換装置１Ａは、ＬＳＩなどの集積回路のチップ２上の一部に配置されるマクロセル３内に設けられ、このマクロセル３内の所定位置には、図示しないデジタル信号をアナログ信号に変換するための複数のＤ／Ａコンバータ４〜６が設けられている。Ｄ／Ａコンバータ４〜６は、例えば、カラー画像のＲ、Ｇ、Ｂ信号のＤ／Ａ変換に使用されるものである。
【００１９】
チップ２の端部の所定位置には、外部から基準電流ＩＲＥＦを供給する基準電流供給端子７が設けられ、その基準電流供給端子７からマクロセル３まではチップ２上を共通の導体１１で接続されている。マクロセル３内では、その基準電流ＩＲＥＦを供給する導体１２、１３、１４の各配線長を調整して均一（同一）とし、その導体１２〜１４の各一端が共通の導体１１に接続され、その各他端が対応するＤ／Ａコンバータ４〜６にそれぞれ接続されている。
【００２０】
ここで、上記の基準電流ＩＲＥＦは、Ｄ／Ａコンバータ４〜６に入力される各デジタル信号をアナログ信号に変換する際に、各Ｄ／Ａコンバータ４〜６に共通に供給するものである。なお、Ｄ／Ａコンバータ４〜６の変換方式によっては、その変換の際に基準電圧を必要とするものがあり、この場合にはその基準電圧が供給される。
【００２１】
以上説明したように、この実施形態にかかるＤ／Ａ変換装置１Ａによれば、外部からの基準電流ＩＲＥＦを供給する導体１２、１３、１４の各配線長を、マクロセル３内で調整して均一にするようにした。このため、チップ２上で各配線長を合わせる必要がなくなる上に、いったんその各配線長を合わせれば、その後にチップ２上のどこにマクロセル３を配置しても基準電流供給端子７とマクロセル３との間の配線は導体１１のみで足り、その配線が容易となる。また、チップ２上の共通の導体１１は１本で足りるので、導体１１の幅を太くすることが可能となる。
【００２２】
次に、本発明のＡ／Ｄ変換装置の実施形態の構成について、図２を参照しつつ説明する。
【００２３】
この実施形態にかかるＡ／Ｄ変換装置２１は、ＬＳＩなどの集積回路のチップ２２上の一部に配置されるマクロセル２３内に設けられ、このマクロセル２３内の所定位置には、図示しないアナログ信号をデジタル信号に変換するための複数のＡ／Ｄコンバータ２４、２５、２６が設けられている。Ａ／Ｄコンバータ２４〜２６は、例えば、カラー画像のＲ、Ｇ、Ｂ信号のＡ／Ｄ変換に使用されるものである。
【００２４】
チップ２２の端部の所定位置には、外部から基準電流ＩＲＥＦ’を供給する基準電流供給端子２７が設けられ、その基準電流供給端子２７からマクロセル２３まではチップ２２上を共通の導体３１で接続されている。マクロセル２３内では、その基準電流ＩＲＥＦ’が供給される導体３２、３３、３４の各配線長を調整して均一（同一）とし、その導体３２〜３４の各一端が共通の導体３１に接続され、その各他端が対応するＡ／Ｄコンバータ２４〜２６にそれぞれ接続されている。
【００２５】
ここで、基準電流ＩＲＥＦ’は、Ａ／Ｄコンバータ２４〜２６に入力される各アナログ信号をデジタル信号に変換する際に、各Ａ／Ｄコンバータ２４〜２６に共通に供給するものである。なお、Ａ／Ｄコンバータ２４〜２６の変換方式によっては、その変換の際に基準電圧を必要とするものがあり、この場合にはその基準電圧が供給される。
【００２６】
以上説明したように、この実施形態にかかるＡ／Ｄ変換装置２１によれば、外部からの基準電流ＩＲＥＦ’が供給される導体３２、３３、３４の各配線長を、マクロセル２３内で調整して均一にするようにした。このため、チップ２２上で各配線長を合わせる必要がなくなる上に、いったんその各配線長を合わせれば、チップ２２上のどこにマクロセル２３を配置しても基準電流供給端子２７とマクロセル２３との間の配線は導体３１のみで足り、その配線が容易となる。また、チップ２２上の導体３１は１本で足りるので、導体３１の幅を太くすることが可能となる。
【００２７】
【発明の効果】
以上述べたように、本発明のＤ／Ａ変換装置によれば、複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する外部からの基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【００２８】
また、本発明のＡ／Ｄ変換装置によれば、複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する外部からの基準信号を供給するための各配線長を、マクロセル内で調整して均一にするようにした。このため、その基準信号にかかる各配線長の調整をチップ上で行う必要がない上に、いったんその各配線長を合わせれば、マクロセルをチップ上のどこに配置してもマクロセルとの配線は１本の導体で足り、その配線が容易となる。
【図面の簡単な説明】
【図１】本発明のＤ／Ａ変換装置の実施形態の構成を示す概略平面図である。
【図２】本発明のＡ／Ｄ変換装置の実施形態の構成を示す概略平面図である。
【図３】従来のＤ／Ａ変換装置の概略平面図である。
【符号の説明】
１Ａ Ｄ／Ａ変換装置
２、２２ チップ
３ ２３ マクロセル
４〜６ Ｄ／Ａコンバータ
７、２７ 基準電流供給端子
１１〜１４ 導体
２１ Ａ／Ｄ変換装置
２４〜２６ Ａ／Ｄコンバータ
３１〜３４ 導体
Claims (2)
- チップ上の一部に配置されるマクロセル内に設けられ、複数のＤ／ＡコンバータからなるＤ／Ａ変換装置において、
前記複数のＤ／ＡコンバータがＤ／Ａ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするＤ／Ａ変換装置。 - チップ上の一部に配置されるマクロセル内に設けられ、複数のＡ／ＤコンバータからなるＡ／Ｄ変換装置において、
前記複数のＡ／ＤコンバータがＡ／Ｄ変換する際に共通に使用する基準信号を供給する各配線長を、前記マクロセル内で調整して均一にするようにしたことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050156A JP3617403B2 (ja) | 2000-02-25 | 2000-02-25 | Ｄ／ａ変換装置及びａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050156A JP3617403B2 (ja) | 2000-02-25 | 2000-02-25 | Ｄ／ａ変換装置及びａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244339A JP2001244339A (ja) | 2001-09-07 |
| JP3617403B2 true JP3617403B2 (ja) | 2005-02-02 |
Family
ID=18571978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050156A Expired - Fee Related JP3617403B2 (ja) | 2000-02-25 | 2000-02-25 | Ｄ／ａ変換装置及びａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617403B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818485B2 (en) | 2021-04-06 | 2023-11-14 | Samsung Electronics Co., Ltd. | Image sensor including spider routing |
-
2000
- 2000-02-25 JP JP2000050156A patent/JP3617403B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818485B2 (en) | 2021-04-06 | 2023-11-14 | Samsung Electronics Co., Ltd. | Image sensor including spider routing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244339A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11127079A (ja) | デジタル／アナログ変換器 | |
| JP3617403B2 (ja) | Ｄ／ａ変換装置及びａ／ｄ変換装置 | |
| EP1220434B1 (en) | Parallel power system and electronic apparatus using the power system | |
| US6501401B2 (en) | Means for compensating a data-dependent supply current in an electronic circuit | |
| JPS6271325A (ja) | 半導体集積回路 | |
| JPS60112327A (ja) | Ｍｏｓ集積回路のｄａコンバ−タ | |
| DE69502768D1 (de) | Elektrisch konfigurierbare Matrix für Verbindungen zwischen Leitungen mit mindestens einem Ein/Ausgangstor für elektrische Signale | |
| EP1049100B1 (en) | Semiconductor device with selectionable pads | |
| JPS6251239A (ja) | 半導体集積回路 | |
| JP4123803B2 (ja) | 半導体装置 | |
| KR100529090B1 (ko) | 직렬/병렬 변환 회로 및 그 방법 | |
| JPH0897722A (ja) | シーケンサ用のｄａ変換増設ユニット | |
| JPH0352043Y2 (ja) | ||
| JPH05232188A (ja) | 半導体集積回路の試験回路 | |
| JPH0678030A (ja) | 電話端末機器の制御回路 | |
| JPH08328707A (ja) | 多値バス回路 | |
| JPH0694805A (ja) | 半導体集積回路装置 | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JPH09321636A (ja) | 送信出力レベル制御回路 | |
| JP2001024511A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPS6070802A (ja) | ハイブリッド回路 | |
| JPH06188527A (ja) | 実装ボード | |
| JPS6151448B2 (ja) | ||
| JPH07307671A (ja) | アナログ出力回路 | |
| JPS60260268A (ja) | 加入者回路給電方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |