JPS6151448B2

JPS6151448B2 -

Info

Publication number: JPS6151448B2
Application number: JP10585981A
Authority: JP
Inventors: Kazuya Toyomaki
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1981-07-07
Filing date: 1981-07-07
Publication date: 1986-11-08
Also published as: JPS587918A

Description

【発明の詳細な説明】本発明は、アナログ信号をデジタル信号に符号
化したり、デジタル信号をアナログ信号に復号化
したりすることのできる符号化復号化装置につい
て、装置が符号化モードで使用される場合と、装
置が復号化モードで使用される場合とにおいて、
装置の構成部分が両モードでの動作時に大巾に共
用されるような構成のものとして、構成部品が少
なく、高信頼性で安価な符号化復号化装置を提供
できるようにすることを目的としてなされたもの
である。

符号化モードと復号化モードとのモード切換に
より、アナログ信号からデジタル信号への変換
（以下、AD変換という）動作と、デジタル信号か
らアナログ信号への変換（以下、DA変換とい
う）動作とが、１個のデジタル・アナログ変換器
（以下、DA変換器という）を共用するように構成
された符号化復号化装置によつて行なわれるよう
にすることは従来から知られており、また、符号
化復号化装置の見掛け上の量子化ノイズの減少を
目的として、アナログ信号に対して圧縮伸長動作
を行なう回路配置を備えた符号化復号化装置も従
来から知られている。

第１図は、アナログ信号に対する圧縮伸長機能
を備えた従来の符号化復号化装置の一例構成を示
すブロツク図であり、この第１図において、１は
アナログ信号の入力端子、２はアナログ信号の出
力端子、DACは電流出力型のDA変換器、COMP
は比較器、SARは遂次比較用レジスタ、DSはデ
ータセレクタ、LCはラツチ回路、IVCは電流電
圧変換器、ACはアナログ信号圧縮器、AEはアナ
ログ信号伸長器、LDはレベル検出器、R₇は抵
抗、S₈，S₉はモード切換スイツチ、SDmはモー
ド切換スイツチの駆動回路である。

第１図に示す従来の符号化復号化装置におい
て、線８にモード切換信号が与えられて装置が符
号化モードとなされた場合には、スイツチS₈がオ
ンの状態、スイツチS₉がオフの状態になされると
共に、DA変換器DACへのデジタル信号入力とし
てはデータセレクタDSの切換えにより遂次比較
用レジスタSARから出力されたデジタル信号が
与えられる状態となされる。

一方、アナログ信号の入力端子１からアナログ
信号が与えられているレベル検出器LDでは、そ
れに供給された入力のアナログ信号をレベル検出
器LDに設定されているある基準電圧と比較する
ことにより、入力のアナログ信号の信号レベルに
応じた圧縮情報信号を発生し、それをアナログ信
号圧縮器ACに与えると共に、線３を介して符号
化復号化装置からの圧縮情報信号として出力す
る。

前記した圧縮情報信号が与えられるアナログ信
号圧縮器ACでは、それに入力端子１から供給さ
れている入力のアナログ信号を、それの信号レベ
ルがレベル検出器LDから供給されている圧縮情
報信号に従つて変化されたものとして出力して、
抵抗R₇を介し比較器COMPに与える。

AD変換動作モードにおいて遂次比較型のAD変
換回路は、AD変換器DACからの出力電流が抵抗
R₇に生じる電圧降下と、アナログ信号圧縮器AC
から出力されたアナログ信号の電圧とが等しくな
るように、比較器COMP、遂次比較用レジスタ
SAR、データセレクタDS、DA変換器DAC、ス
イツチS₈などで構成された回路部分が動作して、
遂次比較用レジスタSARからデータバス４を介
してデジタル出力信号が送出される。

また、第１図に示す従来の符号化復号化装置に
おいて、線８にモード切換信号が与えられて装置
が復号化モードとなされた場合には、スイツチS₉
がオンの状態、スイイツチS₈がオフの状態になさ
れると共に、DA変換器DACへのデジタル信号入
力としては、データセレクタDSの切換えによ
り、データバス５を介して装置に入力されている
デジタル信号がラツチ回路LC及びデータセレク
タDSを経たデジタル信号が与えられる状態とな
される。また、この動作モードにおいて、装置に
は線６を介して伸長情報信号が与えられており、
この線６を介してラツチ回路LCに与えられてい
る伸長情報信号は、線７を介してアナログ信号伸
長器AEに供給される。

装置が復号化モードとなされた状態において、
データバス５を介して装置に与えられたデジタル
信号が、ラツチ回路LC及びデータセレクタDSを
経てDA変換器DACへ入力されると、DA変換器
DACではそれへ入力されたデジタル信号をアナ
ログ信号に変換して、アナログ出力電流をスイツ
チS₉を介して電流電圧変換器IVCに与える。

電流電圧変換器IVCからの出力電圧はアナログ
信号伸長器AEを介してアナログ信号の出力端子
２に出力されるが、アナログ信号伸長器AEで
は、それに線７を介して与えられている伸長情報
報信号に応じた伸長動作をアナログ信号に対して
加えるようになされている。

第１図に示す従来の符号化復号化装置におい
て、それのアナログ信号に対する回路部分は、例
えば第２図に示すようなものとして構成されてい
る。第２図において、第１図示の回路配置の構成
部分と対応する構成部分には、第１図中で使用し
た図面符号と同一の図面符号が使用されている。

第２図において、BAはバツフア増幅器、A₃〜
A₅は増幅器、SDmはモード切換スイツチの駆動
回路、SDrc，SDreは圧縮、伸長量の選択切換ス
イツチの駆動回路、S₈，S₉はモード切換スイツ
チ、S₁₀，S₁₁は圧縮量選択切換スイツチ、S₁₂，
S₁₃は伸長量選択切換スイツチ、R₇，R₈〜R₁₈は抵
抗器である。

第２図において、符号化復号化装置が符号化モ
ードとなされた場合には、モード切換スイツチS₈
がオンの状態、モード切換スイツチS₉がオフの状
態となされ、また、装置が復号化モードとなされ
た場合には前記したモード切換スイツチS₈，S₉の
オン，オフの状態は前記の場合とは逆になされる
ことは既述もしたとおりである。

アナログ信号圧縮器ACと、アナログ信号伸長
器AEとは、それぞれ抵抗減衰器と切換スイツチ
及び増幅器などにより、同一の回路形態のものと
して構成することができるものであり、第２図中
に示されているアナログ信号圧縮器ACとアナロ
グ信号伸長器AEとは、それぞれ同一の回路形態
のものとして構成されている。

今、第２図示の回路配置において、アナログ信
号に対する圧縮量及び伸長量（圧伸量）を6dBと
する場合は、抵抗器R₉，R₁₀，R₁₄，R₁₅の抵抗値
を、R₉：R₁₀＝R₁₄：R₁₅＝１：１のように選定す
ればよく、また、圧伸量を12dBとする場合に
は、前記の各抵抗器の抵抗値をR₉：R₁₀＝R₁₄：
R₁₅＝３：１のように選定すればよい。

圧縮量選択スイツチS₁₀，S₁₁及び伸長量選択ス
イツチS₁₂，S₁₃は、それぞれ駆動回路SDrc，
SDreによつて、一方の切換スイツチ（例えばS₁₀
あるいはS₁₂）がオフの状態となされた場合には他
方のスイツチ（例えばS₁₁あるいはS₁₃がオンの状
態となるようにオン，オフ制御される。そして、
前記のように一方の切換スイツチと他方の切換ス
イツチとのどちらがオンの状態となされるかによ
つて、アナログ圧縮器ACあるいはアナログ伸長
器AEにおける圧縮量あるいは伸長量が切換え変
更されるのである。

ところで、第２図示の回路配置は、モード切換
スイツチS₈，S₉中にDA変換器DACの出力電流が
流れるような回路構成のものとして構成されてい
るから、使用されているDA変換器DACがそれの
出力インピーダンスが充分に大きくない場合に
は、モード切換スイツチS₈，S₉のオン抵抗値やそ
れの変化が信号の変換精度に悪影響を及ぼし、歪
を発生させ変換の直線性を劣化させることになる
から、モード切換スイツチS₈，S₉としては、オン
抵抗値が極めて小さなスイツチ（機械的スイツ
チ、電子的スイツチ）が要求されるが、このよう
なことは、装置の信頼性の面やコストの面におい
て大きな不利益を与える。

また、第２図示の回路配置においては、アナロ
グ信号に対する圧縮器と伸長器とが個別に設けら
れており、装置が符号化モードで使用される場合
と復号化モードで使用される場合とにおいて、圧
縮器と伸長器とにおける一方のもののみが動作状
態となされ、他方のものが不動作の状態となされ
るものであるが、圧縮器と伸長器とは既述のよう
に同一の構成形態のものであるから、第２図示の
回路配置のように同一構成の２組の回路を備えて
いて、しかも、それの一方のものだけしか動作し
ないというのでは回路構成上に無駄が多いという
ことも問題となる。

本発明は、第１図及び第２図を参照して説明し
た従来の符号化復号化装置における上述のような
問題点のない符号化復号化装置を提供するもので
あつて、以下、本発明の符号化復号化装置の具体
的な内容を添付図面を参照して詳細に説明する。

第３図は、本発明の符号化復号化装置の一実施
態様のものの要部の回路図であり、この第３図に
おいて、既述した第１図及び第２図の回路配置に
おける構成部分と対応する構成部分には、第１図
及び第２図中で使用した図面符号と同一の図面符
号を付している。

第３図において、１はアナログ信号の入力端
子、２はアナログ信号の出力端子、DACはDA変
換器、A₁は第１の増幅器、A₂は第２の増幅器、
SDmはモード切換スイツチの駆動回路、SDrは圧
伸量選択切換スイツチの駆動回路、SELは選択切
換回路、S₁〜S₅はモード切換スイツチ、S₆，S₇は
圧伸量選択切換スイツチである。

DA変換器DACの電流出力端子９と、アナログ
信号の出力端子２との間には、抵抗R₃〜R₆の直
列接続回路からなる第１の抵抗回路網Raが設け
られており、また、アナログ信号の入力端子１と
アナログ信号の出力端子２との間には、抵抗R₁
と抵抗R₂との直列接続回路からなる第２の抵抗
回路網Rbが設けられている。

また、DA変換器DACの電流出力端子９は、モ
ード切換スイツチS₅を介して比較器COMPへ接続
されると共に、モード切換スイツチS₁を介して第
２の増幅器A₂の反転入力端子に接続される。

前記の第２の増幅器A₂の非反転入力端子は接
地されており、また第２の増幅器A₂の出力端子
は抵抗R₅と抵抗R₆との接続点に接続されてい
る。前記した第２の増幅器A₂の反転入力端子
と、第２の抵抗回路網Rbにおける抵抗R₁と抵抗
R₂との接続点との間には、モード切換スイツチ
S₂，S₃，S₄が直列的に接続されている。

モード切換スイツチS₁〜S₅において、モード切
換スイツチS₂，S₄，S₅は、装置が符号化モードと
なされた時にオンの状態、装置が復号化モードと
なされた時にオフの状態となされ、また、モード
切換スイツチS₁，S₃は、装置が符号化モードとな
された時にオフの状態、装置が復号化モードとな
された時にオンの状態となされる。

前記した各モード切換スイツチS₁〜S₅のオン，
オフ動作は、モード切換スイツチの駆動回路
SDmによつて制御されるのである。

第１の増幅器A₁の非反転入力端子は接地され
ており、また、その反転入力端子は既述したモー
ド切換スイツチS₄とS₃との接続点に接続されてお
り、さらに、それの出力端子はアナログ信号の出
力端子２に接続されている。

モード切換スイツチS₂とモード切換スイツチS₃
との接続線１０と、第１の抵抗回路網Raにおけ
る抵抗R₃と抵抗R₄との接続点との間には、圧伸
量選択切換スイツチS₇が接続されており、また、
前記した接続線１０と第１の抵抗回路網Raにお
ける抵抗R₄と抵抗R₅との接続点との間には、圧
伸量選択切換スイツチS₆が接続されている。

前記した圧伸量選択切換スイツチS₆，S₇は、圧
伸量選択切換スイツチの駆動回路SDrによつてそ
れのオン・オフ動作が制御される。また、駆動回
路SDrは選択切換回路SELから与えられる信号に
よつて動作が制御される。

さて、第３図に示す回路配置は、装置が符号化
モードで動作している状態においては、第４図に
示すような回路で表わされるものとなり、また、
装置が復号化モードで動作している状態において
は第５図に示すような回路で表わされるものとな
る。

第４図示の回路と第２図示の回路とを対比する
と、第４図中における抵抗R₆が第２図中の抵抗
R₇と対応し、また、第４図中の抵抗R₅，R₄，R₃
とスイツチS₆，S₇及び第２の増幅器A₂などで構
成される部分が、第２図中で抵抗R₉〜R₁₃及びス
イツチS₁₀，S₁₁ならびに増幅器A₄などで構成され
ているアナログ信号圧縮器ACと対応し、さら
に、第４図中の抵抗R₁，R₂と第１の増幅器A₁と
によつて構成される部分が、第２図中のバツフア
増幅器BAと対応している。

また、第５図示の回路と第２図示の回路とを対
比すると、第５図中の抵抗R₆と第２の増幅器A₂
とからなる構成部分が第２図中で増幅器A₃と抵
抗R₈とによつて構成されている電流電圧変換器
IVCと対応し、また、第５図中で抵抗R₃〜R₅とス
イツチS₆，S₇及び第１の増幅器A₁とによつて構
成されている部分は、第２図中で抵抗R₁₄〜R₁₈と
スイツチS₁₂，S₁₃及び増幅器A₅などで構成されて
いるアナログ信号伸長器AEと対応している。

さて、本発明の符号化復号化装置が符号化モー
ドで動作している場合の等価回路を示す第４図を
参照して、第１の増幅器A₁の出力電圧をVinと
し、第２の増幅器A₂の出力電圧をVoutとし、ま
た、抵抗R₃〜R₅の抵抗値をR₃〜R₅とし、さら
に、説明を簡単にするために、第２の増幅器A₂
の入力インピーダンスと増幅度とが共に充分に大
きく無限大とみなせるものとすると、第４図中の
アナログ信号圧縮器ACにおける電圧利得Ｇは、Ｇ＝Ｖｏｕｔ／Ｖｉｎ ……(1) (1)式で与えられるが、今、スイツチS₆がオン、
S₇がオフしている状態における利得をGaとする
と、 Ga＝−Ｒ_５／Ｒ_４＋Ｒ_３ ……(2) 利得Gaは(2)式のように示される。

また、スイツチS₇がオン、スイツチS₆がオフし
ている状態におけるアナログ信号圧縮器ACの利
得をGbとすると、利得Gbは次の(3)式で示され
る。

Gb＝−Ｒ_５＋Ｒ_４／Ｒ_３ ……(3) 前記した利得Gbと利得Gaとの比をGoとする
と、Goは次の(4)式で示されるものとなる。

Go＝Ｇｂ／Ｇａ＝（Ｒ_５＋Ｒ_４）・（Ｒ_４＋Ｒ_３）／
Ｒ_５・Ｒ_３……(4) それで、第４図に示されているアナログ信号圧
縮器ACに例えば12dB（４倍）の圧縮動作を行な
わせようとする場合には、Go＝４となるよう
に、また、例えば6dB（２倍）の圧縮動作を行な
わせようとする場合にはGo＝２となるように、
抵抗R₃〜R₅の抵抗値R₃〜R₅をそれぞれ選定すれ
ば、必要な圧縮量を有するアナログ信号圧縮器
ACが容易に構成できることは明らかである。

第４図中のアナログ信号圧縮器ACを参照して
説明したスイツチS₆，S₇の切換えによる回路の利
得の変化及び利得の比は、本発明の符号化復号化
装置が復号化モードで動作している場合の等価回
路中に示されているアナログ信号伸長器AEにつ
いても同様なものとして示されるのであり、アナ
ログ信号伸長器AEにおける伸長量も、抵抗R₃〜
R₅の抵抗値R₃〜R₅をそれぞれ適当に選定するこ
とにより所要のように設定できる。

次に、抵抗R₃〜R₅の抵抗値R₃〜R₅の選定の一
例について説明する。本発明の符号化復号化装置
におけるアナログ信号圧縮器ACとアナログ信号
伸長器AEとの回路において、抵抗R₃の抵抗値R₃
と抵抗R₅の抵抗値R₅とが等しく選定された場合
には、スイツチS₆とスイツチS₇との何れのスイツ
チがオンの状態となされても、それに接続される
増幅器の反転入力端子を駆動するインピーダンス
が等しくなり、増幅器の入力バイアス電流やスイ
ツチのリーク電流などが回路の特性に影響しなく
なるという利点が得られるので、前記の抵抗
R₃，R₅の抵抗値を等しく選んで、R₃＝R₅＝Ｒ…
……(7)とし、例えば、12dBの圧伸を行なうこと
のできる回路を構成する場合を考えると、この場
合におけるGoは４であるから、(4)式からR₄＝Ｒ
という関係が得られる。すなわち、抵抗R₃〜R₅
の抵抗値R₃〜R₅をすべて同じ値Ｒにすると、
12dBの圧伸を行なうことのできる圧縮器AC及び
伸長器AEを容易に構成できることになる。そし
て、同一の抵抗値を有する抵抗器は簡単に得られ
易く、温度係数も揃え易いから、得られ易い抵抗
器を用いて特性の良好な圧縮・伸長器が容易に得
られるのである。

第３図に示した本発明の一実施態様のものにお
いては、DA変換器DACの電流出力端子９と比較
器COMPとの間に、符号化モード時にオンの状態
復号化モード時にオフの状態となされるモード切
換スイツチS₅を設けているが、比較器COMPの入
力インピーダンスが充分に高い場合には、スイツ
チS₅を省略して、DA変換器DACの電流出力端子
９と比較器COMPとを直接に接続して本発明が実
施されてもよい。

また、第３図に示す実施態様のものでは、圧縮
伸長量の切換えが１段であるが、本発明の実施に
当つては第６図に示すように、第１の抵抗回路網
Raにおける直列接続されている抵抗器の個数を
増加して、その各抵抗器Rx〜Rz相互間の接続点
と接続線１０との間にスイツチSx〜Szを設ける
ことにより、圧縮伸長量を多段に切換えることが
できるようにすることもできる。

また、本発明の符号化復号化装置に対して複数
個のアナログ信号を選択的に入力させるのには、
アナログ信号の入力端子１とアナログ信号の出力
端子２と第１の増幅器A₁の反転入力端子との間
の部分の回路構成を例えば第７図に例示するよう
なものに変更して本発明を実施すればよい。第７
図において、１ａ，１ｎは追加された入力端子、
R₁a，R₂a，R₁n，R₂nなどは追加された抵抗、
S₄a，S₄nなどは追加されたスイツチである。な
お、この第７図に示す入力信号の切換回路につい
ては実願昭55−41836号の明細書の記載事項を参
照されるとよい。

以上、詳細に説明たところから明らかなよう
に、本発明の符号化復号化装置は、アナログ信号
の圧縮器と伸長器とが共通の増幅器や抵抗器を用
いて構成されるようになされているので、従来回
路に比べて増幅器や抵抗器の個数が半減でき、ま
た、当然のことながら圧縮伸長のための高精度を
要求される抵抗器の数も少ない。

このように、本発明装置は少ない部品点数で構
成できるので、コスト面やスペースの面で有利な
ことは勿論、回路の信頼性の向上も容易に達成で
きる。また、より一層高性能な特性が要求される
場合には、抵抗器の抵抗値の補正のための調整や
増幅器のオフセツト調整が必要とされるが、本発
明装置ではそれらの調整個所が必然的に少なくな
るので、本発明装置では製造上のコストや信頼性
の面でも有利なことは明らかである。

さらに、本発明装置においては、モード切換ス
イツチS₁〜S₅や圧伸量選択切換スイツチS₆，S₇な
どに流れる電流が増幅器や比較器の入力バイアス
電流だけで、その電流値は非常に小さいから、そ
の電流とスイツチのオン抵抗値とによつて発生す
る歪は、殆んどあらゆる場合に無視できる程に小
さく、全く問題にならない。したがつて、前記の
スイツチとしては汎用のジヤンクシヨンFETな
どのような安価で、しかも機械的スイツチよりも
信頼性の良い部品の使用が可能となる。そして、
これらのスイツチはオンの状態時に、すべて増幅
器のイマジナルシヨートポイントで使われる
ことになり、電圧が加わらないのでスイツチの駆
動回路も簡単な構成のもので済むという利点が得
られる。

以上のとおりであつて、本発明によれば、既述
の従来装置における問題点がすべて解消された特
性や信頼性などに優れた符号化復号化装置を容
易、かつ、安価に提供することができる。

【図面の簡単な説明】

第１図及び第２図は従来装置のブロツク図及び
回路図、第３図は本発明の符号化復号化装置の一
実施態様のものの要部の回路図、第４図及び第５
図は第３図示の装置の各異なるモード時における
等価回路図、第６図及び第７図は本発明装置にお
ける変形構成部分の回路図である。１……アナログ信号の入力端子、２……アナロ
グ信号の出力端子、AC……デジタル信号圧縮
器、AE……アナログ信号伸長器、DAC……DA
変換器、COMP……比較器、SAR……遂次比較
用レジスタ、LC……ラツチ回路、DS……データ
セレクタ、IVC……電流電圧変換器、SDm……モ
ード切換スイツチの駆動回路、SDr，SDrc，
SDre……圧伸量選択切換スイツチの駆動回路、
BA……バツフア増幅器、A₁〜A₅……増幅器、S₁
〜S₅，S₈，S₉……モード切換スイツチ、S₆，S₇，
S₁₀〜S₁₃……圧伸量選択切換スイツチ、R₁〜
R₁₈，R₁a，R₁n，R₂a，R₂n……抵抗、SEL……選
択切換回路。

Claims

【特許請求の範囲】

１符号化モードと復号化モードとを切換えるモ
ード切換回路によるモードの切換えに応じてそれ
ぞれ行なわれる符号化モードでの装置のアナロ
グ・デジタル変換動作と、復号化モードでの装置
のデジタル・アナログ変換動作とが、１個のデジ
タル・アナログ変換器を共用して行なわれるよう
になされており、また、前記した２つの変換動作
モードの内の少なくとも一方の変換動作モードに
おいて、アナログ信号の圧縮伸長動作が行なわれ
うるようなものとして構成されている符号化復号
化装置であつて、アナログ・デジタル変換器のア
ナログ電流出力端子と装置のアナログ信号の出力
端子との間に少なくとも４本の抵抗器を直列接続
した第１の抵抗回路網を設け、また、前記した装
置のアナログ信号の出力端子と装置のアナログ信
号の入力端子との間に２本の抵抗器を直列接続し
た第２の抵抗回路網を接続し、前記した第２の抵
抗回路網における２本の抵抗器の接続点と第１の
増幅器の反転入力端子との間に、符号化モード時
にオンの状態、復号化モード時にオフの状態とな
されるスイツチング手段を設け、さらに、前記し
た第１の増幅器はそれの非反転入力端子を接地す
ると共に、それの出力端子を装置のアナログ信号
の出力端子に接続し、さらにまた、デジタル・ア
ナログ変換器のアナログ電流出力端子を、符号化
モード時にオンの状態、復号化モード時にオフの
状態となされるスイツチング手段を介して比較器
に接続すると共に、符号化モード時にオフの状
態、復号化モード時にオンの状態となされるスイ
ツチング手段を介して第２の増幅器の反転入力端
子に接続し、前記の第２の増幅器はそれの非反転
入力端子が接地されると共にそれの出力端子が前
記した第１の抵抗回路網においてデジタル・アナ
ログ変換器のアナログ電流出力端子に接続された
第１の抵抗器とその第１の抵抗器に接続された第
２の抵抗器との接続点に接続され、また、前記し
た第１の増幅器の反転入力端子と第２の増幅器の
反転入力端子との間に、第１の増幅器の反転入力
端子に接続されていて、符号化モード時にオフの
状態、復号化モード時にオンの状態となされるス
イツチング手段と、第２の増幅器の反転入力端子
に接続されていて、符号化モード時にオンの状
態、復号化モード時にオフの状態とされるスイツ
チング手段とを直列に接続すると共に、それら２
つのスイツチング手段を直列に接続するための接
続線と、前記した第１の抵抗回路網において、前
記した第１の増幅器の出力端子と、前記した第２
の増幅器の出力端子との間に直列接続されている
複数の抵抗器の相互間の接続点の内の所定のもの
との間に、圧縮伸長量を選択するための少なくと
も２個以上のスイツチング手段を接続してなる符
号化復号化装置。