KR100529090B1

KR100529090B1 - 직렬/병렬 변환 회로 및 그 방법

Info

Publication number: KR100529090B1
Application number: KR10-2004-0029937A
Authority: KR
Inventors: 박용성
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-04-29
Filing date: 2004-04-29
Publication date: 2005-11-15
Also published as: KR20050104597A

Abstract

본 발명은 직렬/병렬 변환 회로 및 그 방법에 관한 것이다. 본 발명에 따른 직렬/병렬 변환 회로는 직렬로 입력되는 신호를 적어도 두 개의 병렬 신호로 변환하여 출력하기 위한 직렬/병렬 변환 회로로서, 입력 신호를 순차적으로 래치하여 출력하는 제1 및 제2 래치 회로, 및 제1 래치 회로의 출력 신호를 래치하여 출력하는 제3 래치 회로를 포함하며, 제2 래치 회로와 제3 래치 회로의 래치 타이밍이 실질적으로 동일하도록 설정된다.

Description

직렬/병렬 변환 회로 및 그 방법{SERIAL/PARALLEL CONVERTER, AND METHOD THEREOF}

본 발명은 직렬/병렬 변환 회로에 관한 것으로서, 더욱 상세하게는 출력 주파수가 감소된 직렬/병렬 변환 회로와 그 방법에 관한 것이다.

직렬/병렬 변환 회로는 직렬로 입력되는 신호를 병렬로 변환하여 출력하는 회로로서, 흔히 반도체 집적 회로에 이용되고 있다.

도 1은 종래의 직렬/병렬 변환 회로를 도시한 것으로서 직렬 신호를 두 개의 신호로 출력하는 직렬/병렬 변환 회로를 도시한 것이고, 도 2는 직렬/병렬 변환 회로의 구동 파형도를 도시한 것이다.

도 1에 도시된 바와 같이, 종래의 직렬/병렬 변환 회로는 두 개의 플립플롭(FF1, FF2)과 두개의 스위칭 소자(SW1, SW2)를 포함한다.

스위칭 소자(SW1, SW2)는 인가되는 제어 신호에 응답하여 교대로 턴온되고, 플립플롭(FF1, FF2)은 스위칭 소자(SW1, SW2)가 턴온된 구간동안 신호(Vin)를 입력하여 일정 기간 유지한다.

그러나, 이러한 직렬/병렬 변환 회로는 도 2에 도시된 바와 같이 플립플롭(FF1)에 의하여 출력되는 신호와 플립플롭(FF2)에 의하여 출력되는 신호의 타이밍이 서로 다름으로 인하여 출력 주파수가 높은 단점이 있었다.

본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하기 위한 것으로서 출력 주파수가 낮은 직렬/병렬 변환 회로를 제공하기 위한 것이다.

상기 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 직렬/병렬 변환 회로는 직렬로 입력되는 신호를 적어도 두 개의 병렬 신호로 변환하여 출력하기 위한 직렬/병렬 변환 회로로서, 상기 입력 신호를 순차적으로 래치하여 출력하는 제1 및 제2 래치 회로; 및 상기 제1 래치 회로의 출력 신호를 래치하여 출력하는 제3 래치 회로를 포함하며, 상기 제2 래치 회로와 상기 제3 래치 회로의 래치 타이밍이 실질적으로 동일하게 설정된다.

본 발명의 하나의 특징에 따른 직렬/병렬 변환 회로에 있어서, 상기 제1 내지 제3 래치 회로는 제1 인버터, 상기 제1 인버터의 출력 신호를 반전하여 출력하는 제2 인버터, 및 상기 제2 인버터의 출력 신호를 반전하여 상기 제2 인버터의 입력단으로 출력하는 제3 인버터를 포함한다.

본 발명의 하나의 특징에 따른 직렬/병렬 변환 회로에 있어서, 상기 입력 신호가 입력되는 입력단과 상기 제1 및 제2 래치 회로 간에 각각 연결되는 제1 및 제2 스위칭 소자, 및 상기 제1 래치 회로 및 상기 제3 래치 회로 간에 연결되는 제3 스위칭 소자를 더 포함한다.

본 발명의 하나의 특징에 따른 직렬/병렬 변환 회로에 있어서, 상기 제2 및 제3 스위칭 소자는 실질적으로 동일한 타이밍에 턴온된다.

본 발명의 다른 특징에 따른 직렬/병렬 변환 회로는 직렬로 입력된 신호를 적어도 두 개의 병렬 신호로 변환하여 출력하기 위한 직렬/병렬 변환 회로로서, 제1 제어 신호에 응답하여 상기 입력 신호를 래치하는 제1 래치 회로; 제2 제어 신호에 응답하여 상기 입력 신호를 래치하는 제2 래치 회로; 및 제3 제어 신호에 응답하여 상기 제1 래치 회로의 출력 신호를 래치하는 제3 래치 회로를 포함한다.

본 발명의 하나의 특징에 따른 직렬/병렬 변환 방법은 직렬로 입력된 신호를 적어도 두 개의 출력단으로 출력하기 위한 직렬/병렬 변환 방법으로서, 제1 제어 신호에 응답하여 상기 입력 신호를 래치하는 제1 단계; 제2 제어 신호에 응답하여 상기 제1 단계에서 래치한 신호를 상기 두 개의 출력단 중 제1 출력단으로 홀딩하는 제2 단계; 및 제3 제어 신호에 응답하여 상기 입력 신호를 상기 두 개의 출력단 중 제2 출력단으로 래치하는 제3 단계를 포함하며, 상기 제2 단계 및 상기 제3 단계는 실질적으로 동시에 수행된다.

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.

이하의 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

도 3은 본 발명의 일실시예에 따른 직렬/병렬 변환 회로를 도시한 것으로서, 직렬 신호를 두 개의 신호로 변환하여 출력하는 직렬/병렬 변환 회로를 도시한 것이다.

도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 직렬/병렬 변환 회로는 플립플롭(FF11, FF12, FF13)과 스위칭 소자(SW11, SW12, SW21)를 포함한다.

스위칭 소자(SW11, SW12)는 인가되는 제어 신호에 응답하여 교대로 온/오프되며, 스위칭 소자(SW21)는 스위칭 소자(SW12)와 실질적으로 동일한 타이밍에 온/오프된다. 이하의 설명에서 스위칭 소자(SW11, SW12, SW21)는 인가되는 제어 신호가 하이 레벨인 경우에 턴온되는 것으로 가정한다.

플립플롭(FF11)은 스위칭 소자(SW11)를 통하여 입력된 데이터를 래치하여 출력하고, 플립플롭(FF12)은 스위칭 소자(SW12)를 통하여 입력된 데이터를 래치하여 출력한다. 또한, 플립플롭(FF21)은 스위칭 소자(SW21)를 통하여 입력된 플립플롭(FF11)의 출력 신호를 래치하여 출력한다.

도 4는 본 발명의 일실시예에 따른 플립플롭의 내부 회로를 도시한 것이다.

본 발명의 일실시예에 따르면, 플립플롭(FF11, FF12, FF13)은 세개의 인버터(10, 20, 30)를 포함하는 래치 회로로 형성된다. 인버터(10)는 입력 신호(in)를 반전하여 출력하고, 인버터(20)는 인버터(10)의 출력 신호를 반전하여 출력한다. 또한, 인버터(30)는 인버터(20)의 출력 신호를 반전하여 인버터(20)의 입력단으로 출력하게 된다. 이로써, 일단 신호(in)가 유지되지 않더라도 출력 신호는 지속적으로 유지되게 된다.

이하, 도 5를 참조하여 본 발명의 일실시예에 따른 직렬/병렬 변환 회로의 동작을 설명한다.

도 5는 본 발명의 일실시예에 따른 직렬/병렬 변환 회로의 구동 파형도이다.

먼저, 스위칭 소자(SW11)가 턴온되면, 입력 신호(Vin) 중 짝수 번째 데이터(D_2i)가 플립플롭(FF11)에 입력된다. 플립플롭(FF11)은 스위칭 소자(SW11)를 통하여 새로운 데이터가 입력될 때까지 이미 입력된 데이터를 홀딩한다. 이 때, 스위칭 소자(SW11)는 짝수 번째 데이터(D_2i)가 입력되는 구간의 일부에서 턴온되도록 제어 신호가 인가된다.

이 후, 스위칭 소자(SW12)가 턴온되고, 입력 신호(Vin) 중 홀수 번째 데이터(D_2i-1)가 플립플롭(FF12)에 입력된다. 플립플롭(FF12)은 스위칭 소자(SW12)를 통하여 새로운 데이터가 입력될 때까지 이미 입력된 데이터를 홀딩한다.

본 발명의 일실시예에 따르면, 스위칭 소자(SW21)는 스위칭 소자(SW12)와 실질적으로 동시에 온오프되며, 플립플롭(FF11)의 출력 데이터가 스위칭 소자(SW21)를 통하여 플립플롭(FF21)으로 입력된다.

플립플롭(FF21)은 스위칭 소자(SW21)를 통하여 새로운 데이터가 입력될 때까지 이미 입력된 데이터를 홀딩한다.

이로써, 플립플롭(FF12)과 플립플롭(FF21)은 실질적으로 동일한 타이밍에 데이터를 출력하게 되며, 직렬/병렬 변환 회로의 출력 타이밍이 종래의 출력 타이밍에 비하여 1/2로 감소하게 된다.

상기 설명에서는 본 발명의 일실시예에 따른 직렬/병렬 변환 회로가 입력 신호를 두 개의 출력단으로 출력하는 실시예를 설명하였으나, 본 발명의 범위가 출력단의 특정 개수에 한정되는 것은 아니며, 실시예에 따라서 다양한 개수의 출력 신호를 생성할 수 있다.

이하에서는 도 6을 참조하여 본 발명의 일실시예에 따른 직렬/병렬 변환 회로가 네 개의 출력단을 갖는 경우를 설명한다.

도 6은 본 발명의 다른 실시예에 따른 직렬/병렬 변환 회로를 도시한 것이다.

도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 출력 신호가 증가할 때마다 스위칭 소자와 플립플롭을 하나씩 증가시킴으로써, 실질적으로 동일한 타이밍에 4 개의 병렬 신호를 출력할 수 있다.

이 경우, 스위칭 소자(SW11)가 가장 먼저 턴온되고 플립플롭(FF11)이 입력 신호(Vin) 중 (4i-3) 번째 데이터를 입력하여 홀딩하게 된다.

이 후, 스위칭 소자(SW21)와 스위칭 소자(SW12)가 동시에 턴온되며, 플립플롭(FF21)은 스위칭 소자(SW21)를 통하여 플립플롭(FF11)의 홀딩 데이터를 입력하여 홀딩하고, 플립플롭(FF12)은 입력 신호(Vin) 중 (4i-2) 번째 데이터를 입력하여 홀딩한다.

그리고, 스위칭 소자(SW31, SW22, SW13)가 실질적으로 동시에 턴온되어, 플립플롭(FF31)이 스위칭 소자(SW31)를 통하여 플립플롭(FF21)의 홀딩 데이터를 입력하여 홀딩하고, 플립플롭(FF22)은 스위칭 소자(SW22)를 통하여 플립플롭(FF12)의 홀딩 데이터를 입력하여 홀딩한다. 또한, 플립플롭(FF13)은 스위칭 소자(SW13)를 통하여 (4i-1) 번째 데이터를 입력하여 홀딩한다.

이 후, 스위칭 소자(SW41, SW32, SW23, SW14)가 실질적으로 동시에 턴온되며, 플립플롭(FF41)은 스위칭 소자(SW41)를 통하여 플립플롭(FF31)의 홀딩 데이터를 입력하여 홀딩하고, 플립플롭(FF32)은 스위칭 소자(SW32)를 통하여 플립플롭(FF22)의 홀딩 데이터를 입력하여 홀딩한다.

또한, 플립플롭(FF23)은 스위칭 소자(SW23)를 통하여 플립플롭(FF13)의 홀딩 데이터를 입력하여 홀딩하고, 플립플롭(FF14)은 스위칭 소자(SW14)를 통하여 (4i) 번째 데이터를 입력하여 홀딩한다.

이로써, 스위칭 소자(SW41, SW32, SW23, SW14)가 실질적으로 동시에 턴온되면, (4i-3), (4i-2), (4i-1), (4i) 번째 데이터가 실질적으로 동시에 출력되게 된다.

이와 같이, 직렬 신호를 N 개의 병렬 신호로 변환하여 출력하는 경우 각 출력단마다 1, 2, …, N 개의 래치 회로를 형성함으로써, N 개의 병렬 신호가 실질적으로 동일한 타이밍에 출력되도록 할 수 있다.

이상으로, 본 발명의 실시예에 따른 직렬/병렬 변환 회로에 대하여 설명하였다. 상기 기술된 실시예는 본 발명의 개념이 적용된 일실시예로서, 본 발명의 범위가 상기 실시예에 한정되는 것은 아니며, 여러 가지 변형이 본 발명의 개념을 그대로 이용하여 형성될 수 있다.

본 발명에 따르면, 병렬로 변환된 신호의 출력 타이밍을 실질적으로 동일하게 함으로써 출력 주파수가 낮은 직렬/병렬 변환 회로를 제공할 수 있다.

도 1은 종래의 직렬/병렬 변환 회로를 도시한 것이다.

도 2는 직렬/병렬 변환 회로의 구동 파형도이다.

도 3은 본 발명의 일실시예에 따른 직렬/병렬 변환 회로를 도시한 것이다.

도 4는 도 3의 플립플롭의 내부 회로를 도시한 것이다.

Claims

직렬로 입력되는 신호를 적어도 두 개의 병렬 신호로 변환하여 출력하기 위한 직렬/병렬 변환 회로에 있어서,

상기 입력 신호를 순차적으로 래치하여 출력하는 제1 및 제2 래치 회로; 및

상기 제1 래치 회로의 출력 신호를 래치하여 출력하는 제3 래치 회로

를 포함하며,

상기 제2 래치 회로와 상기 제3 래치 회로의 래치 타이밍이 실질적으로 동일한 직렬/병렬 변환 회로.
제1항에 있어서,

상기 제1 내지 제3 래치 회로는 제1 인버터, 상기 제1 인버터의 출력 신호를 반전하여 출력하는 제2 인버터, 및 상기 제2 인버터의 출력 신호를 반전하여 상기 제2 인버터의 입력단으로 출력하는 제3 인버터를 포함하는 직렬/병렬 변환 회로.
제1항에 있어서,

상기 입력 신호가 입력되는 입력단과 상기 제1 및 제2 래치 회로 간에 각각 연결되는 제1 및 제2 스위칭 소자, 및 상기 제1 래치 회로 및 상기 제3 래치 회로 간에 연결되는 제3 스위칭 소자를 더 포함하는 직렬/병렬 변환 회로.
제3항에 있어서,

상기 제2 및 제3 스위칭 소자는 실질적으로 동일한 타이밍에 턴온되는 직렬/병렬 변환 회로.
직렬로 입력된 신호를 적어도 두 개의 병렬 신호로 변환하여 출력하기 위한 직렬/병렬 변환 회로에 있어서,

제1 제어 신호에 응답하여 상기 입력 신호를 래치하는 제1 래치 회로;

제2 제어 신호에 응답하여 상기 입력 신호를 래치하는 제2 래치 회로; 및

제3 제어 신호에 응답하여 상기 제1 래치 회로의 출력 신호를 래치하는 제3 래치회로

를 포함하는 직렬/병렬 변환 회로.
제5항에 있어서,

상기 제1 제어 신호와 상기 제2 제어 신호는 교번하여 인가되는 직렬/병렬 변환 회로.
제5항 또는 제6항에 있어서,

상기 제2 제어 신호와 상기 제3 제어 신호는 실질적으로 동일한 타이밍에 인가되는 직렬/병렬 변환 회로.
제5항에 있어서,

상기 제1 내지 제3 래치 회로는 각각 상기 제1 내지 제3 제어 신호에 응답하여 턴온되는 제1 내지 제3 스위칭 소자,

상기 제1 내지 제3 스위칭 소자를 통하여 입력되는 신호를 반전하여 출력하는 제1 인버터,

상기 제1 인버터의 출력 신호를 반전하여 출력하는 제2 인버터, 및

상기 제2 인버터의 출력 신호를 반전하여 상기 제2 인버터의 입력단으로 출력하는 제3 인버터를 포함하는 직렬/병렬 변환 회로.
직렬로 입력된 신호를 적어도 두 개의 출력단으로 출력하기 위한 직렬/병렬 변환 방법에 있어서,

제1 제어 신호에 응답하여 상기 입력 신호를 래치하는 제1 단계;

제2 제어 신호에 응답하여 상기 제1 단계에서 래치한 신호를 상기 두 개의 출력단 중 제1 출력단으로 홀딩하는 제2 단계; 및

제3 제어 신호에 응답하여 상기 입력 신호를 상기 두 개의 출력단 중 제2 출력단으로 래치하는 제3 단계

를 포함하며,

상기 제2 단계 및 상기 제3 단계는 실질적으로 동시에 수행되는 직렬/병렬 변환 방법.
제9항에 있어서,

상기 제1 제어 신호와 상기 제2 제어 신호는 서로 교번하여 인가되는 직렬/병렬 변환 방법.