JPH08328707A - 多値バス回路 - Google Patents
多値バス回路Info
- Publication number
- JPH08328707A JPH08328707A JP13213895A JP13213895A JPH08328707A JP H08328707 A JPH08328707 A JP H08328707A JP 13213895 A JP13213895 A JP 13213895A JP 13213895 A JP13213895 A JP 13213895A JP H08328707 A JPH08328707 A JP H08328707A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- voltage
- output
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 多値バスによる接続方式においても多くの装
置を接続可能な、レベル変動を抑えることのできる補償
回路を提供する。 【構成】 同一の抵抗値Ｒを有するｎ個の抵抗１１１か
らなる抵抗ラダーと、ＢＵＳの入力１０１の入力電圧と
抵抗ラダーから発生された電圧とを比較してＶＤＤ又は
ＧＮＤレベルを出力するｎ−１個のコンパレータ１２１
と、一端が各コンパレータの出力に接続されており同一
の抵抗値Ｒｂを有するｎ−１個の抵抗１３１と、ｎ−１
個の抵抗１３１の多端に共通に接続されておりＢＵＳの
出力１０２をドライブするオペアンプ１４１とを備えて
いる。
置を接続可能な、レベル変動を抑えることのできる補償
回路を提供する。 【構成】 同一の抵抗値Ｒを有するｎ個の抵抗１１１か
らなる抵抗ラダーと、ＢＵＳの入力１０１の入力電圧と
抵抗ラダーから発生された電圧とを比較してＶＤＤ又は
ＧＮＤレベルを出力するｎ−１個のコンパレータ１２１
と、一端が各コンパレータの出力に接続されており同一
の抵抗値Ｒｂを有するｎ−１個の抵抗１３１と、ｎ−１
個の抵抗１３１の多端に共通に接続されておりＢＵＳの
出力１０２をドライブするオペアンプ１４１とを備えて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、多値バス回路に関し、
特に多値バスを用いた通信方法において論理レベルを補
償する回路に関する。
特に多値バスを用いた通信方法において論理レベルを補
償する回路に関する。
【０００２】
【従来の技術】通常、情報装置間の通信手段としてＢＵ
Ｓを用いた構成が一般的である。また、近年マイクロコ
ンピュータにおいてもＡＬＵ、レジスタ、タイマ／カウ
ンタ、ＲＯＭ、ＲＡＭ、等の多くの機能ブロックをＢＵ
Ｓを用いて結合することが一般的に行われている。
Ｓを用いた構成が一般的である。また、近年マイクロコ
ンピュータにおいてもＡＬＵ、レジスタ、タイマ／カウ
ンタ、ＲＯＭ、ＲＡＭ、等の多くの機能ブロックをＢＵ
Ｓを用いて結合することが一般的に行われている。
【０００３】しかし、通信データの語長が長くなった場
合、配線本数が増加する事になる。このため装置間の配
線本数を少なくし、配線を容易にするアナログバス接続
方式が、特開昭６４−１４６３１号公報に開示されてい
る。
合、配線本数が増加する事になる。このため装置間の配
線本数を少なくし、配線を容易にするアナログバス接続
方式が、特開昭６４−１４６３１号公報に開示されてい
る。
【０００４】図４は、このアナログバス接続方式の接続
例を示す図である。装置４０１と装置４１１は、Ａ／Ｄ
コンバータ４０４及び４０７と、Ｄ／Ａコンバータ４０
５及び４０８とを介して接続されたアナログＢＵＳ４０
６によって接続されている。
例を示す図である。装置４０１と装置４１１は、Ａ／Ｄ
コンバータ４０４及び４０７と、Ｄ／Ａコンバータ４０
５及び４０８とを介して接続されたアナログＢＵＳ４０
６によって接続されている。
【０００５】装置４０１から出力されたｎビットの信号
は伝送経路４０３を経て、Ｄ／Ａコンバータ４０５に入
力されてアナログデータに変換され、アナログＢＵＳ４
０６に乗せられる。アナログＢＵＳ４０６を通った信号
は、Ａ／Ｄコンバータ４０７でｎビットのデジタル信号
に変換され、伝送経路４０９を介して装置４１１に入力
される。逆に装置４１１から送信された信号は伝送経路
４１０を経て、Ｄ／Ａコンバータ４０８でアナログデー
タに変換され、アナログＢＵＳ４０６に乗せられる。ア
ナログＢＵＳ４０６を通った信号はＡ／Ｄコンバータ４
０４でデジタル信号に変換された後に伝送経路４０２を
介して装置４０１に入力される。
は伝送経路４０３を経て、Ｄ／Ａコンバータ４０５に入
力されてアナログデータに変換され、アナログＢＵＳ４
０６に乗せられる。アナログＢＵＳ４０６を通った信号
は、Ａ／Ｄコンバータ４０７でｎビットのデジタル信号
に変換され、伝送経路４０９を介して装置４１１に入力
される。逆に装置４１１から送信された信号は伝送経路
４１０を経て、Ｄ／Ａコンバータ４０８でアナログデー
タに変換され、アナログＢＵＳ４０６に乗せられる。ア
ナログＢＵＳ４０６を通った信号はＡ／Ｄコンバータ４
０４でデジタル信号に変換された後に伝送経路４０２を
介して装置４０１に入力される。
【０００６】以上のように、図４のアナログＢＵＳ４０
６に接続された部分が多値レベルのアナログ信号で動作
する部分あり、装置４０１及び装置４１１に接続された
部分はデジタル信号で動作する部分である。
６に接続された部分が多値レベルのアナログ信号で動作
する部分あり、装置４０１及び装置４１１に接続された
部分はデジタル信号で動作する部分である。
【０００７】
【発明が解決しようとする課題】上記のように構成され
たアナログバス接続方式では、ＢＵＳを通る信号は多値
レベルのアナログ信号であるため、ＢＵＳラインの抵抗
成分やリーク電流等によるレベルの変動を生じ、ＢＵＳ
ラインが長くなった場合や、ＢＵＳに多くの装置が接続
された場合ではデータを正しく転送することが困難であ
る。
たアナログバス接続方式では、ＢＵＳを通る信号は多値
レベルのアナログ信号であるため、ＢＵＳラインの抵抗
成分やリーク電流等によるレベルの変動を生じ、ＢＵＳ
ラインが長くなった場合や、ＢＵＳに多くの装置が接続
された場合ではデータを正しく転送することが困難であ
る。
【０００８】更に、マイクロコンピュータなどでは多く
の機能ブロックが接続されるばかりでなく、複数のＢＵ
Ｓが使用されていることが多く、複数のＢＵＳ間の通信
ができなくなるため、上記のようなアナログバスによる
接続方式は実現が困難である。
の機能ブロックが接続されるばかりでなく、複数のＢＵ
Ｓが使用されていることが多く、複数のＢＵＳ間の通信
ができなくなるため、上記のようなアナログバスによる
接続方式は実現が困難である。
【０００９】本発明は上述の課題を解決するためになさ
れたものであり、多値バスによる接続方式においても多
くの装置を接続可能な、レベル変動を抑えることのでき
る補償回路及び、複数バス間の相互の結合を可能とし、
マイクロコンピュータなどの集積回路においても多値バ
スの使用を可能とする結合回路を提供することを目的と
する。
れたものであり、多値バスによる接続方式においても多
くの装置を接続可能な、レベル変動を抑えることのでき
る補償回路及び、複数バス間の相互の結合を可能とし、
マイクロコンピュータなどの集積回路においても多値バ
スの使用を可能とする結合回路を提供することを目的と
する。
【００１０】
【課題を解決するための手段】本発明によれば、前述の
課題は、多値レベルを有するアナログバスのレベル補償
を行う回路であって、電源電圧を前記多値レベルのレベ
ル数に分割し、複数の分割電圧を出力する分割手段と、
各分割電圧と入力電圧とを比較する比較手段と、前記比
較手段の比較結果に応じて前記多値レベルのいずれかを
有する信号を出力する出力手段とを備えることを特徴と
する請求項１に記載のレベル補償回路によって解決され
る。
課題は、多値レベルを有するアナログバスのレベル補償
を行う回路であって、電源電圧を前記多値レベルのレベ
ル数に分割し、複数の分割電圧を出力する分割手段と、
各分割電圧と入力電圧とを比較する比較手段と、前記比
較手段の比較結果に応じて前記多値レベルのいずれかを
有する信号を出力する出力手段とを備えることを特徴と
する請求項１に記載のレベル補償回路によって解決され
る。
【００１１】本発明によれば、前述の課題は、多値レベ
ルを有する２つのアナログバスを相互に接続するバス結
合回路であって、電源電圧を前記多値レベルのレベル数
に分割し、複数の分割電圧を出力する分割手段と、各分
割電圧と第１のバスの入力電圧とを比較する第１の比較
手段と、前記第１の比較手段の比較結果に応じて前記多
値レベルのいずれかを有する信号を出力する第１の出力
手段と、各分割電圧と第２のバスの入力電圧とを比較す
る第２の比較手段と、前記第２の比較手段の比較結果に
応じて前記多値レベルのいずれかを有する信号を出力す
る第２の出力手段とを備えることを特徴とする請求項２
に記載のバス結合回路によって解決される。
ルを有する２つのアナログバスを相互に接続するバス結
合回路であって、電源電圧を前記多値レベルのレベル数
に分割し、複数の分割電圧を出力する分割手段と、各分
割電圧と第１のバスの入力電圧とを比較する第１の比較
手段と、前記第１の比較手段の比較結果に応じて前記多
値レベルのいずれかを有する信号を出力する第１の出力
手段と、各分割電圧と第２のバスの入力電圧とを比較す
る第２の比較手段と、前記第２の比較手段の比較結果に
応じて前記多値レベルのいずれかを有する信号を出力す
る第２の出力手段とを備えることを特徴とする請求項２
に記載のバス結合回路によって解決される。
【００１２】本発明によれば、前述の課題は、前記第１
及び第２の出力手段はそれぞれ、外部からの信号により
出力を制御する手段を更に備えることを特徴とする請求
項３に記載のバス結合回路によって解決される。
及び第２の出力手段はそれぞれ、外部からの信号により
出力を制御する手段を更に備えることを特徴とする請求
項３に記載のバス結合回路によって解決される。
【００１３】
【作用】請求項１に記載のレベル補償回路においては、
分割手段により電源電圧が多値レベルのレベル数の複数
の分割電圧に分割され、比較手段により各分割電圧と入
力電圧とが比較され、出力手段により比較結果に応じて
多値レベルのいずれかを有する信号が出力される。これ
により、入力されたアナログバスの多値信号は一旦デジ
タルデータに変換されて再びアナログの多値信号に変換
されて出力される。従って、バス上の分割電圧の電位差
内でのレベル変動及び雑音を吸収し、元の理想的な多値
レベルデータを正しく伝達することが可能となる。
分割手段により電源電圧が多値レベルのレベル数の複数
の分割電圧に分割され、比較手段により各分割電圧と入
力電圧とが比較され、出力手段により比較結果に応じて
多値レベルのいずれかを有する信号が出力される。これ
により、入力されたアナログバスの多値信号は一旦デジ
タルデータに変換されて再びアナログの多値信号に変換
されて出力される。従って、バス上の分割電圧の電位差
内でのレベル変動及び雑音を吸収し、元の理想的な多値
レベルデータを正しく伝達することが可能となる。
【００１４】請求項２に記載のバス結合回路において
は、分割手段により電源電圧が多値レベルのレベル数の
複数の分割電圧に分割され、第１の比較手段により各分
割電圧と第１のバスの入力電圧とが比較され、第１の出
力手段により第１の比較手段の比較結果に応じて多値レ
ベルのいずれかを有する信号が出力され、第２の比較手
段により各分割電圧と第２のバスの入力電圧とが比較さ
れ、第２の出力手段により第２の比較手段の比較結果に
応じて多値レベルのいずれかを有する信号が出力され
る。これにより、２つのアナログバスの多値信号はそれ
ぞれ、一旦デジタルデータに変換されて再びアナログの
多値信号に変換されて出力される。従って、２つのバス
上の分割電圧の電位差内でのレベル変動及び雑音を吸収
し、元の理想的な多値レベルデータを相互に正しく伝達
することが可能となる。
は、分割手段により電源電圧が多値レベルのレベル数の
複数の分割電圧に分割され、第１の比較手段により各分
割電圧と第１のバスの入力電圧とが比較され、第１の出
力手段により第１の比較手段の比較結果に応じて多値レ
ベルのいずれかを有する信号が出力され、第２の比較手
段により各分割電圧と第２のバスの入力電圧とが比較さ
れ、第２の出力手段により第２の比較手段の比較結果に
応じて多値レベルのいずれかを有する信号が出力され
る。これにより、２つのアナログバスの多値信号はそれ
ぞれ、一旦デジタルデータに変換されて再びアナログの
多値信号に変換されて出力される。従って、２つのバス
上の分割電圧の電位差内でのレベル変動及び雑音を吸収
し、元の理想的な多値レベルデータを相互に正しく伝達
することが可能となる。
【００１５】請求項３に記載のバス結合回路において
は、制御する手段によりそれぞれの出力が伝達する方向
に応じた外部信号によって制御される。これにより、送
信側のバスの内容を負荷を増やさずに相互に正しく伝達
することが可能となる。
は、制御する手段によりそれぞれの出力が伝達する方向
に応じた外部信号によって制御される。これにより、送
信側のバスの内容を負荷を増やさずに相互に正しく伝達
することが可能となる。
【００１６】
【実施例】以下、本発明の多値バス回路の実施例につい
て図を参照しながら説明する。
て図を参照しながら説明する。
【００１７】図１は本発明の多値バスのレベル補償回路
の実施例を示す図である。本実施例のレベル補償回路
は、同一の抵抗値Ｒを有するｎ個の抵抗１１１からなり
ＶＤＤからＧＮＤまでの間をｎ分割した電圧を発生する
抵抗ラダーと、ＢＵＳの入力１０１の入力電圧と抵抗ラ
ダーから発生された電圧とを比較してＶＤＤ又はＧＮＤ
レベルを出力するｎ−１個のコンパレータ１２１と、一
端が各コンパレータの出力に接続されている同一の抵抗
値Ｒｂを有するｎ−１個の抵抗１３１と、ｎ−１個の抵
抗１３１の多端に共通に接続されておりＢＵＳの出力１
０２をドライブするオペアンプ１４１とから構成されて
いる。
の実施例を示す図である。本実施例のレベル補償回路
は、同一の抵抗値Ｒを有するｎ個の抵抗１１１からなり
ＶＤＤからＧＮＤまでの間をｎ分割した電圧を発生する
抵抗ラダーと、ＢＵＳの入力１０１の入力電圧と抵抗ラ
ダーから発生された電圧とを比較してＶＤＤ又はＧＮＤ
レベルを出力するｎ−１個のコンパレータ１２１と、一
端が各コンパレータの出力に接続されている同一の抵抗
値Ｒｂを有するｎ−１個の抵抗１３１と、ｎ−１個の抵
抗１３１の多端に共通に接続されておりＢＵＳの出力１
０２をドライブするオペアンプ１４１とから構成されて
いる。
【００１８】本実施例のレベル補償回路は次のように動
作する。ＢＵＳの入力１０１を通る電圧をｎ−１個のコ
ンパレータによりＶＤＤを分割したｎ−１レベルの各電
圧と比較し、ＢＵＳを通過し転送される間にレベル変動
した電圧をいったんデジタル値に変換する。コンパレー
タ１２１からの出力はＶＤＤ又はＧＮＧレベルであり、
コンパレータに接続された抵抗１３１によって発生され
た電圧レベルを加算することにより、再度理想的な多値
レベルのアナログ電圧を発生させる。この電圧をＯＰア
ンプ１４１でドライブしＢＵＳの出力１０２に乗せるこ
とにより、ＢＵＳの多値レベル電圧を補償する。入力さ
れた多値レベルのアナログ信号を一度デジタル値に変換
する過程を有することにより、ｎ分割した電圧の範囲内
のレベル変動は吸収され、元の多値レベルの電圧レベル
を正しく復元することができる。
作する。ＢＵＳの入力１０１を通る電圧をｎ−１個のコ
ンパレータによりＶＤＤを分割したｎ−１レベルの各電
圧と比較し、ＢＵＳを通過し転送される間にレベル変動
した電圧をいったんデジタル値に変換する。コンパレー
タ１２１からの出力はＶＤＤ又はＧＮＧレベルであり、
コンパレータに接続された抵抗１３１によって発生され
た電圧レベルを加算することにより、再度理想的な多値
レベルのアナログ電圧を発生させる。この電圧をＯＰア
ンプ１４１でドライブしＢＵＳの出力１０２に乗せるこ
とにより、ＢＵＳの多値レベル電圧を補償する。入力さ
れた多値レベルのアナログ信号を一度デジタル値に変換
する過程を有することにより、ｎ分割した電圧の範囲内
のレベル変動は吸収され、元の多値レベルの電圧レベル
を正しく復元することができる。
【００１９】図２は本発明の多値バス結合回路の実施例
を示す図である。
を示す図である。
【００２０】本実施例の多値バス結合回路は、同一の抵
抗値Ｒを有するｎ個の抵抗２１１からなりＶＤＤからＧ
ＮＤまでの間をｎ分割した電圧を発生する抵抗ラダー
と、ＢＵＳＡ２０１の入力電圧と抵抗ラダーから発生さ
れた電圧とを比較してＶＤＤ又はＧＮＤレベルを出力す
るｎ−１個のコンパレータ２２１と、一端が各コンパレ
ータの出力に接続されている同一の抵抗値Ｒｂを有する
ｎ−１個の抵抗２３１と、入力がｎ−１個の抵抗２３１
の多端に共通に接続されており出力がＢＵＳＢ２０２に
接続されているオペアンプ２７１と、ＢＵＳＢ２０１の
入力電圧と抵抗ラダーから発生された電圧とを比較して
ＶＤＤ又はＧＮＤレベルを出力するｎ−１個のコンパレ
ータ２５１と、一端が各コンパレータの出力に接続され
ている同一の抵抗値Ｒｂを有するｎ−１個の抵抗２６１
と、入力がｎ−１個の抵抗２６１の多端に共通に接続さ
れており出力がＢＵＳＡ２０１に接続されているオペア
ンプ２４１とから構成されている。オペアンプ２４１及
び２７１はそれぞれの出力をＢＵＳＡ又はＢＵＳＢに出
力するか否かを制御するための制御入力線２０３及び２
０４を備えている。
抗値Ｒを有するｎ個の抵抗２１１からなりＶＤＤからＧ
ＮＤまでの間をｎ分割した電圧を発生する抵抗ラダー
と、ＢＵＳＡ２０１の入力電圧と抵抗ラダーから発生さ
れた電圧とを比較してＶＤＤ又はＧＮＤレベルを出力す
るｎ−１個のコンパレータ２２１と、一端が各コンパレ
ータの出力に接続されている同一の抵抗値Ｒｂを有する
ｎ−１個の抵抗２３１と、入力がｎ−１個の抵抗２３１
の多端に共通に接続されており出力がＢＵＳＢ２０２に
接続されているオペアンプ２７１と、ＢＵＳＢ２０１の
入力電圧と抵抗ラダーから発生された電圧とを比較して
ＶＤＤ又はＧＮＤレベルを出力するｎ−１個のコンパレ
ータ２５１と、一端が各コンパレータの出力に接続され
ている同一の抵抗値Ｒｂを有するｎ−１個の抵抗２６１
と、入力がｎ−１個の抵抗２６１の多端に共通に接続さ
れており出力がＢＵＳＡ２０１に接続されているオペア
ンプ２４１とから構成されている。オペアンプ２４１及
び２７１はそれぞれの出力をＢＵＳＡ又はＢＵＳＢに出
力するか否かを制御するための制御入力線２０３及び２
０４を備えている。
【００２１】本実施例のバス結合回路は次のように動作
する。ＢＵＳＡの信号をＢＵＳＢに乗せる場合、ＢＵＳ
Ａの信号レベルをｎ−１個のコンパレータ２２１により
ＶＤＤをｎ分割した電圧とそれぞれ比較し、一旦中間的
なデジタル値に変換する。コンパレータ２２１からの出
力はＶＤＤ又はＧＮＤレベルであり、コンパレータに接
続されたｎ−１個の抵抗２３１によって電圧加算を行
い、再度理想的な電圧を発生させ、制御信号線２０４の
信号がアクティブで制御信号線２０３の信号がノンアク
ティブでオペアンプ２４１の出力がハイインピーダンス
の場合、抵抗２３１によって発生された電圧をオペアン
プ２７１でドライブしＢＵＳＢ２０２に乗せることによ
り、ＢＵＳＡの内容が負荷を増すこと無しにＢＵＳＢに
乗せることが可能となる。逆にＢＵＳＢの信号をＢＵＳ
Ａに乗せる場合は、ＢＵＳＢの信号レベルをｎ−１個の
コンパレータ２５１によりＶＤＤをｎ分割した電圧とそ
れぞれ比較し、一旦中間的なデジタル値に変換する。コ
ンパレータ２５１からの出力はＶＤＤ又はＧＮＤレベル
であり、コンパレータに接続されたｎ−１個の抵抗２６
１によって電圧加算を行い、再度理想的な電圧を発生さ
せ、制御信号線２０３の信号がアクティブで制御信号線
２０４の信号がノンアクティブでオペアンプ２７１の出
力がハイインピーダンスの場合、抵抗２６１によって発
生された電圧をオペアンプ２４１でドライブしＢＵＳＡ
２０１に乗せることにより、ＢＵＳＢの内容が負荷を増
すこと無しにＢＵＳＡに乗せることが可能となる。
する。ＢＵＳＡの信号をＢＵＳＢに乗せる場合、ＢＵＳ
Ａの信号レベルをｎ−１個のコンパレータ２２１により
ＶＤＤをｎ分割した電圧とそれぞれ比較し、一旦中間的
なデジタル値に変換する。コンパレータ２２１からの出
力はＶＤＤ又はＧＮＤレベルであり、コンパレータに接
続されたｎ−１個の抵抗２３１によって電圧加算を行
い、再度理想的な電圧を発生させ、制御信号線２０４の
信号がアクティブで制御信号線２０３の信号がノンアク
ティブでオペアンプ２４１の出力がハイインピーダンス
の場合、抵抗２３１によって発生された電圧をオペアン
プ２７１でドライブしＢＵＳＢ２０２に乗せることによ
り、ＢＵＳＡの内容が負荷を増すこと無しにＢＵＳＢに
乗せることが可能となる。逆にＢＵＳＢの信号をＢＵＳ
Ａに乗せる場合は、ＢＵＳＢの信号レベルをｎ−１個の
コンパレータ２５１によりＶＤＤをｎ分割した電圧とそ
れぞれ比較し、一旦中間的なデジタル値に変換する。コ
ンパレータ２５１からの出力はＶＤＤ又はＧＮＤレベル
であり、コンパレータに接続されたｎ−１個の抵抗２６
１によって電圧加算を行い、再度理想的な電圧を発生さ
せ、制御信号線２０３の信号がアクティブで制御信号線
２０４の信号がノンアクティブでオペアンプ２７１の出
力がハイインピーダンスの場合、抵抗２６１によって発
生された電圧をオペアンプ２４１でドライブしＢＵＳＡ
２０１に乗せることにより、ＢＵＳＢの内容が負荷を増
すこと無しにＢＵＳＡに乗せることが可能となる。
【００２２】図３は、図１に示したレベル補償回路と、
図２に示したバス結合回路とを用いた複数の装置の接続
例を示す図である。
図２に示したバス結合回路とを用いた複数の装置の接続
例を示す図である。
【００２３】独立した機能を有する装置又は機能ブロッ
ク３１１と３２１は、それぞれＡ／Ｄコンバータ３１２
及びＤ／Ａコンバータ３１３を介してＢＵＳＡ３０１に
接続されており、装置又は機能ブロック３３１と３４１
は、それぞれＡ／Ｄコンバータ及びＤ／Ａコンバータを
介してＢＵＳＢ３０２に接続されている。ＢＵＳＡ３０
１とＢＵＳＢ３０２はＢＵＳ結合回路３０３によって相
互に接続されている。
ク３１１と３２１は、それぞれＡ／Ｄコンバータ３１２
及びＤ／Ａコンバータ３１３を介してＢＵＳＡ３０１に
接続されており、装置又は機能ブロック３３１と３４１
は、それぞれＡ／Ｄコンバータ及びＤ／Ａコンバータを
介してＢＵＳＢ３０２に接続されている。ＢＵＳＡ３０
１とＢＵＳＢ３０２はＢＵＳ結合回路３０３によって相
互に接続されている。
【００２４】以上のように、レベル補償回路をＢＵＳの
レベル変動が考えられる箇所に接続し、バス結合回路を
異なったバス間に接続することで、多数の装置間の多値
レベルのバスによる通信、及び複数の多値バス間での相
互のデータの通信が可能となる。
レベル変動が考えられる箇所に接続し、バス結合回路を
異なったバス間に接続することで、多数の装置間の多値
レベルのバスによる通信、及び複数の多値バス間での相
互のデータの通信が可能となる。
【００２５】
【発明の効果】請求項１に記載のレベル補償回路によれ
ば、アナログバスの多値信号は一旦デジタルデータに変
換されて再びアナログの多値信号に変換されて出力され
る。従って、バス上の分割電圧の電位差内でのレベル変
動及び雑音を吸収し、元の理想的な多値レベルデータを
正しく伝達することが可能となり、バス上に接続される
装置が多くなった場合でも多値レベルデータが正しく伝
達される。
ば、アナログバスの多値信号は一旦デジタルデータに変
換されて再びアナログの多値信号に変換されて出力され
る。従って、バス上の分割電圧の電位差内でのレベル変
動及び雑音を吸収し、元の理想的な多値レベルデータを
正しく伝達することが可能となり、バス上に接続される
装置が多くなった場合でも多値レベルデータが正しく伝
達される。
【００２６】請求項２に記載のバス結合回路によれば、
２つのアナログバスの多値信号はそれぞれ、一旦デジタ
ルデータに変換されて再びアナログの多値信号に変換さ
れて出力される。従って、２つのバス上の分割電圧の電
位差内でのレベル変動及び雑音を吸収し、元の理想的な
多値レベルデータを相互に正しく伝達することが可能と
なり、システム内で複数のバスを使用することができ
る。
２つのアナログバスの多値信号はそれぞれ、一旦デジタ
ルデータに変換されて再びアナログの多値信号に変換さ
れて出力される。従って、２つのバス上の分割電圧の電
位差内でのレベル変動及び雑音を吸収し、元の理想的な
多値レベルデータを相互に正しく伝達することが可能と
なり、システム内で複数のバスを使用することができ
る。
【００２７】請求項３に記載のバス結合回路によれば、
送信側のバスの内容を負荷を増やさずに相互に正しく伝
達することが可能となる。
送信側のバスの内容を負荷を増やさずに相互に正しく伝
達することが可能となる。
【図１】本発明のレベル補償回路の実施例を示す回路図
である。
である。
【図２】本発明のバス結合回路の実施例を示す回路図で
ある。
ある。
【図３】図１のレベル補償回路及び図２のバス結合回路
を用いて複数の装置を接続した例を示す図である。
を用いて複数の装置を接続した例を示す図である。
【図４】従来の多値レベルのアナログバスを用いた装置
の接続例を示す図である。
の接続例を示す図である。
101,102,201,202,301,302 多値ＢＵＳ 111,131,211,231,261 抵抗 121,221,251 コンパレータ 141,241,271 ＯＰアンプ 312,404,407 Ａ／Ｄコンバータ 313,405,408 Ｄ／Ａコンバータ 311,321,331,341,401,411 装置
Claims (3)
- 【請求項１】 多値レベルを有するアナログバスのレベ
ル補償を行う回路であって、電源電圧を前記多値レベル
のレベル数に分割し、複数の分割電圧を出力する分割手
段と、各分割電圧と入力電圧とを比較する比較手段と、
前記比較手段の比較結果に応じて前記多値レベルのいず
れかを有する信号を出力する出力手段とを備えることを
特徴とするレベル補償回路。 - 【請求項２】 多値レベルを有する２つのアナログバス
を相互に接続するバス結合回路であって、電源電圧を前
記多値レベルのレベル数に分割し、複数の分割電圧を出
力する分割手段と、各分割電圧と第１のバスの入力電圧
とを比較する第１の比較手段と、前記第１の比較手段の
比較結果に応じて前記多値レベルのいずれかを有する信
号を出力する第１の出力手段と、各分割電圧と第２のバ
スの入力電圧とを比較する第２の比較手段と、前記第２
の比較手段の比較結果に応じて前記多値レベルのいずれ
かを有する信号を出力する第２の出力手段とを備えるこ
とを特徴とするバス結合回路。 - 【請求項３】 前記第１及び第２の出力手段はそれぞ
れ、外部からの信号により出力を制御する手段を更に備
えることを特徴とする請求項２に記載のバス結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07132138A JP3107727B2 (ja) | 1995-05-30 | 1995-05-30 | 多値バス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07132138A JP3107727B2 (ja) | 1995-05-30 | 1995-05-30 | 多値バス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328707A true JPH08328707A (ja) | 1996-12-13 |
| JP3107727B2 JP3107727B2 (ja) | 2000-11-13 |
Family
ID=15074259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07132138A Expired - Fee Related JP3107727B2 (ja) | 1995-05-30 | 1995-05-30 | 多値バス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107727B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317242B1 (en) | 1998-01-09 | 2001-11-13 | Fuji Xerox Co., Ltd. | Optical bus system and signal processor |
| US6366375B1 (en) | 1997-11-10 | 2002-04-02 | Fuji Xerox Co., Ltd. | Optical-signal transmission apparatus and method, and signal processing apparatus |
| WO2002079963A1 (fr) * | 2001-03-29 | 2002-10-10 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de commande electronique |
-
1995
- 1995-05-30 JP JP07132138A patent/JP3107727B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366375B1 (en) | 1997-11-10 | 2002-04-02 | Fuji Xerox Co., Ltd. | Optical-signal transmission apparatus and method, and signal processing apparatus |
| US6317242B1 (en) | 1998-01-09 | 2001-11-13 | Fuji Xerox Co., Ltd. | Optical bus system and signal processor |
| US6634812B2 (en) | 1998-01-09 | 2003-10-21 | Fuji Xerox Co., Ltd. | Optical bus system and signal processor |
| WO2002079963A1 (fr) * | 2001-03-29 | 2002-10-10 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de commande electronique |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3107727B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060907A (en) | Impedance control circuit | |
| US5955894A (en) | Method for controlling the impedance of a driver circuit | |
| US6900660B2 (en) | IC with digital and analog circuits and mixed signal I/O pins | |
| KR100555571B1 (ko) | 반도체 장치의 송신기 | |
| US6605958B2 (en) | Precision on-chip transmission line termination | |
| US6085033A (en) | Method for determining bit element values for driver impedance control | |
| EP0473408A2 (en) | Barrel shifter circuit having rotation function | |
| US6282530B1 (en) | Digital neural node | |
| US4032800A (en) | Logic level conversion system | |
| US6646482B2 (en) | Variable drive current driver circuit | |
| JP4647508B2 (ja) | 非コモン・グランド・シリーズバスの物理層実装 | |
| US6347850B1 (en) | Programmable buffer circuit | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| JP3107727B2 (ja) | 多値バス回路 | |
| JPH11186896A (ja) | 半導体装置 | |
| JPH0514419A (ja) | デ―タ伝送方法 | |
| JP4359364B2 (ja) | インタフェース | |
| US7535256B2 (en) | Cross-level digital signal transmission device | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
| US5220306A (en) | Digital signal comparator for comparing n-bit binary signals | |
| US5287517A (en) | Self-compensating voltage level shifting circuit | |
| JPH11154859A (ja) | 多値信号伝送方法および多値信号伝送システム並びに半導体集積回路 | |
| US4896284A (en) | Semiconductor integrated circuit for multiplying analog and digital values | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| KR100311040B1 (ko) | 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110908 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |