JPH0514419A

JPH0514419A - デ―タ伝送方法

Info

Publication number: JPH0514419A
Application number: JP18954291A
Authority: JP
Inventors: Akira Kobayashi; 公小林; Hirotaka Kumada; 博孝熊田
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 1991-07-04
Filing date: 1991-07-04
Publication date: 1993-01-22

Abstract

(57)【要約】【目的】１ビット当たりの情報量を増やすことによっ
て実質的な伝送速度を向上させる。【構成】装置Ａおよび装置Ｂは、例えばコンピュータ
システムなどの２値信号を扱うデジタル装置であり、そ
れぞれ、その主要動作を実行する主要部１Ａ、１Ｂ、お
よび２値／ｎ値コンバータ２Ａ、２Ｂを備え、各装置
Ａ、Ｂ間でのデータ転送はデータバス３を介して行われ
る。２値／ｎ値コンバータ２Ａ、２Ｂは、それぞれ主要
部１Ａ、１Ｂから出力された２値信号すなわちデジタル
信号をｎ値信号に変換してバス３上に出力すると共に、
バス３を介して伝送されたｎ値信号を２値信号に変換し
て主要部１Ａ、１Ｂへ出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ伝送方法に係
り、特に、ビット当たりの情報量を増やすことによって
実質的な伝送速度を向上させたデータ伝送方法に関する
ものである。

【０００２】

【従来の技術】装置間あるいはモジュール間でのデータ
転送は、各装置（モジュール）がアナログ信号を扱うも
のであれば、アナログ信号をデジタル信号に変換して伝
送するＰＣＭ通信が採用されていた。また、各装置がデ
ジタル信号を扱うものであれば、そのデジタル信号が同
期信号に基づく予定のタイミングで出力されて伝送され
ていた。

【０００３】このようなデータ伝送は、コンピュータシ
ステムのような情報処理機器のみに限らず、コンピュー
タ制御される各種の装置、例えば自動車の電子制御系に
おいても採用されている。

【０００４】近年の自動車は電子制御化が進み、燃料噴
射量の制御やトラクションコントロールなどではコンピ
ュータ制御が不可欠である。このような自動車の電子制
御系では、複数のＣＰＵがバスを介して接続され、各Ｃ
ＰＵがデータを交換しながら各種の制御を実行する。

【０００５】

【発明が解決しようとする課題】デジタル信号によるデ
ータ伝送（以下、デジタル伝送と表現する）は、ノイズ
マージンが高い反面、ビット当たりの情報量が「１」ま
たは「０」の２段階であるために伝送効率が良くないと
いう問題があった。デジタル伝送において伝送効率を高
めるには、同期信号の周波数を高くして伝送速度を上げ
ればよいが、高周波を扱う装置は高価になり、その構造
も複雑なものになってしまうという問題があった。

【０００６】また、データを並列的に伝送するパラレル
伝送では、ビット数を増やすことによって単位時間当り
に伝送できる情報量が増えるので、伝送速度の実質的な
高速化が達成されるが、装置の構造が複雑になってしま
うという問題があった。

【０００７】さらに、前記した自動車の電子制御系で
は、車輪速の検出信号やエンジン回転数の検出信号を同
期信号としてデータが伝送されるので、低速走行時など
ではデータの伝送速度が低下し、多くのデータを伝送す
ることができなくなってしまうという問題があった。

【０００８】本発明の目的は、上記した従来技術の問題
を解決して、ビット当たりの情報量を増やすことによっ
て、伝送速度を実質的に向上させることにある。

【０００９】

【課題を解決するための手段】上記した目的を達成する
ために、本発明では、バスを介して相互に接続された複
数の装置間でのデータ伝送方法において、一方の装置か
ら他方の装置へ伝送する２値信号をｎ値（ｎ＞２）信号
に変換してバスへ出力し、他方の装置では、バス上のｎ
値信号を２値信号に変換して入力するようにした点に特
徴がある。

【００１０】

【作用】ｎ値信号では１ビットでｎ段階の情報を表現す
ることが可能になるので、ｎ値信号を用いてデータ伝送
を行えば、１ビット当りの情報量が増えて実質的にデー
タ伝送速度が高速化される。

【００１１】

【実施例】図１は、本発明の機能ブロック図である。

【００１２】同図において、装置Ａおよび装置Ｂは、例
えばコンピュータシステムなどの２値信号を扱うデジタ
ル装置であり、それぞれ、その主要動作を実行する主要
部１Ａ、１Ｂ、および２値／ｎ値コンバータ２Ａ、２Ｂ
を備え、各装置Ａ、Ｂ間でのデータ転送はデータバス３
を介して行われる。

【００１３】２値／ｎ値コンバータ２Ａ、２Ｂは、それ
ぞれ主要部１Ａ、１Ｂから出力された２値信号すなわち
デジタル信号をｎ値信号に変換してバス３上に出力する
と共に、バス３を介して伝送されたｎ値信号を２値信号
に変換して主要部１Ａ、１Ｂへ出力する。

【００１４】なお、ここでいうｎ値信号とは、１ビット
でｎ段階の状態を表すことの可能な信号であり、例え
ば、ｎ段階の信号レベルに変調されるパスル信号であ
る。

【００１５】図２は、１０進数の０〜１５までの各数値
を２進数および４進数に換算した図表である。２進数で
は、０〜１５までの１６通りの数値を表すのに４桁必要
となるが、４進数では１桁で４段階の状態（０、１、
２、３）を表すことが可能になるので、１６通りの数値
を２桁で表現することが可能になる。このことは、１ビ
ットで４段階の状態を表すことの可能な４値信号を用い
れば、２値信号による伝送の倍の情報を伝送できるよう
になることを示唆している。

【００１６】図６は、シリアル伝送により、１０進数の
「５」、「１１」、「１５」に相当するデータを、２値
信号および４値信号により伝送する場合の伝送形態を示
した図である。

【００１７】１０進数に換算して０から１５までのいず
れかの数値を伝送する場合、２値信号では４ビット必要
なので伝送時間は同期信号４クロック分となるが、４値
信号では２ビットしか必要としないので、伝送時間は同
期信号２クロック分となる。したがって、４値信号を用
いることにより、伝送時間を半分に短縮できるようにな
る。

【００１８】以下、２値／ｎ値コンバータの構成および
動作を、２値信号を４値信号（４値信号を２値信号）に
変換する場合を例にして説明する。

【００１９】図３は、２値信号を４値信号に変換する変
換回路のブロック図である。

【００２０】同図において、２ビットの入力信号の下位
ビット（ＬＳＢ）および上位ビット（ＭＳＢ）は共にデ
コーダ１０の入力端子に接続されている。デコーダ１０
の３本の出力ラインＬ1 、Ｌ2 、Ｌ3 は、それぞれトラ
ンジスタＴr1、Ｔr2、Ｔr3のベースに接続されている。
デコーダ１０は、入力信号の状態に応じて、出力ライン
Ｌ1 、Ｌ2 、Ｌ3 のいずれか１つのラインを“Ｈ”レベ
ルにする。トランジスタＴr1、Ｔr2、Ｔr3のコレクタ
は、それぞれ抵抗Ｒ11、Ｒ12、Ｒ13を介して＋５Ｖの電
源電圧ＶDDに接続され、出力Ｖout となるトランジスタ
Ｔr1、Ｔr2、Ｔr3のエミッタは、共に抵抗Ｒc1を介して
接地されている。

【００２１】抵抗Ｒ11〜Ｒ13およびＲc1の各抵抗値は、
各トランジスタＴr1、Ｔr2、Ｔr3のＶBEを考慮した上
で、抵抗Ｒ11およびＲc1による分圧電位が約１．５Ｖ、
抵抗Ｒ12およびＲc1による分圧電位が約３．０Ｖ、抵抗
Ｒ13およびＲc1による分圧電位が約４．５Ｖとなるよう
に設定されている。

【００２２】このような構成において、２ビットの２値
信号「００」が入力されると、デコーダ１０の出力ライ
ンＬ1 、Ｌ2 、Ｌ3 は全て“Ｌ”レベルとなってトラン
ジスタＴr1、Ｔr2、Ｔr3が全てオフ状態になるので、出
力Ｖout は４値信号の第１レベルに相当する０Ｖとな
る。

【００２３】また、入力信号が「０１」であると、出力
ラインＬ1 が“Ｈ”レベルとなってトランジスタＴr1の
みがオン状態になるので、出力Ｖout は４値信号の第２
レベルに相当する約１．５Ｖとなる。

【００２４】入力信号が「１０」であると、出力ライン
Ｌ2 が“Ｈ”レベルとなってトランジスタＴr2のみがオ
ン状態になるので、出力Ｖoutは４値信号の第３レベル
に相当する約３Ｖとなる。

【００２５】入力信号が「１１」であると、出力ライン
Ｌ3 が“Ｈ”レベルとなってトランジスタＴr3のみがオ
ン状態になるので、出力Ｖoutは４値信号の第４レベル
に相当する約４．５Ｖとなる。

【００２６】図４は、２値信号を４値信号に変換する他
の構成のブロック図であり、前記と同一の符号は同一ま
たは同等部分を表している。

【００２７】同図において、２ビットの入力信号のＬＳ
ＢはトランジスタＴr1のベースに接続され、ＭＳＢはト
ランジスタＴr2のベースに接続されている。トランジス
タＴr1、Ｔr2のコレクタは、それぞれ抵抗Ｒ21、Ｒ22を
介して電源電圧ＶDDに接続され、出力Ｖout となるトラ
ンジスタＴr1、Ｔr2のエミッタは、共に抵抗Ｒc2を介し
て接地されている。

【００２８】抵抗Ｒ21、Ｒ23およびＲc2の各抵抗値は、
各トランジスタＴr1、Ｔr2のＶBEを考慮した上で、トラ
ンジスタＴr1のみがオンしたときの出力Ｖout が１．５
Ｖとなり、トランジスタＴr2のみがオンしたときの出力
Ｖout が３．０Ｖとなり、トランジスタＴr1およびＴr2
が共にオンしたときの出力Ｖoutが４．５Ｖとなるよう
に設定されている。

【００２９】したがって、本実施例によれば、入力信号
が「００」であれば出力Ｖout は第１レベルの０Ｖとな
り、入力信号が「０１」であれば出力Ｖout は第２レベ
ルの約１．５Ｖとなり、入力信号が「１０」であれば出
力Ｖout は第３レベルの約３Ｖとなり、入力信号が「１
１」であれば出力Ｖout は第４レベルの約４．５Ｖとな
る。

【００３０】図５は、４値信号を２値信号に変換する構
成を示したブロック図である。以下、電源電圧ＶDDが＋
５である場合を例にして、その構成および動作を説明す
る。

【００３１】同図において、４値信号はコンパレータ２
０ａ、２０ｂ、２０ｃの一方の入力端子に入力され、他
方の入力端子には、電源電圧ＶDDを分圧抵抗Ｒ31、Ｒ3
2、Ｒ33、Ｒ34で分圧して得られる基準電圧Ｖr1、Ｖr
2、Ｖr3がそれぞれ入力される。分圧抵抗Ｒ31〜Ｒ34
は、基準電圧Ｖr1が４．０Ｖ、Ｖr2が２．５Ｖ、Ｖr3が
１．０Ｖとなるように、その抵抗値が設定されている。

【００３２】コンパレータ２０ａの出力信号は、ＣＰＵ
３０の入力端子Ａ1 に入力されると共に、インバータ２
１を介して３入力ＡＮＤ回路２２の第１の入力端子およ
び２入力ＡＮＤ回路２３の第１の入力端子に入力され
る。コンパレータ２０ｂの出力信号は、２入力ＡＮＤ回
路２３の第２の入力端子に入力されると共に、インバー
タ２４を介して３入力ＡＮＤ回路２２の第２の入力端子
に入力される。コンパレータ２０ｃの出力信号は、３入
力ＡＮＤ回路２２の第３の入力端子に入力される。２入
力ＡＮＤ回路２３の出力信号はＣＰＵ３０の入力端子Ａ
2 に入力される。３入力ＡＮＤ回路２２の出力信号はＣ
ＰＵ３０の入力端子Ａ3 に入力される。

【００３３】このような構成において、４値信号の第４
レベルに相当する４．５Ｖのパルス信号が入力される
と、全てのコンパレータ２０ａ、２０ｂ、２０ｃの出力
が“Ｈ”レベルとなり、インバータ２１、２４の出力は
“Ｌ”レベルとなるので、２入力ＡＮＤ回路２３および
３入力ＡＮＤ回路２２はディスエーブル状態となる。こ
の結果、ＣＰＵ３０の入力端子Ａ1 は“Ｈ”レベル、入
力端子Ａ2 ，Ａ3 は“Ｌ”レベルとなる。

【００３４】また、４値信号の第３レベルに相当する
３．０Ｖのパルス信号が入力されると、コンパレータ２
０ａの出力が“Ｌ”レベル、コンパレータ２０ｂ、２０
ｃの出力が“Ｈ”レベルとなり、インバータ２１の出力
は“Ｈ”レベル、インバータ２４の出力は“Ｌ”レベル
となるので、２入力ＡＮＤ回路２３はイネーブル状態、
３入力ＡＮＤ回路２２はディスエーブル状態となる。こ
の結果、ＣＰＵ３０の入力端子Ａ2 は“Ｈ”レベル、入
力端子Ａ1 ，Ａ3 は“Ｌ”レベルとなる。

【００３５】また、４値信号の第２レベルに相当する
１．５Ｖのパルス信号が入力されると、コンパレータ２
０ａ、２０ｂの出力が“Ｌ”レベル、コンパレータ２０
ｃの出力が“Ｈ”レベルとなり、インバータ２１、２４
の出力は“Ｈ”レベルとなるので、２入力ＡＮＤ回路２
３および３入力ＡＮＤ回路２２はイネーブル状態とな
る。この結果、ＣＰＵ３０の入力端子Ａ3 は“Ｈ”レベ
ル、入力端子Ａ1 ，Ａ2 は“Ｌ”レベルとなる。なお、
４値信号の第１レベルに相当する約０Ｖのパルス信号が
入力されると、明らかなように、入力端子Ａ1 ，Ａ2 、
Ａ3 が全て“Ｌ”レベルとなる。

【００３６】したがって、ＣＰＵ３０は、入力端子Ａ1
，Ａ2 、Ａ3 の状態に基づいて４値信号のレベルを判
定できるようになる。

【００３７】なお、上記した実施例では、本発明をシリ
アル伝送を例にして説明したが、本発明をパラレル伝送
に適用すれば、少ないビット数で多量の情報を伝送でき
るようになるので、実質的にデータ伝送速度を高速化で
きるようになる。

【００３８】また、上記した実施例では、パルス信号が
単極ＲＺ（Return to Zero）形式である場合を例にして
説明したが、単極ＮＲＺ（Not Return to Zero）形式の
パルス信号にも適用することができる。

【００３９】さらに、上記した実施例では、ｎ値信号が
４値信号である場合を例にして説明したが、本発明はこ
れのみに限定されるものではなく、５値信号、６値信号
…であっても良い。特に、ｎ値信号を２^m値信号すなわ
ち４値信号、８値信号、１６値信号…とすれば、２値信
号とｎ値信号との対応関係が１対１対応となるので、シ
ステム構成上有利である。

【００４０】

【発明の効果】上記したように、本発明によれば、１ビ
ット当り２段階の状態を表す２値信号すなわちデジタル
信号を、１ビット当りｎ段階の状態を表すことの可能な
ｎ値信号に変換して伝送するようにしたので、伝送効率
が向上して実質的に伝送速度が高速化される。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】１０進数と２進数および４進数との対応関係
を表した図である。

【図３】２値信号を４値信号に変換する変換回路のブ
ロック図である。

【図４】２値信号を４値信号に変換する変換回路のブ
ロック図である。

【図５】４値信号を２値信号に変換する変換回路のブ
ロック図である。

【図６】２値信号による伝送と４値信号による伝送と
を比較した図である。

【符号の説明】

１Ａ、１Ｂ…主要部、２Ａ、２Ｂ…２値／ｎ値コンバー
タ、３…データバス

Claims

【特許請求の範囲】【請求項１】バスを介して相互に接続された２値信号
で制御される複数の装置間でのデータ伝送方法であっ
て、一方の装置から他方の装置へ伝送する２値信号をｎ値
（ｎ＞２）信号に変換してバスへ出力し、他方の装置で
は、バス上のｎ値信号を２値信号に変換して入力するこ
とを特徴とするデータ伝送方法。