JPH11127079A

JPH11127079A - デジタル／アナログ変換器

Info

Publication number: JPH11127079A
Application number: JP9307851A
Authority: JP
Inventors: Atsushi Iida; 淳飯田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1997-10-22
Filing date: 1997-10-22
Publication date: 1999-05-11
Anticipated expiration: 2017-10-22
Also published as: JP3091173B2; US6052074A

Abstract

(57)【要約】【課題】各変換手段の変換特性を揃える。【解決手段】入力側トランジスタを共通にする複数のカ
レントミラーを有してデジタル入力に応じたアナログ出
力を生成する変換手段が複数（ＤＲ：ＡＲ、ＤＧ：Ａ
Ｇ、ＤＢ：ＡＢ）設けられたデジタル／アナログ変換器
において、カレントミラーは、それぞれの出力トランジ
スタのうち複数の変換手段の間で対応するもの同士が纏
めて配置される（Ｔｒ１１＋Ｔｒ２１＋Ｔｒ３１、Ｔｒ
１２＋Ｔｒ２２＋Ｔｒ３２、Ｔｒ１ｎ＋Ｔｒ２ｎ＋Ｔｒ
３ｎ）。また、これらの纏めて配置された出力トランジ
スタ同士は、それらの導電線（７１，７２，７３等）も
纏めて接続される（７４）。さらに、複数の変換手段の
間でも入力側トランジスタ（Ｔｒ１０）が共有される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電流セル型のデ
ジタル／アナログ変換手段が複数組設けられたデジタル
／アナログ変換器に関し、詳しくは、複数の変換手段に
おける特性のばらつきを考慮したデジタル／アナログ変
換器に関する。変換特性を揃えるために、各変換手段へ
の給電等を担う導電線に寄生する抵抗の不所望な影響な
どを除去する。

【０００２】

【従来の技術】図５（ａ）に回路図を示した電流セル型
デジタル／アナログ変換回路１０は、一のデジタル入力
ＤＲを一のアナログ出力ＡＲに変換する１チャンネル分
の基本的なもの（変換手段）であり、デジタル入力ＤＲ
がｍビットであれば２のｍ乗に匹敵するｎ個のカレント
ミラーが具備されている。すなわち、この変換回路１０
は、ｎ対のトランジスタＴｒ１０＋Ｔｒ１１，Ｔｒ１０
＋Ｔｒ１２，〜，Ｔｒ１０＋Ｔｒ１ｎ（複数のカレント
ミラー）と、デジタル入力ＤＲをデコードしてそれぞれ
のカレントミラーへの選択信号を生成し出力するデコー
ダ１４（選択手段）とを有し、選択信号にて選択された
トランジスタＴｒ１１〜Ｔｒ１ｎについての総出力電流
をアナログ出力ＡＲとすることで、デジタル入力ＤＲに
応じて複数のカレントミラーそれぞれの出力電流ｉ１１
〜ｉ１ｎが選択的にアナログ出力Ａに反映させられる。
こうして、デジタル入力ＤＲに応じたアナログ出力ＡＲ
が生成される。

【０００３】詳述すると、トランジスタＴｒ１０は、カ
レントミラーの入力側トランジスタとなるＭＯＳトラン
ジスタであり、ドレインが電源ライン１１に接続され、
ソースが基準電流ｉ１０の定電流源１３に接続され、ゲ
ートが各トランジスタＴｒ１１〜Ｔｒ１ｎのゲートに接
続されている。このようなトランジスタＴｒ１０は、基
準の定電流を流す入力側トランジスタとなっている。ト
ランジスタＴｒ１１は、カレントミラーの出力側トラン
ジスタとなるＭＯＳトランジスタであり、ドレインが電
源ライン１１に接続され、ミラー電流ｉ１１の流れるソ
ースがスイッチＳＷ１１を介してアナログ出力ＡＲのラ
インに接続されている。トランジスタＴｒ１２〜Ｔｒ１
ｎのそれぞれも、同様に、カレントミラーの出力側トラ
ンジスタとなるＭＯＳトランジスタであり、ドレインが
電源ライン１１に接続され、ミラー電流ｉ１２〜ｉ１ｎ
の流れるソースがスイッチＳＷ１２〜ＳＷ１ｎを介して
アナログ出力ＡＲのラインに接続されている。このよう
なトランジスタＴｒ１１〜Ｔｒ１ｎは、入力側トランジ
スタを共通にする複数の出力側トランジスタとなってい
る。

【０００４】そして、これらのトランジスタ対Ｔｒ１０
＋Ｔｒ１１，〜，Ｔｒ１０＋Ｔｒ１ｎは一部が重複した
複数のカレントミラーとなっており、それぞれの出力電
流ｉ１１〜ｉ１ｎは、各スイッチＳＷ１１〜ＳＷ１ｎの
切換状態が導通状態になっているか遮断状態になってい
るかに応じてアナログ出力ＡＲに含まれたり含まれなか
ったりする。それらの切換状態を制御するのがデコーダ
１４であり、このデコーダ１４は、カレントミラーへの
選択信号を送出して各スイッチＳＷ１１〜ＳＷ１ｎの切
換状態を制御するに際し、デジタル入力ＤＲに対応した
個数のスイッチを導通させるものである。通常は、デジ
タル入力ＤＲの値が“０”から“１”，〜，“ｎ”と増
加したとき、各時点で順次、スイッチＳＷ１１，〜，ス
イッチＳＷ１ｎを遮断状態から導通状態へ切り換えてい
く。反対にデジタル入力Ｄの値が減少したときには逆順
で遮断させるようになっている。

【０００５】ところで、多チャンネルのデジタル／アナ
ログ変換器には、上述の電流セル型デジタル／アナログ
変換回路１０（変換手段）が一つだけでなく複数組・多
数組必要とされる。カラー画像やカラー映像を三原色Ｒ
ＧＢでデジタル信号処理したような場合など、後続のモ
ニタ等へのアナログ出力のために、３チャンネルのＤ／
Ａ変換器が用いられる。

【０００６】図５（ｂ）にブロック図を示したＩＣ１
は、そのような３チャンネル分のＤ／Ａ変換回路がワン
チップに集積されたデジタル／アナログ変換器である。
このＩＣ１には、上述の電流セル型デジタル／アナログ
変換回路１０と、これと同一構造でデジタル入力ＤＧを
アナログ出力ＡＧに変換する電流セル型デジタル／アナ
ログ変換回路２０と、やはり同一構造でデジタル入力Ｄ
Ｂをアナログ出力ＡＢに変換する電流セル型デジタル／
アナログ変換回路３０とが並列に配置して設けられてい
る。なお、各デジタル入力ＤＲ，ＤＧ，ＤＢは６ビット
でｎは“６３”となっている。

【０００７】このようなＩＣ１では、アナログ出力Ａ
Ｒ，ＡＧ，ＡＢの端子の他に、電源Ｖｄｄ用の端子が３
個、さらに接地ＧＮＤ用の端子も３個、設けられる。そ
して、プリント配線基板等への実装・搭載に際しては、
ＩＣ１の外部におけるプリント配線等によって、電源Ｖ
ｄｄ用の端子同士、接地ＧＮＤ用の端子同士が接続され
る。この場合、ＩＣの端子数が多いため、ＩＣパッケー
ジ等があまり小さくならないうえ、プリント配線も煩雑
になる。

【０００８】そこで、給電等のための電源ラインや基準
電圧ラインなどの導電線であって各変換手段間に亘るも
のをＩＣ内で接続して、電源Ｖｄｄ用端子や接地ＧＮＤ
用端子の共用化を図ることが考えられる。図７に回路図
を示したＩＣ２は、そのようなものである。なお、図示
に際し、電流セル型デジタル／アナログ変換回路２０，
３０の各要素には、電流セル型デジタル／アナログ変換
回路１０の各要素であって対応するものに付した符号に
“１０”，“２０”を足して示した。また、同時に集積
される他の回路の例として、各変換回路１０，２０，３
０へ送出されるデジタル入力ＤＲ，ＤＧ，ＤＢを複合映
像信号ＣＭＰから生成する映像信号処理回路６０も破線
で示した。

【０００９】具体的には、電源Ｖｄｄ用端子に接続され
た電流セル型デジタル／アナログ変換回路１０の基幹電
源ライン１１に対し電源ライン４１を介して電流セル型
デジタル／アナログ変換回路２０の基幹電源ライン２１
が接続され、さらにこれに対し電源ライン４２を介して
電流セル型デジタル／アナログ変換回路３０の基幹電源
ライン３１が接続され、接地ＧＮＤ用端子に接続された
電流セル型デジタル／アナログ変換回路１０の接地ライ
ン１２に対し接地ライン５１を介して電流セル型デジタ
ル／アナログ変換回路２０の接地ライン２２が接続さ
れ、さらにこれに対し接地ライン５２を介して電流セル
型デジタル／アナログ変換回路３０の接地ライン３２が
接続されている。

【００１０】この場合、相対的に大きな電流の流れる各
基幹電源ライン１１，２１，３１に分布して寄生する配
線抵抗Ｒａ〜Ｒｎがそれぞれの変換手段の特性に影響す
ることに加えて、やはり大きな電流の流れる電源ライン
４１，４２及び接地ライン５１，５２に分布して寄生す
る配線抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４も、それぞれの変換
手段の特性に不所望な影響を及ぼす。その影響は、より
多くの寄生抵抗の介在する後段の変換手段ほどアナログ
出力が低下するという形で現れる。横軸にデジタル入力
ＤＲ，ＤＧ，ＤＢを採り縦軸にアナログ出力ＡＲ，Ａ
Ｇ，ＡＢを採った図６のグラフで見れば、変換回路１０
の特性グラフ（ＤＲ：ＡＲ）より変換回路２０の特性グ
ラフ（ＤＧ：ＡＧ）が下がり、それよりも変換回路３０
の特性グラフ（ＤＢ：ＡＢ）は下がるといった具合であ
る。

【００１１】このような変換特性についての変換手段間
でのばらつきは表示映像の色むら等の原因となるので、
ＩＣ２では、基幹電源ライン１１及び基幹電源ライン２
１の起点側に対し明示的に調整用抵抗Ｒ５，Ｒ６を介挿
させておき、ＩＣの製造後に動作させて変換特性を測定
し、測定結果に基づいて調整用抵抗Ｒ５，Ｒ６にトリミ
ング等の措置を施す。このような調整作業を行うこと
で、調整用抵抗Ｒ５，Ｒ６の抵抗値を個々に適合させ
て、変換手段間のばらつきを抑制するのである。

【００１２】なお、図示は割愛したが、変換手段を一つ
だけ具え、これをデジタル入力とアナログ出力との複数
対に対して時分割で切り換えて適用することで、多チャ
ンネル化を図ったデジタル／アナログ変換器も知られて
いる。

【００１３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のデジタル／アナログ変換器では、多チャンネ
ル化に際して電流セル型の変換手段を単に並列に設けて
ワンチップ化したような場合（図５参照）、既述のよう
にＩＣの端子数や外部配線が増加してしまうという欠点
がある。一方、多チャンネル化に際して各変換手段への
導電線を内部接続した場合（図７参照）、変換手段間で
変換特性にばらつきが出てしまう（図６参照）。これを
解消するには、各導電線についての抵抗値調整作業など
が求められるという欠点がある。他方、一の変換手段を
時分割で切り換える場合（図示せず）、同一水準の処理
能力を確保するのに、チャンネル数がｋであれば、変換
手段のサンプリングレートをｋ倍以上に高めることが必
要となる。このため、適用対象が限られてしまうという
欠点がある。

【００１４】そこで、これらの欠点を持つこと無くそれ
ぞれの長所を併せ持ったデジタル／アナログ変換器を案
出することが重要な課題となる。具体的には、多チャン
ネル化に際して各変換手段への導電線を内部接続したも
の（図７参照）を基本にしながらも、何ら調整すること
無く各変換手段の変換特性が揃うように、配置等の工夫
を凝らす必要がある。

【００１５】この発明は、このような課題を解決するた
めになされたものであり、変換特性の揃った多チャンネ
ルのデジタル／アナログ変換器を実現することを目的と
する。

【００１６】

【課題を解決するための手段】このような課題を解決す
るために発明された第１乃至第３の解決手段について、
その構成および作用効果を以下に説明する。

【００１７】［第１の解決手段］第１の解決手段のデジ
タル／アナログ変換器は（、出願当初の請求項１に記載
の如く）、（基準の定電流を流す）入力側トランジスタ
（及びこの入力側トランジスタ）を共通にする（複数の
出力側トランジスタからなり一部重複している）複数の
カレントミラーを有してデジタル入力に応じたアナログ
出力を生成する変換手段が複数設けられたデジタル／ア
ナログ変換器において、前記カレントミラーは、それぞ
れの出力トランジスタのうち前記複数の変換手段の間で
対応するもの同士が（各出力トランジスタへの導電線を
基準として隣接状態や連続状態などの如き互いに近接し
合った状態になるように）纏めて配置されていることを
特徴とするものである。

【００１８】ここで、上記の「対応するもの」は、それ
ぞれのデジタル入力値が共に増減したときこれに応じて
同時に選択・非選択されるようになっているものを意味
する。通常は、複数の変換手段の変換特性グラフが全体
的に重なるように、それぞれのデジタル入力において上
位から等しいビット数の部分に着目して判断される。具
体的には、デジタル入力のビット数の等しいＲＧＢ信号
について変換するような場合は、デジタル入力値の増減
に応じて同時に選択されるカレントミラー同士が一対一
で対応する。また、デジタル入力のビット数の等しく無
いＹＣ信号について変換するような場合、Ｙ信号の方が
Ｃ信号よりも２ビット多いようなときには、Ｙ信号側の
カレントミラーのうち４個ごとにＣ信号側のカレントミ
ラーが対応する。

【００１９】このような第１の解決手段のデジタル／ア
ナログ変換器にあっては、複数の変換手段の間で対応し
あうカレントミラー同士は、それらの出力トランジスタ
への導電線の寄生抵抗なども似通ったものとなることか
ら、その影響を受けた出力電流の電流値等も一致するの
で、それら出力電流の和に基づくアナログ出力の特性も
近似してくる。

【００２０】これにより、電流セル型の変換手段を並列
に設けてそれらへの導電線を接続させたタイプのデジタ
ル／アナログ変換器であっても、調整作業を行うまでも
無く、各変換手段によるデジタル／アナログ変換の特性
が揃うようになる。したがって、この発明によれば、変
換特性の揃った多チャンネルのデジタル／アナログ変換
器を実現することができる。

【００２１】［第２の解決手段］第２の解決手段のデジ
タル／アナログ変換器は（、出願当初の請求項２に記載
の如く）、上記の第１の解決手段のデジタル／アナログ
変換器であって、前記の纏めて配置された出力トランジ
スタ同士は、（他の出力トランジスタへも至る基幹の導
電線に対して）それらの導電線が纏めて接続されている
ことを特徴とするものである。

【００２２】このような第２の解決手段のデジタル／ア
ナログ変換器にあっては、導電線の纏めて接続された出
力トランジスタ同士は、それらの出力トランジスタへの
導電線の大部分が共通のものとなり、そこから分岐した
僅かな導電線だけが個別のものとなるが、そこに寄生す
る抵抗が総て小さくて差がほとんど無いことから、その
影響を受けた出力電流の電流値等も良く一致するので、
アナログ出力の特性も一層近似してくる。これにより、
変換特性の良く揃った多チャンネルのデジタル／アナロ
グ変換器を実現することができる。

【００２３】［第３の解決手段］第３の解決手段のデジ
タル／アナログ変換器は（、出願当初の請求項３に記載
の如く）、上記の第１，第２の解決手段のデジタル／ア
ナログ変換器であって、前記複数の変換手段がそれぞれ
の入力側トランジスタを共有しあっていることを特徴と
するものである。

【００２４】このような第３の解決手段のデジタル／ア
ナログ変換器にあっては、カレントミラーの入力側トラ
ンジスタが個々の変換手段内において共有されるばかり
か複数の変換手段についても共有されることから、カレ
ントミラーの基準電流が複数の変換手段で完全に一致す
る。これにより、導電線の寄生抵抗の影響緩和に加え
て、入力側トランジスタの特性のばらつきやそれを駆動
する定電流源のばらつきといった要因による影響も回避
されることとなる。したがって、この発明によれば、さ
らに良く変換特性の揃った多チャンネルのデジタル／ア
ナログ変換器を実現することができる。

【００２５】

【発明の実施の形態】このような解決手段で達成された
本発明のデジタル／アナログ変換器についての実施形態
は、上述した解決手段のデジタル／アナログ変換器であ
って、単独で又は他の回路と共にＩＣ（半導体集積回
路）内に設けられていることを特徴とする。この場合、
ＩＣの電源端子や接地端子が共用されてその数がＡ／Ｄ
変換チャンネル（変換手段）の数より少なくて済むう
え、太い外部配線も少なくて済むので、ＩＣおよびその
実装回路が小形になる。

【００２６】

【実施例】本発明のデジタル／アナログ変換器の第１実
施例について、その具体的な構成を、図面を引用して説
明する。図１は、その回路図であり、従来例の図７に対
比されるものである。なお、各実施例の図示に際し従来
のものと同一の構成要素には同一の符号を付して示した
のでその再度の説明は割愛して、以下、従来例との相違
点を中心に述べる。このデジタル／アナログ変換器は上
述の第１，第２，第３解決手段および実施形態を総て具
現化したものであり、ＩＣ３は、次の３点で従来のＩＣ
２と相違している。

【００２７】第１に、ＩＣ３では、デコーダ１４の選択
対象のトランジスタＴｒ１１，Ｔｒ１２〜Ｔｒ１ｎに加
えてデコーダ２４の選択対象のトランジスタＴｒ２１，
Ｔｒ２２〜Ｔｒ２ｎ及びデコーダ３４の選択対象のトラ
ンジスタＴｒ３１，Ｔｒ３２〜Ｔｒ３ｎも、ドレインが
基幹電源ライン１１に対して接続されている。しかも、
デジタル入力ＤＲ，ＤＧ，ＤＢが共に値“０”から値
“１”，〜，“ｎ”と増加したときに各時点で順次選択
対象となる順序で基幹電源ライン１１に沿って列設され
ている。

【００２８】すなわち、各時点で同時に選択対象となる
もの同士Ｔｒ１１＋Ｔｒ２１＋Ｔｒ３１，Ｔｒ１２＋Ｔ
ｒ２２＋Ｔｒ３２，〜，Ｔｒ１ｎ＋Ｔｒ２ｎ＋Ｔｒ３ｎ
が隣り合って連なるように接続される。これにより、各
カレントミラーの出力トランジスタのうち複数の変換手
段の間で対応するもの同士が各出力トランジスタへの導
電線を基準として互いに近接し合った状態になるように
纏めて配置されたものとなっている。また、従来のＩＣ
２に有った基幹電源ライン２１，３１や、そこへ延びる
電源ライン４１，４２、これに寄生する抵抗Ｒ１，Ｒ３
は、無くなっている。さらに、調整用抵抗Ｒ５，Ｒ６も
省かれている。

【００２９】第２に、ＩＣ３では、デジタル入力ＤＲ，
ＤＧ，ＤＢの値が共に“１”から“２”になったときデ
コーダ１４，２４，３４によって同時に選択されるトラ
ンジスタＴｒ１２，Ｔｒ２２、Ｔｒ３２は、それぞれの
分岐電源ライン７１，７２，７３が総て共通ライン７４
に一旦接続されこれを介して基幹電源ライン１１に接続
される。他のトランジスタＴｒ１１＋Ｔｒ２１＋Ｔｒ３
１，〜，Ｔｒ１ｎ＋Ｔｒ２ｎ＋Ｔｒ３ｎも同様にして基
幹電源ライン１１に対し接続されている。これにより、
対応していて纏めて配置された出力トランジスタ同士の
導電線が、他の出力トランジスタへも至る基幹の導電線
に対して纏めて接続されたものとなっている。

【００３０】第３に、ＩＣ３では、トランジスタＴｒ１
１，Ｔｒ１２〜Ｔｒ１ｎに加えて他のトランジスタＴｒ
２１，Ｔｒ２２〜Ｔｒ２ｎ及びトランジスタＴｒ３１，
Ｔｒ３２〜Ｔｒ３ｎもゲートがトランジスタＴｒ１０の
ゲートに接続されて、デジタル入力ＤＲ，ＤＧ，ＤＢに
対する３組のｎ個のカレントミラーの出力トランジスタ
が総てトランジスタＴｒ１０を入力トランジスタとして
いる。これにより、複数の変換手段がそれぞれの入力側
トランジスタを共有しあったものとなっている。また、
従来のＩＣ２に有った接地ライン２２，３２や、そこへ
延びる接地ライン５１，５２、これに寄生する抵抗Ｒ
２，Ｒ４は、無くなっている。さらに、接地ＧＮＤ用端
子および電源Ｖｄｄ用端子は、それぞれ一つずつ設けら
れているだけである。

【００３１】この第１実施例のデジタル／アナログ変換
器について、その使用態様及び動作を説明する。図２
は、その変換特性図であり、横軸にデジタル入力ＤＲ，
ＤＧ，ＤＢを採り縦軸にアナログ出力ＡＲ，ＡＧ，ＡＢ
を採っており、従来例の図６に対比されるものである。

【００３２】ＩＣ３の製造に際しては、調整用抵抗Ｒ
５，Ｒ６が無いので、プローブテスト等が済むと、従来
のＩＣ２のようなトリミング作業等は行われないで、速
やかにパッケージングされる。プリント基板等への実装
に際しては、ＩＣピン挿入穴の穿孔が少なくて済み、電
源Ｖｄｄ用端子同士や接地ＧＮＤ用端子同士を接続させ
るといった従来の図５（ｂ）のような煩雑なプリント配
線が不要なので、プリント配線基板の設計・製造も容易
に済む。実装状態もコンパクトになる。

【００３３】そして、ＩＣ３の実装された装置に電源が
投入され、ＩＣ３が作動して、映像信号処理回路６０に
よってデジタル入力ＤＲ，ＤＧ，ＤＢが生成されると、
デジタル入力ＤＲに応じたアナログ出力ＡＲがｎ対のト
ランジスタＴｒ１０＋Ｔｒ１１，Ｔｒ１０＋Ｔｒ１２，
〜，Ｔｒ１０＋Ｔｒ１ｎ（第１の複数のカレントミラ
ー）とデコーダ１４（第１の選択手段）とによって生成
され（第１の変換手段）、デジタル入力ＤＧに応じたア
ナログ出力ＡＧがｎ対のトランジスタＴｒ１０＋Ｔｒ２
１，Ｔｒ１０＋Ｔｒ２２，〜，Ｔｒ１０＋Ｔｒ２ｎ（第
２の複数のカレントミラー）とデコーダ２４（第２の選
択手段）とによって生成され（第２の変換手段）、デジ
タル入力ＤＢに応じたアナログ出力ＡＢがｎ対のトラン
ジスタＴｒ１０＋Ｔｒ３１，Ｔｒ１０＋Ｔｒ３２，〜，
Ｔｒ１０＋Ｔｒ３ｎ（第３の複数のカレントミラー）と
デコーダ３４（第３の選択手段）とによって生成される
（第３の変換手段）。

【００３４】このとき、総てのカレントミラーの入力側
トランジスタに流れる基準電流は唯一の定電流ｉ１０だ
けなので、それぞれの変換手段で基準電流のばらつきに
起因する変換特性の相違は発生しない。また、寄生抵抗
Ｒ１〜Ｒ４が存在しないので、これらに起因する各変換
手段間での変換特性の相違も発生しない。

【００３５】さらに、各変換手段間で対応しあう出力ト
ランジスタＴｒ１２，２２，３２は、基幹電源ライン１
１に寄生する抵抗Ｒａ，Ｒｂおよび共通ライン７４まで
も共用しあっていて、異なるのは元々短い分岐電源ライ
ン７１，７２，７３に寄生する僅かな抵抗の差だけなの
で、それぞれの出力電流ｉ１２，ｉ２２，ｉ３２もほぼ
同一になる。他の電流ｉ１１，ｉ１２，ｉ１２〜電流ｉ
１ｎ，ｉ１ｎ，ｉ１ｎについても同じになる。こうし
て、各変換手段の特性グラフ（ＤＲ：ＡＲ），（ＤＧ：
ＡＧ），（ＤＢ：ＡＢ）が重なって一本に見えるほど
に、デジタル／アナログ変換特性についての変換手段間
でのばらつきは無くなる（図２参照）。

【００３６】図３に要部を示した本発明のデジタル／ア
ナログ変換器の第２実施例について説明する。これは、
上述の第２解決手段についての他の実現例となってい
る。すなわち、図示したトランジスタＴｒ１２，Ｔｒ２
２、Ｔｒ３２について述べると、それぞれの分岐電源ラ
イン７１，７２，７３が総て基幹電源ライン１１上の分
岐点７５に接続され、それ以外のところでは互いに分離
して上述の共通ライン７４を持たない。これも、対応し
ていて纏めて配置された出力トランジスタへの導電線が
纏めて基幹の導電線に接続されたものとなっている。

【００３７】図４に要部を示した本発明のデジタル／ア
ナログ変換器の第３実施例について説明する。これは、
上述の第２解決手段を除いて第１解決手段や第３解決手
段を具現化したものとなっている。すなわち、図示した
トランジスタＴｒ１２，Ｔｒ２２、Ｔｒ３２について述
べると、それぞれの分岐電源ライン７１，７２，７３が
基幹電源ライン１１上に対して個別に接続され、それ以
外のところでも分離している。このような接続は、上述
した共通接続のし難いところ、例えば基幹電源ライン１
１の曲折したところ等に適している。

【００３８】

【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段のデジタル／アナログ変換器にあって
は、複数の変換手段の間で対応しあうカレントミラー同
士で出力トランジスタへの導電線の寄生抵抗などが似通
うようにしたことにより、変換特性の揃った多チャンネ
ルのデジタル／アナログ変換器を実現することができた
という有利な効果が有る。

【００３９】また、本発明の第２の解決手段のデジタル
／アナログ変換器にあっては、纏めて配置された出力ト
ランジスタへの導電線が大部分共通となるようにしたこ
とにより、変換特性の良く揃った多チャンネルのデジタ
ル／アナログ変換器を実現することができたという有利
な効果を奏する。

【００４０】さらに、本発明の第３の解決手段のデジタ
ル／アナログ変換器にあっては、導電線の寄生抵抗の影
響緩和に加えて、入力側トランジスタの特性のばらつき
やそれを駆動する定電流源のばらつきといった要因によ
る影響も回避されるようにしたことにより、さらに良く
変換特性の揃った多チャンネルのデジタル／アナログ変
換器を実現することができたという有利な効果が有る。

【図面の簡単な説明】

【図１】本発明のデジタル／アナログ変換器の第１実
施例について、その回路図である。

【図２】その変換特性図である。

【図３】本発明の第２実施例についての要部である。

【図４】本発明の第３実施例についての要部である。

【図５】（ａ）は従来の電流セル型のデジタル／アナ
ログ変換回路であり、（ｂ）は単純に並列化したＩＣで
ある。

【図６】次の回路の変換特性図である。

【図７】ＩＣの電源端子を共通化したときの回路であ
る。

【符号の説明】

１、２、３ＩＣ（半導体集積回路、デジタル／アナロ
グ変換器の具現体）１０，２０，３０電流セル型デジタル／アナログ変換
回路（変換手段）１１，２１，３１基幹電源ライン（給電ライン、導電
線）１２，２２，３２接地ライン（導電線）１３，２３，３３定電流源１４，２４，３４デコーダ（選択手段）４０，４１，４２電源ライン（給電ライン、導電線）５０，５１，５２接地ライン（基準電圧ライン、導電
線）６０映像信号処理回路７１，７２，７３分岐電源ライン（給電ライン、導電
線）７４共通ライン（給電ライン、導電線）７５分岐点（接続点、導電線の分岐）Ｔｒ１０，Ｔｒ２０，Ｔｒ３０トランジスタ（カレン
トミラーの入力側）Ｔｒ１１，Ｔｒ２１，Ｔｒ３１トランジスタ（カレン
トミラーの出力側）Ｔｒ１２，Ｔｒ２２，Ｔｒ３２トランジスタ（カレン
トミラーの出力側）Ｔｒ１ｎ，Ｔｒ２ｎ，Ｔｒ３ｎトランジスタ（カレン
トミラーの出力側）ＳＷ１１，〜，ＳＷ３ｎスイッチ（切換手段、
開閉手段）Ｒａ，Ｒｂ，〜，Ｒｎ抵抗（配線抵抗、分布抵抗、
寄生抵抗）Ｒ１，Ｒ２，Ｒ３，Ｒ４抵抗（配線抵抗、分布抵抗、
寄生抵抗）Ｒ５，Ｒ６調整用抵抗（トリミング部、
調整部）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年６月９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

Claims

【特許請求の範囲】

【請求項１】入力側トランジスタを共通にする複数のカ
レントミラーを有してデジタル入力に応じたアナログ出
力を生成する変換手段が複数設けられたデジタル／アナ
ログ変換器において、前記カレントミラーは、それぞれ
の出力トランジスタのうち前記複数の変換手段の間で対
応するもの同士が纏めて配置されていることを特徴とす
るデジタル／アナログ変換器。
【請求項２】前記の纏めて配置された出力トランジスタ
同士は、それらの導電線が纏めて接続されていることを
特徴とする請求項１記載のデジタル／アナログ変換器。
【請求項３】前記複数の変換手段がそれぞれの入力側ト
ランジスタを共有しあっていることを特徴とする請求項
１又は請求項２に記載されたデジタル／アナログ変換
器。