JP2003258643A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JP2003258643A JP2003258643A JP2002052084A JP2002052084A JP2003258643A JP 2003258643 A JP2003258643 A JP 2003258643A JP 2002052084 A JP2002052084 A JP 2002052084A JP 2002052084 A JP2002052084 A JP 2002052084A JP 2003258643 A JP2003258643 A JP 2003258643A
- Authority
- JP
- Japan
- Prior art keywords
- conversion means
- converter
- impedance
- reference voltage
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段を内蔵
するＤ／Ａ変換装置において、高速に変化する信号に対
する応答性を向上させる。 【解決手段】 基準電圧ＶＲＥＦＨと、該基準電圧ＶＲ
ＥＦＨより低圧の基準電圧ＶＲＥＦＬとを用いてデジタ
ル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段１０１と、Ｄ／Ａ変換手段１０１から受
けたアナログ信号をインピーダンス変換するインピーダ
ンス変換手段１０２とを備える。
するＤ／Ａ変換装置において、高速に変化する信号に対
する応答性を向上させる。 【解決手段】 基準電圧ＶＲＥＦＨと、該基準電圧ＶＲ
ＥＦＨより低圧の基準電圧ＶＲＥＦＬとを用いてデジタ
ル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段１０１と、Ｄ／Ａ変換手段１０１から受
けたアナログ信号をインピーダンス変換するインピーダ
ンス変換手段１０２とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル信号をア
ナログ信号に変換するＤ／Ａ変換装置に関するものであ
る。
ナログ信号に変換するＤ／Ａ変換装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体の集積技術の向上により、
システムがワンチップ上に集積されるようになってきて
いるため、半導体装置にアナログ回路を内蔵する際、回
路面積と端子数の増加を抑えながら性能の向上をいかに
して図るかが課題となっている。
システムがワンチップ上に集積されるようになってきて
いるため、半導体装置にアナログ回路を内蔵する際、回
路面積と端子数の増加を抑えながら性能の向上をいかに
して図るかが課題となっている。
【０００３】アナログ回路のＤ／Ａコンバータ方式にお
いて一般的に用いられるものの中に、図１０（例として
４ビット構成）に示すＲ−２Ｒラダー抵抗型Ｄ／Ａ変換
装置がある。このＤ／Ａコンバータは、抵抗値がＲと２
Ｒの抵抗を使い、各ビットの値によりスイッチをコント
ロールして抵抗を基準電圧のＶＲＥＦＨとＶＲＥＦＬと
のどちらにつなぐかで電圧を分圧し、ＶＲＥＦＬから
（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲ
ＥＦＬのダイナミックレンジのアナログ信号を出力する
ものである。このような単純な構成のため、小面積なＤ
／Ａコンバータ回路を比較的容易に実現できる。
いて一般的に用いられるものの中に、図１０（例として
４ビット構成）に示すＲ−２Ｒラダー抵抗型Ｄ／Ａ変換
装置がある。このＤ／Ａコンバータは、抵抗値がＲと２
Ｒの抵抗を使い、各ビットの値によりスイッチをコント
ロールして抵抗を基準電圧のＶＲＥＦＨとＶＲＥＦＬと
のどちらにつなぐかで電圧を分圧し、ＶＲＥＦＬから
（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲ
ＥＦＬのダイナミックレンジのアナログ信号を出力する
ものである。このような単純な構成のため、小面積なＤ
／Ａコンバータ回路を比較的容易に実現できる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のＲ−２Ｒラダー抵抗Ｄ／Ａ変換装置の構成では、Ｒ
−２Ｒ抵抗網の出力がそのままアナログ出力になってい
るため、出力インピーダンスが高く、この従来のＤ／Ａ
変換装置の出力に接続される、波形をスムーズにするた
めのローパスフィルタなどの負荷の影響を受けやすい。
例えば、高速に変化する信号などでは、図１１に示すよ
うに波形なまりのため、アナログ出力の応答性が低下す
るなどの問題が発生する。
来のＲ−２Ｒラダー抵抗Ｄ／Ａ変換装置の構成では、Ｒ
−２Ｒ抵抗網の出力がそのままアナログ出力になってい
るため、出力インピーダンスが高く、この従来のＤ／Ａ
変換装置の出力に接続される、波形をスムーズにするた
めのローパスフィルタなどの負荷の影響を受けやすい。
例えば、高速に変化する信号などでは、図１１に示すよ
うに波形なまりのため、アナログ出力の応答性が低下す
るなどの問題が発生する。
【０００５】本発明は、上記問題点を解決するためにな
されたものであり、出力インピーダンス特性を改善する
ことにより、高速に変化する信号に対する応答性を向上
させたＤ／Ａ変換装置を提供することを目的とする。
されたものであり、出力インピーダンス特性を改善する
ことにより、高速に変化する信号に対する応答性を向上
させたＤ／Ａ変換装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるＤ／Ａ変換装置は、第１の基準電圧
と、該第１の基準電圧より低圧の第２の基準電圧とを用
いてデジタル信号をアナログ信号に変換するＲ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受
けたアナログ信号をインピーダンス変換するインピーダ
ンス変換手段と、を備えたことを特徴とするものであ
る。
め、本発明によるＤ／Ａ変換装置は、第１の基準電圧
と、該第１の基準電圧より低圧の第２の基準電圧とを用
いてデジタル信号をアナログ信号に変換するＲ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受
けたアナログ信号をインピーダンス変換するインピーダ
ンス変換手段と、を備えたことを特徴とするものであ
る。
【０００７】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段は、前記アナログ信号にオフセット電圧
を与えることを特徴とするものである。
記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段は、前記アナログ信号にオフセット電圧
を与えることを特徴とするものである。
【０００８】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段は、接地電圧ではない第２の参照電圧を
用いることにより、前記アナログ信号にオフセット電圧
を与えることを特徴とするものである。
記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型
Ｄ／Ａ変換手段は、接地電圧ではない第２の参照電圧を
用いることにより、前記アナログ信号にオフセット電圧
を与えることを特徴とするものである。
【０００９】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、第２の基準電圧は接地電圧
であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、
該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列
接続された複数の第１の抵抗（各抵抗値はＲ）と、前記
第１の抵抗の各接続点、及び前記直列接続された複数の
第１の抵抗からなる抵抗群の両端点にそれぞれ接続され
た複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の
抵抗の前記第１の抵抗側でない端点にそれぞれ接続さ
れ、前記第２の抵抗に、第１の基準電圧の電圧源、ある
いは接地電圧を接続する複数のスイッチと、一端が第１
の基準電圧の電圧源に接続され、他端が前記Ｒ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段の出力に接続された第３の抵
抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基
に、前記複数のスイッチを制御するスイッチコントロー
ル手段と、を有することを特徴とするものである。
記Ｄ／Ａ変換装置において、第２の基準電圧は接地電圧
であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、
該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列
接続された複数の第１の抵抗（各抵抗値はＲ）と、前記
第１の抵抗の各接続点、及び前記直列接続された複数の
第１の抵抗からなる抵抗群の両端点にそれぞれ接続され
た複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の
抵抗の前記第１の抵抗側でない端点にそれぞれ接続さ
れ、前記第２の抵抗に、第１の基準電圧の電圧源、ある
いは接地電圧を接続する複数のスイッチと、一端が第１
の基準電圧の電圧源に接続され、他端が前記Ｒ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段の出力に接続された第３の抵
抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基
に、前記複数のスイッチを制御するスイッチコントロー
ル手段と、を有することを特徴とするものである。
【００１０】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からの
アナログ信号がゲートに入力されるＮ型ＭＯＳトランジ
スタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗
と、を有することを特徴とするものである。
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からの
アナログ信号がゲートに入力されるＮ型ＭＯＳトランジ
スタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗
と、を有することを特徴とするものである。
【００１１】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記Ｎ型ＭＯＳトランジスタに代えてＰ型ＭＯＳ
トランジスタを有することを特徴とするものである。
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記Ｎ型ＭＯＳトランジスタに代えてＰ型ＭＯＳ
トランジスタを有することを特徴とするものである。
【００１２】また、本発明によるＤ／Ａ変換装置は、前
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記抵抗に代えてＮ型ＭＯＳトランジスタ、また
はＰ型ＭＯＳトランジスタを有することを特徴とするも
のである。
記Ｄ／Ａ変換装置において、前記インピーダンス変換手
段は、前記抵抗に代えてＮ型ＭＯＳトランジスタ、また
はＰ型ＭＯＳトランジスタを有することを特徴とするも
のである。
【００１３】
【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１によるＤ／Ａ変換装置について、図面を参
照しながら説明する。本実施の形態１によるＤ／Ａ変換
装置は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａコンバータのアナ
ログ出力の電流ドライブ能力を向上させ、アナログ出力
信号の応答性を改善するものである。
実施の形態１によるＤ／Ａ変換装置について、図面を参
照しながら説明する。本実施の形態１によるＤ／Ａ変換
装置は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａコンバータのアナ
ログ出力の電流ドライブ能力を向上させ、アナログ出力
信号の応答性を改善するものである。
【００１４】図１は、本実施の形態１によるＤ／Ａ変換
装置の構成を示す回路図であり、図２は、そのＤ／Ａ変
換装置の作用効果を説明するための波形図である。図１
において、本実施の形態１によるＤ／Ａ変換装置１００
は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１と、イ
ンピーダンス変換手段１０２とを備える。Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段１０１は、基準電圧ＶＲＥＦＨ
と、基準電圧ＶＲＥＦＬ（ただし、ＶＲＥＦＬはＶＲＥ
ＦＨよりも低圧）とを用いて、デジタル信号をアナログ
信号に変換するものであり、さらに、スイッチコントロ
ール１０１０と、スイッチ１０１１ａ、１０１１ｂ、１
０１１ｃ、１０１１ｄと、抵抗値が２Ｒ、あるいはＲの
複数の抵抗とを備える。
装置の構成を示す回路図であり、図２は、そのＤ／Ａ変
換装置の作用効果を説明するための波形図である。図１
において、本実施の形態１によるＤ／Ａ変換装置１００
は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１と、イ
ンピーダンス変換手段１０２とを備える。Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段１０１は、基準電圧ＶＲＥＦＨ
と、基準電圧ＶＲＥＦＬ（ただし、ＶＲＥＦＬはＶＲＥ
ＦＨよりも低圧）とを用いて、デジタル信号をアナログ
信号に変換するものであり、さらに、スイッチコントロ
ール１０１０と、スイッチ１０１１ａ、１０１１ｂ、１
０１１ｃ、１０１１ｄと、抵抗値が２Ｒ、あるいはＲの
複数の抵抗とを備える。
【００１５】スイッチコントロール１０１０は、入力さ
れるデジタル信号に基づいてスイッチ１０１１ａなどを
コントロールするものであり、入力デジタル信号の各ビ
ットが“１”のときにはスイッチに基準電圧ＶＲＥＦＨ
側を選択させ、“０”のときにはスイッチに基準電圧Ｖ
ＲＥＦＬ側を選択させる。例えば、ＬＳＢが“０”のと
きには、スイッチ１０１１ａにＶＲＥＦＬ側を選択さ
せ、ＬＳＢが“１”のときには、スイッチ１０１１ａに
ＶＲＥＦＨ側を選択させる。このようにしてスイッチコ
ントロール１０１０によりスイッチ１０１１ａなどがコ
ントロールされることにより、基準電圧ＶＲＥＦＬから
基準電圧ＶＲＥＦＨまでの電圧が分圧され、ＶＲＥＦＬ
から（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋
ＶＲＥＦＬのダイナミックレンジのアナログ信号がＲ−
２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力され
る。
れるデジタル信号に基づいてスイッチ１０１１ａなどを
コントロールするものであり、入力デジタル信号の各ビ
ットが“１”のときにはスイッチに基準電圧ＶＲＥＦＨ
側を選択させ、“０”のときにはスイッチに基準電圧Ｖ
ＲＥＦＬ側を選択させる。例えば、ＬＳＢが“０”のと
きには、スイッチ１０１１ａにＶＲＥＦＬ側を選択さ
せ、ＬＳＢが“１”のときには、スイッチ１０１１ａに
ＶＲＥＦＨ側を選択させる。このようにしてスイッチコ
ントロール１０１０によりスイッチ１０１１ａなどがコ
ントロールされることにより、基準電圧ＶＲＥＦＬから
基準電圧ＶＲＥＦＨまでの電圧が分圧され、ＶＲＥＦＬ
から（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋
ＶＲＥＦＬのダイナミックレンジのアナログ信号がＲ−
２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力され
る。
【００１６】インピーダンス変換手段１０２は、Ｒ−２
Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から受けたアナロ
グ信号をインピーダンス変換するものであり、Ｎ型ＭＯ
Ｓトランジスタ１０４と、そのＮ型ＭＯＳトランジスタ
１０４のソースに接続された抵抗１０３とを備える。こ
のソース出力（ＶＯＵＴ）が本実施の形態１によるＤ／
Ａ変換装置の最終のアナログ出力となる。
Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から受けたアナロ
グ信号をインピーダンス変換するものであり、Ｎ型ＭＯ
Ｓトランジスタ１０４と、そのＮ型ＭＯＳトランジスタ
１０４のソースに接続された抵抗１０３とを備える。こ
のソース出力（ＶＯＵＴ）が本実施の形態１によるＤ／
Ａ変換装置の最終のアナログ出力となる。
【００１７】次に、本実施の形態１によるＤ／Ａ変換装
置の動作について説明する。デジタル信号は、スイッチ
コントロール１０１０に入力され、そのデジタル信号の
各ビットごとの値に応じて、スイッチ１０１１ａ〜１０
１１ｄがコントロールされる。このスイッチ１０１１ａ
〜１０１１ｄのコントロールにより基準電圧ＶＲＥＦＬ
から基準電圧ＶＲＥＦＨまでの電圧が分圧される。そし
て、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）／２n
ごとに変化するアナログ信号がＲ−２Ｒラダー抵抗型Ｄ
／Ａ変換手段１０１から出力される。
置の動作について説明する。デジタル信号は、スイッチ
コントロール１０１０に入力され、そのデジタル信号の
各ビットごとの値に応じて、スイッチ１０１１ａ〜１０
１１ｄがコントロールされる。このスイッチ１０１１ａ
〜１０１１ｄのコントロールにより基準電圧ＶＲＥＦＬ
から基準電圧ＶＲＥＦＨまでの電圧が分圧される。そし
て、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）／２n
ごとに変化するアナログ信号がＲ−２Ｒラダー抵抗型Ｄ
／Ａ変換手段１０１から出力される。
【００１８】このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１からの出力は、Ｎ型ＭＯＳトランジスタ１０４の
ゲートに入力され、インピーダンス変換手段１０２によ
りインピーダンス変換される。したがって、Ｒ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段１０１の出力インピーダンス
は高いが、インピーダンス変換手段１０２からの出力、
すなわちＤ／Ａ変換装置１００からの出力（ＶＯＵＴ）
は、電流能力が向上されており、低インピーダンスとな
っている。そして、図２で示されるように、Ｄ／Ａ変換
装置１００の出力（ＶＯＵＴ）と、その出力をローパス
フィルタ１０５に通した後の出力（ＡＯＵＴ）とを比較
しても、従来例（図１１）に比べて応答性が向上してい
ることが分かる。
１０１からの出力は、Ｎ型ＭＯＳトランジスタ１０４の
ゲートに入力され、インピーダンス変換手段１０２によ
りインピーダンス変換される。したがって、Ｒ−２Ｒラ
ダー抵抗型Ｄ／Ａ変換手段１０１の出力インピーダンス
は高いが、インピーダンス変換手段１０２からの出力、
すなわちＤ／Ａ変換装置１００からの出力（ＶＯＵＴ）
は、電流能力が向上されており、低インピーダンスとな
っている。そして、図２で示されるように、Ｄ／Ａ変換
装置１００の出力（ＶＯＵＴ）と、その出力をローパス
フィルタ１０５に通した後の出力（ＡＯＵＴ）とを比較
しても、従来例（図１１）に比べて応答性が向上してい
ることが分かる。
【００１９】このように、本実施の形態１によるＤ／Ａ
変換装置によれば、Ｎ型ＭＯＳトランジスタ１０４と抵
抗１０３とから構成されるソースフォロワ回路のインピ
ーダンス変換手段１０２を備え、そのインピーダンス変
換手段１０２によりＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段１０１からのアナログ出力をインピーダンス変換する
ことで、Ｄ／Ａ変換装置の出力インピーダンス特性を改
善し、出力電流ドライブ能力を向上させることができ、
高速に変化する信号に対する応答性を向上させることが
できる。
変換装置によれば、Ｎ型ＭＯＳトランジスタ１０４と抵
抗１０３とから構成されるソースフォロワ回路のインピ
ーダンス変換手段１０２を備え、そのインピーダンス変
換手段１０２によりＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段１０１からのアナログ出力をインピーダンス変換する
ことで、Ｄ／Ａ変換装置の出力インピーダンス特性を改
善し、出力電流ドライブ能力を向上させることができ、
高速に変化する信号に対する応答性を向上させることが
できる。
【００２０】（実施の形態２）以下、本発明の実施の形
態２によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図３は、上述の実施の形態１によるＤ／Ａ
変換装置において、基準電圧ＶＲＥＦＬを接地電圧とし
たものの構成を示す回路図であり、図４は、そのＤ／Ａ
変換装置におけるインピーダンス変換手段への入力波形
と出力波形を示す波形図である。なお、図３で示される
Ｄ／Ａ変換装置の構成、及び動作は実施の形態１と同様
であり、その説明を省略する。
態２によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図３は、上述の実施の形態１によるＤ／Ａ
変換装置において、基準電圧ＶＲＥＦＬを接地電圧とし
たものの構成を示す回路図であり、図４は、そのＤ／Ａ
変換装置におけるインピーダンス変換手段への入力波形
と出力波形を示す波形図である。なお、図３で示される
Ｄ／Ａ変換装置の構成、及び動作は実施の形態１と同様
であり、その説明を省略する。
【００２１】Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０
１の基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとしては、図３で
示されるように、基準電圧ＶＲＥＦＨを、Ｄ／Ａ変換装
置を内蔵している半導体装置の電源電圧ＶＤＤとし、基
準電圧ＶＲＥＦＬを接地電圧（グラウンド）とするのが
一般的である。この場合には、上述のようにソースフォ
ロワによるインピーダンス変換手段１０２により信号の
応答性を向上させることができるが、インピーダンス変
換手段１０２のＮ型ＭＯＳトランジスタ１０４が動作す
るためには、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０
１のアナログ信号出力Ｓ１１の電圧が、Ｎ型ＭＯＳトラ
ンジスタ１０４のスレッショルド電圧ＶＴ以上である必
要がある。例えば、図４（ａ）で示されるように、アナ
ログ信号出力Ｓ１１がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換
手段１０１のダイナミックレンジいっぱいの信号であっ
た場合には、インピーダンス変換手段１０２からの出
力、すなわちＤ／Ａ変換装置からの出力Ｓ１２は、図４
（ｂ）で示されるようになり、Ｎ型ＭＯＳトランジスタ
１０４のスレッショルド電圧ＶＴ分だけ、信号欠けが発
生してしまうこととなる。本実施の形態２によるＤ／Ａ
変換装置は、このアナログ出力の信号欠けを改善するも
のである。
１の基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとしては、図３で
示されるように、基準電圧ＶＲＥＦＨを、Ｄ／Ａ変換装
置を内蔵している半導体装置の電源電圧ＶＤＤとし、基
準電圧ＶＲＥＦＬを接地電圧（グラウンド）とするのが
一般的である。この場合には、上述のようにソースフォ
ロワによるインピーダンス変換手段１０２により信号の
応答性を向上させることができるが、インピーダンス変
換手段１０２のＮ型ＭＯＳトランジスタ１０４が動作す
るためには、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０
１のアナログ信号出力Ｓ１１の電圧が、Ｎ型ＭＯＳトラ
ンジスタ１０４のスレッショルド電圧ＶＴ以上である必
要がある。例えば、図４（ａ）で示されるように、アナ
ログ信号出力Ｓ１１がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換
手段１０１のダイナミックレンジいっぱいの信号であっ
た場合には、インピーダンス変換手段１０２からの出
力、すなわちＤ／Ａ変換装置からの出力Ｓ１２は、図４
（ｂ）で示されるようになり、Ｎ型ＭＯＳトランジスタ
１０４のスレッショルド電圧ＶＴ分だけ、信号欠けが発
生してしまうこととなる。本実施の形態２によるＤ／Ａ
変換装置は、このアナログ出力の信号欠けを改善するも
のである。
【００２２】図５は、本実施の形態２によるＤ／Ａ変換
装置の構成を示す回路図であり、図６は、そのＤ／Ａ変
換装置におけるインピーダンス変換手段への入力波形と
出力波形を示す波形図である。
装置の構成を示す回路図であり、図６は、そのＤ／Ａ変
換装置におけるインピーダンス変換手段への入力波形と
出力波形を示す波形図である。
【００２３】図５において、本実施の形態２によるＤ／
Ａ変換装置では、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１で用いる基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとし
て、基準電圧ＶＲＥＦＨを電源電圧ＶＤＤ１とし、低圧
側の基準電圧ＶＲＥＦＬを別の電源電圧ＶＤＤ２として
いる。ここで、この電圧ＶＤＤ２は、Ｎ型ＭＯＳトラン
ジスタ１０４のスレッショルド電圧ＶＴ以上であり、電
源電圧ＶＤＤ１より低圧である。なお、これ以外のＤ／
Ａ変換装置の構成、及び動作は実施の形態１と同様であ
り、その説明を省略する。
Ａ変換装置では、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１で用いる基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとし
て、基準電圧ＶＲＥＦＨを電源電圧ＶＤＤ１とし、低圧
側の基準電圧ＶＲＥＦＬを別の電源電圧ＶＤＤ２として
いる。ここで、この電圧ＶＤＤ２は、Ｎ型ＭＯＳトラン
ジスタ１０４のスレッショルド電圧ＶＴ以上であり、電
源電圧ＶＤＤ１より低圧である。なお、これ以外のＤ／
Ａ変換装置の構成、及び動作は実施の形態１と同様であ
り、その説明を省略する。
【００２４】本実施の形態２によるＤ／Ａ変換装置で
は、基準電圧ＶＲＥＦＬを接地電圧ではないＶＤＤ２と
したことにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１のアナログ出力にオフセット電圧を与えたことと
なり、その結果、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１のアナログ信号出力Ｓ２１は、図６（ａ）で示さ
れるようになる。したがって、Ｎ型ＭＯＳトランジスタ
１０４のゲートに入力される信号はスレッショルド電圧
ＶＴ以上であるため、インピーダンス変換手段１０２の
出力は信号欠けを発生することなく、図６（ｂ）で示さ
れるようになる。
は、基準電圧ＶＲＥＦＬを接地電圧ではないＶＤＤ２と
したことにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１のアナログ出力にオフセット電圧を与えたことと
なり、その結果、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０１のアナログ信号出力Ｓ２１は、図６（ａ）で示さ
れるようになる。したがって、Ｎ型ＭＯＳトランジスタ
１０４のゲートに入力される信号はスレッショルド電圧
ＶＴ以上であるため、インピーダンス変換手段１０２の
出力は信号欠けを発生することなく、図６（ｂ）で示さ
れるようになる。
【００２５】このように、本実施の形態２によるＤ／Ａ
変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段１０１のアナログ出力にオフセット電圧を与えるよう
にしたことで、インピーダンス変換手段１０２に入力さ
れる信号の電圧値がＮ型ＭＯＳトランジスタ１０４のス
レッショルド電圧ＶＴを超えることとなり、インピーダ
ンス変換手段１０２の出力、すなわち本実施の形態２に
よるＤ／Ａ変換装置の出力の信号欠けを防止することが
できる。
変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段１０１のアナログ出力にオフセット電圧を与えるよう
にしたことで、インピーダンス変換手段１０２に入力さ
れる信号の電圧値がＮ型ＭＯＳトランジスタ１０４のス
レッショルド電圧ＶＴを超えることとなり、インピーダ
ンス変換手段１０２の出力、すなわち本実施の形態２に
よるＤ／Ａ変換装置の出力の信号欠けを防止することが
できる。
【００２６】（実施の形態３）以下、本発明の実施の形
態３によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。本実施の形態３によるＤ／Ａ変換装置は、
より簡易な構成により、実施の形態２によるＤ／Ａ変換
装置と同様に、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の
アナログ出力にオフセット電圧を与えるようにしたもの
である。
態３によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。本実施の形態３によるＤ／Ａ変換装置は、
より簡易な構成により、実施の形態２によるＤ／Ａ変換
装置と同様に、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の
アナログ出力にオフセット電圧を与えるようにしたもの
である。
【００２７】図７は、本実施の形態３によるＤ／Ａ変換
装置の構成を示す回路図である。なお、インピーダンス
変換手段１０２の構成、及び動作は実施の形態１と同様
であり、その説明を省略する。図７において、Ｒ−２Ｒ
ラダー抵抗型Ｄ／Ａ変換手段２１０は、抵抗２０１、２
０２ａ〜２０２ｃ、２０３ａ〜２０３ｄと、スイッチ１
０１１ａ〜１０１１ｄと、スイッチコントロール１０１
０とを備える。なお、基準電圧ＶＲＥＦＨは電源電圧Ｖ
ＤＤとし、基準電圧ＶＲＥＦＬは接地電圧としている。
抵抗２０２ａ〜２０２ｃは、Ｒ−２Ｒラダー抵抗型Ｄ／
Ａ変換手段２１０の出力から直列接続されており、その
各抵抗の接続点、及び抵抗２０２ａ〜２０２ｃからなる
抵抗群の両端点に、抵抗２０３ａ〜２０３ｄがそれぞれ
接続されている。ここまでは、通常のＲ−２Ｒラダー抵
抗型Ｄ／Ａ変換手段と同様であるが、本実施の形態３に
よるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０では、
一端が基準電圧ＶＲＥＦＨの電圧源（ＶＤＤ）に接続さ
れ、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０
の出力に接続された抵抗２０１を備えている点が通常の
ものと異なっている。この抵抗２０１を有していること
により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の
アナログ信号出力Ｓ３１にオフセットを与えたこととな
り、電源ＶＤＤ２を別途用意することなく、抵抗の一端
をつなぎかえるという簡単な方法により、オフセットを
与えることができる。
装置の構成を示す回路図である。なお、インピーダンス
変換手段１０２の構成、及び動作は実施の形態１と同様
であり、その説明を省略する。図７において、Ｒ−２Ｒ
ラダー抵抗型Ｄ／Ａ変換手段２１０は、抵抗２０１、２
０２ａ〜２０２ｃ、２０３ａ〜２０３ｄと、スイッチ１
０１１ａ〜１０１１ｄと、スイッチコントロール１０１
０とを備える。なお、基準電圧ＶＲＥＦＨは電源電圧Ｖ
ＤＤとし、基準電圧ＶＲＥＦＬは接地電圧としている。
抵抗２０２ａ〜２０２ｃは、Ｒ−２Ｒラダー抵抗型Ｄ／
Ａ変換手段２１０の出力から直列接続されており、その
各抵抗の接続点、及び抵抗２０２ａ〜２０２ｃからなる
抵抗群の両端点に、抵抗２０３ａ〜２０３ｄがそれぞれ
接続されている。ここまでは、通常のＲ−２Ｒラダー抵
抗型Ｄ／Ａ変換手段と同様であるが、本実施の形態３に
よるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０では、
一端が基準電圧ＶＲＥＦＨの電圧源（ＶＤＤ）に接続さ
れ、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０
の出力に接続された抵抗２０１を備えている点が通常の
ものと異なっている。この抵抗２０１を有していること
により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の
アナログ信号出力Ｓ３１にオフセットを与えたこととな
り、電源ＶＤＤ２を別途用意することなく、抵抗の一端
をつなぎかえるという簡単な方法により、オフセットを
与えることができる。
【００２８】図７で示されるＲ−２Ｒラダー抵抗型Ｄ／
Ａ変換手段２１０の場合、デジタル信号が“００００”
の時に、アナログ信号出力Ｓ３１が最低値となるが、そ
の最低値は、ＶＤＤ×（４３／１２８）となり、ＶＤＤ
の約１／３となる。したがって、ＶＤＤの値をＮ型ＭＯ
Ｓトランジスタ１０４のスレッショルド電圧ＶＴの３倍
以上とすればよい。例えば、ＶＤＤとして３．３Ｖを用
い、スレッショルド電圧ＶＴが０．７Ｖである場合に
は、このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の
アナログ信号出力Ｓ３１のオフセットにより、アナログ
信号出力Ｓ３１の最低値が十分スレッショルド電圧ＶＴ
を超えていることが分かる。
Ａ変換手段２１０の場合、デジタル信号が“００００”
の時に、アナログ信号出力Ｓ３１が最低値となるが、そ
の最低値は、ＶＤＤ×（４３／１２８）となり、ＶＤＤ
の約１／３となる。したがって、ＶＤＤの値をＮ型ＭＯ
Ｓトランジスタ１０４のスレッショルド電圧ＶＴの３倍
以上とすればよい。例えば、ＶＤＤとして３．３Ｖを用
い、スレッショルド電圧ＶＴが０．７Ｖである場合に
は、このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の
アナログ信号出力Ｓ３１のオフセットにより、アナログ
信号出力Ｓ３１の最低値が十分スレッショルド電圧ＶＴ
を超えていることが分かる。
【００２９】このように、本実施の形態３によるＤ／Ａ
変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段２１０を、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１
０の出力から直列接続された複数の抵抗２０２ａ〜２０
２ｃと、抵抗２０２ａ〜２０２ｃの各接続点、及び直列
接続された複数の抵抗２０２ａ〜２０２ｃからなる抵抗
群の両端点にそれぞれ接続された複数の抵抗２０３ａ〜
２０３ｄと、抵抗２０３ａ〜２０３ｄの抵抗２０２ａ〜
２０２ｃ側でない端点にそれぞれ接続され、抵抗２０３
ａ〜２０３ｄに、電源電圧（ＶＤＤ）、あるいは接地電
圧（グラウンド）を接続する複数のスイッチ１０１１ａ
〜１０１１ｄと、一端が電源電圧（ＶＤＤ）に接続さ
れ、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０
の出力に接続された抵抗２０１と、入力されたデジタル
信号を基に、複数のスイッチ１０１１ａ〜１０１１ｄを
制御するスイッチコントロール１０１０とから構成した
ことで、実施の形態２のように電源ＶＤＤ２を別途用意
することなく、抵抗２０１の端点をつなぎかえたという
簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段２１０のアナログ出力にトランジスタ１０４のスレッ
ショルド電圧ＶＴを超えるオフセット電圧を与えること
ができ、インピーダンス変換手段１０２の出力、すなわ
ちＤ／Ａ変換装置の出力の信号欠けを防止することがで
きる。
変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段２１０を、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１
０の出力から直列接続された複数の抵抗２０２ａ〜２０
２ｃと、抵抗２０２ａ〜２０２ｃの各接続点、及び直列
接続された複数の抵抗２０２ａ〜２０２ｃからなる抵抗
群の両端点にそれぞれ接続された複数の抵抗２０３ａ〜
２０３ｄと、抵抗２０３ａ〜２０３ｄの抵抗２０２ａ〜
２０２ｃ側でない端点にそれぞれ接続され、抵抗２０３
ａ〜２０３ｄに、電源電圧（ＶＤＤ）、あるいは接地電
圧（グラウンド）を接続する複数のスイッチ１０１１ａ
〜１０１１ｄと、一端が電源電圧（ＶＤＤ）に接続さ
れ、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０
の出力に接続された抵抗２０１と、入力されたデジタル
信号を基に、複数のスイッチ１０１１ａ〜１０１１ｄを
制御するスイッチコントロール１０１０とから構成した
ことで、実施の形態２のように電源ＶＤＤ２を別途用意
することなく、抵抗２０１の端点をつなぎかえたという
簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段２１０のアナログ出力にトランジスタ１０４のスレッ
ショルド電圧ＶＴを超えるオフセット電圧を与えること
ができ、インピーダンス変換手段１０２の出力、すなわ
ちＤ／Ａ変換装置の出力の信号欠けを防止することがで
きる。
【００３０】（実施の形態４）以下、本発明の実施の形
態４によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図８は、本実施の形態４によるＤ／Ａ変換
装置の構成を示すブロック図である。なお、図８で示さ
れるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構
成、及び動作は実施の形態１と同様であり、その説明を
省略する。
態４によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図８は、本実施の形態４によるＤ／Ａ変換
装置の構成を示すブロック図である。なお、図８で示さ
れるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構
成、及び動作は実施の形態１と同様であり、その説明を
省略する。
【００３１】本実施の形態４によるインピーダンス変換
手段３００は、Ｎ型ＭＯＳトランジスタ１０４、３０１
を有する。Ｎ型ＭＯＳトランジスタ１０４は、実施の形
態１と同様のものであり、Ｎ型ＭＯＳトランジスタ３０
１は、実施の形態１による抵抗１０３に代えて設けられ
たものである。
手段３００は、Ｎ型ＭＯＳトランジスタ１０４、３０１
を有する。Ｎ型ＭＯＳトランジスタ１０４は、実施の形
態１と同様のものであり、Ｎ型ＭＯＳトランジスタ３０
１は、実施の形態１による抵抗１０３に代えて設けられ
たものである。
【００３２】実施の形態１によるインピーダンス変換手
段１０２では、インピーダンス変換にＮ型ＭＯＳトラン
ジスタ１０４と抵抗１０３とを用いているが、この構成
では、半導体の製造工程によりトランジスタ１０４にお
ける抵抗成分と、抵抗１０３の抵抗値との抵抗比のばら
つきが大きくなり、最終的なアナログ出力（ＶＯＵＴ）
の電圧にもばらつきが生じるおそれがある。しかしなが
ら、図８で示される本実施の形態４によるインピーダン
ス変換手段３００のように、抵抗１０３に代えてＮ型Ｍ
ＯＳトランジスタ３０１を用いることで、半導体製造工
程における抵抗比のばらつきを抑えることができ、出力
電圧（ＶＯＵＴ）のばらつきも抑えることができる。
段１０２では、インピーダンス変換にＮ型ＭＯＳトラン
ジスタ１０４と抵抗１０３とを用いているが、この構成
では、半導体の製造工程によりトランジスタ１０４にお
ける抵抗成分と、抵抗１０３の抵抗値との抵抗比のばら
つきが大きくなり、最終的なアナログ出力（ＶＯＵＴ）
の電圧にもばらつきが生じるおそれがある。しかしなが
ら、図８で示される本実施の形態４によるインピーダン
ス変換手段３００のように、抵抗１０３に代えてＮ型Ｍ
ＯＳトランジスタ３０１を用いることで、半導体製造工
程における抵抗比のばらつきを抑えることができ、出力
電圧（ＶＯＵＴ）のばらつきも抑えることができる。
【００３３】（実施の形態５）以下、本発明の実施の形
態５によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図９は、本実施の形態５によるＤ／Ａ変換
装置の構成を示すブロック図である。なお、図９で示さ
れるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構
成、及び動作は実施の形態１と同様であり、その説明を
省略する。
態５によるＤ／Ａ変換装置について、図面を参照しなが
ら説明する。図９は、本実施の形態５によるＤ／Ａ変換
装置の構成を示すブロック図である。なお、図９で示さ
れるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構
成、及び動作は実施の形態１と同様であり、その説明を
省略する。
【００３４】本実施の形態５によるインピーダンス変換
手段４００は、Ｐ型ＭＯＳトランジスタ４０１と、抵抗
４０２とを有する。このインピーダンス変換手段４００
の動作については、実質的に実施の形態１によるインピ
ーダンス変換手段１０２と同様であり、その説明を省略
する。
手段４００は、Ｐ型ＭＯＳトランジスタ４０１と、抵抗
４０２とを有する。このインピーダンス変換手段４００
の動作については、実質的に実施の形態１によるインピ
ーダンス変換手段１０２と同様であり、その説明を省略
する。
【００３５】このように、本実施の形態５によるＤ／Ａ
変換装置のように、インピーダンス変換手段４００をＰ
型ＭＯＳトランジスタ４０１で構成しても、実施の形態
１によるＤ／Ａ変換装置と同様の効果を奏することがで
きる。
変換装置のように、インピーダンス変換手段４００をＰ
型ＭＯＳトランジスタ４０１で構成しても、実施の形態
１によるＤ／Ａ変換装置と同様の効果を奏することがで
きる。
【００３６】なお、実施の形態４の場合と同様に、抵抗
４０２に代えてＭＯＳトランジスタを用いるようにして
もよい。
４０２に代えてＭＯＳトランジスタを用いるようにして
もよい。
【００３７】また、インピーダンス変換手段を構成する
トランジスタは、ＭＯＳトランジスタ（ＭＯＳ−ＦＥ
Ｔ）に限定されるものではなく、バイポーラトランジス
タや、接合型トランジスタ（Ｊ−ＦＥＴ）であってもよ
い。ただし、ＭＯＳトランジスタでインピーダンス変換
手段を構成した場合には、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ
変換手段と一緒に半導体基板上にインピーダンス変換手
段を構成することができ、Ｄ／Ａ変換装置のコストを低
減させることができるというメリットがある。
トランジスタは、ＭＯＳトランジスタ（ＭＯＳ−ＦＥ
Ｔ）に限定されるものではなく、バイポーラトランジス
タや、接合型トランジスタ（Ｊ−ＦＥＴ）であってもよ
い。ただし、ＭＯＳトランジスタでインピーダンス変換
手段を構成した場合には、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ
変換手段と一緒に半導体基板上にインピーダンス変換手
段を構成することができ、Ｄ／Ａ変換装置のコストを低
減させることができるというメリットがある。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
によるＤ／Ａ変換装置によれば、第１の基準電圧と、該
第１の基準電圧より低圧の第２の基準電圧とを用いてデ
ジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵
抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたア
ナログ信号をインピーダンス変換するインピーダンス変
換手段とを備えたことで、Ｄ／Ａ変換装置の出力インピ
ーダンス特性を改善し、出力電流ドライブ能力を向上さ
せることができ、高速に変化する信号に対する応答性を
向上させることができる効果が得られる。
によるＤ／Ａ変換装置によれば、第１の基準電圧と、該
第１の基準電圧より低圧の第２の基準電圧とを用いてデ
ジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵
抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたア
ナログ信号をインピーダンス変換するインピーダンス変
換手段とを備えたことで、Ｄ／Ａ変換装置の出力インピ
ーダンス特性を改善し、出力電流ドライブ能力を向上さ
せることができ、高速に変化する信号に対する応答性を
向上させることができる効果が得られる。
【００３９】また、本発明によるＤ／Ａ変換装置によれ
ば、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー
抵抗型Ｄ／Ａ変換手段が、前記アナログ信号にオフセッ
ト電圧を与えることで、前記インピーダンス変換手段の
出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止
することができる効果が得られる。
ば、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー
抵抗型Ｄ／Ａ変換手段が、前記アナログ信号にオフセッ
ト電圧を与えることで、前記インピーダンス変換手段の
出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止
することができる効果が得られる。
【００４０】また、本発明によるＤ／Ａ変換装置によれ
ば、前記Ｄ／Ａ変換装置において、第２の基準電圧を接
地電圧とし、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
が、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から
直列接続された複数の第１の抵抗（各抵抗値はＲ）と、
前記第１の抵抗の各接続点、及び前記直列接続された複
数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続
された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第
２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続
され、前記第２の抵抗に、第１の基準電圧の電圧源、あ
るいは接地電圧を接続する複数のスイッチと、一端が前
記第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段の出力に接続された第３の抵抗
（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、
前記複数のスイッチを制御するスイッチコントロール手
段とを有することで、簡易な構成により、Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段のアナログ出力にトランジスタ
のスレッショルド電圧ＶＴを超えるオフセット電圧を与
えることができ、前記インピーダンス変換手段の出力、
すなわちＤ／Ａ変換装置の出力の信号欠けを防止するこ
とができる効果が得られる。
ば、前記Ｄ／Ａ変換装置において、第２の基準電圧を接
地電圧とし、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
が、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から
直列接続された複数の第１の抵抗（各抵抗値はＲ）と、
前記第１の抵抗の各接続点、及び前記直列接続された複
数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続
された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第
２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続
され、前記第２の抵抗に、第１の基準電圧の電圧源、あ
るいは接地電圧を接続する複数のスイッチと、一端が前
記第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段の出力に接続された第３の抵抗
（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、
前記複数のスイッチを制御するスイッチコントロール手
段とを有することで、簡易な構成により、Ｒ−２Ｒラダ
ー抵抗型Ｄ／Ａ変換手段のアナログ出力にトランジスタ
のスレッショルド電圧ＶＴを超えるオフセット電圧を与
えることができ、前記インピーダンス変換手段の出力、
すなわちＤ／Ａ変換装置の出力の信号欠けを防止するこ
とができる効果が得られる。
【００４１】また、本発明によるＤ／Ａ変換装置によれ
ば、前記Ｄ／Ａ変換装置において、前記インピーダンス
変換手段が、前記Ｄ／Ａ変換手段からのアナログ信号が
ゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型
ＭＯＳトランジスタのソースに接続された抵抗とを有す
ることで、簡易な構成により、インピーダンス変換を行
うことができる効果が得られる。
ば、前記Ｄ／Ａ変換装置において、前記インピーダンス
変換手段が、前記Ｄ／Ａ変換手段からのアナログ信号が
ゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型
ＭＯＳトランジスタのソースに接続された抵抗とを有す
ることで、簡易な構成により、インピーダンス変換を行
うことができる効果が得られる。
【００４２】また、本発明によるＤ／Ａ変換装置によれ
ば、前記Ｄ／Ａ変換装置において、前記インピーダンス
変換手段が、前記抵抗に代えてＮ型ＭＯＳトランジス
タ、またはＰ型ＭＯＳトランジスタを有することで、半
導体製造工程における抵抗比のばらつきを抑えることが
でき、出力電圧のばらつきも抑えることができる効果が
得られる。
ば、前記Ｄ／Ａ変換装置において、前記インピーダンス
変換手段が、前記抵抗に代えてＮ型ＭＯＳトランジス
タ、またはＰ型ＭＯＳトランジスタを有することで、半
導体製造工程における抵抗比のばらつきを抑えることが
でき、出力電圧のばらつきも抑えることができる効果が
得られる。
【図１】本発明の実施の形態１によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図２】本発明の実施の形態１によるＤ／Ａ変換装置の
作用効果を説明するための波形図である。
作用効果を説明するための波形図である。
【図３】本発明の実施の形態１によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図４】本発明の実施の形態１によるＤ／Ａ変換装置に
おけるインピーダンス変換手段への入力波形と出力波形
を示す波形図である。
おけるインピーダンス変換手段への入力波形と出力波形
を示す波形図である。
【図５】本発明の実施の形態２によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図６】本発明の実施の形態２によるＤ／Ａ変換装置に
おけるインピーダンス変換手段への入力波形と出力波形
を示す波形図である。
おけるインピーダンス変換手段への入力波形と出力波形
を示す波形図である。
【図７】本発明の実施の形態３によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図８】本発明の実施の形態４によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図９】本発明の実施の形態５によるＤ／Ａ変換装置の
構成を示す回路図である。
構成を示す回路図である。
【図１０】従来のＤ／Ａ変換装置の構成を示す回路図で
ある。
ある。
【図１１】従来のＤ／Ａ変換装置の作用効果を説明する
ための波形図である。
ための波形図である。
１００ Ｄ／Ａ変換装置
１０１、２１０ Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０２、３００、４００ インピーダンス変換手段
１０３、２０１、２０２ａ〜２０２ｃ、２０３ａ〜２０
３ｄ、４０２ 抵抗 １０４、３０１ Ｎ型ＭＯＳトランジスタ １０５ ローパスフィルタ ４０１ Ｐ型ＭＯＳトランジスタ １０１０ スイッチコントロール １０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄ ス
イッチ
３ｄ、４０２ 抵抗 １０４、３０１ Ｎ型ＭＯＳトランジスタ １０５ ローパスフィルタ ４０１ Ｐ型ＭＯＳトランジスタ １０１０ スイッチコントロール １０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄ ス
イッチ
Claims (7)
- 【請求項１】 第１の基準電圧と、該第１の基準電圧よ
り低圧の第２の基準電圧とを用いてデジタル信号をアナ
ログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手
段と、 該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダ
ンス変換するインピーダンス変換手段と、 を備えたことを特徴とするＤ／Ａ変換装置。 - 【請求項２】 請求項１記載のＤ／Ａ変換装置におい
て、 前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、前記アナ
ログ信号にオフセット電圧を与えることを特徴とするＤ
／Ａ変換装置。 - 【請求項３】 請求項２記載のＤ／Ａ変換装置におい
て、 前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、接地電圧
ではない第２の参照電圧を用いることにより、前記アナ
ログ信号にオフセット電圧を与えることを特徴とするＤ
／Ａ変換装置。 - 【請求項４】 請求項１記載のＤ／Ａ変換装置におい
て、 第２の基準電圧は接地電圧であり、 前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、 該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列
接続された複数の第１の抵抗（各抵抗値はＲ）と、 前記第１の抵抗の各接続点、及び前記直列接続された複
数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続
された複数の第２の抵抗（各抵抗値は２Ｒ）と、 前記第２の抵抗の前記第１の抵抗側でない端点にそれぞ
れ接続され、前記第２の抵抗に、第１の基準電圧、ある
いは接地電圧を接続する複数のスイッチと、 一端が第１の基準電圧に接続され、他端が前記Ｒ−２Ｒ
ラダー抵抗型Ｄ／Ａ変換手段の出力に接続された第３の
抵抗（抵抗値は２Ｒ）と、 入力されたデジタル信号を基に、前記複数のスイッチを
制御するスイッチコントロール手段と、を有する、 ことを特徴とするＤ／Ａ変換装置。 - 【請求項５】 請求項１ないし４のいずれか記載のＤ／
Ａ変換装置において、 前記インピーダンス変換手段は、 前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナロ
グ信号がゲートに入力されるＮ型ＭＯＳトランジスタ
と、 該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有す
る、 ことを特徴とするＤ／Ａ変換装置。 - 【請求項６】 請求項５記載のＤ／Ａ変換装置におい
て、 前記インピーダンス変換手段は、前記Ｎ型ＭＯＳトラン
ジスタに代えてＰ型ＭＯＳトランジスタを有することを
特徴とするＤ／Ａ変換装置。 - 【請求項７】 請求項５または６記載のＤ／Ａ変換装置
において、 前記インピーダンス変換手段は、前記抵抗に代えてＮ型
ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを
有することを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258643A true JP2003258643A (ja) | 2003-09-12 |
| JP4047599B2 JP4047599B2 (ja) | 2008-02-13 |
Family
ID=28663886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052084A Expired - Fee Related JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047599B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211374A (ja) * | 2009-03-09 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | タッチパネル、電子機器 |
| JP2013242954A (ja) * | 2012-03-29 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9595955B2 (en) | 2014-08-08 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements and switches |
-
2002
- 2002-02-27 JP JP2002052084A patent/JP4047599B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211374A (ja) * | 2009-03-09 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | タッチパネル、電子機器 |
| US9122348B2 (en) | 2009-03-09 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Touch panel |
| JP2013242954A (ja) * | 2012-03-29 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9595955B2 (en) | 2014-08-08 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements and switches |
| US10033379B2 (en) | 2014-08-08 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements, switches, and circuit including load |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4047599B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| SE507892C2 (sv) | Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda | |
| JP2004229304A (ja) | 小さいスキュー及びグリッチを有するデジタル／アナログ変換装置 | |
| US20010052867A1 (en) | Digital-to-analog converter | |
| US5781140A (en) | Two-segment ladder circuit and digital-to-analog converter | |
| US4888589A (en) | Digital-to-analog converter with diode control | |
| EP0739098B1 (en) | Current matrix type digital-to-analog converter incorporating an operational amplifier | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| US5517152A (en) | Current source circuit and operating method thereof | |
| JP4047599B2 (ja) | Ｄ／ａ変換装置 | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| CN100557956C (zh) | 大增益-带宽放大器 | |
| JP2009123926A (ja) | 基準電圧発生回路、ａｄ変換器、ｄａ変換器、および画像処理装置 | |
| US5136293A (en) | Differential current source type d/a converter | |
| US7064699B2 (en) | Current cell matrix type digital-to-analog converter | |
| US7277036B2 (en) | Digital-to-analog converting circuit | |
| JP2002050966A (ja) | Ｄａ変換器 | |
| JPH0573292B2 (ja) | ||
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| US4641131A (en) | Circuit arrangement for converting a digital input signal into an analog output signal | |
| US6218871B1 (en) | Current-switching method and circuit for digital-to-analog converters | |
| JP3088393B2 (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Effective date: 20070226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070320 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A02 | Decision of refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20070809 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071030 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071122 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121130 |
|
| LAPS | Cancellation because of no payment of annual fees |