JP3612232B2 - パワー半導体装置の欠陥検査方法 - Google Patents
パワー半導体装置の欠陥検査方法 Download PDFInfo
- Publication number
- JP3612232B2 JP3612232B2 JP3708199A JP3708199A JP3612232B2 JP 3612232 B2 JP3612232 B2 JP 3612232B2 JP 3708199 A JP3708199 A JP 3708199A JP 3708199 A JP3708199 A JP 3708199A JP 3612232 B2 JP3612232 B2 JP 3612232B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- vacuum
- crack
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はパワー半導体素子が収容されてなる、パワー半導体装置（パワーモジュール）の欠陥検査方法に関するものである。
【０００２】
【従来の技術】
図３は、パワー半導体装置内部構造のセラミック基板及びその周辺部分の断面図である。図３において、１は金属ベース板４から絶縁する厚さ０．６ｍｍ程度のチッ化アルミニウム等のセラミック基板、２ａ、２ｂはセラミック基板１と金属電極３ａ、３ｂとを接着する、厚さ数百μｍのろう（鑞）ペースト、３ａ、３ｂは電気的に導通を得るための厚さ０．３ｍｍ程度の銅等の金属電極、４は放熱のための厚さ４ｍｍ程度の銅等の金属ベース板、５ａはセラミック基板とパワー半導体チップ６とを接続する低温半田、５ｂはセラミック基板と金属ベース板４とを接続する厚さ０．２ｍｍ前後の高温半田、６はＩＧＢＴ素子等の半導体チップ、７ａ、７ｂは電気的に接続するためのアルミニウム等のワイヤ、８は全体を絶縁するシリコンゲル、９はセラミック基板１に生じたクラック、１０はパワー半導体装置に電圧を印加するための変圧器、１１は部分放電の電流検出素子、１２は部分放電の電流測定器である。
【０００３】
次にその製造方法について説明する。まずセラミック基板１の両面に、ろうペースト２ａ、２ｂを印刷する。次に金属電極３ａ、３ｂをセラミック基板１上に積層し、約８５０℃の加熱処理によって接着する。このように構成したセラミック基板を金属ベース板４上に高温半田５ｂを用いて接着する。次に金属電極３ａ上に低温半田５ａを用いてパワー半導体チップ６を接着する。さらにパワー半導体チップ６には配線するためのワイヤ７ａ、及び金属電極３ａにもワイヤ７ｂをボンディング接続する。以上のように半導体チップ６を搭載したセラミック基板はケース内（図示せず）に収納し、シリコンゲル８を注入後、加熱硬化して封止する。
【０００４】
次にその作用について説明する。パワー半導体装置の作動中は、半導体チップ６やセラミック基板上の金属電極３ａには数ＫＶの高電圧が印加される。シリコンゲル８で半導体チップ６やセラミック基板を封止することにより、絶縁耐力を確保する。また、熱伝導性の高いセラミック基板１を使うことにより、半導体チップ６からの発熱を効率的に金属ベース板４へと放熱する。
【０００５】
【発明が解決しようとする課題】
パワーモジユールは、セラミック基板１と金属電極３とをろうペースト２を用いて高温処理（約８５０℃）で接合しているため、室温に戻る際の熱応力が大きくなり、セラミック基板１にクラック９が生じるという問題があった。クラックに高電圧が印加されると、部分放電（微少放電）が発生し、放電に起因するノイズによりパワー半導体チップ６が誤動作するという問題があった。従来パワー半導体装置に生じるクラック等の欠陥検査方法として、部分放電試験を実施していた。外部から変圧器１０を用いて、ワイヤ７ｂとベース板４間に交流高電圧を印加し、セラミック基板に生じたクラック９で発生する部分放電電流を電流検出素子１１に導き、電流測定器１２で部分放電電流の測定を行い、クラックの存在を判定していた。このような欠陥検査によりクラックの有無は検出できるが、クラックの発生位置を求めることはできないという問題点があった。
【０００６】
本発明は前記の様な問題点を解決するためになされたものであり、パワー半導体装置のクラックの検出および位置の評定ができるパワー半導体装置の欠陥検出方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかわるパワー半導体装置の欠陥検査方法は、パワー半導体装置を透明容器内に配置し、液状シリコンゲルをポッティングし、当該液状シリコンゲルをパワー半導体装置に含浸させずに所定の硬度に硬化させたのちに真空減圧もしくは高温加熱することによって、パワー半導体装置のセラミック基板のクラック内部の気体をシルコンゲル内に出現させるものであって、硬化させたシリコンゲルの硬度が、針入度（ＪＩＳ−Ｋ２２２０）が３０ｍｍから１２０ｍｍであることを特徴としている。
【００１０】
本発明の請求項３にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記液状シリコンゲルの注入方法として、常圧または真空ポッティング法を用いたものである。
【００１１】
本発明の請求項４にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記透明容器内の真空度は７６ｔｏｒｒから７．６ｔｏｒｒの間に保持するようにしたものである。
【００１２】
本発明の請求項５にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記高温加熱源として、ホットプレート、オーブン、赤外線、高周波等を用いたものである。
【００１４】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１のパワー半導体装置内部構造のセラミック基板及びその周辺部分の断面図である。図１において、１は金属ベース板４から絶縁する厚さ０．６ｍｍ程度のチッ化アルミニウム等のセラミック基板、２ａ、２ｂはセラミック基板１と金属電極３ａ、３ｂとを接続するための厚さ数百μｍのろうペースト、３ａ、３ｂは電気的に導通を得るための厚さ０．３ｍｍ程度の銅等の金属電極、４は放熱のための厚さ４ｍｍ程度の銅等の金属ベース板、５ａはセラミック基板とパワー半導体チップ６とを接続する低温半田、５ｂはセラミック基板と金属ベース板４とを接続する厚さ０．２ｍｍ前後の高温半田、６はＩＧＢＴ素子等の半導体チップ、７ａ、７ｂは電気的に接続するためのアルミニウム等のワイヤ、８は全体を絶縁するシリコンゲル、９はセラミック基板１に生じたクラック、１３はモジュールを収納する透明容器、１４は透明容器を減圧するコック、１５は真空保持するゴムパッキン、１６はクラック９の内部から出現した気泡である。
【００１５】
次にその製造方法について説明する。まずセラミック基板１の両面に、ろうペースト２ａ、２ｂを印刷する。次に金属電極３ａ、３ｂをセラミック基板１上に積層し、約８５０℃の加熱処理によって接着し、セラミック基板を製作する。次に金属ベース板４上に高温半田５ｂを用いてセラミック基板１を接着する。次に金属電極３ａ上に低温半田５ａを用いてパワー半導体チップ６を接着する。さらにパワー半導体チップ６には配線するためのワイヤ７ａ、及び金属電極３ａにもワイヤ７ｂをボンディング接続する。以上のように半導体チップ６を搭載したセラミック基板１はケース内（図示せず）に収納し、シリコンゲル８を常圧または真空ポッティング法により注入後、加熱硬化して封止する。シリコンゲル８の硬化の程度は、ＪＩＳ−Ｋ２２２０規定の針入度で３０〜１２０ｍｍとする。
【００１６】
次にクラック検出の方法について説明する。以上のように製造したパワー半導体装置を透明容器１３内に収納し、コック１４から真空脱気を行う。透明容器内の真空度は、７６ｔｏｒｒから７．６ｔｏｒｒの間に保持する。透明容器の真空シールはゴムパッキン１５によって行う。真空度が上昇するにつれて、容器内気体の圧力とクラック内の気体との圧力差が大きくなり、クラック内の気体は、シリコンゲル中に気泡１６となって出現する。更に真空度が上昇するに伴い気泡は１６は膨張していく。
【００１７】
以上のように、この発明によればシリコンゲル中に気泡が出現するため、目視観察によりセラミック基板に生じたクラックの検出および位置の評定が可能となる。
【００１８】
実施の形態２
図２は、本発明の実施の形態２のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。実施の形態１ではパワー半導体装置を真空減圧することにより、クラック内の気体を出現させたが、高温加熱してクラック内の気体の圧力を増加してもよい。この場合、シリコンゲルの加熱硬化工程はクラック検出のための加熱工程と兼用してよい。図２は観察を容易にするためホットプレート１７上で高温加熱しているが、熱源はオーブン内加熱、赤外線照射加熱、高周波加熱等を用いても良く、汎用の設備を手軽に使用できる効果がある。
【００１９】
実施の形態３
実施の形態１、２ではパワー半導体装置のセラミック基板１に存在するクラックの検査方法について説明したが、パワー半導体装置に限らず金属、プラスチック、セラミックまたはこれらの複合材料等の固体材料であれば、全体をシリコンゲルで封止することにより上記実施例と同様の効果を奏する。また、複合材料であれば接合面の接着剥離の欠陥も評定できる効果がある。
【００２０】
また、クラック検査が直接の製品検査でなく、試作試験や抜取検査である場合は、検査対象をシリコンゲルで封止する前に、水や有機溶剤に浸すことにより、クラック中に含まれる物質量を増加させて気泡の蒸気圧を増すことが可能であり、より検出が容易になる。
【００２１】
【発明の効果】
本発明のパワー半導体装置の欠陥検査方法は、パワー半導体装置を透明容器内に配置し、液状シリコンゲルをポッティングし、シリコンゲルを所定の硬度に硬化させ、真空減圧または加熱を行うので、欠陥内からシリコンゲル中に気泡が出現するため、欠陥の検出と位置の評定ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。
【図２】本発明の実施の形態２のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。
【図３】従来のパワー半導体装置の内部構造の、セラミック基板及びその周辺部分の断面図である。
【符号の説明】
１ セラミック基板、２ａ，２ｂ ろうペースト、３ａ，３ｂ 金属電極、４金属ベース板、５ａ 低温半田、５ｂ 高温半田、６ 半導体チップ、
７ａ，７ｂ ワイヤ、８ シリコンゲル、９ クラック、１０ 変圧器、１１ 電流検出素子、１２ 電流測定器、１３ 透明容器、１４ コック、１５ ゴムパッキング、１６ 気泡、１７ ホットプレート。
【発明の属する技術分野】
本発明はパワー半導体素子が収容されてなる、パワー半導体装置（パワーモジュール）の欠陥検査方法に関するものである。
【０００２】
【従来の技術】
図３は、パワー半導体装置内部構造のセラミック基板及びその周辺部分の断面図である。図３において、１は金属ベース板４から絶縁する厚さ０．６ｍｍ程度のチッ化アルミニウム等のセラミック基板、２ａ、２ｂはセラミック基板１と金属電極３ａ、３ｂとを接着する、厚さ数百μｍのろう（鑞）ペースト、３ａ、３ｂは電気的に導通を得るための厚さ０．３ｍｍ程度の銅等の金属電極、４は放熱のための厚さ４ｍｍ程度の銅等の金属ベース板、５ａはセラミック基板とパワー半導体チップ６とを接続する低温半田、５ｂはセラミック基板と金属ベース板４とを接続する厚さ０．２ｍｍ前後の高温半田、６はＩＧＢＴ素子等の半導体チップ、７ａ、７ｂは電気的に接続するためのアルミニウム等のワイヤ、８は全体を絶縁するシリコンゲル、９はセラミック基板１に生じたクラック、１０はパワー半導体装置に電圧を印加するための変圧器、１１は部分放電の電流検出素子、１２は部分放電の電流測定器である。
【０００３】
次にその製造方法について説明する。まずセラミック基板１の両面に、ろうペースト２ａ、２ｂを印刷する。次に金属電極３ａ、３ｂをセラミック基板１上に積層し、約８５０℃の加熱処理によって接着する。このように構成したセラミック基板を金属ベース板４上に高温半田５ｂを用いて接着する。次に金属電極３ａ上に低温半田５ａを用いてパワー半導体チップ６を接着する。さらにパワー半導体チップ６には配線するためのワイヤ７ａ、及び金属電極３ａにもワイヤ７ｂをボンディング接続する。以上のように半導体チップ６を搭載したセラミック基板はケース内（図示せず）に収納し、シリコンゲル８を注入後、加熱硬化して封止する。
【０００４】
次にその作用について説明する。パワー半導体装置の作動中は、半導体チップ６やセラミック基板上の金属電極３ａには数ＫＶの高電圧が印加される。シリコンゲル８で半導体チップ６やセラミック基板を封止することにより、絶縁耐力を確保する。また、熱伝導性の高いセラミック基板１を使うことにより、半導体チップ６からの発熱を効率的に金属ベース板４へと放熱する。
【０００５】
【発明が解決しようとする課題】
パワーモジユールは、セラミック基板１と金属電極３とをろうペースト２を用いて高温処理（約８５０℃）で接合しているため、室温に戻る際の熱応力が大きくなり、セラミック基板１にクラック９が生じるという問題があった。クラックに高電圧が印加されると、部分放電（微少放電）が発生し、放電に起因するノイズによりパワー半導体チップ６が誤動作するという問題があった。従来パワー半導体装置に生じるクラック等の欠陥検査方法として、部分放電試験を実施していた。外部から変圧器１０を用いて、ワイヤ７ｂとベース板４間に交流高電圧を印加し、セラミック基板に生じたクラック９で発生する部分放電電流を電流検出素子１１に導き、電流測定器１２で部分放電電流の測定を行い、クラックの存在を判定していた。このような欠陥検査によりクラックの有無は検出できるが、クラックの発生位置を求めることはできないという問題点があった。
【０００６】
本発明は前記の様な問題点を解決するためになされたものであり、パワー半導体装置のクラックの検出および位置の評定ができるパワー半導体装置の欠陥検出方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかわるパワー半導体装置の欠陥検査方法は、パワー半導体装置を透明容器内に配置し、液状シリコンゲルをポッティングし、当該液状シリコンゲルをパワー半導体装置に含浸させずに所定の硬度に硬化させたのちに真空減圧もしくは高温加熱することによって、パワー半導体装置のセラミック基板のクラック内部の気体をシルコンゲル内に出現させるものであって、硬化させたシリコンゲルの硬度が、針入度（ＪＩＳ−Ｋ２２２０）が３０ｍｍから１２０ｍｍであることを特徴としている。
【００１０】
本発明の請求項３にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記液状シリコンゲルの注入方法として、常圧または真空ポッティング法を用いたものである。
【００１１】
本発明の請求項４にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記透明容器内の真空度は７６ｔｏｒｒから７．６ｔｏｒｒの間に保持するようにしたものである。
【００１２】
本発明の請求項５にかかわるパワー半導体装置の欠陥検査方法は、請求項１記載の検査方法において、前記高温加熱源として、ホットプレート、オーブン、赤外線、高周波等を用いたものである。
【００１４】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１のパワー半導体装置内部構造のセラミック基板及びその周辺部分の断面図である。図１において、１は金属ベース板４から絶縁する厚さ０．６ｍｍ程度のチッ化アルミニウム等のセラミック基板、２ａ、２ｂはセラミック基板１と金属電極３ａ、３ｂとを接続するための厚さ数百μｍのろうペースト、３ａ、３ｂは電気的に導通を得るための厚さ０．３ｍｍ程度の銅等の金属電極、４は放熱のための厚さ４ｍｍ程度の銅等の金属ベース板、５ａはセラミック基板とパワー半導体チップ６とを接続する低温半田、５ｂはセラミック基板と金属ベース板４とを接続する厚さ０．２ｍｍ前後の高温半田、６はＩＧＢＴ素子等の半導体チップ、７ａ、７ｂは電気的に接続するためのアルミニウム等のワイヤ、８は全体を絶縁するシリコンゲル、９はセラミック基板１に生じたクラック、１３はモジュールを収納する透明容器、１４は透明容器を減圧するコック、１５は真空保持するゴムパッキン、１６はクラック９の内部から出現した気泡である。
【００１５】
次にその製造方法について説明する。まずセラミック基板１の両面に、ろうペースト２ａ、２ｂを印刷する。次に金属電極３ａ、３ｂをセラミック基板１上に積層し、約８５０℃の加熱処理によって接着し、セラミック基板を製作する。次に金属ベース板４上に高温半田５ｂを用いてセラミック基板１を接着する。次に金属電極３ａ上に低温半田５ａを用いてパワー半導体チップ６を接着する。さらにパワー半導体チップ６には配線するためのワイヤ７ａ、及び金属電極３ａにもワイヤ７ｂをボンディング接続する。以上のように半導体チップ６を搭載したセラミック基板１はケース内（図示せず）に収納し、シリコンゲル８を常圧または真空ポッティング法により注入後、加熱硬化して封止する。シリコンゲル８の硬化の程度は、ＪＩＳ−Ｋ２２２０規定の針入度で３０〜１２０ｍｍとする。
【００１６】
次にクラック検出の方法について説明する。以上のように製造したパワー半導体装置を透明容器１３内に収納し、コック１４から真空脱気を行う。透明容器内の真空度は、７６ｔｏｒｒから７．６ｔｏｒｒの間に保持する。透明容器の真空シールはゴムパッキン１５によって行う。真空度が上昇するにつれて、容器内気体の圧力とクラック内の気体との圧力差が大きくなり、クラック内の気体は、シリコンゲル中に気泡１６となって出現する。更に真空度が上昇するに伴い気泡は１６は膨張していく。
【００１７】
以上のように、この発明によればシリコンゲル中に気泡が出現するため、目視観察によりセラミック基板に生じたクラックの検出および位置の評定が可能となる。
【００１８】
実施の形態２
図２は、本発明の実施の形態２のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。実施の形態１ではパワー半導体装置を真空減圧することにより、クラック内の気体を出現させたが、高温加熱してクラック内の気体の圧力を増加してもよい。この場合、シリコンゲルの加熱硬化工程はクラック検出のための加熱工程と兼用してよい。図２は観察を容易にするためホットプレート１７上で高温加熱しているが、熱源はオーブン内加熱、赤外線照射加熱、高周波加熱等を用いても良く、汎用の設備を手軽に使用できる効果がある。
【００１９】
実施の形態３
実施の形態１、２ではパワー半導体装置のセラミック基板１に存在するクラックの検査方法について説明したが、パワー半導体装置に限らず金属、プラスチック、セラミックまたはこれらの複合材料等の固体材料であれば、全体をシリコンゲルで封止することにより上記実施例と同様の効果を奏する。また、複合材料であれば接合面の接着剥離の欠陥も評定できる効果がある。
【００２０】
また、クラック検査が直接の製品検査でなく、試作試験や抜取検査である場合は、検査対象をシリコンゲルで封止する前に、水や有機溶剤に浸すことにより、クラック中に含まれる物質量を増加させて気泡の蒸気圧を増すことが可能であり、より検出が容易になる。
【００２１】
【発明の効果】
本発明のパワー半導体装置の欠陥検査方法は、パワー半導体装置を透明容器内に配置し、液状シリコンゲルをポッティングし、シリコンゲルを所定の硬度に硬化させ、真空減圧または加熱を行うので、欠陥内からシリコンゲル中に気泡が出現するため、欠陥の検出と位置の評定ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。
【図２】本発明の実施の形態２のパワー半導体装置内部構造の、セラミック基板及びその周辺部分の断面図である。
【図３】従来のパワー半導体装置の内部構造の、セラミック基板及びその周辺部分の断面図である。
【符号の説明】
１ セラミック基板、２ａ，２ｂ ろうペースト、３ａ，３ｂ 金属電極、４金属ベース板、５ａ 低温半田、５ｂ 高温半田、６ 半導体チップ、
７ａ，７ｂ ワイヤ、８ シリコンゲル、９ クラック、１０ 変圧器、１１ 電流検出素子、１２ 電流測定器、１３ 透明容器、１４ コック、１５ ゴムパッキング、１６ 気泡、１７ ホットプレート。
Claims (4)
- パワー半導体装置を透明容器内に配置し、液状シリコンゲルをポッティングし、当該液状シリコンゲルをパワー半導体装置に含浸させずに所定の硬度に硬化させたのちに、真空減圧もしくは高温加熱することによって、パワー半導体装置のセラミック基板のクラック内部の気体をシルコンゲル内に出現させるパワー半導体装置の欠陥検査方法であって、前記硬化させたシリコンゲルの硬度が、針入度（ＪＩＳ−Ｋ２２２０）が３０ｍｍから１２０ｍｍであるパワー半導体装置の欠陥検査方法。
- 前記液状シリコンゲルの注入方法として、常圧または真空ポッティング法を用いた請求項１記載のパワー半導体装置の欠陥検査方法。
- 前記透明容器内の真空度は７６ｔｏｒｒから７．６ｔｏｒｒの間に保持する請求項１記載のパワー半導体装置の欠陥検査方法。
- 前記高温加熱源として、ホットプレート、オーブン、赤外線、高周波等を用いた請求項１記載のパワー半導体装置の欠陥検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3708199A JP3612232B2 (ja) | 1999-02-16 | 1999-02-16 | パワー半導体装置の欠陥検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3708199A JP3612232B2 (ja) | 1999-02-16 | 1999-02-16 | パワー半導体装置の欠陥検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000234993A JP2000234993A (ja) | 2000-08-29 |
| JP3612232B2 true JP3612232B2 (ja) | 2005-01-19 |
Family
ID=12487611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3708199A Expired - Fee Related JP3612232B2 (ja) | 1999-02-16 | 1999-02-16 | パワー半導体装置の欠陥検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612232B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016564A (ja) * | 2006-07-04 | 2008-01-24 | Mitsubishi Electric Corp | 樹脂封止型パワーモジュール |
| JP5354327B2 (ja) * | 2008-07-25 | 2013-11-27 | 富士電機株式会社 | パワーモジュール |
| JP5696628B2 (ja) * | 2011-09-16 | 2015-04-08 | 富士電機株式会社 | 高圧モジュール |
| CN111721810B (zh) * | 2020-07-09 | 2023-05-09 | 中国民航大学 | 一种融合恒温加热箱的涡轮叶片缺陷红外检测系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258442A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | Ｉｃの組立不良品識別方法 |
| JPS62207931A (ja) * | 1986-03-07 | 1987-09-12 | Agency Of Ind Science & Technol | ガス放出量絶対測定装置とそれを用いた材料の評価方法 |
| JPS6379041A (ja) * | 1986-09-22 | 1988-04-09 | Nec Kansai Ltd | 樹脂封止部品の検査方法 |
| JPH01124737A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | フロリナートバブル試験方法 |
| JPH01239482A (ja) * | 1988-03-18 | 1989-09-25 | Matsushita Electron Corp | 樹脂封止型半導体装置の試験方法 |
| JPH0238849A (ja) * | 1988-07-28 | 1990-02-08 | Nec Kansai Ltd | 樹脂内部検査方法 |
| JPH02269982A (ja) * | 1989-04-11 | 1990-11-05 | Fujitsu Ltd | 半導体装置の評価方法およびその装置 |
| JPH06347417A (ja) * | 1993-06-14 | 1994-12-22 | Hitachi Ltd | スクリーニング装置および半導体装置 |
| JPH07130807A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | 半導体装置の試験方法 |
| JPH08316373A (ja) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | 樹脂封止型パワーモジュール装置およびその製造方法 |
| JPH10173098A (ja) * | 1996-12-10 | 1998-06-26 | Mitsubishi Electric Corp | パワー半導体装置およびその製法 |
| JPH10261678A (ja) * | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 製品の耐熱性を試験する試験装置および方法 |
-
1999
- 1999-02-16 JP JP3708199A patent/JP3612232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000234993A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dupont et al. | Effects of metallization thickness of ceramic substrates on the reliability of power assemblies under high temperature cycling | |
| White | Encapsulation of integrated circuits | |
| JP5690652B2 (ja) | ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体 | |
| JPS646538B2 (ja) | ||
| JP6540326B2 (ja) | 半導体装置およびその製造方法 | |
| US8026730B2 (en) | Process for measuring heat spreader tilt | |
| US20120048007A1 (en) | Process for measuring an adhesion energy, and associated substrates | |
| JP3612232B2 (ja) | パワー半導体装置の欠陥検査方法 | |
| US20030016510A1 (en) | Method for mounting electronic components on substrates | |
| CN116754918A (zh) | 一种晶圆级别的半导体高压可靠性测试夹具 | |
| JP2012042393A (ja) | はんだ接合部の非破壊による劣化診断方法 | |
| JP2001287982A (ja) | サセプタ及びその製造方法 | |
| JPH0979880A (ja) | 流量センサ装置 | |
| CN104160492B (zh) | 密封用树脂片材制造方法 | |
| US11749568B2 (en) | Method for forming a pre-connection layer on a surface of a connection partner and method for monitoring a connection process | |
| JP2002198773A (ja) | 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置 | |
| CN113447175A (zh) | 非侵入式压接型功率半导体器件接触压强监测方法及系统 | |
| JP2004128510A (ja) | 向上された絶縁強度を有するパワー半導体モジュール | |
| JPH0845911A (ja) | プラズマ処理装置用電極 | |
| Meier et al. | Reliability of substrate embedded rectifiers for high voltage applications | |
| JPS622778Y2 (ja) | ||
| Ko et al. | Humidity and Corrosion Analysis and Design | |
| Burov et al. | Analyzing flaws in electric components by scanning acoustic microscopy | |
| CN114163145A (zh) | 带金属电极的石英基底的封接方法及其专用夹具 | |
| KR101180779B1 (ko) | 공진 장치의 리크 검출 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |