JP3610978B2 - モジュール試験装置 - Google Patents
モジュール試験装置 Download PDFInfo
- Publication number
- JP3610978B2 JP3610978B2 JP2003120957A JP2003120957A JP3610978B2 JP 3610978 B2 JP3610978 B2 JP 3610978B2 JP 2003120957 A JP2003120957 A JP 2003120957A JP 2003120957 A JP2003120957 A JP 2003120957A JP 3610978 B2 JP3610978 B2 JP 3610978B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- circuit
- wiring pattern
- control circuit
- module control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の属する技術分野】
本発明は、評価対象モジュールの試験を行うためのモジュール試験装置に関するものである。なお、評価対象モジュールとは、所定用途の回路機能を有する回路装置をさし、具体的には、RFモジュール(Radio Frequency:無線周波数帯)や、センサとセンサに付随する回路からなるセンサモジュールや、前方方位を検知するレーダーモジュールなどが相当する。
【0002】
【従来の技術】
まず、従来のモジュール試験装置について、図6を参照して説明する。図6は、携帯電話のRFモジュール42の試験を行うモジュール試験装置40のブロック図である。
【0003】
RFモジュール42は、RF帯の信号処理を行う回路モジュールであって、例えばディジタル制御信号によって制御される周波数シンセサイザや可変利得増幅器(以下、これらを被制御要素と記す)等を含む。なお、RFモジュール42が携帯電話機に実装された状態では、被制御要素の制御信号は携帯電話機の制御回路から出力される。
【0004】
モジュール試験装置40は、RFモジュール42の開発段階等において、その実装時の動作を非実装状態で擬似的に再現し、該RFモジュール42の動作試験を行うための装置であって、モジュールテスタ44およびモジュール制御回路46を含む。モジュール制御回路46は、例えば、RFモジュール42とともに試験用の基板48上に実装され、これらは基板48上に形成されるプリント配線パターンによって電気的に接続される。
【0005】
モジュールテスタ44は、RFモジュール42に、テスト信号、すなわちRF受信信号やIQ送信信号(直交信号)を入力する。RFモジュール42は、そのテスト信号に所定の処理(例えば、RF信号とIQ信号との間の周波数変換処理、増幅処理等)を施し、その処理結果としての出力信号をモジュールテスタ44に戻す。モジュールテスタ44は、その出力信号に基づいて、RFモジュール42が正しく動作したか否かの解析を行う。なお、モジュールテスタ44は、モジュール制御回路46によって制御される。
【0006】
また、モジュール制御回路46は、RFモジュール42中の被制御要素を制御するための制御信号(すなわちテスト用の制御信号)を出力する。すなわち、モジュール制御回路46がモジュールテスタ44とRFモジュール42内の被制御要素との双方を制御することにより、種々の擬似的な動作環境(テストモード)が実現される。
【0007】
ところで、RFモジュールの仕様は、それが搭載される携帯電話機の機種によって異なる場合が多い。また、RFモジュールの開発の途中(試作ロット)で、RFモジュールの仕様が変更される場合もある。ここで、上述したように、モジュール制御回路はRFモジュールの被制御要素を制御する回路である。このため、モジュール制御回路は、RFモジュールの仕様に合わせてそれぞれ別個のものを準備するか、あるいは仕様が変更されるたびに更新する必要がある。
【0008】
このような事情から、モジュール制御回路としては、従来より、しばしば、FPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)といったプログラマブルロジックデバイス(以下、PLDと記す)が用いられてきた。PLDは、内部の回路構成を変更して種々の機能を実現させることのできる回路である。このため、モジュール制御回路としてPLDを採用することで、仕様の異なる複数のRFモジュールの試験について、モジュール制御回路を共用することができる。なお、FPGAを用いてシミュレーション解析を行う技術としては、例えば、特許文献1や特許文献2に開示されるものが知られている。
【0009】
【特許文献1】
特開平10−63704号公報
【特許文献2】
特開2001−186011号公報
【0010】
【発明が解決しようとする課題】
ところで、PLDの各入出力ピンに対する入出力信号の割り当て(すなわちPLDの信号の入出力位置)は、PLD内部に構築される回路構成(回路配置)に応じて決定される。これを図7を参照して説明すると、PLD46にモジュール制御回路を構築する工程の初期段階、例えば回路L1の構築については、所望の信号入出力位置(ピン)pi1,po1を得ることができる。しかし、PLD46に回路を構築する工程が進むほど、信号の入出力位置は、既にPLD46中に構築された回路によって制約を受ける。例えば図7の場合、回路Lnの回路構築については、所望の信号出力位置はピンpoaであったとしても、先にPLD46中に構築された回路(L1〜Ln−1)によって制約を受けるため、それとは異なるピンponを信号出力位置とせざるを得ない。特に、PLD中に構築するモジュール制御回路の回路規模が大きくなると未使用のゲート数が少なくなるため、入出力ピンに所望の入出力信号を割り当てるのが一層難しくなる。
【0011】
ここで、RFモジュールとモジュール制御回路との間のプリント配線パターンは、それらの入出力端子間を電気的に接続するものであるから、当然ながら、モジュール制御回路すなわちPLDにおける入出力ピンに対する入出力信号の割り当てに合わせて形成する必要がある。このため、各RFモジュールの仕様に合わせてモジュール制御回路すなわちPLDを構築した結果、信号の入出力位置が異なるものとなった場合には、RFモジュールとPLDとの間のプリント配線パターンは、PLD毎にそれぞれ別個に形成せざるを得ない。すなわち、モジュール制御回路としてPLDを採用し、異なるRFモジュールの試験についてPLDの共用化を図ったとしても、RFモジュールとモジュール制御回路との間のプリント配線パターンについては共用化が難しい場合が多い。そして、このようにプリント配線パターンを個々に形成することが、開発時間の長期化や、開発にかかる手間や費用の増大の原因となっていた。
【0012】
【課題を解決するための手段】
本発明にかかるモジュール試験装置は、プログラマブルロジックデバイスを用いて構成され、評価対象モジュールに試験用の制御信号を供給するモジュール制御回路と、外部装置と信号の授受を行うためのI/Oポートと、プログラマブルロジックデバイスによって構成され、上記モジュール制御回路と上記I/Oポートとの間の配線の少なくとも一部をなす第一の配線パターン回路と、入力された情報に基づいて上記モジュール制御回路および上記第一の配線パターン回路の回路を構築するコンフィギュレーション回路と、を備える。こうすれば、モジュール制御回路の信号の入出力位置が異なる複数のケースについて、上記第一の配線パターン回路を、モジュール制御回路とI/Oポートとの間の配線として共用することができる。
【0013】
また上記本発明にかかるモジュール試験装置では、複数の上記モジュール制御回路と、プログラマブルロジックデバイスによって構成され、複数の上記モジュール制御回路間の配線の少なくとも一部をなす第二の配線パターン回路と、を備え、上記コンフィギュレーション回路は、入力された情報に基づいて、さらに、上記第二の配線パターン回路の回路を構築するのが好適である。こうすれば、モジュール制御回路の信号の入出力位置が異なる複数のケースについて、第二の配線パターン回路を、複数のモジュール制御回路間の配線として共用することができる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の第一の実施形態にかかるモジュール試験装置10の概略構成図、図2は、配線パターン回路23の入出力ピンに対する信号の割り当ての一例を示す図、また図3は、配線パターン回路23の各配線パターンの機能ブロック図である。
【0015】
モジュール試験装置10は、テストボード14、モジュールテスタ16、および情報処理装置18を含む。このうちテストボード14は、モジュール制御回路20、コンフィギュレーション回路22、配線パターン回路23およびI/Oポート26を有する。テストボード14の各構成要素は、例えば図示しない基板上に実装される。このモジュール試験装置10で評価可能な評価対象モジュール12としては、例えば、上述したような携帯電話機のRFモジュールや、電源ユニット用高周波回路などがある。
【0016】
モジュールテスタ16は、モジュール制御回路20からI/Oポート26を介して供給されたテスト制御信号に基づいて、評価対象モジュール12への入力信号を生成する。例えば、評価対象モジュール12がRFモジュールである場合、RF受信信号やIQ送信信号等が、その入力信号に相当する。
【0017】
評価対象モジュール12は、モジュールテスタ16から受け取った前記入力信号に所定の処理を施す。評価対象モジュール12は、当該所定の処理を施すための構成要素を含み、それら構成要素の少なくとも一部はディジタル制御信号(以下、構成要素制御信号と記す)によって制御される(以下、その構成要素を被制御要素と記す)。構成要素制御信号は、モジュール制御回路20で生成され、配線パターン回路23およびI/Oポート26を経由して被制御要素に入力される。例えば、評価対象モジュール12がRFモジュールである場合、周波数チャネルに合わせて信号の周波数を変換する周波数シンセサイザや、所定の増幅率で信号を増幅する可変利得増幅器等が、被制御要素に該当する。そして、周波数シンセサイザは、構成要素制御信号に応じて局部発振周波数を変化させ、また可変利得増幅器は構成要素制御信号に応じて増幅率を変化させる。
【0018】
評価対象モジュール12で所定の処理が施されて出力された信号(出力信号)は、モジュールテスタ16に戻される。例えば、評価対象モジュール12がRFモジュールである場合、IQ受信信号やRF送信信号等が出力信号に相当する。
【0019】
モジュールテスタ16は、評価対象モジュール12の出力信号が評価対象モジュール12への入力信号に対する正しい応答であるか否かを判別(評価)する。モジュールテスタ16で取得された評価データは、モジュール制御回路20を経由してあるいは直接的に情報処理装置(例えばパーソナルコンピュータ等)18に入力される。情報処理装置18は、評価データを元に所定の演算処理を行い、評価結果を示すデータを生成する。なお、評価対象モジュール12がRFモジュールである場合には、さらにIQ信号とベースバンド信号との間の変換を可能とするモデム(図1の場合はモジュールテスタ16に内蔵される)を設けることで、モジュール制御回路20によりベースバンド信号(ディジタル)を元にしたテストの実施あるいは評価を行うことができる。
【0020】
モジュール制御回路20は、公知のPLD(例えばFPGAまたはCPLD等)内に、公知の手法によって構築される。具体的には、情報処理装置(例えばパーソナルコンピュータ)18は、モジュール制御回路20の回路図あるいはその回路を記述する情報(例えばHDL[Hardware Description Language]で記述された情報等)を取得し、回路構成情報を生成する。コンフィギュレーション回路22は、その回路構成情報に基づいて、PLD内の各単位論理回路(例えばマクロセル等)の機能および単位論理回路間の接続を決定するためのデータを生成し、これをPLDに入力する。こうして、PLDに、評価対象モジュール12の仕様やテストモードに応じて各種評価試験を実行するモジュール制御回路20が構築される。
【0021】
配線パターン回路(第一の配線パターン回路)23も、公知のPLD(例えばFPGAまたはCPLD等)内に、同様の手法によって構築される。ただし、この配線パターン回路23の主たる目的は、一端側(例えばモジュール制御回路20側)の所期の入出力端子と他端側(例えばI/Oポート26および評価対象モジュール12側)の所期の入出力端子とを結ぶ配線パターンを構築することにある。このため、オペレータは、情報処理装置18に、各配線の機能を示す情報とともに各配線毎にPLDの入出力端子を指定する情報を入力し、PLD内には、この情報に基づいて配線パターン回路23が構築される。結果として、図2に示すように、PLD(配線パターン回路23)のI/Oポート26側の入出力端子(ピン)(pm1〜pmn)には、I/Oポート26(ひいては評価対象モジュール12)の入出力端子に対する信号の割り当て(割り当て位置や割り当て順)にしたがって信号を割り当てることができ、また、モジュール制御回路20側の入出力端子(ピン)(pc1〜pcn)には、モジュール制御回路20の入出力端子に対する信号(a,b,c,・・・で示す)の割り当て(割り当て位置や割り当て順)にしたがって信号を割り当てることができる。
【0022】
このとき、配線パターン回路23内の各配線パターンの論理回路は、図3に示すように、単にIN/OUTの方向の違う数種類の回路(28a,28b,28c,28d,28e)に限定することができる。すなわち、本実施形態にかかる配線パターン回路23は、構成要素間(例えばモジュール制御回路20とI/Oポート26との間や複数の評価対象モジュール12間等)の接続のために特化したものとして、様々な機能の実現のために多種多様な論理回路を含む一般的なPLD(例えばモジュール制御回路20に用いられるPLD)に比べ、小型かつ軽量に構成することができる。なお、図3において、30は、切替制御信号(CONT)によって回路の開閉を切り替え自在なコントロールバッファである。
【0023】
このような配線パターン回路23によって、モジュール制御回路20とI/Oポート26(ひいては評価対象モジュール12)との間の配線をそれらの仕様に合わせて自在に可変設定することができる。このため、従来のように、それぞれの仕様に応じて個別のプリント配線パターンを形成する必要が無くなる。また、従来のように基板上にプリント配線パターンを形成する場合は、各配線パターンが交錯しないようにするため、モジュール制御回路20の入出力ピンに対する信号(この場合構成要素制御信号)の割り当てを、評価対象モジュール12の仕様(例えば入出力ピンの数)や入出力ピンに対する信号の割り当てに合わせて、予め指定しておく必要があった(拘束条件)。これに対し、本実施形態では、配線パターン回路23を設けたことにより、上記拘束条件が大幅に緩和され、所望の機能を実現するモジュール制御回路20をより容易にかつより迅速に構築することができる。特に、評価対象モジュールの開発段階においてその試験を行う場合には、配線確保の観点から、従来は、まず評価対象モジュールを構築してそのピン配置を決定し、次いで評価対象モジュールとモジュール制御回路との間の配線を決定し、その後モジュール制御回路を構築するという手順を取らざるを得なかった。すなわち、評価対象モジュールおよび配線パターンがほとんど確定するまで、モジュール制御回路の設計を行うことができず、開発期間の長期化につながっていた。これに対し、上記配線パターン回路23を設けた場合には、この配線パターン回路23によって任意の入出力ピン間を接続することができるから、評価対象モジュールの開発と並行してモジュール制御回路の開発を進めることができる。
【0024】
なお、配線パターン回路23は、モジュール制御回路20とI/Oポート26との間の配線の少なくとも一部の配線として構成されればよい。すなわち、図1のようにこれらの間の配線の全てが配線パターン回路23を経由するのではなく、その一部のみが配線パターン回路23を経由し、残りはモジュール制御回路20の入出力端子とI/Oポート26の入出力端子とを直接的に接続するようにしてもよい。また、図1の例では、モジュール制御回路20に配線パターン回路23を経由して入出力されるのは、構成要素制御信号のみであるが、これ以外の信号、例えば、ベースバンド信号、テスト制御信号、モード設定信号、あるいは評価データ等についても、配線パターン回路23を介して入出力するようにしてもよい。また、評価対象モジュール12の試験を実施するための情報処理装置18と、コンフィギュレーション回路22に回路構成情報を出力してモジュール制御回路20および配線パターン回路23に回路を構築する情報処理装置と、をそれぞれ別個に設けてもよい。
【0025】
次に、本発明の第二の実施形態にかかるテストボード34について図4を参照して説明する。図4は、テストボード34の概略構成図である。
【0026】
図4の例では、長方形の基板32の長手方向一端側にコンフィギュレーション回路22が設けられ、他端側にはI/Oポート26が設けられている。そして、これらコンフィギュレーション回路22とI/Oポート26との間の領域に、2×2のマトリクス状に略正方形状のモジュール制御回路(20a〜20d)が配置され、さらに互いに隣接する二つのモジュール制御回路(20a〜20d)間に、長方形状の配線パターン回路(第二の配線パターン回路;24e〜24h)が合計四個配置されている。また、I/Oポート26側の各モジュール制御回路20b,20cとI/Oポート26との間には、配線パターン回路(第一の配線パターン回路;23j,23k)が配置されている。なお、配線パターン回路23,24は、上記第一の実施形態に示した配線パターン回路23と同様の構成を有しており、上述した手法と同様の手法で構築される。
【0027】
評価対象モジュール12(図1)が被制御要素を多数備える仕様であったり、テストモードの数を増やしたりする場合は、モジュール制御回路(20a〜20d)の回路規模が大きくなる。本実施形態にかかるテストボード34は、モジュール制御回路(20a〜20d)を複数備え、かつ互いに隣接するモジュール制御回路(20a〜20d)の間に、それらの間の配線の一部を成す配線パターン回路(24e〜24h)を有する。このため、本実施形態によれば、複数のモジュール制御回路(20a〜20d)に分散してより大規模な制御回路を構築することができるとともに、各モジュール制御回路(20a〜20d)の回路構築に際して、入出力ピンに対する入出力信号の割り当てについての拘束条件が緩和されるので、所望の機能を果たすモジュール制御回路(20a〜20d)をより容易にかつより迅速に構築することができる。さらに、図4に示すように、各配線パターン回路(24e〜24h)間も電気的に接続されているため、回路構築の自由度は一層増大することになる。なお、複数のモジュール制御回路(20a〜20d)の全てではなくそのうち一部のみに回路を構築して有効に機能させるようにしてもよい。すなわち、本実施形態にかかるテストボード34は、大規模なものから小規模なものまで、より種々の回路規模に対応できる分、上記第一の実施形態にかかるテストボード14に比べて汎用性の高いものであると言うことができる。また、モジュール制御回路20b,20cとI/Oポート26との間の配線は、配線パターン回路24fを経由するように形成してもよい。この場合、配線パターン回路24fは、第一の配線パターン回路としても機能することになる。
【0028】
次に、本発明の第三の実施形態にかかるテストボード36について図5を参照して説明する。図5は、テストボード36の概略構成図である。
【0029】
図5の例では、長方形の基板32の長手方向一端側にコンフィギュレーション回路22が設けられ、他端側にはI/Oポート26が設けられている。そして、これらコンフィギュレーション回路22とI/Oポート26との間の領域に、2×2のマトリクス状に略正方形状のモジュール制御回路(20a〜20d)が四つ配置され、さらに四つのモジュール制御回路(20a〜20d)の中央に、配線パターン回路24iが一つ配置されている。また、I/Oポート26側の各モジュール制御回路20b,20cとI/Oポート26との間には、配線パターン回路(第一の配線パターン回路;23j,23k)が配置されている。配線パターン回路23,24は、上記第一の実施形態に示した配線パターン回路23と同様の構成を有しており、上述した手法と同様の手法で構築される。
【0030】
本実施形態にかかるテストボード36は、配線パターン回路23,24が共用化されている分、上記第二の実施形態にかかるテストボード34に比べて、回路構成が大幅に簡素化されている。このような構成によっても、上記第二の実施形態にかかるテストボード34と同様の効果を得ることができる。
【0031】
【発明の効果】
以上、説明したように、本発明によれば、モジュール制御回路と評価対象モジュールとの間に、その間の配線を、それらの仕様に合わせて自在に可変設定することができる配線パターン回路を設けたので、入出力ピンに対する入出力信号の割り当てについての拘束条件が緩和され、モジュール制御回路の構築をより容易にかつ迅速に行うことができる。また、従来のように、異なる複数の評価対象モジュールの試験について、それぞれ別個にプリント配線パターンを形成する必要がなくなる分、試験期間の短縮、手間および費用の削減という効果がある。さらには、評価対象モジュールの開発に際し、評価対象モジュールの開発と並行してモジュール制御回路を設計および構成することができるので、開発期間を短縮できるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるモジュール試験装置の概略構成を示すブロック図である。
【図2】本発明の実施形態にかかるモジュール試験装置の配線パターン回路の入出力端子に対する信号の割り当ての一例を示す図である。
【図3】本発明の実施形態にかかるモジュール試験装置の配線パターン回路における各配線パターンの構成例を示す図である。
【図4】本発明の別の実施形態にかかるモジュール試験装置のテストボードの概略構成図である。
【図5】本発明の別の実施形態にかかるモジュール試験装置のテストボードの概略構成図である。
【図6】従来のモジュール試験装置の概略図である。
【図7】PLDの入出力ピンに対する入出力信号の割り当てがPLDに構築される回路に依存することを示す説明図である。
【符号の説明】
10 モジュール試験装置、12 評価対象モジュール、14,34,36 テストボード、16 モジュールテスタ、18 情報処理装置、20 モジュール制御回路、22 コンフィギュレーション回路、23 (第一の)配線パターン回路、24 (第二の)配線パターン回路、26 I/Oポート、32 基板。
Claims (2)
- プログラマブルロジックデバイスを用いて構成され、評価対象モジュールに試験用の制御信号を供給するモジュール制御回路と、
外部装置と信号の授受を行うためのI/Oポートと、
プログラマブルロジックデバイスによって構成され、前記モジュール制御回路と前記I/Oポートとの間の配線の少なくとも一部をなす第一の配線パターン回路と、
入力された情報に基づいて前記モジュール制御回路および前記第一の配線パターン回路の回路を構築するコンフィギュレーション回路と、
を備え、評価対象モジュールの試験を行うためのモジュール試験装置。 - 複数の前記モジュール制御回路と、
プログラマブルロジックデバイスによって構成され、複数の前記モジュール制御回路間の配線の少なくとも一部をなす第二の配線パターン回路と、
を備え、
前記コンフィギュレーション回路は、入力された情報に基づいて、さらに、前記第二の配線パターン回路の回路を構築することを特徴とする請求項1に記載のモジュール試験装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003120957A JP3610978B2 (ja) | 2002-06-13 | 2003-04-25 | モジュール試験装置 |
EP03760105.1A EP1512024B1 (en) | 2002-06-13 | 2003-06-10 | Module-testing device |
CNB038110547A CN100383543C (zh) | 2002-06-13 | 2003-06-10 | 模块测试设备 |
US10/507,846 US7502706B2 (en) | 2002-06-13 | 2003-06-10 | Module-testing device |
KR1020047015138A KR100672199B1 (ko) | 2002-06-13 | 2003-06-10 | 모듈 테스팅 장치 |
PCT/IB2003/002818 WO2003107022A1 (en) | 2002-06-13 | 2003-06-10 | Module-testing device |
AU2003242918A AU2003242918A1 (en) | 2002-06-13 | 2003-06-10 | Module-testing device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002172863 | 2002-06-13 | ||
JP2003120957A JP3610978B2 (ja) | 2002-06-13 | 2003-04-25 | モジュール試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004070922A JP2004070922A (ja) | 2004-03-04 |
JP3610978B2 true JP3610978B2 (ja) | 2005-01-19 |
Family
ID=29738389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003120957A Expired - Fee Related JP3610978B2 (ja) | 2002-06-13 | 2003-04-25 | モジュール試験装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7502706B2 (ja) |
EP (1) | EP1512024B1 (ja) |
JP (1) | JP3610978B2 (ja) |
KR (1) | KR100672199B1 (ja) |
CN (1) | CN100383543C (ja) |
AU (1) | AU2003242918A1 (ja) |
WO (1) | WO2003107022A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0121990D0 (en) * | 2001-09-11 | 2001-10-31 | Beach Solutions Ltd | Emulation system & method |
JP2008014778A (ja) * | 2006-07-05 | 2008-01-24 | Anritsu Corp | 携帯端末用デバイス測定装置 |
KR101164116B1 (ko) * | 2012-02-29 | 2012-07-12 | 주식회사 유니테스트 | 번인 테스터용 테스트보드 |
KR101151686B1 (ko) * | 2012-02-29 | 2012-06-14 | 주식회사 유니테스트 | 번인 테스터 |
KR101704847B1 (ko) * | 2012-10-10 | 2017-02-08 | 엘에스산전 주식회사 | Plc 슬롯 위치 변환 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4639919A (en) * | 1983-12-19 | 1987-01-27 | International Business Machines Corporation | Distributed pattern generator |
US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
US5036479A (en) * | 1989-04-20 | 1991-07-30 | Trw Inc. | Modular automated avionics test system |
US5121394A (en) * | 1989-12-20 | 1992-06-09 | Bull Hn Information Systems Inc. | Method of organizing programmable logic array devices for board testability |
US5239470A (en) * | 1990-02-08 | 1993-08-24 | Yazaki Corporation | Data recording method and device |
WO1993009502A1 (en) * | 1991-10-30 | 1993-05-13 | I-Cube Design Systems, Inc. | Field programmable logic module |
JP3486725B2 (ja) * | 1995-11-28 | 2004-01-13 | 株式会社ルネサステクノロジ | 可変論理集積回路 |
JP3999290B2 (ja) | 1996-08-27 | 2007-10-31 | 株式会社アドバンテスト | 半導体試験装置 |
US5841790A (en) * | 1997-04-08 | 1998-11-24 | International Business Machines Corporation | Apparatus for testing an adapter card ASIC with reconfigurable logic |
US5943490A (en) * | 1997-05-30 | 1999-08-24 | Quickturn Design Systems, Inc. | Distributed logic analyzer for use in a hardware logic emulation system |
US6311149B1 (en) * | 1997-08-18 | 2001-10-30 | National Instruments Corporation | Reconfigurable test system |
DE19909892A1 (de) | 1999-03-06 | 2000-09-07 | Philips Corp Intellectual Pty | Testanordnung für elektronische Schaltungen |
JP2001135098A (ja) * | 1999-11-09 | 2001-05-18 | Fujitsu Ltd | 半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法 |
JP2001186011A (ja) | 1999-12-24 | 2001-07-06 | Ricoh Co Ltd | 集積回路装置 |
-
2003
- 2003-04-25 JP JP2003120957A patent/JP3610978B2/ja not_active Expired - Fee Related
- 2003-06-10 AU AU2003242918A patent/AU2003242918A1/en not_active Abandoned
- 2003-06-10 EP EP03760105.1A patent/EP1512024B1/en not_active Expired - Lifetime
- 2003-06-10 WO PCT/IB2003/002818 patent/WO2003107022A1/en active Application Filing
- 2003-06-10 CN CNB038110547A patent/CN100383543C/zh not_active Expired - Fee Related
- 2003-06-10 KR KR1020047015138A patent/KR100672199B1/ko active IP Right Grant
- 2003-06-10 US US10/507,846 patent/US7502706B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2003242918A1 (en) | 2003-12-31 |
EP1512024A1 (en) | 2005-03-09 |
US7502706B2 (en) | 2009-03-10 |
KR100672199B1 (ko) | 2007-01-19 |
CN100383543C (zh) | 2008-04-23 |
JP2004070922A (ja) | 2004-03-04 |
WO2003107022A1 (en) | 2003-12-24 |
KR20050007448A (ko) | 2005-01-18 |
US20050119872A1 (en) | 2005-06-02 |
EP1512024B1 (en) | 2013-05-29 |
CN1653343A (zh) | 2005-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245134B2 (en) | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes | |
KR101118447B1 (ko) | 멀티 칩 시스템 및 이 시스템을 테스트하는 방법 | |
US6909303B2 (en) | Multichip module and testing method thereof | |
JP3610978B2 (ja) | モジュール試験装置 | |
JPH09503302A (ja) | 集積回路をテストするための方法および装置 | |
US6407613B1 (en) | Multipurpose test chip input/output circuit | |
US6519728B2 (en) | Semiconductor integrated circuit having test circuit | |
US7284171B2 (en) | Integrated circuit device | |
US20050070268A1 (en) | Method of testing RF circuit, and arrangement | |
JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
JPH07270494A (ja) | 集積回路装置 | |
US7793185B2 (en) | Integrated circuit for a data transmission system and receiving device of a data transmission system | |
US6573703B1 (en) | Semiconductor device | |
JP2633980B2 (ja) | デジタル・アナログ混在のlsi | |
JP2000206182A (ja) | プロ―ブカ―ド | |
JP2007114163A (ja) | マルチチップパッケージlsi | |
JP2001305187A (ja) | 回路基板、および、回路基板の検査装置 | |
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
JP2002357641A (ja) | 半導体装置 | |
JP2004258791A (ja) | 半導体集積回路のスキャンパス設計方法 | |
JPH11202031A (ja) | 半導体装置テスト回路 | |
JPH08233903A (ja) | 論理集積回路 | |
JPS604238A (ja) | 半導体集積回路装置 | |
JPH04215081A (ja) | テスト回路内蔵大規模マクロブロック装置 | |
JPH06258404A (ja) | ディジタル集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040825 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3610978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |