JP3601971B2 - ビットデータ表示システム - Google Patents
ビットデータ表示システム Download PDFInfo
- Publication number
- JP3601971B2 JP3601971B2 JP12048398A JP12048398A JP3601971B2 JP 3601971 B2 JP3601971 B2 JP 3601971B2 JP 12048398 A JP12048398 A JP 12048398A JP 12048398 A JP12048398 A JP 12048398A JP 3601971 B2 JP3601971 B2 JP 3601971B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- display
- display system
- designated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明はビットデータ表示システムに関し、より詳細には、RAM等に記憶されている1バイトが所定数のビットからなるディジタルデータをビットデータ毎にグラフィック表示させるためのビットデータ表示システムに関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
図7は、各種アクチュエータの制御を行なう制御システムの要部を概略的に示したブロック図である。図中2は、マイクロコンピュータ(以下、マイコンと記す)を示しており、マイコン2はCPU3、及びRAM4を含んで構成されている。ディジタルデータは入力処理手段1を介してマイコン2(RAM4)へ入力され、この入力データに基づいて、マイコン2は適切な制御値を演算し、出力処理手段5を介してソレノイド6やモータ7等の各種アクチュエータを駆動するようになっている。
【0003】
RAM4へ入力されているデータを確認する場合には、表示処理手段を介してディスプレイ等にグラフィック表示させるといった方式がある。図8は、図7に示した制御システムに表示システムを組み合わせたブロック図であり、マイコン2が表示処理手段8を介してディスプレイ9に接続されている。
【0004】
図9に示したような1バイトが8ビット(縦列)からなるディジタルデータをディスプレイ9にグラフィック表示させる場合には、図10(a)(b)に示したような表示方式がある。ここでは、縦軸を最小値と最大値との範囲とし、横軸を時間軸としている。
【0005】
図10(a)に示したように、1バイトからなる値を0〜255、すなわち10進数として表示することができるが、ディジタルデータの場合には各8ビットの値(0あるいは1)それぞれに意味があるのであって、アナログ的な波形表示にはほとんど意味がない。また、下位ビットの値の動きは上位ビットの値に埋もれてしまっている。例えば、最上位(0bit)のビットの変動幅は128であるが、最下位(7bit)のビットの変動幅は1しかないため、波形表示からそれら動きを読み取ることはほとんど不可能である。
【0006】
従って、実際に意味のあるデータ、すなわち時間tでの所望のビット位置のデータ(0あるいは1)を知るには、時間tでの値Dを読み取って、その値Dを2進数に変換しなければならない。
【0007】
また、図10(b)に示したように、各8ビットの値それぞれを表示することもできるが、所望しないビット位置のデータも表示されてしまうため、所望のビット位置のデータが見にくいといった問題や、必要以上にディスプレイの画面上の領域を占有してしまうといった問題がある。
【0008】
本発明は上記課題に鑑みなされたものであって、所望のビット位置のデータを見やすくし、さらに表示画面をより有効的に利用することのできるビットデータ表示システムを提供することを目的としている。
【0009】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係るビットデータ表示システム(1)は、1バイトが所定数のビットからなるディジタルデータを取り込んで、0あるいは1のビットデータを表示部に表示するビットデータ表示システムにおいて、所望のビット位置を使用者が指定するための指定手段と、指定外のビット位置のデータを0にするマスク処理手段とを備え、マスク処理を施すことによって、指定外のビット位置のデータを0にしてビットデータを表示するように構成されていることを特徴としている。
【0010】
上記ビットデータ表示システム(1)によれば、指定外のビット位置のデータを0にして表示させることによって、所望のビット位置のデータを見やすくすることができる。
【0011】
また、本発明に係るビットデータ表示システム(2)は、1バイトが所定数のビットからなるディジタルデータを取り込んで、0あるいは1のビットデータを表示部に表示するビットデータ表示システムにおいて、所望のビット位置を使用者が指定するための指定手段を備え、指定されたビット位置数に応じて表示領域を分割し、指定された各ビット位置のデータのみを分割した各領域内に表示するように構成されると共に、指定されたビット位置数に応じて、前記表示領域の大きさが決定されるように構成され、前記指定されたビット位置数が少ないとき、前記表示領域が小さくなるようになっていることを特徴としている。
【0012】
上記ビットデータ表示システム(2)によれば、指定されたビット位置のデータだけを表示させる、すなわち指定外のビット位置のデータを省いて表示させることによって、所望のビット位置のデータを大変見やすくすることができる。さらに、指定されたビット位置数に応じて前記表示領域の大きさが決定され、前記指定されたビット位置数が少ないとき、前記表示領域が小さくなるので、ビットデータの表示領域を抑えることが可能となり、表示画面をより有効的に利用することができる。
【0015】
【発明の実施の形態】
以下、本発明に係るビットデータ表示システムの実施の形態を図面に基づいて説明する。
図1は、実施の形態に係るビットデータ表示システム(1)の要部を概略的に示したブロック図である。図中10は、マイコンを示しており、マイコン10はマスク処理手段12を含むCPU11、及びRAM4を含んで構成され、表示処理手段8を介してディスプレイ9に接続されている。ディジタルデータは入力処理手段1を介して、マイコン10(RAM4)へ入力される。
【0016】
指定手段13は、所望のビット位置を使用者が指定するためのものであり、CPU11に接続されている。また、マスク処理手段12は、指定外のビット位置における表示用データを0にするためのものである。
【0017】
例えば、最上位から2番目、3番目、6番目、そして7番目のビット位置(1、2、5、及び6bit)を指定して、図9に示したようなディジタルデータをディスプレイ9に表示させる場合について説明する。
【0018】
指定手段13より指定されたビット位置に応じて、[01100110]をマスクとし、1バイト内にある8ビットに前記マスクをかけることよって、指定外のビット位置のデータを0にして、図2のようにグラフィック表示させる。
【0019】
上記実施の形態に係るビットデータ表示システム(1)によれば、指定外のビット位置のデータを0にして表示させることによって、所望のビット位置のデータを見やすくすることができる。
【0020】
また図3は、実施の形態に係るビットデータ表示システム(2)の要部を概略的に示したブロック図である。図中14は、マイコンを示しており、マイコン14は分割処理手段16を含むCPU15、及びRAM4を含んで構成され、表示処理手段8を介してディスプレイ9に接続されている。ディジタルデータは入力処理手段1を介してマイコン14(RAM4)へ入力される。
【0021】
指定手段13は、所望のビット位置を使用者が指定するためのものであり、CPU15に接続されている。また、分割処理手段16は、指定されたビット位置数に応じて表示領域を分割するためのものである。
【0022】
実施の形態に係るビットデータ表示システム(2)におけるCPU15の動作を図4に示したフローチャートに基づいて説明する。
まず、指定手段13から指定されたビット位置を取り込み(ステップ1)、そして指定されたビット位置数をnとし(ステップ2)、表示領域をn分割する(ステップ3)。次に、RAM4よりディジタルデータを取り込んで、指定された各ビット位置のデータだけを分割した各領域内に表示する(ステップ4)。
【0023】
例えば、最上位から2番目、3番目、6番目、そして7番目のビット位置(1、2、5、及び6bit)を指定して、図9に示したようなディジタルデータをディスプレイ9に表示させる場合は、図5に示したようなグラフィック表示となる。
【0024】
上記実施の形態に係るビットデータ表示システム(2)によれば、指定されたビット位置のデータだけを表示させる、すなわち指定外のビット位置のデータを省いて表示させることによって、所望のビット位置のデータを大変見やすくすることができる。
【0025】
また、指定されたビット位置数に応じて、前記表示領域の大きさを決定するように構成することによって、ビットデータの表示領域を最小限に抑えることが可能となり、ディスプレイの画面上をより有効的に利用することができるようになる。
【0026】
例えば、最上位から2番目、3番目、6番目、及び7番目のビット位置を指定して、図9に示したようなディジタルデータをディスプレイ9に表示させた場合は図6(b)に示したような表示となり、最上位から2番目、及び3番目のビット位置を指定した場合は図6(c)に示したような表示となる。また、図6(a)は8ビット全てを表示させた場合である。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るビットデータ表示システム(1)の要部を概略的に示したブロック図である。
【図2】実施の形態に係るビットデータ表示システム(1)を使用した場合におけるグラフィック表示の一例である。
【図3】実施の形態に係るビットデータ表示システム(2)の要部を概略的に示したブロック図である。
【図4】実施の形態に係るビットデータ表示システム(2)におけるCPUの動作を示したフローチャートである。
【図5】実施の形態に係るビットデータ表示システム(2)を使用した場合におけるグラフィック表示の一例である。
【図6】(a)〜(c)は、指定されたビット位置数に応じて表示領域が決定される場合におけるグラフィック表示の一例である。
【図7】各種アクチュエータの制御を行なう制御システムの要部を概略的に示したブロック図である。
【図8】図7に示した制御システムに、従来の表示システムを組み合わせたブロック図である。
【図9】1バイトが8ビットからなるディジタルデータの一例である。
【図10】(a)(b)は、従来の表示システムを使用した場合におけるグラフィック表示の一例である。
【符号の説明】
1 入力処理手段
2、10、14 マイコン
3、11、15 CPU
4 RAM
5 出力処理手段
6 ソレノイド
7 モータ
8 表示処理手段
9 ディスプレイ
12 マスク処理手段
13 指定手段
16 分割処理手段
Claims (2)
- 1バイトが所定数のビットからなるディジタルデータを取り込んで、0あるいは1のビットデータを表示部に表示するビットデータ表示システムにおいて、
所望のビット位置を使用者が指定するための指定手段と、
指定外のビット位置のデータを0にするマスク処理手段とを備え、
マスク処理を施すことによって、指定外のビット位置のデータを0にしてビットデータを表示するように構成されていることを特徴とするビットデータ表示システム。 - 1バイトが所定数のビットからなるディジタルデータを取り込んで、0あるいは1のビットデータを表示部に表示するビットデータ表示システムにおいて、
所望のビット位置を使用者が指定するための指定手段を備え、指定されたビット位置数に応じて表示領域を分割し、指定された各ビット位置のデータのみを分割した各領域内に表示するように構成されると共に、
指定されたビット位置数に応じて、前記表示領域の大きさが決定されるように構成され、前記指定されたビット位置数が少ないとき、前記表示領域が小さくなるようになっていることを特徴とするビットデータ表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12048398A JP3601971B2 (ja) | 1998-04-30 | 1998-04-30 | ビットデータ表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12048398A JP3601971B2 (ja) | 1998-04-30 | 1998-04-30 | ビットデータ表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11311641A JPH11311641A (ja) | 1999-11-09 |
JP3601971B2 true JP3601971B2 (ja) | 2004-12-15 |
Family
ID=14787305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12048398A Expired - Lifetime JP3601971B2 (ja) | 1998-04-30 | 1998-04-30 | ビットデータ表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3601971B2 (ja) |
-
1998
- 1998-04-30 JP JP12048398A patent/JP3601971B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11311641A (ja) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0440719B2 (ja) | ||
JP3601971B2 (ja) | ビットデータ表示システム | |
JP3272309B2 (ja) | 画素補間処理方法及びそのユニット、並びにそれを備えたデジタル画像表示装置 | |
JPH025102A (ja) | Pcラダー図の入力方式 | |
JP3234079B2 (ja) | ビットマップイメージデータの縮小方式 | |
US5995674A (en) | Image processing apparatus with shape-correction of a contour-specified figure | |
JP2802890B2 (ja) | 図形表示システムにおける表示制御装置 | |
JPH0830679A (ja) | 工程管理用線表の作成更新処理装置 | |
JPH01244502A (ja) | Pcのプログラム表示方式 | |
JP2002139519A (ja) | 複数波形の補間表示方法 | |
JPH02294687A (ja) | カーソル制御装置 | |
JP2000122789A5 (ja) | 座標入力制御装置、座標入力制御方法、並びに、表示装置 | |
JPS6244882A (ja) | 図形表示装置 | |
JP2846171B2 (ja) | Crt式ビル管理システムの画面遷移方法 | |
JPS6318401A (ja) | プログラマブルコントロ−ラ用プログラミング装置 | |
JPH0728445A (ja) | 画像表示制御装置 | |
JPH05298383A (ja) | 文字入力装置の文字列入力制御方法 | |
JPS63201820A (ja) | 対話型計算機システムの画面レイアウト設定方式 | |
JPS61133413A (ja) | プログラマブル・コントロ−ラのデ−タモニタ方法 | |
JPH01177607A (ja) | シーケンスプログラムの編集方式 | |
JPS62271139A (ja) | 端末装置 | |
JPH02189079A (ja) | 画像表示装置 | |
JPH0321990A (ja) | パターン発生方式 | |
JPS62191928A (ja) | テキストエデイタの分割表示方式 | |
JPH02297213A (ja) | 文書作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |