JP3593409B2 - Ｍｏｓゲートショットキー障壁トランジスタ - Google Patents
Ｍｏｓゲートショットキー障壁トランジスタ Download PDFInfo
- Publication number
- JP3593409B2 JP3593409B2 JP02715896A JP2715896A JP3593409B2 JP 3593409 B2 JP3593409 B2 JP 3593409B2 JP 02715896 A JP02715896 A JP 02715896A JP 2715896 A JP2715896 A JP 2715896A JP 3593409 B2 JP3593409 B2 JP 3593409B2
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- schottky barrier
- gate
- mos
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 114
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 19
- 239000000969 carrier Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 15
- 229910021332 silicide Inorganic materials 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 229910052742 iron Inorganic materials 0.000 description 7
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002789 length control Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳゲートショットキー障壁トランジスタに関し、特に、超小型で、高速、かつ、高い入力インピーダンスとなり得るＭＯＳトランジスタとして、ＵＬＳＩのＳＲＡＭやＤＲＡＭなどの高密度、高速スイッチング回路などに使用されるＭＯＳゲートショットキー障壁トランジスタに関するものである。
【０００２】
【従来の技術】
従来、ソースＳとドレインＤ間にある半導体の表面に絶縁薄膜（酸化膜）を形成して、その上にゲート電極Ｇを形成したＭＩＳ（ＭＯＳ）形ＦＥＴ、ｐｎ接合を用いた接合形ＦＥＴのゲート長を極めて短くすることによりゲート位置におけるチャンネルポテンシャルを制御できるようにした静電誘導形トランジスタ（ＳＩＴ）等があった。
【０００３】
また、ＭＯＳＦＥＴのような構造をしているが、ソースとドレインとを金属で構成し、ドレインはオーミック電極にして、ソースと半導体との間のショットキー接合上にＭＯＳゲートを設けてあり、ショットキー接合を逆バイアスで動作させるＭＯＳ型半導体装置（特開昭５７−５２１６８）や、このショットキー接合をトンネル接合として利用し、ＭＯＳゲート電圧の調整でトンネル電流を制御しようとするトンネルトランジスタなどが提案されている。
【０００４】
スイッチングトランジスタでは、いかに小型、かつ、高速で、消費電力が小さいものが作れるかが重要な課題である。
【０００５】
ＭＯＳ形ＦＥＴではゲート長が高速さを支配し、そのチャンネル抵抗およびゲート容量が問題になっている。また、ゲート長を極端に短くすると短チャンネル効果のためにゲート長を０．１μｍ以下にすることが極めて困難であった。
【０００６】
ＳＩＴでは、高速となりえるがゲート電極の埋め込みに高度な技術を必要とし、やはりチャンネル長を０．１μｍ以下にすることが極めて困難である。
【０００７】
ＭＯＳゲートとショットキー障壁を持つ上述のＭＯＳ型半導体装置（特開昭５７−５２１６８）では、ショットキー接合の鏡像力の効果により、ショットキー障壁の高さが低められ、更に、ゲート電圧によってもショットキー障壁の高さや幅も変化はするが、極めてその程度が小さく、大きなゲート電圧変化が必要としていた。したがって、相互コンダクタンスＧｍを大きくすることが困難であった。また、上述のトンネルトランジスタにおいても、ゲート長を０．０１μｍ程度に極端に短くすることができるが、ショットキー障壁を通る小さなトンネル電流を用いるために、オン抵抗が大きく、つまり相互コンダクタンスＧｍを大きくすることが困難であった。オン抵抗が大きいことは、結局、ＣＲ時定数が大きくなり、高速動作を困難なものにしていた。
【０００８】
このように従来から小型で高速、かつ、入力インピーダンスが大きくて消費電力が小さく、高密度集積化が可能な高効率のスイッチング用トランジスタの開発が望まれていた。
【０００９】
本出願人は、先にショットキー接合ダイオードの接合界面の上にＭＯＳゲートを取り付けた三端子素子で、ソース（カソードと表現してある）とドレイン（アノードと表現してある）とを金属で構成し、ドレインはオーミック電極にして、ソースと半導体（ドレインとオーミック接触している）との間のショットキー接合をトンネル接合として利用し、ＭＯＳゲート電圧の調整でトンネル電流を制御しようとする「トンネルトランジスタ」を出願（特願平４ー１８６５３９および特願平５ー２３７０９２）してある。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の如きトンネルトランジスタにあっては、トンネル電流を主体としているので、スイッチング用トランジスタとして利用した場合には、オン抵抗が大きく、高速で、かつ、大きな電流を流すことが困難であった。
【００１１】
本発明は、超小型に形成でき、高速、かつ、高入力インピーダンスで、オン時の相互コンダクタンスＧｍが大きく、高密度集積化が可能な高効率のスイッチング用トランジスタとしてのＭＯＳゲートショットキー障壁トランジスタを得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るＭＯＳゲートショットキー障壁トランジスタは、半導体と金属との接合であるショットキー接合上に絶縁薄膜を介してゲート電極を設けた構造のＭＯＳゲートショットキー障壁トランジスタにおいて、この金属（以後、ショットキー金属と呼ぶ）または半導体のうち少なくともＭＯＳゲート直下のショットキー接合部付近の電気抵抗を高くして、ショットキー金属内でも電圧降下が発生するように形成しておくことにより、このゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導体との双方に高いキャリア濃度の蓄積層を形成させたとき、キャリアがショットキー障壁を越えて移動できる程度に、ＭＯＳ界面付近のショットキー障壁の電位を低めさせてあり、ショットキー接合を流れる電流の主体が、これらのショットキー接合障壁を越えて移動するキャリアの流れによる電流であるようにしたものである。
【００１３】
さらに詳細に説明すると、普通のショットキー接合にあっては、ショットキー金属の電気抵抗が小さいので、ショットキー接合がほぼゼロバイアスもしくは逆方向バイアスを印加したときには、このショットキー金属側にはほとんど電圧降下が生じないために、ショットキー接合に電圧を印加してもショットキー障壁の高さがほとんど変化しない。
【００１４】
すなわち、ショットキー金属の抵抗が極めて小さいと、ゲート電圧でも、ショットキー障壁の高さの変化を調節できず、ショットキー障壁の高さが大きいままなので、熱的に励起されたキャリア（電子または正孔）がショットキー障壁を越えて流れるキャリアの流れ（拡散電流）は非常に少なく、ほとんどがトンネル電流であった。ゲート電圧を大きく印加すると、鏡像力の効果により多少はショットキー障壁を越えて流れるキャリアの流れがあるが、相互コンダクタンスＧｍが小さいと言う問題があった。
【００１５】
一般的には、通常のショットキー金属と半導体との接合だけでは、相互コンダクタンスＧｍが小さく、実用的でなかった。また、上述のトンネル電流は、その小さなトンネル確率のため非常に小さな電流となるので、相互コンダクタンスＧｍの大きなＭＯＳゲートショットキー障壁トランジスタの作成は困難であった。
【００１６】
しかし、本発明のＭＯＳゲートショットキー障壁トランジスタは、少なくともＭＯＳゲート直下のショットキー接合部付近に、ショットキー金属の厚みを極めて薄くするか、ショットキー金属として抵抗率の極めて大きい材料を選ぶか、または、極めて薄い電気抵抗の高い層である変質層を形成するかして、電気抵抗が高い層を形成しておくことにより、ゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導体との双方に高いキャリア濃度の蓄積層を形成させたとき、ショットキー接合部付近の上記電気抵抗が高い層での電圧降下を利用し、ＭＯＳ界面でのショットキー障壁の電位を低め、ショットキー金属側から見た等価的なショットキー接合障壁の高さを低めて、キャリアがこのショットキー障壁を越えて移動できるようにし、一部にトンネル電流成分を含むものの、ショットキー接合を流れる電流の主体が、このようなショットキー障壁を越えて移動するキャリアの流れによる電流（拡散電流）であるようにしたもので、大きなコンダクタンスＧｍのトランジスタと成りえるものである。
【００１７】
本発明の請求項１に係るＭＯＳゲートショットキー障壁トランジスタにあっては、ショットキー金属のうち少なくともＭＯＳゲート直下のショットキー接合部付近の電気抵抗を高くして、ショットキー金属内でも電圧降下が発生するようにすることにより、ショットキー障壁の電位を低めさせて、ショットキー接合を流れる電流の主体が、これらのショットキー接合障壁を越えて移動するキャリアの流れによる電流（拡散電流）であるようにしたものである。
【００１８】
また、請求項２に係るＭＯＳゲートショットキー障壁トランジスタにあっては、請求項１の実施態様の一つであり、ショットキー金属のうち、少なくともゲート電極とのオーバーラップ部分のショットキー金属層の厚みを薄く形成することで、ＭＯＳゲート直下のショットキー金属の電気抵抗が高くなるようにしたＭＯＳゲートショットキー障壁トランジスタである。すなわち、金属と言えどもその厚みが薄くなるとその電気抵抗値は大きくなることを利用したものである。
【００１９】
このようにたとえばショットキー金属として０．０１μｍ厚程度の金属シリサイドにすると、ゲート電極とのオーバーラップ部分においては、ゲート電極に正の電圧を印加するとショットキー金属に電子がたまるがショットキー金属が極めて薄いので、ショットキー金属内にも電位降下が生じる。
【００２０】
このときショットキー障壁の電位も一緒に低下するので、ショットキー金属のフェルミエネルギーから測定したショットキー障壁の高さ、すなわち等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れるキャリアの流れである拡散電流が流れるようになる。
【００２１】
もちろん、このときショットキー障壁の厚みが極めて薄いとトンネル電流や熱励起電界放出電流も流れるが、これらの電流は小さなトンネル確率のため小さくなり、拡散電流が主に流れるようにすることができる。
【００２２】
また、請求項３に係るＭＯＳゲートショットキー障壁トランジスタにあっても、請求項１の実施態様の一つであり、金属にシリサイドを用いると一般の単一組成の金属よりも抵抗率が大きく、シリサイドの中でも特に鉄シリサイドはその抵抗率が極めて大きいものである。
【００２３】
このようにショットキー金属の厚みがそれほど薄くなくとも、例えば鉄シリサイドを用いると、このショットキー金属としての鉄シリサイドの内部で電位降下が発生し、ゲート電極とのオーバーラップ部分において、正の電圧を印加したゲート電極直下のＭＯＳ界面付近では、ショットキー障壁の電位も一緒に低下するので、等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れる拡散電流が流れるようになる。
【００２４】
もちろん、ショットキー金属の厚みが薄ければ、それだけ抵抗率の小さなショットキー金属を用いることができる。
【００２５】
また、請求項４に係るＭＯＳゲートショットキー障壁トランジスタにあっては、ショットキー金属と半導体との界面に、結晶格子の不一致による欠陥を多く含む変質層、ショットキー金属として再結晶温度の異なる異種金属の合金を用いて金属シリサイドを形成したときの変質層、さらに、二重層または多重層状態で金属シリサイド形成をした場合などに形成される電気抵抗の高い層である変質層を極めて薄く形成させて、この極めて薄い変質層の電圧降下を利用するものである。
【００２６】
ゲート電極とのオーバーラップ部分の正の電圧を印加したゲート直下のＭＯＳ界面付近では、この薄い変質層に電圧降下が生じ、ショットキー障壁の電位は一緒に低下するので、等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れる拡散電流が流れるようになる。
【００２７】
このとき、ゲート直下のＭＯＳ界面付近ではショットキー金属からの電子は、多くの場合、この極めて薄い電気抵抗の高い層としての変質層をトンネルで通過するが、半導体側のショットキー障壁の電位は十分低下させられるので、ショットキー金属側から見た半導体のショットキー障壁の高さ、すなわち、等価的なショットキー障壁の高さは、むしろ、負の値にすることもできる。
【００２８】
【発明の実施の形態】
以下、本発明に係るＭＯＳゲートショットキー障壁トランジスタの実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明のＭＯＳゲートショットキー障壁トランジスタの一実施の形態に示す平面図で、図２は図１に示した平面図のＸ−Ｘにおける断面図である。この実施の形態は、ｐ形のシリコン（Ｓｉ）単結晶基板１の（１１１）面方位にｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０を用い、ＭＯＳゲートショットキー障壁トランジスタを作成した場合を示している。
【００３０】
この実施の形態によるＭＯＳゲートショットキー障壁トランジスタは、例えば、次のようにして形成される。ｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０の表面に約０．２μｍの厚い熱酸化ＳｉＯ２ 膜３０を形成し、フォトリソグラフィにより、先ず、各ＭＯＳゲートショットキー障壁トランジスタまたは複数のＭＯＳゲートショットキー障壁トランジスタ素子の組を形成するためのｎ形のエピタキシャル層１０における形成領域を他の領域から絶縁分離するために、その形成領域を囲むように幅５μｍ程度のｐ形領域２０をホウ素Ｂのイオン注入と熱処理により形成する。
【００３１】
つぎにドレイン領域４となるｎ形のエピタキシャル層１０にオーム性接触を得るためのｎ+ 領域５０をイオン注入により形成し、つぎにショットキー接合５を形成予定の領域に１０μｍ角の窓を開け、更にゲートの絶縁薄膜としての０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１を形成する。その後、ＴｉとＡｕとを二層重ねてスパッタ形成し、中央にショットキーダイオード形成のための６μｍ角の窓を開ける。
【００３２】
つぎにＴｉとＡｕの二層薄膜をエッチングマスクにして、ショットキー接合形成のために６μｍ角の窓を通して０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１をエッチング除去する。その後、０．０１μｍ厚以下のＭｏ薄膜をスパッタ形成し、更に、熱処理することにより、Ｓｉ面が露出した６μｍ角の窓にモリブデンシリサイド（ＭｏＳｉ2）の極めて薄いショットキー金属２を形成して、このモリブデンシリサイドからなるショットキー金属２とｎ形Ｓｉのエピタキシャル層１０との間でショットキー接合５を形成する。このとき、モリブデンシリサイド薄膜は０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１の下部にも０．０１μｍ程度潜り込み、ショットキー金属２のゲート電極３とのオーバーラップ部分２ａを形成する。
【００３３】
つぎに余分のＭｏ膜をエッチング除去し、この極めて薄いショットキー金属２のオーバーラップ部分２ａを除いて抵抗を小さくさせるために、ショットキー金属２の６μｍ角内に４μｍ角のＡｕ電極４０を０．１μｍ厚程度形成する。このとき、先のＴｉとＡｕとの二重層のスパッタ薄膜をゲート電極３となるようにフォトリソグラフイによりパターン化する。
【００３４】
つぎに絶縁薄膜として窒化シリコン薄膜３２を０．３μｍ厚程度にＣＶＤにより形成し、パターン化し、更に、Ａｌ膜を１μｍ程度スパッタ形成して、ソース電極４１、ゲート電極４３およびドレイン電極４２を形成する。このとき同時に他のＭＯＳゲートショットキー障壁トランジスタ素子も含む各デバイスにソース、ゲートおよびドレインの各電極からの配線を形成することができる。このようにしてＭＯＳゲートショットキー障壁トランジスタが完成する。
【００３５】
上記のＭＯＳゲートショットキー障壁トランジスタでは、ドレイン領域４としてｎ形のエピタキシャル層１０を用いた場合であるが、ｎ形のＳｉ基板を用いて、これをドレイン領域４としてもよい。この場合は、ドレイン電極４２をｎ形のＳｉ基板のうち、どこに形成してもよく、例えば、ｎ形のＳｉ基板の裏面に形成してもよい。
【００３６】
以上のようにして形成したＭＯＳゲートショットキー障壁トランジスタをショットキー接合が逆方向バイアスになるようにソース端子Ｓとドレイン端子Ｄに負荷抵抗Ｒｌを通して電源電圧ＶＳＤを印加しておき、ゲート端子Ｇにドレイン端子Ｄに対して正の電圧になるようにゲート電圧Ｖｇを印加していく場合の駆動回路を図３に示す。
【００３７】
本発明に係るＭＯＳゲートショットキー障壁トランジスタの動作原理について、エネルギーバンド図である図５と図６を用いて説明する。
【００３８】
図５（Ａ）は、先に出願した「トンネルトランジスタ」の動作を説明するためのエネルギーバンド図で、図５（Ｂ）は本発明に係るＭＯＳゲートショットキー障壁トランジスタの動作を説明するためのエネルギーバンド図である。
【００３９】
図５（Ａ）のようにショットキー金属２（ソースと表示）の厚みが厚く電気抵抗が非常に小さいと、ドレイン（ｎ形半導体）に対してゲートに正の電圧を印加することにより、ゲート直下のＭＯＳ界面の半導体表面にｎ＋ 蓄積層５１が形成されても、ゲート直下のＭＯＳ界面にあるショットキー金属２のオーバーラップ部分２ａでの電圧降下が極めて小さく、ＭＯＳ界面のショットキー障壁の電位の低下が小さいので、ショットキー金属２側から見たショットキー障壁の高さΦｂ ’の低下が小さい。
【００４０】
したがって、ショットキー金属２からの電子はトンネル効果によりショットキー障壁を透過してｎ形半導体であるドレインのｎ＋ 蓄積層５１に到達して電流として寄与する。
【００４１】
しかし、図５（Ｂ）に示す本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいては、ショットキー金属２のオーバーラップ部分２ａの厚みが極めて薄く（０．０１μｍ厚程度）、ゲートの正の電圧の印加により必要とされる電子数を得るため、オーバーラップ部分２ａでの電位が下がり（電圧降下が生じる）電子数を賄うので、それと共にショットキー障壁の電位が低下し、ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子は低下したショットキー障壁（等価的なショットキー障壁の高さΦｂ ’の低下）を越えてのｎ形半導体であるドレインのｎ＋ 蓄積層５１へのキャリアである電子の流れ、すなわち拡散電流となり得る。もちろん、電子の移動方向と電流の向きとは逆である。
【００４２】
また、ショットキー金属２の厚みが極めて薄くなくとも、抵抗率の大きな金属シリサイド、例えば、鉄シリサイドを０．０２μｍ厚程度に形成すれば、鉄シリサイドの電気抵抗が大きいので、オーバーラップ部分２ａでの電圧降下が生じるために、上述のショットキー金属２の厚みが極めて薄い場合とほぼ同様な効果があり、ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子は低下したショットキー障壁（等価的なショットキー障壁の高さΦｂ ’の低下）を越えて、ｎ形半導体であるドレインのｎ＋ 蓄積層５１への電子の移動を行い、流れる電流の主体がほぼ拡散電流となり得る。なお、鉄シリサイドは鉄（Ｆｅ）をショットキー接合形成部の露出したＳｉ表面にスパッタ形成して、熱処理することにより形成できる。
【００４３】
また、このようにショットキー金属２として、鉄シリサイドのような抵抗率の大きな金属を用いると共に、その厚みを小さくすることにより、一層ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子が、低下したショットキー障壁を越えてｎ形半導体のドレインに流れ、その電流の主体をほぼ拡散電流とさせることができる。
【００４４】
図４には、本発明に係るＭＯＳゲートショットキー障壁トランジスタのドレイン電流ＩＤ とソース・ドレイン間電圧ＶＳＤとの関係をゲート電圧Ｖｇをパラメータとした一例を示している。上述の原理により、例えば、ある特定のソース・ドレイン間電圧ＶＳＤに対して、ゲート電圧Ｖｇを増大すると、一層ショットキー障壁の電位が低下するので、低下したショットキー障壁を越えてｎ形半導体のドレインに流れるキャリアとしての電子数が増大し、その電流の主体をほぼ拡散電流とするドレイン電流ＩＤが増大している様子がわかる。
【００４５】
図６には、本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいて、ＭＯＳゲート直下のショットキー接合部付近に電子が容易にトンネルできる程度の極めて薄い電気抵抗の高い層である変質層を形成させた場合の動作を説明するためのエネルギーバンド図を示してある。
【００４６】
極めて薄い変質層は、ショットキー金属２として、例えば、クロム（Ｃｒ）薄膜（約０．０２μｍ厚）をレーザアニールにより瞬間的に熱処理してシリサイドを形成させることにより、ショットキー接合の全界面に欠陥を含む変質層を形成できる。他の形成工程は、ほぼ上述と同様である。この極めて薄い変質層を形成させた場合のＭＯＳゲートショットキー障壁トランジスタの動作原理は、次のようになる。
【００４７】
ドレイン領域（ｎ形半導体）に対してゲートに正の電圧を印加することにより、ゲート直下のＭＯＳ界面の半導体表面にｎ+ 蓄積層５１が形成されたとき、ゲート直下のＭＯＳ界面にあるショットキー接合の界面の極めて薄い変質層にも電圧の分担があり、ここに電圧降下を生じる。このためショットキー金属２のオーバーラップ部分２ａでの電圧降下は小さいが、ショットキー接合の半導体側に生じるショットキー障壁の電位が下がり、更にショットキー障壁の高さ自体も小さくなる。
【００４８】
しかし、極めて薄い変質層の障壁は、半導体側の電位降下のために三角形の電位形状となり、そのため等価的な変質層の障壁高さが低下するが、ショットキー金属２側からのキャリアとしての電子は、この極めて薄い変質層をトンネル効果で透過し、ドレインのｎ+ 蓄積層５１へ抜けることになる。
【００４９】
半導体側に生じるショットキー障壁の電位が下がるため、変質層をトンネル効果で透過した電子は、半導体側でのショットキー障壁を越えて流れる電流、いわゆる拡散電流として寄与する。このときショットキー障壁の高さΦｂは、正の値でもショットキー金属２のフェルミエネルギーＥｆｓから見た等価的なショットキー障壁の高さΦｂ'は、負の値にすることもできる。
【００５０】
上述の本発明に係るＭＯＳゲートショットキー障壁トランジスタでは、ショットキー金属２のキャリアとしての電子は、フェルミ・デラック統計により熱的に励起されているので、ショットキー金属２のフェルミエネルギーＥｆｓより高い等価的なショットキー障壁高さΦｂ ’であっても、その高さが２００ｍｅＶ以下であれば、室温においてほぼこのショットキー障壁を越えて流れる拡散電流とみなすことができる。
【００５１】
図７は、ｐ形のシリコン（Ｓｉ）単結晶基板１の（１１１）面方位にｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０を用い、同一基板に深いｐ形領域で絶縁分離し複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態である。
【００５２】
図８は、ｐ形のシリコン（Ｓｉ）単結晶基板１にｎ形の１×１０１７ｃｍ−３程度の不純物濃度を３μｍ程度の深さに島状に拡散して、それぞれの島状領域１１にＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態である。
【００５３】
図７に示した実施の形態における絶縁分離したエピタキシャル層１０の各領域や図８に示した実施の形態における各島状領域１１に複数個のＭＯＳゲートショットキー障壁トランジスタを形成してもよい。また、これらの複数個のＭＯＳゲートショットキー障壁トランジスタのドレインを１個または複数個設けて、共通として使用することもできる。
【００５４】
図９は、ｐ形のシリコン（Ｓｉ）単結晶基板１に絶縁層６０を介して多層にｎ形の多結晶シリコン薄膜１２、１３を形成し、絶縁分離して各層ごとに複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態を示したものである。説明を簡略化するため、中間層の各デバイスの記号は省略してある。この実施の形態の最上部の層には、１個のドレイン（端子Ｄ１）を共通に、２個のデバイス（ソース端子Ｓ１，Ｓ２；ゲート端子Ｇ１，Ｇ２）を１個のｎ形の多結晶シリコン薄膜１３領域に形成した例を示している。
【００５５】
以上の実施の形態では、キャリアとして電子を用いた場合であったが、上記の実施の形態でのｐ形とｎ形とを交代すれば、キャリアとして正孔を用いることができる。一般に正孔に対するシリコンのショットキー障壁は低く、耐圧を上げるには低温動作が好適である。以上の実施例（例えば、図２）では、ゲート電極が絶縁薄膜を介してショットキー金属の一部とオーバーラップしているが、ドレイン電極とオーム性接触をするためのｎ+ 領域とはオーバーラップしていない場合の例であったが、本発明のＭＯＳゲートショットキー障壁トランジスタ製作の都合上、ゲート電極が絶縁薄膜を介してショットキー金属の一部とｎ+ 領域の一部との双方にオーバーラップしている構造でも、もちろん良い。
【００５６】
本発明に係るＭＯＳゲートショットキー障壁トランジスタは、本実施の形態に限定されるものではなく、本発明の主旨および作用・効果が同様ならば如何様にも変形してもよいことはもちろんである。
【００５７】
【発明の効果】
以上説明したように、本発明に係るＭＯＳゲートショットキー障壁トランジスタは、電流を制御するために、半導体と金属の接合であるショットキー接合にＭＯＳゲートを形成したトランジスタで、従来のＭＯＳゲート界面のショットキー接合のトンネル電流を利用したトンネルトランジスタよりも、ゲート印加電圧の調節で等価的なショットキー障壁高さを変化させて、ショットキー障壁を越えて流れる拡散電流を主体にすることにより、同一の寸法でも相互コンダクタンスＧｍを大きくできるようにしたもので、単一の接合を持ち、しかも、ショットキー接合なので、低電圧駆動が可能で、接合部も０．０１μｍ程度の極めて小型の接合にすることができると共に、共通ドレインの複数個のＭＯＳゲートショットキー障壁トランジスタが形成できるので、スイッチングトランジスタなどとして超小型で高速化が可能になり、ＭＯＳゲートを採用しているので、高入力インピーダンスで高密度集積化が可能な高効率のトランジスタとなり得る。
【図面の簡単な説明】
【図１】本発明に係るＭＯＳゲートショットキー障壁トランジスタの一実施の形態を示す平面図である。
【図２】図１に示した平面図のＸ−Ｘ断面を示す断面図である。
【図３】本発明に係るＭＯＳゲートショットキー障壁トランジスタの駆動回路の一実施の形態を示す説明図である。
【図４】本発明に係るＭＯＳゲートショットキー障壁トランジスタのドレイン電流ＩＤ とソース・ドレイン間電圧ＶＳＤとの関係をゲート電圧Ｖｇをパラメータとした一例を示すグラフである。
【図５】図５（Ａ）は、従来の「トンネルトランジスタ」の動作を示すエネルギーバンド図で、図５（Ｂ）は本発明のＭＯＳゲートショットキー障壁トランジスタの動作を示すエネルギーバンド図である。
【図６】本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいて、極めて薄い電気抵抗の高い層を形成させた場合の動作を示すエネルギーバンド図である。
【図７】ｐ形のシリコン（Ｓｉ）単結晶基板の同一基板に深いｐ形領域で絶縁分離し、本発明に係る複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【図８】ｐ形のシリコン（Ｓｉ）単結晶基板にｎ形の島状領域を形成し、それぞれの島状領域に本発明に係るＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【図９】ｐ形のシリコン（Ｓｉ）単結晶基板に絶縁層を介して多層にｎ形の多結晶シリコン薄膜を形成し、絶縁分離して各層ごとに複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【符号の説明】
１ 基板
２ ショットキー金属
２ａ ショットキー金属のオーバーラップ部分
３ ゲート電極
４ ドレイン領域
５ ショットキー接合
１０ エピタキシャル層
１１ ｎ形の島状領域
１２，１３ ｎ形の多結晶シリコン薄膜
２０ ｐ形領域
３０，３１ 熱酸化ＳｉＯ2 膜
３２ 窒化シリコン薄膜
４０ Ａｕ電極
４１ ソース電極
４２ ドレイン電極
４３ ゲート電極
５０ ｎ+ 領域
５１ 蓄積層
【発明の属する技術分野】
本発明は、ＭＯＳゲートショットキー障壁トランジスタに関し、特に、超小型で、高速、かつ、高い入力インピーダンスとなり得るＭＯＳトランジスタとして、ＵＬＳＩのＳＲＡＭやＤＲＡＭなどの高密度、高速スイッチング回路などに使用されるＭＯＳゲートショットキー障壁トランジスタに関するものである。
【０００２】
【従来の技術】
従来、ソースＳとドレインＤ間にある半導体の表面に絶縁薄膜（酸化膜）を形成して、その上にゲート電極Ｇを形成したＭＩＳ（ＭＯＳ）形ＦＥＴ、ｐｎ接合を用いた接合形ＦＥＴのゲート長を極めて短くすることによりゲート位置におけるチャンネルポテンシャルを制御できるようにした静電誘導形トランジスタ（ＳＩＴ）等があった。
【０００３】
また、ＭＯＳＦＥＴのような構造をしているが、ソースとドレインとを金属で構成し、ドレインはオーミック電極にして、ソースと半導体との間のショットキー接合上にＭＯＳゲートを設けてあり、ショットキー接合を逆バイアスで動作させるＭＯＳ型半導体装置（特開昭５７−５２１６８）や、このショットキー接合をトンネル接合として利用し、ＭＯＳゲート電圧の調整でトンネル電流を制御しようとするトンネルトランジスタなどが提案されている。
【０００４】
スイッチングトランジスタでは、いかに小型、かつ、高速で、消費電力が小さいものが作れるかが重要な課題である。
【０００５】
ＭＯＳ形ＦＥＴではゲート長が高速さを支配し、そのチャンネル抵抗およびゲート容量が問題になっている。また、ゲート長を極端に短くすると短チャンネル効果のためにゲート長を０．１μｍ以下にすることが極めて困難であった。
【０００６】
ＳＩＴでは、高速となりえるがゲート電極の埋め込みに高度な技術を必要とし、やはりチャンネル長を０．１μｍ以下にすることが極めて困難である。
【０００７】
ＭＯＳゲートとショットキー障壁を持つ上述のＭＯＳ型半導体装置（特開昭５７−５２１６８）では、ショットキー接合の鏡像力の効果により、ショットキー障壁の高さが低められ、更に、ゲート電圧によってもショットキー障壁の高さや幅も変化はするが、極めてその程度が小さく、大きなゲート電圧変化が必要としていた。したがって、相互コンダクタンスＧｍを大きくすることが困難であった。また、上述のトンネルトランジスタにおいても、ゲート長を０．０１μｍ程度に極端に短くすることができるが、ショットキー障壁を通る小さなトンネル電流を用いるために、オン抵抗が大きく、つまり相互コンダクタンスＧｍを大きくすることが困難であった。オン抵抗が大きいことは、結局、ＣＲ時定数が大きくなり、高速動作を困難なものにしていた。
【０００８】
このように従来から小型で高速、かつ、入力インピーダンスが大きくて消費電力が小さく、高密度集積化が可能な高効率のスイッチング用トランジスタの開発が望まれていた。
【０００９】
本出願人は、先にショットキー接合ダイオードの接合界面の上にＭＯＳゲートを取り付けた三端子素子で、ソース（カソードと表現してある）とドレイン（アノードと表現してある）とを金属で構成し、ドレインはオーミック電極にして、ソースと半導体（ドレインとオーミック接触している）との間のショットキー接合をトンネル接合として利用し、ＭＯＳゲート電圧の調整でトンネル電流を制御しようとする「トンネルトランジスタ」を出願（特願平４ー１８６５３９および特願平５ー２３７０９２）してある。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記の如きトンネルトランジスタにあっては、トンネル電流を主体としているので、スイッチング用トランジスタとして利用した場合には、オン抵抗が大きく、高速で、かつ、大きな電流を流すことが困難であった。
【００１１】
本発明は、超小型に形成でき、高速、かつ、高入力インピーダンスで、オン時の相互コンダクタンスＧｍが大きく、高密度集積化が可能な高効率のスイッチング用トランジスタとしてのＭＯＳゲートショットキー障壁トランジスタを得ることを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るＭＯＳゲートショットキー障壁トランジスタは、半導体と金属との接合であるショットキー接合上に絶縁薄膜を介してゲート電極を設けた構造のＭＯＳゲートショットキー障壁トランジスタにおいて、この金属（以後、ショットキー金属と呼ぶ）または半導体のうち少なくともＭＯＳゲート直下のショットキー接合部付近の電気抵抗を高くして、ショットキー金属内でも電圧降下が発生するように形成しておくことにより、このゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導体との双方に高いキャリア濃度の蓄積層を形成させたとき、キャリアがショットキー障壁を越えて移動できる程度に、ＭＯＳ界面付近のショットキー障壁の電位を低めさせてあり、ショットキー接合を流れる電流の主体が、これらのショットキー接合障壁を越えて移動するキャリアの流れによる電流であるようにしたものである。
【００１３】
さらに詳細に説明すると、普通のショットキー接合にあっては、ショットキー金属の電気抵抗が小さいので、ショットキー接合がほぼゼロバイアスもしくは逆方向バイアスを印加したときには、このショットキー金属側にはほとんど電圧降下が生じないために、ショットキー接合に電圧を印加してもショットキー障壁の高さがほとんど変化しない。
【００１４】
すなわち、ショットキー金属の抵抗が極めて小さいと、ゲート電圧でも、ショットキー障壁の高さの変化を調節できず、ショットキー障壁の高さが大きいままなので、熱的に励起されたキャリア（電子または正孔）がショットキー障壁を越えて流れるキャリアの流れ（拡散電流）は非常に少なく、ほとんどがトンネル電流であった。ゲート電圧を大きく印加すると、鏡像力の効果により多少はショットキー障壁を越えて流れるキャリアの流れがあるが、相互コンダクタンスＧｍが小さいと言う問題があった。
【００１５】
一般的には、通常のショットキー金属と半導体との接合だけでは、相互コンダクタンスＧｍが小さく、実用的でなかった。また、上述のトンネル電流は、その小さなトンネル確率のため非常に小さな電流となるので、相互コンダクタンスＧｍの大きなＭＯＳゲートショットキー障壁トランジスタの作成は困難であった。
【００１６】
しかし、本発明のＭＯＳゲートショットキー障壁トランジスタは、少なくともＭＯＳゲート直下のショットキー接合部付近に、ショットキー金属の厚みを極めて薄くするか、ショットキー金属として抵抗率の極めて大きい材料を選ぶか、または、極めて薄い電気抵抗の高い層である変質層を形成するかして、電気抵抗が高い層を形成しておくことにより、ゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導体との双方に高いキャリア濃度の蓄積層を形成させたとき、ショットキー接合部付近の上記電気抵抗が高い層での電圧降下を利用し、ＭＯＳ界面でのショットキー障壁の電位を低め、ショットキー金属側から見た等価的なショットキー接合障壁の高さを低めて、キャリアがこのショットキー障壁を越えて移動できるようにし、一部にトンネル電流成分を含むものの、ショットキー接合を流れる電流の主体が、このようなショットキー障壁を越えて移動するキャリアの流れによる電流（拡散電流）であるようにしたもので、大きなコンダクタンスＧｍのトランジスタと成りえるものである。
【００１７】
本発明の請求項１に係るＭＯＳゲートショットキー障壁トランジスタにあっては、ショットキー金属のうち少なくともＭＯＳゲート直下のショットキー接合部付近の電気抵抗を高くして、ショットキー金属内でも電圧降下が発生するようにすることにより、ショットキー障壁の電位を低めさせて、ショットキー接合を流れる電流の主体が、これらのショットキー接合障壁を越えて移動するキャリアの流れによる電流（拡散電流）であるようにしたものである。
【００１８】
また、請求項２に係るＭＯＳゲートショットキー障壁トランジスタにあっては、請求項１の実施態様の一つであり、ショットキー金属のうち、少なくともゲート電極とのオーバーラップ部分のショットキー金属層の厚みを薄く形成することで、ＭＯＳゲート直下のショットキー金属の電気抵抗が高くなるようにしたＭＯＳゲートショットキー障壁トランジスタである。すなわち、金属と言えどもその厚みが薄くなるとその電気抵抗値は大きくなることを利用したものである。
【００１９】
このようにたとえばショットキー金属として０．０１μｍ厚程度の金属シリサイドにすると、ゲート電極とのオーバーラップ部分においては、ゲート電極に正の電圧を印加するとショットキー金属に電子がたまるがショットキー金属が極めて薄いので、ショットキー金属内にも電位降下が生じる。
【００２０】
このときショットキー障壁の電位も一緒に低下するので、ショットキー金属のフェルミエネルギーから測定したショットキー障壁の高さ、すなわち等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れるキャリアの流れである拡散電流が流れるようになる。
【００２１】
もちろん、このときショットキー障壁の厚みが極めて薄いとトンネル電流や熱励起電界放出電流も流れるが、これらの電流は小さなトンネル確率のため小さくなり、拡散電流が主に流れるようにすることができる。
【００２２】
また、請求項３に係るＭＯＳゲートショットキー障壁トランジスタにあっても、請求項１の実施態様の一つであり、金属にシリサイドを用いると一般の単一組成の金属よりも抵抗率が大きく、シリサイドの中でも特に鉄シリサイドはその抵抗率が極めて大きいものである。
【００２３】
このようにショットキー金属の厚みがそれほど薄くなくとも、例えば鉄シリサイドを用いると、このショットキー金属としての鉄シリサイドの内部で電位降下が発生し、ゲート電極とのオーバーラップ部分において、正の電圧を印加したゲート電極直下のＭＯＳ界面付近では、ショットキー障壁の電位も一緒に低下するので、等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れる拡散電流が流れるようになる。
【００２４】
もちろん、ショットキー金属の厚みが薄ければ、それだけ抵抗率の小さなショットキー金属を用いることができる。
【００２５】
また、請求項４に係るＭＯＳゲートショットキー障壁トランジスタにあっては、ショットキー金属と半導体との界面に、結晶格子の不一致による欠陥を多く含む変質層、ショットキー金属として再結晶温度の異なる異種金属の合金を用いて金属シリサイドを形成したときの変質層、さらに、二重層または多重層状態で金属シリサイド形成をした場合などに形成される電気抵抗の高い層である変質層を極めて薄く形成させて、この極めて薄い変質層の電圧降下を利用するものである。
【００２６】
ゲート電極とのオーバーラップ部分の正の電圧を印加したゲート直下のＭＯＳ界面付近では、この薄い変質層に電圧降下が生じ、ショットキー障壁の電位は一緒に低下するので、等価的にショットキー障壁の高さが小さくなり、ショットキー障壁を越えて流れる拡散電流が流れるようになる。
【００２７】
このとき、ゲート直下のＭＯＳ界面付近ではショットキー金属からの電子は、多くの場合、この極めて薄い電気抵抗の高い層としての変質層をトンネルで通過するが、半導体側のショットキー障壁の電位は十分低下させられるので、ショットキー金属側から見た半導体のショットキー障壁の高さ、すなわち、等価的なショットキー障壁の高さは、むしろ、負の値にすることもできる。
【００２８】
【発明の実施の形態】
以下、本発明に係るＭＯＳゲートショットキー障壁トランジスタの実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明のＭＯＳゲートショットキー障壁トランジスタの一実施の形態に示す平面図で、図２は図１に示した平面図のＸ−Ｘにおける断面図である。この実施の形態は、ｐ形のシリコン（Ｓｉ）単結晶基板１の（１１１）面方位にｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０を用い、ＭＯＳゲートショットキー障壁トランジスタを作成した場合を示している。
【００３０】
この実施の形態によるＭＯＳゲートショットキー障壁トランジスタは、例えば、次のようにして形成される。ｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０の表面に約０．２μｍの厚い熱酸化ＳｉＯ２ 膜３０を形成し、フォトリソグラフィにより、先ず、各ＭＯＳゲートショットキー障壁トランジスタまたは複数のＭＯＳゲートショットキー障壁トランジスタ素子の組を形成するためのｎ形のエピタキシャル層１０における形成領域を他の領域から絶縁分離するために、その形成領域を囲むように幅５μｍ程度のｐ形領域２０をホウ素Ｂのイオン注入と熱処理により形成する。
【００３１】
つぎにドレイン領域４となるｎ形のエピタキシャル層１０にオーム性接触を得るためのｎ+ 領域５０をイオン注入により形成し、つぎにショットキー接合５を形成予定の領域に１０μｍ角の窓を開け、更にゲートの絶縁薄膜としての０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１を形成する。その後、ＴｉとＡｕとを二層重ねてスパッタ形成し、中央にショットキーダイオード形成のための６μｍ角の窓を開ける。
【００３２】
つぎにＴｉとＡｕの二層薄膜をエッチングマスクにして、ショットキー接合形成のために６μｍ角の窓を通して０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１をエッチング除去する。その後、０．０１μｍ厚以下のＭｏ薄膜をスパッタ形成し、更に、熱処理することにより、Ｓｉ面が露出した６μｍ角の窓にモリブデンシリサイド（ＭｏＳｉ2）の極めて薄いショットキー金属２を形成して、このモリブデンシリサイドからなるショットキー金属２とｎ形Ｓｉのエピタキシャル層１０との間でショットキー接合５を形成する。このとき、モリブデンシリサイド薄膜は０．０５μｍ程度の薄い熱酸化ＳｉＯ2膜３１の下部にも０．０１μｍ程度潜り込み、ショットキー金属２のゲート電極３とのオーバーラップ部分２ａを形成する。
【００３３】
つぎに余分のＭｏ膜をエッチング除去し、この極めて薄いショットキー金属２のオーバーラップ部分２ａを除いて抵抗を小さくさせるために、ショットキー金属２の６μｍ角内に４μｍ角のＡｕ電極４０を０．１μｍ厚程度形成する。このとき、先のＴｉとＡｕとの二重層のスパッタ薄膜をゲート電極３となるようにフォトリソグラフイによりパターン化する。
【００３４】
つぎに絶縁薄膜として窒化シリコン薄膜３２を０．３μｍ厚程度にＣＶＤにより形成し、パターン化し、更に、Ａｌ膜を１μｍ程度スパッタ形成して、ソース電極４１、ゲート電極４３およびドレイン電極４２を形成する。このとき同時に他のＭＯＳゲートショットキー障壁トランジスタ素子も含む各デバイスにソース、ゲートおよびドレインの各電極からの配線を形成することができる。このようにしてＭＯＳゲートショットキー障壁トランジスタが完成する。
【００３５】
上記のＭＯＳゲートショットキー障壁トランジスタでは、ドレイン領域４としてｎ形のエピタキシャル層１０を用いた場合であるが、ｎ形のＳｉ基板を用いて、これをドレイン領域４としてもよい。この場合は、ドレイン電極４２をｎ形のＳｉ基板のうち、どこに形成してもよく、例えば、ｎ形のＳｉ基板の裏面に形成してもよい。
【００３６】
以上のようにして形成したＭＯＳゲートショットキー障壁トランジスタをショットキー接合が逆方向バイアスになるようにソース端子Ｓとドレイン端子Ｄに負荷抵抗Ｒｌを通して電源電圧ＶＳＤを印加しておき、ゲート端子Ｇにドレイン端子Ｄに対して正の電圧になるようにゲート電圧Ｖｇを印加していく場合の駆動回路を図３に示す。
【００３７】
本発明に係るＭＯＳゲートショットキー障壁トランジスタの動作原理について、エネルギーバンド図である図５と図６を用いて説明する。
【００３８】
図５（Ａ）は、先に出願した「トンネルトランジスタ」の動作を説明するためのエネルギーバンド図で、図５（Ｂ）は本発明に係るＭＯＳゲートショットキー障壁トランジスタの動作を説明するためのエネルギーバンド図である。
【００３９】
図５（Ａ）のようにショットキー金属２（ソースと表示）の厚みが厚く電気抵抗が非常に小さいと、ドレイン（ｎ形半導体）に対してゲートに正の電圧を印加することにより、ゲート直下のＭＯＳ界面の半導体表面にｎ＋ 蓄積層５１が形成されても、ゲート直下のＭＯＳ界面にあるショットキー金属２のオーバーラップ部分２ａでの電圧降下が極めて小さく、ＭＯＳ界面のショットキー障壁の電位の低下が小さいので、ショットキー金属２側から見たショットキー障壁の高さΦｂ ’の低下が小さい。
【００４０】
したがって、ショットキー金属２からの電子はトンネル効果によりショットキー障壁を透過してｎ形半導体であるドレインのｎ＋ 蓄積層５１に到達して電流として寄与する。
【００４１】
しかし、図５（Ｂ）に示す本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいては、ショットキー金属２のオーバーラップ部分２ａの厚みが極めて薄く（０．０１μｍ厚程度）、ゲートの正の電圧の印加により必要とされる電子数を得るため、オーバーラップ部分２ａでの電位が下がり（電圧降下が生じる）電子数を賄うので、それと共にショットキー障壁の電位が低下し、ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子は低下したショットキー障壁（等価的なショットキー障壁の高さΦｂ ’の低下）を越えてのｎ形半導体であるドレインのｎ＋ 蓄積層５１へのキャリアである電子の流れ、すなわち拡散電流となり得る。もちろん、電子の移動方向と電流の向きとは逆である。
【００４２】
また、ショットキー金属２の厚みが極めて薄くなくとも、抵抗率の大きな金属シリサイド、例えば、鉄シリサイドを０．０２μｍ厚程度に形成すれば、鉄シリサイドの電気抵抗が大きいので、オーバーラップ部分２ａでの電圧降下が生じるために、上述のショットキー金属２の厚みが極めて薄い場合とほぼ同様な効果があり、ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子は低下したショットキー障壁（等価的なショットキー障壁の高さΦｂ ’の低下）を越えて、ｎ形半導体であるドレインのｎ＋ 蓄積層５１への電子の移動を行い、流れる電流の主体がほぼ拡散電流となり得る。なお、鉄シリサイドは鉄（Ｆｅ）をショットキー接合形成部の露出したＳｉ表面にスパッタ形成して、熱処理することにより形成できる。
【００４３】
また、このようにショットキー金属２として、鉄シリサイドのような抵抗率の大きな金属を用いると共に、その厚みを小さくすることにより、一層ショットキー金属２のフェルミエネルギーＥｆｓ付近の電子が、低下したショットキー障壁を越えてｎ形半導体のドレインに流れ、その電流の主体をほぼ拡散電流とさせることができる。
【００４４】
図４には、本発明に係るＭＯＳゲートショットキー障壁トランジスタのドレイン電流ＩＤ とソース・ドレイン間電圧ＶＳＤとの関係をゲート電圧Ｖｇをパラメータとした一例を示している。上述の原理により、例えば、ある特定のソース・ドレイン間電圧ＶＳＤに対して、ゲート電圧Ｖｇを増大すると、一層ショットキー障壁の電位が低下するので、低下したショットキー障壁を越えてｎ形半導体のドレインに流れるキャリアとしての電子数が増大し、その電流の主体をほぼ拡散電流とするドレイン電流ＩＤが増大している様子がわかる。
【００４５】
図６には、本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいて、ＭＯＳゲート直下のショットキー接合部付近に電子が容易にトンネルできる程度の極めて薄い電気抵抗の高い層である変質層を形成させた場合の動作を説明するためのエネルギーバンド図を示してある。
【００４６】
極めて薄い変質層は、ショットキー金属２として、例えば、クロム（Ｃｒ）薄膜（約０．０２μｍ厚）をレーザアニールにより瞬間的に熱処理してシリサイドを形成させることにより、ショットキー接合の全界面に欠陥を含む変質層を形成できる。他の形成工程は、ほぼ上述と同様である。この極めて薄い変質層を形成させた場合のＭＯＳゲートショットキー障壁トランジスタの動作原理は、次のようになる。
【００４７】
ドレイン領域（ｎ形半導体）に対してゲートに正の電圧を印加することにより、ゲート直下のＭＯＳ界面の半導体表面にｎ+ 蓄積層５１が形成されたとき、ゲート直下のＭＯＳ界面にあるショットキー接合の界面の極めて薄い変質層にも電圧の分担があり、ここに電圧降下を生じる。このためショットキー金属２のオーバーラップ部分２ａでの電圧降下は小さいが、ショットキー接合の半導体側に生じるショットキー障壁の電位が下がり、更にショットキー障壁の高さ自体も小さくなる。
【００４８】
しかし、極めて薄い変質層の障壁は、半導体側の電位降下のために三角形の電位形状となり、そのため等価的な変質層の障壁高さが低下するが、ショットキー金属２側からのキャリアとしての電子は、この極めて薄い変質層をトンネル効果で透過し、ドレインのｎ+ 蓄積層５１へ抜けることになる。
【００４９】
半導体側に生じるショットキー障壁の電位が下がるため、変質層をトンネル効果で透過した電子は、半導体側でのショットキー障壁を越えて流れる電流、いわゆる拡散電流として寄与する。このときショットキー障壁の高さΦｂは、正の値でもショットキー金属２のフェルミエネルギーＥｆｓから見た等価的なショットキー障壁の高さΦｂ'は、負の値にすることもできる。
【００５０】
上述の本発明に係るＭＯＳゲートショットキー障壁トランジスタでは、ショットキー金属２のキャリアとしての電子は、フェルミ・デラック統計により熱的に励起されているので、ショットキー金属２のフェルミエネルギーＥｆｓより高い等価的なショットキー障壁高さΦｂ ’であっても、その高さが２００ｍｅＶ以下であれば、室温においてほぼこのショットキー障壁を越えて流れる拡散電流とみなすことができる。
【００５１】
図７は、ｐ形のシリコン（Ｓｉ）単結晶基板１の（１１１）面方位にｎ形の１×１０１７ｃｍ−３程度の不純物濃度をもつ３μｍ厚のエピタキシャル層１０を用い、同一基板に深いｐ形領域で絶縁分離し複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態である。
【００５２】
図８は、ｐ形のシリコン（Ｓｉ）単結晶基板１にｎ形の１×１０１７ｃｍ−３程度の不純物濃度を３μｍ程度の深さに島状に拡散して、それぞれの島状領域１１にＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態である。
【００５３】
図７に示した実施の形態における絶縁分離したエピタキシャル層１０の各領域や図８に示した実施の形態における各島状領域１１に複数個のＭＯＳゲートショットキー障壁トランジスタを形成してもよい。また、これらの複数個のＭＯＳゲートショットキー障壁トランジスタのドレインを１個または複数個設けて、共通として使用することもできる。
【００５４】
図９は、ｐ形のシリコン（Ｓｉ）単結晶基板１に絶縁層６０を介して多層にｎ形の多結晶シリコン薄膜１２、１３を形成し、絶縁分離して各層ごとに複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の実施の形態を示したものである。説明を簡略化するため、中間層の各デバイスの記号は省略してある。この実施の形態の最上部の層には、１個のドレイン（端子Ｄ１）を共通に、２個のデバイス（ソース端子Ｓ１，Ｓ２；ゲート端子Ｇ１，Ｇ２）を１個のｎ形の多結晶シリコン薄膜１３領域に形成した例を示している。
【００５５】
以上の実施の形態では、キャリアとして電子を用いた場合であったが、上記の実施の形態でのｐ形とｎ形とを交代すれば、キャリアとして正孔を用いることができる。一般に正孔に対するシリコンのショットキー障壁は低く、耐圧を上げるには低温動作が好適である。以上の実施例（例えば、図２）では、ゲート電極が絶縁薄膜を介してショットキー金属の一部とオーバーラップしているが、ドレイン電極とオーム性接触をするためのｎ+ 領域とはオーバーラップしていない場合の例であったが、本発明のＭＯＳゲートショットキー障壁トランジスタ製作の都合上、ゲート電極が絶縁薄膜を介してショットキー金属の一部とｎ+ 領域の一部との双方にオーバーラップしている構造でも、もちろん良い。
【００５６】
本発明に係るＭＯＳゲートショットキー障壁トランジスタは、本実施の形態に限定されるものではなく、本発明の主旨および作用・効果が同様ならば如何様にも変形してもよいことはもちろんである。
【００５７】
【発明の効果】
以上説明したように、本発明に係るＭＯＳゲートショットキー障壁トランジスタは、電流を制御するために、半導体と金属の接合であるショットキー接合にＭＯＳゲートを形成したトランジスタで、従来のＭＯＳゲート界面のショットキー接合のトンネル電流を利用したトンネルトランジスタよりも、ゲート印加電圧の調節で等価的なショットキー障壁高さを変化させて、ショットキー障壁を越えて流れる拡散電流を主体にすることにより、同一の寸法でも相互コンダクタンスＧｍを大きくできるようにしたもので、単一の接合を持ち、しかも、ショットキー接合なので、低電圧駆動が可能で、接合部も０．０１μｍ程度の極めて小型の接合にすることができると共に、共通ドレインの複数個のＭＯＳゲートショットキー障壁トランジスタが形成できるので、スイッチングトランジスタなどとして超小型で高速化が可能になり、ＭＯＳゲートを採用しているので、高入力インピーダンスで高密度集積化が可能な高効率のトランジスタとなり得る。
【図面の簡単な説明】
【図１】本発明に係るＭＯＳゲートショットキー障壁トランジスタの一実施の形態を示す平面図である。
【図２】図１に示した平面図のＸ−Ｘ断面を示す断面図である。
【図３】本発明に係るＭＯＳゲートショットキー障壁トランジスタの駆動回路の一実施の形態を示す説明図である。
【図４】本発明に係るＭＯＳゲートショットキー障壁トランジスタのドレイン電流ＩＤ とソース・ドレイン間電圧ＶＳＤとの関係をゲート電圧Ｖｇをパラメータとした一例を示すグラフである。
【図５】図５（Ａ）は、従来の「トンネルトランジスタ」の動作を示すエネルギーバンド図で、図５（Ｂ）は本発明のＭＯＳゲートショットキー障壁トランジスタの動作を示すエネルギーバンド図である。
【図６】本発明に係るＭＯＳゲートショットキー障壁トランジスタにおいて、極めて薄い電気抵抗の高い層を形成させた場合の動作を示すエネルギーバンド図である。
【図７】ｐ形のシリコン（Ｓｉ）単結晶基板の同一基板に深いｐ形領域で絶縁分離し、本発明に係る複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【図８】ｐ形のシリコン（Ｓｉ）単結晶基板にｎ形の島状領域を形成し、それぞれの島状領域に本発明に係るＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【図９】ｐ形のシリコン（Ｓｉ）単結晶基板に絶縁層を介して多層にｎ形の多結晶シリコン薄膜を形成し、絶縁分離して各層ごとに複数個のＭＯＳゲートショットキー障壁トランジスタを形成した場合の一実施の形態を示す説明図である。
【符号の説明】
１ 基板
２ ショットキー金属
２ａ ショットキー金属のオーバーラップ部分
３ ゲート電極
４ ドレイン領域
５ ショットキー接合
１０ エピタキシャル層
１１ ｎ形の島状領域
１２，１３ ｎ形の多結晶シリコン薄膜
２０ ｐ形領域
３０，３１ 熱酸化ＳｉＯ2 膜
３２ 窒化シリコン薄膜
４０ Ａｕ電極
４１ ソース電極
４２ ドレイン電極
４３ ゲート電極
５０ ｎ+ 領域
５１ 蓄積層
Claims (4)
- ショットキー接合上に絶縁薄膜を介してゲート電極を設けた構造のＭＯＳゲートショットキー障壁トランジスタにおいて、
前記ショットキー金属のうち少なくともゲート電極とのオーバーラップ部分のショットキー金属の電気抵抗を高くして、ショットキー金属内でも電圧降下が発生するように形成することにより、前記ゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導体との双方に高いキャリア濃度の蓄積層を形成させたとき、キャリアがショットキー障壁を越えて移動できる程度にＭＯＳ界面付近のショットキー障壁の電位を低めさせてあり、ショットキー接合を流れる電流の主体が、前記ショットキー障壁を越えて移動するキャリアの流れによる電流であるようにしたことを特徴とするＭＯＳゲートショットキー障壁トランジスタ。 - 前記ショットキー金属のうち、少なくともゲート電極とのオーバーラップ部分のショットキー金属層の厚みを薄く形成し、前記オーバーラップ部分のショットキー金属の電気抵抗が高くなるようにしたことを特徴とする請求項１に記載のＭＯＳゲートショットキー障壁トランジスタ。
- 前記ショットキー金属として抵抗率の大きい材料を用いることにより、少なくともゲート電極とのオーバーラップ部分のショットキー金属の電気抵抗が高くなるようにしたことを特徴とする請求項１または２に記載のＭＯＳゲートショットキー障壁トランジスタ。
- ショットキー接合上に絶縁薄膜を介してゲート電極を設けた構造のＭＯＳゲートショットキー障壁トランジスタにおいて、
少なくともＭＯＳゲート直下のショットキー接合部付近に電子が容易にトンネルできる程度の極めて薄い電気抵抗の高い層を形成することにより、前記ゲート電極に電圧を印加してＭＯＳゲート直下のショットキー金属と半導持との双方に高いキャリア濃度の蓄積層を形成させたとき、キャリアがショットキー障壁を越えて移動できる程度にＭＯＳ界面付近のショットキー障壁の電位を低めさせてあり、ショットキー接合を流れる電流の主体が、前記ショットキー障壁を越えて移動するキャリアの流れによる電流であるようにしたことを特徴とするＭＯＳゲートショットキー障壁トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02715896A JP3593409B2 (ja) | 1996-02-14 | 1996-02-14 | Ｍｏｓゲートショットキー障壁トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02715896A JP3593409B2 (ja) | 1996-02-14 | 1996-02-14 | Ｍｏｓゲートショットキー障壁トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223795A JPH09223795A (ja) | 1997-08-26 |
| JP3593409B2 true JP3593409B2 (ja) | 2004-11-24 |
Family
ID=12213259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02715896A Expired - Fee Related JP3593409B2 (ja) | 1996-02-14 | 1996-02-14 | Ｍｏｓゲートショットキー障壁トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593409B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4213776B2 (ja) | 1997-11-28 | 2009-01-21 | 光照 木村 | Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路 |
| JP2011176183A (ja) * | 2010-02-25 | 2011-09-08 | Toyota Motor Corp | 半導体装置の製造方法 |
-
1996
- 1996-02-14 JP JP02715896A patent/JP3593409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223795A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4213776B2 (ja) | Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路 | |
| US6337500B1 (en) | Semiconductor device and method for fabricating the same | |
| JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| KR100189691B1 (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
| JP4291875B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US5552622A (en) | Tunnel transistor | |
| JP3535307B2 (ja) | 半導体装置 | |
| JPH0778990A (ja) | 高耐圧型半導体装置 | |
| CN106601786A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| JPH02210871A (ja) | 半導体装置 | |
| JP3320473B2 (ja) | 半導体装置 | |
| JPH07131007A (ja) | 半導体装置 | |
| JP3593409B2 (ja) | Ｍｏｓゲートショットキー障壁トランジスタ | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JPH11214696A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| US6803613B2 (en) | Semiconductor device and manufacturing method of the same | |
| JPH05114734A (ja) | 半導体装置 | |
| JP3522440B2 (ja) | 薄膜半導体装置 | |
| WO2011027525A1 (ja) | 半導体素子およびその製造方法 | |
| JPH09246536A (ja) | 半導体素子 | |
| US20050199965A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| JPS62274776A (ja) | 半導体装置 | |
| JPS63226070A (ja) | Ｍｉｓトランジスタ | |
| JPH04139765A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |