JP3591524B2 - Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package - Google Patents
Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package Download PDFInfo
- Publication number
- JP3591524B2 JP3591524B2 JP2002151864A JP2002151864A JP3591524B2 JP 3591524 B2 JP3591524 B2 JP 3591524B2 JP 2002151864 A JP2002151864 A JP 2002151864A JP 2002151864 A JP2002151864 A JP 2002151864A JP 3591524 B2 JP3591524 B2 JP 3591524B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrode pattern
- metal support
- insulator film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体デバイス等の各種デバイスを高密度で搭載し、高密度かつ高速および高周波のモジュールやシステムを実現するために用いる半導体装置搭載基板並びに半導体パッケーの製造方法およびその基板検査法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの高速、高集積化による端子の増加や狭ピッチ化に伴い、これら半導体デバイスを搭載する実装用配線基板においても、さらなる高密度化、微細化が求められている。現在、よく用いられている実装用基板の例として、セラミック基板、ビルドアップ基板、テープ基板がある。
【0003】
セラミック基板は、特開平8−330474号公報に開示されているような、アルミナ等からなる絶縁基板と、その表面に形成されたWやMoなどの高融点からなる配線導体とから構成されている。
【0004】
また、ビルドアップ基板は、特開平11−17058号公報及び特許第2679681号公報に開示されているように、プリント基板上に有機樹脂を絶縁材料に使用しエッチング法及びめっき法により銅配線による微細な回路を形成して多層化している。
【0005】
更に、テープ基板は、特開2000−58701号公報に示されているポリイミド系等のフィルムに銅配線を形成したものである。
【0006】
【発明が解決しようとする課題】
しかしながら、従来の技術には下記に示すような問題がある。
【0007】
セラミック基板は、絶縁基板を構成するセラミックが硬くて脆い性質を有することから、製造工程及び搬送工程において欠け及び割れ等の損傷が発生しやすく、歩留まり低下を起こす問題点がある。
【0008】
また、セラミック基板は、焼成前のグリーンシート上に配線を印刷し、各シートを積層して焼成させて製造される。この製造工程において、高温での焼成により収縮が生じるために、焼成後の基板には反り、変形及び寸法ばらつき等の形状不良が発生しやすい問題点がある。この様な形状不良の発生により、高密度化された回路基板及びフリップチップ等の基板に要求される厳しい平坦度にたいして、十分対応できないという問題がある。即ち、この様な形状不良により、回路の多ピン化、高密度化及び微細化が阻害されると共に、半導体デバイスの搭載部の平坦性が失われるため、半導体デバイスと基板との間の接続された部分にクラック及び剥がれ等が発生しやすく、半導体デバイスの信頼性を低下させるという問題がある。
【0009】
更に、ビルドアップ基板においては、コア材に使用しているプリント基板と表層に形成される絶縁樹脂膜との熱膨張差から基板の反りが発生する。この反りも多ピン化している半導体デバイスを接続する際の障害となり、前述の如く、回路の高密度化、微細化を阻害すると共に、ビルドアップ基板の歩留まりを低下させている。
【0010】
更にまた、ポリイミド系等のテープを使用する基板においては、半導体デバイスを搭載する際のテープ基材の伸縮による位置ずれが大きく、回路の高密度化対応が十分にできないという問題点がある。
【0011】
そこで、これらの問題点を解決するため、特開2000−3980号公報に開示されている様な、金属板からなるベース基材にビルドアップ構造を形成した実装用配線基板が提案されている。しかしながら、外部端子をエッチングにより形成しているため、エッチング時のサイドエッチング量制御の限界から狭ピッチな外部端子とすることが困難である問題点がある。また、この実装用配線基板を外部の基板や装置に実装したときに、構造上、外部端子と絶縁体膜の界面に応力が集中し、オープン不良となるため、十分な実装信頼性が得られないこととなる。
【0012】
本発明は係る問題点に鑑みてなされたものであって、従来の配線基板を改良し、狭ピッチ化に対応した高密度化、微細化を実現することができ、しかも実装信頼性に優れた半導体装置搭載基板並びに半導体パッケージの製造方法およびその基板検査法を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するため、本発明は次のような半導体装置搭載基板並びに半導体パッケージの製造方法およびその基板検査法を採用した。
【0032】
又、請求項1に記載の半導体装置搭載基板の製造方法は、金属支持体の表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記絶縁体膜上に第1電極パターンを形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0033】
又、請求項2に記載の半導体装置搭載基板の製造方法は、金属支持体の表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記絶縁体膜上に第1電極パターンを形成する工程と、前記第1電極パターンの間及び周囲に導体パターンを形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0034】
又、請求項3に記載の半導体装置搭載基板の製造方法は、金属支持体の表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記絶縁体膜上に第1電極パターンを形成する工程と、前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、前記第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、 前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0035】
さらに、請求項4に記載の半導体装置搭載基板の製造方法は、前記第1電極パターンと前記導体パターンが同一の工程で形成されることを特徴とする。
【0036】
さらに、請求項5に記載の半導体装置搭載基板の製造方法は、前記第1電極パターンを形成する工程と、前記第1電極パターン上に配線層(15)を形成する工程との間に、少なくとも1個の前記第1電極パターン上に薄膜コンデンサを形成する工程を有することを特徴とする。
【0037】
さらに、請求項6に記載の半導体装置搭載基板の製造方法は、前記第1電極パターンを形成する工程の前に、前記第1の開口部を形成する予定の領域に凹部(29)を形成する工程を有することを特徴とする。
【0038】
又、請求項7に記載の半導体装置搭載基板の製造方法は、金属支持体の両表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、 前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0039】
又、請求項8に記載の半導体装置搭載基板の製造方法は、金属支持体の両表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記絶縁体膜上に第1電極パターンを形成する工程と、前記第1電極パターンの間及び周囲に導体パターンを形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程 を含むことを特徴とする。
【0040】
又、請求項9に記載の半導体装置搭載基板の製造方法は、金属支持体の両表面の所望の位置に複数個の突起を形成する工程と、前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記絶縁体膜上に第1電極パターンを形成する工程と、前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、前記第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0041】
又、請求項10に記載の半導体装置搭載基板の製造方法は、第1及び第2の金属支持体を2枚張り合わせる工程と、前記第1及び前記第2の金属支持体の表面の所望の位置に複数個の突起を形成する工程と、前記第1及び前記第2の金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターンを形成する工程と、前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0042】
又、請求項11に記載の半導体装置搭載基板の製造方法は、第1及び第2の金属支持体を2枚張り合わせる工程と、前記第1及び前記第2の金属支持体の表面の所望の位置に複数個の突起を形成する工程と、前記第1及び前記第2の金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターンを形成する工程と、前記第1及び前記第2の金属支持体における前記各第1電極パターンの間及び周囲に導体パターンを形成する工程と、前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記絶縁層と接していない前記第1電極パターンの下面が露出している面と反対側の面に第2電極パターンを形成する工程と、前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする。
【0043】
又、請求項12に記載の半導体装置搭載基板の製造方法は、第1及び第2の金属支持体を2枚張り合わせる工程と、前記第1及び前記第2の金属支持体(11a,11b)の表面の所望の位置に複数個の突起(24)を形成する工程と、前記第1及び前記第2の金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜(12)を形成する工程と、前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターン(13)を形成する工程と、前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、前記第1及び前記第2の金属支持体における前記各第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記各第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、前記第1及び前記第2の金属支持体に前記絶縁体膜と前記突起が露出するように第 1 の開口部を形成する工程と、前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、前記絶縁体膜の開口部形状を整える工程を含むことを特徴とする
【0044】
さらに、請求項13に記載の半導体装置搭載基板の製造方法は、前記第1及び前記第2の金属支持体(11a,11b)が張り合わせる工程の前に、前記第1の開口部を形成する予定の領域に凹部(29)を形成する工程を有することを特徴とする。
【0045】
さらに、請求項14に記載の半導体装置搭載基板の製造方法は、前記第1電極パターンを形成する工程と、前記第1電極パターン上に配線層を形成する工程との間に、少なくとも1個の前記第1電極パターン上に薄膜コンデンサを形成する工程を有することを特徴とする。
【0046】
さらに、請求項15に記載の半導体装置搭載基板の製造方法は、前記第1電極パターンが前記第2電極パターンの所望の位置で接続するように半田ボール又は接続ピンを形成する工程を有することを特徴とする。
【0047】
さらに、請求項16に記載の半導体装置搭載基板の製造方法は、前記金属支持体は、ステンレス、鉄、ニッケル、銅およびアルミニウムからなる群から選択された少なくとも1種の金属又はその合金からなることを特徴とする。
【0048】
さらに、請求項17に記載の半導体装置搭載基板の製造方法は、前記突起が、めっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により形成されることを特徴とする。
【0049】
又、請求項18に記載の半導体パッケージの製造方法は、請求項1〜17のいずれか1項に記載の方法により製造された半導体装置搭載基板の少なくとも1面に、半導体装置を接続することを特徴とする半。
【0050】
さらに,請求項19に記載の半導体パッケージの製造方法は、前記半導体装置が、低融点金属又は導電性樹脂のいずれかの材料にフリップチップ接続されていることを特徴とする。
【0051】
又、請求項20に記載の半導体装置搭載基板の検査方法は、請求項1〜17のいずれか一つに記載の方法により製造された半導体搭載基板の前記金属支持体上に第2電極パターンを形成し、前記金属支持体を選択除去した後、突起を除去せずに接触端子として用いて導通検査を行うことを特徴とする。
【0052】
【発明の実施の形態】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。まず、本発明に係る半導体装置搭載基板及び半導体パッケージの実施の形態について説明する。半導体装置搭載基板は、以下、適宜「搭載基板」という。
【0053】
本発明搭載基板及び半導体パッケージの第1の実施の形態について説明する。図1は本実施の形態に係る半導体装置搭載基板の構成を示す図であり、図1(a)は概略断面図であり、図1(b)は金属支持体11側からの下面概略図である。
【0054】
図1(a)、(b)に示す搭載基板は、絶縁層14と配線層15からなる配線構造膜16の片面に第1電極パターン13と、反対面に第2電極パターン17と、第1電極パターンの配線構造膜16に接していない面に絶縁体膜12と、絶縁体膜12の下面に金属支持体11を有する。
【0055】
本実施の形態の第1電極パターン13は、側面周囲が絶縁層14に接し、第1電極パターン13の下面が絶縁層14の下面と同一平面内にある。即ち、第1電極パターン13はその下面が絶縁層14と接することなく絶縁層14に埋め込まれている。
【0056】
配線構造膜16は、所定のパターンを有する配線及びこの配線間に充填された絶縁材料とから構成される配線層15と、絶縁材料からなる絶縁層14とが交互に積層されている。この配線構造膜16は、ビルドアップ工法で使用されているサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により積層される。
【0057】
サブトラクティブ法は、例えば特開平10−51105号公報に開示されているように、基板又は樹脂上の銅箔をエッチングして回路パターンとする方法である。
【0058】
セミアディティブ法は、例えば特開平9−64493号公報に開示されているように、給電層を形成した後にレジスト内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして回路パターンとする方法である。
【0059】
フルアディティブ法は、例えば特開平6−334334号公報に開示されているように、基板又は樹脂の表面を活性化させた後にレジストでパターンを形成し、このレジストを絶縁層として無電解めっき法により回路パターンを形成する方法である。
【0060】
絶縁層14は、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)からなる群から選択された1種又は2種以上の有機樹脂により形成されている。特に、膜強度(弾性率)が70MPa以上、破断伸び率が5%以上、ガラス転移温度が150℃以上、熱膨張係数が60ppm/℃以下の絶縁材料(以下、適宜「絶縁材料A」と略する。)、あるいは膜強度(弾性率)が10GPa以上、熱膨張係数が30ppm/℃以下、ガラス転移温度が150℃以上の絶縁材料(以下、適宜「絶縁材料B」と略する。)を有することが好ましい。絶縁層14の一層あたりの厚みとしては、8μm以上にすることが好ましい。
【0061】
ここで、膜強度(弾性率)及び破談伸び率は、JIS K 7161(引張特性試験)に準拠した絶縁材料の引っ張り試験による測定値であり、膜強度(弾性率)は、この引っ張り試験結果に基づいた歪み0.1%における強度からの算出値である。熱膨張率はJIS C 6481に準拠したTMA法による測定値であり、ガラス転移温度はJIS C 6481に準拠したDMA法による測定値である。
【0062】
絶縁材料Aとしては、例えば、エポキシ系樹脂(日立化成製;MCF−7000LX)、ポリイミド系樹脂(日東電工製;AP−6832C)、ベンゾシクロブテン樹脂(ダウ・ケミカル製;Cyclotene4000シリーズ)、ポリフェニレンエーテル樹脂(旭化成製;ザイロン)、液晶ポリマーフィルム(クラレ製;LCP−A)、延伸多孔質フッ素樹脂含浸熱硬化性樹脂(ジャパンゴアテックス製;MICROLAM600)などが好適である。
【0063】
絶縁材料Bとしては、例えば、ガラスクロス含浸エポキシ樹脂(日立化成製;MCL−E−679)、アラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)、延伸多孔質フッ素樹脂含浸熱硬化性樹脂(ジャパンゴアテックス製;MICROLAM400)などが好適である。
【0064】
絶縁層14は、これらの有機樹脂のうちの1種を配線層15間の全ての絶縁層14に使用してもよいし、前記有機樹脂の2種以上の層を混在させて配線層15間に配置してもよい。本実施の形態においては、絶縁層14は例えばポリイミド樹脂により形成するが、例えば、最下層の絶縁層14をポリイミド樹脂により形成し、2層目以降をエポキシ樹脂により形成してもよい。
【0065】
配線層15における配線を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも1種の金属又はその合金も使用可能である。本実施の形態においては、配線層15における配線は銅から構成されている。
【0066】
絶縁体膜12は、第1電極パターン13の下面と接しかつ第1電極パターン内に収まるように絶縁体膜12に開口部があり、さらに絶縁体膜12の下面に金属支持体11が設けられ、ソルダーレジストとしての機能を有している。絶縁体膜12の材料としては、ソルダーレジストとしての機能を有する絶縁材料であれば問題はない。また、絶縁層14に用いる材料と同じ材料を適応することも可能である。
【0067】
また、第2電極パターン17は配線層15の最上層に接続されており、配線層15の各層は絶縁層14内のビアを介して互いに接続されており、配線層15の最下層は絶縁層14内のビアを介して第1電極パターン13に接続されている。図1(a)では、第2電極パターン17が絶縁層14内に形成された形で記載しているが、図2(a)に示すとおり絶縁層14上に形成されていても問題はない。さらに、図2(b)に示すとおり、絶縁層14上に形成された第2電極パターン17の上にソルダーレジスト23を設けても良い。
【0068】
金属支持体11は、搭載基板を補強するために設けられる。搭載基板に金属支持体11を設けることにより、搭載基板の反りやうねりなどの変形を抑えることができ、搭載基板へ半導体装置(デバイス)の搭載信頼性や、外部ボードなどへの搭載基板あるいは半導体パッケージの実装信頼性を確保できる。金属支持体11は、図1(b)に示すようなフレーム状の他、第1電極パターン13が露出する形であれば、格子状やメッシュ状として設けても良い。
【0069】
金属支持体11としては、搭載基板に十分な強度を付与でき、搭載基板あるいは半導体パッケージの実装時における熱処理に耐えられる耐熱性を有する金属であることが望ましい。
【0070】
この材料として、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも1種の金属又はその合金から構成されることができるが、ステンレス及び銅合金が取り扱いの面で最適である。また、金属支持体11の厚さは0.1乃至1.5mmが適している。金属支持体11は、金属であるため導電性を有しているため通電が可能である。
【0071】
本発明によれば、第1電極パターン13が絶縁層14に埋め込まれているので、第1電極パターン13への応力やひずみが緩和され応力の集中を低減することができ、絶縁体膜12がソルダーレジストとして機能するため、半田ボール設置の際にボールの位置ずれを防止でき作業性を高めることができる。これらの効果により、設置後においては接合部での応力集中を低減でき、設置安定性と外部ボードとの実装信頼性が優れた搭載基板を得ることができる。
【0072】
次に、本発明に係る搭載基板及び半導体パッケージの第2の実施の形態について説明する。図3は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。第1電極パターン13の間及び周囲に導体パターン18が設けられ、導体パターン18は配線構造膜16内の配線層15とビアにより接続されていること以外の構成は、第1の実施の形態の搭載基板と同一である。
【0073】
導体パターン18を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも1種の金属又はその合金も使用可能である。本実施の形態においては、導体パターン18における配線は銅から構成されている。
【0074】
また、図4に示すとおり、金属支持体11は金属であり電気的に利用できるため、ビア19を介して導体パターン18と金属支持体11が接続されている構造もとれる。
【0075】
本発明によれば、絶縁体膜12を有するため、第1電極パターン13が形成されている平面上に安定して導体パターン18による電気的回路(特に電源やグランド)を設けることができ、電気回路の設計自由度が増え、電気特性を向上することができ、搭載基板が多層積層の場合において積層数を低減できる効果がある。
【0076】
次に、本発明に係る搭載基板の第3の実施の形態について説明する。図5は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。第1電極パターン13の上面に設けられた誘電体層20と、誘電体層20の上面に配線構造膜16と導通した導電体層21とからなるコンデンサ22を有すること以外の構成は、第1の実施の形態または第2の実施の形態の搭載基板と同一である。
【0077】
コンデンサ22の誘電体層20はスパッタ法、蒸着法、CVD又は陽極酸化法等により形成する。このコンデンサ22を構成する材料は、酸化チタン、酸化タンタル、Al2O3、SiO2、Nb2O5、BST(BaxSr1−xTiO3)、PZT(PbZrxTi1−xO3)、PLZT(Pb1−yLayZrxTi1−xO3)又はSrBi2Ta2O9等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、0≦x≦1、0<y<1である。また、コンデンサ22は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。
【0078】
本発明によれば、この様なコンデンサを形成することにより、伝送ノイズを低減することができ、高速化に最適な搭載基板を得ることができる。
【0079】
次に、本発明に係る搭載基板及び半導体パッケージの第4の実施の形態について説明する。図6は本実施の形態に係る半導体装置搭載基板の構成を示す概略断面図である。金属支持体11が突起24を有し、絶縁体膜12の下面全体に設けられかつ突起24の上部が第1電極パターン13と接していること以外は第1の実施の形態、第2の実施の形態または第3の実施の形態の搭載基板と同一である。
【0080】
突起24は、めっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により形成される。また、図7(a)、(b)に示すとおり、導体パターン18を有する搭載基板において、金属支持体11と導体パターン18との導通を突起24により得る構成も可能である。
【0081】
この構成の際は、突起24と導体パターン18は電気的に安定した接続が必要となる。さらに、図7(b)に示す金属支持体11を選択除去し絶縁体膜12を開口させた構成でも、金属支持体11と導体パターン18との導通を突起24で取る構成も取れる。
【0082】
本発明によれば、金属支持体11と第1電極パターン13および導体パターン18の電気的導通が確保され、搭載基板の回路オープン検査が可能となる。また、搭載基板の下面全体が金属支持体11とすることで、搭載基板の第2電極パターン17と導通が取れるよう半田ボール、低融点金属、ワイヤーボンディングなどによる半導体装置の搭載時において搭載基板の平坦性がより十分に確保され半導体装置の搭載信頼性が向上できる。さらに、下面全体が金属支持体11となっていると半導体装置搭載前に搭載基板の良否選別を行うことができないため、必要な突起24のみを金属支持体11と接触しないように金属支持体11を選択除去することで露出させて検査に用いることができる。
【0083】
この方法を用いれば、金属支持体11による平坦性を確保した上、搭載基板は良否選別を行うことができ、さらに突起24を使用するため第1電極パターン13へは金属支持体11除去時のダメージを与えずにすむ。また、良否選別を行う方法の使用、未使用に関わらず、半導体パッケージを形成した後、フレーム状などに金属支持体11と突起24を選択除去することで第1電極パターン13を露出させることができる。金属支持体11の除去に際して、形成される半導体パッケージが金属支持体11が無くても外部ボードへの十分な実装信頼性を確保できる強度を保有していれば、金属支持体11を完全除去してもかまわない。
【0084】
次に、本発明に係る搭載基板及び半導体パッケージの第5の実施の形態について説明する。図8は本実施の形態に係るフリップチップによる半導体パッケージの構成を示す概略断面図である。
【0085】
本発明の半導体パッケージは、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態または第4の実施の形態に記載の搭載基板に半導体装置25を搭載して形成することができる。半導体装置25のパッドなど電気的接続部と搭載基板の配線とは、種々の方式で電気的に導通することが可能であり、たとえば、フリップチップ、ワイヤーボンディング、テープボンディングがあげられる。
【0086】
本発明の半導体パッケージは、図8(a)に示すように、搭載基板の下面全体に金属支持体11を備えた形態とすることができる。この形態で他のボードなどに実装する際、第1電極パターン13が露出するように金属支持体11と突起24を除去する。第1電極パターン13が露出した形態としては、図8(b)に示すように絶縁体膜12を下面に、フレーム状あるいは格子状やメッシュ状に金属支持体11を加工して残し、半導体パッケージ補強に用いることができる。このような補強を形成しなくても十分な強度を有する場合は、金属支持体11をすべて除去して、図8(c)に示す形態としてもよい。
【0087】
また、図8(d)に示した様に、金属支持体11を選択除去して第1電極パターン13を露出させた後、第1電極パターン13に半導体装置25を搭載した形態も取れる。この際、金属支持体11は半導体パッケージの補強と、絶縁体膜12と配線構造膜16にテンションをかけた状態として搭載基板の反り、うねりを抑える働きを持っている。さらに、必要であれば図8(e)にある様に半導体装置25を搭載基板両側に搭載してもよい。
【0088】
また、本発明の半導体パッケージは、図8に示す形態の様に、半導体装置25に設けられたパッド26と、本発明の搭載基板の第1電極パターン13もしくは第2電極パターン17とは、例えば金属バンプ27を介して電気的に接続することができる。その際、半導体装置25と搭載基板との間には必要によりアンダーフィル樹脂28を充填することができる。
【0089】
また、半導体装置25はモールド樹脂30による封止を行うことや、放熱性を高めるためのヒートスプレッダ32およびヒートシンクを取り付けた形態を取ってもかまわない。さらに、第1電極パターン13に半導体装置25を搭載した際は、金属支持体11をヒートシンクとのスペーサ31として使用してもよい。
【0090】
以下、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の実施の形態について説明する。図9(a)から(f)は、本発明の第1の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第1の実施の形態(図1)に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
【0091】
先ず、図9(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0092】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0093】
次に、図9(b)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0094】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0095】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0096】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を形成した。
【0097】
次に、図9(c)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0098】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。
【0099】
次に、図9(d)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返して、配線構造膜16と表層に第2電極パターン17を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。
【0100】
次に、図9(e)に示すように、金属支持体11をエッチングにより選択除去する。除去法としては、エッチングするところが開口しているエッチングレジストを形成する。形成方法は、エッチングレジストが液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジストを積層し、エッチングレジストがドライフィルムであればラミネート法等でエッチングレジストを積層した後、乾燥等の処理を施してエッチングレジストを固め、エッチングレジストが感光性であればフォトリソプロセス等により、エッチングレジストが非感光性であればレーザ加工法等によりエッチングレジストをパターニングする。
【0101】
その後、このエッチングレジストをマスクとして、金属支持体11を絶縁体膜11と突起24が露出するまでエッチングする。本実施の形態では、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス;エープロセス)を用いて銅合金板を選択除去した。
【0102】
次に、図9(f)に示すように、突起24をエッチング、もしくはレーザにより選択除去する。エッチングを行った後に開口部の形状を整えるため、レーザを使用してもかまわない。突起24除去後に第1電極パターン13の露出表面を正常化して搭載基板を得る。本実施の形態では、突起24としたニッケルを硫酸:過酸化水素水:純水=1:1:10の比率で混合したエッチング液を用いて除去した。
【0103】
この搭載基板は、本発明の第1の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、平坦な金属支持体11を基板として配線構造膜16を積層するため、配線構造膜16の平坦性を向上させることができるため、安定した積層が可能となる。
【0104】
また、突起24を形成しなくとも搭載基板を形成することは可能であるが、本発明の第4の実施の形態に示した搭載基板の効果にあるように、金属支持体11の平坦性を利用して第2電極パターン17上に半導体装置を搭載する前に、搭載基板の良否選別が不可能となる。搭載基板としては、良否選別が不可欠であるため、突起24を無くした方法では、金属支持体11の平坦性を利用した半導体装置搭載はできない。
【0105】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第2の実施の形態を説明する。図10(a)から(d)は、本発明の第2の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。
【0106】
本実施の形態は、本発明の第2の実施の形態(図3)に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。第1電極パターン13の間及び周囲に導体パターン18が設けられ、導体パターン18は配線構造膜16内の配線層15とビアにより接続されていること以外の構成は、本発明の第1の実施の形態の搭載基板の製造方法と同一である。
【0107】
先ず、図10(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0108】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0109】
次に、図10(b)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0110】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0111】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0112】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を形成した。
【0113】
次に、図10(c)に示すように、第1電極パターン13の間と周囲に導体パターン18を形成する。導体パターン18は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、第1電極パターン13形成後に無電解銅めっきを2μm析出させ、これを給電層としたセミアディティブ法を用いて形成した。
【0114】
次に、図10(d)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0115】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。
【0116】
次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。これ以降の工程は、本発明の第1の実施の形態の図9(d)以降の工程と同一となる。
【0117】
一方、図11(a)、(b)に示す通り、第1電極パターン13と導体パターン18を同時に形成してもかまわない。図11では図10と異なる工程のみ示している。この方法では、第1電極パターン13と導体パターン18間の目合わせ精度がよくなる効果と工程数を減らしてコストを低減する効果を有している。
【0118】
先ず、図11(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0119】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0120】
次に、図11(b)に示すように、絶縁体膜12、第1電極パターン13、導体パターン18を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0121】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0122】
絶縁体膜12を形成した後、第1電極パターン13、導体パターン18をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。
【0123】
本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13、導体パターン18を形成した。
【0124】
この工程で形成されている状態は、図10(c)と同一となり、これ以降の工程は図10(d)以降の工程となる。
【0125】
この搭載基板は、本発明の第2の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第1の実施の形態における効果をそのまま引き継いだ上、導体パターン18が形成されていることにより、さらなる配線密度向上と積層数低減の効果を有している。
【0126】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第3の実施の形態を説明する。図12(a)から(c)は、本発明の第3の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第2の実施の形態(図4)に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。導体パターン18が金属支持体11とビア19により接続されていること以外の構成は、本発明の第2の実施の形態の搭載基板の製造方法と同一である。
【0127】
先ず、図12(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0128】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0129】
次に、図12(b)に示すように、絶縁体膜12、第1電極パターン13、ビア19を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0130】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0131】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。
【0132】
さらに、ビア19をフォトリソグラフィー、レーザ、ドライエッチングなどの方法を用いて金属支持体11が露出するよう形成する。絶縁体膜12のパターニング時に、感光性であればフォトリソグラフィーにより、非感光性であればレーザ、ドライエッチングにより、ビア19も同時にパターニングしてもよい。
【0133】
本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を、炭酸ガスレーザを用いてビア径80μmのビア19を形成した。
【0134】
次に、図12(c)に示すように、第1電極パターン13の間と周囲に導体パターン18をビア19により金属支持体11と接続できるように形成する。導体パターン18は、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、第1電極パターン13形成後に無電解銅めっきを2μm析出させ、これを給電層としたセミアディティブ法を用いて形成した。
【0135】
この工程で形成されている状態は、図10(c)と同一となり、これ以降の工程は図10(d)以降の工程となる。
【0136】
また、図13に示すように、第1電極パターン13と導体パターン18を同時に形成してもよい。この方法では、第1電極パターン13と導体パターン18間の目合わせ精度がよくなる効果と工程数を減らしてコストを低減する効果を有している。
【0137】
先ず、図13(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0138】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0139】
次に、図13(b)に示すように、絶縁体膜12ビア19を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0140】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0141】
さらに、ビア19をフォトリソグラフィー、レーザ、ドライエッチングなどの方法を用いて金属支持体11が露出するよう形成する。絶縁体膜12パターニング時に、感光性であればフォトリソグラフィーにより、非感光性であればレーザ、ドライエッチングにより、ビア19も同時にパターニングしてもよい。樹脂付き銅箔の場合は、銅箔をエッチングしてからレーザによりビア19を形成する。
【0142】
本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、銅箔をエッチングしてから炭酸ガスレーザを用いてビア径80μmのビア19を形成した。
【0143】
次に、図13(c)に示すように、第1電極パターン13と導体パターン18をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、無電解銅めっきを2μm厚みで析出させ、これを給電層としたセミアディティブ法を用いて形成した。この工程で形成されている状態は、図10(c)と同一となり、これ以降の工程は図10(d)以降の工程となる。
【0144】
この搭載基板は、本発明の第2の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第1の実施の形態、第2の実施の形態の効果をそのまま引き継いだ上、導体パターン18が金属支持体11と接続されていることにより、金属支持体11も電気回路として利用するため、本発明の第2の実施の形態よりさらに配線密度向上と積層数低減の効果を有している。
【0145】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第4の実施の形態を説明する。図14(a)から(c)は、本発明の第4の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第4の実施の形態(図7)に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。導体パターン18が金属支持体11とをつなぐビア19が突起24を用いていること以外の構成は、本発明の第2の実施の形態の搭載基板の製造方法と同一である。
【0146】
先ず、図14(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0147】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0148】
次に、図14(b)に示すように、絶縁体膜12、第1電極パターン13、導体パターン18を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0149】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0150】
絶縁体膜12を形成した後、第1電極パターン13、導体パターン18をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0151】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。また、第1電極パターン13と導体パターン18を別々の工程での形成、もしくは同じ工程での形成のどちらを行ってもよい。別々に形成する場合は、形成するパターンに合わせたプロセスの適応により歩留まりの向上が、同時に形成する場合は、第1電極パターン13と導体パターン18との目合わせ精度向上と工程数低減の効果がある。
【0152】
本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13、導体パターン18を形成した。
【0153】
次に、図14(c)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0154】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。
【0155】
次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。この工程で形成されている状態は、図10(c)と同一となり、これ以降の工程は図10(d)以降の工程となる。
【0156】
この搭載基板は、本発明の第4の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。また、この搭載基板は本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態の効果をそのまま引き継いだ上、導体パターン18と金属支持体11が突起24により接続されているため、本発明の第3の実施の形態に比べ、工数を低減することができ、コスト、歩留まりの面で効果がある。
【0157】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第5の実施の形態を説明する。図15(a)から(d)は、本発明の第5の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第3の実施の形態(図5)に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。少なくとも一つ以上の第1電極パターン13に誘電体層20と導電体層21を設けてコンデンサ22を形成していること以外の構成は、本発明の第1の実施の形態の搭載基板の製造方法と同一である。
【0158】
また、図15では本発明の第1の実施の形態の形態を用いているが、本発明の第2の実施の形態における図10(b)や(c)、図11(b)、第3の実施の形態の図12(b)や(c)、図13(c)、第4の実施の形態の図14(b)を図15(b)の代わりとしてもよい。
【0159】
先ず、図15(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0160】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0161】
次に、図15(b)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0162】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0163】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0164】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、ポリイミド系樹脂(日東電工製;AP−6832C)を使用して絶縁体膜12と、スパッタ法により給電層を設けたセミアディティブ法を用いて第1電極パターン13を形成した。
【0165】
次に、図15(c)に示すように、少なくとも一つ以上の第1電極パターン13上に誘電体層20と導電体層21を形成する。特に図示してはいないが、デカップリングコンデンサとして用いるため、コンデンサを形成する第1電極パターン13はパッドとして電気的接続されている部位も有している。
【0166】
誘電体層20はスパッタ法、蒸着法、CVD又は陽極酸化法等により第1電極パターン13上に形成する。このコンデンサ22を構成する材料は、酸化チタン、酸化タンタル、Al2O3、SiO2、Nb2O5、BST(BaxSr1−xTiO3)、PZT(PbZrxTi1−xO3)、PLZT(Pb1−yLayZrxTi1−xO3)又はSrBi2Ta2O9等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、0≦x≦1、0<y<1である。
【0167】
また、誘電体層20は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。また、誘電体層20上に導電体層21をスパッタ法、CVD法、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。本実施の形態では、メタルマスクを用いて必要な電極パターン13上にスパッタ法によりBSTを20nm、さらにその上に導電体層21としてスパッタ法で白金を80nmを積層した。
【0168】
次に、図15(d)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0169】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。
【0170】
次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。この工程で形成されている状態は、図9(c)と同一となり、これ以降の工程は図9(d)以降の工程となる。
【0171】
この搭載基板は、本発明の第3の実施の形態に係る搭載基板と同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。この様なコンデンサを形成することにより、伝送ノイズを低減することができ、高速化に最適な搭載基板を得ることができる。
【0172】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第6の実施の形態を説明する。図16(a)から(f)は、本発明の第6の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体11に除去する予定部分をあらかじめ凹部29としている以外の構成は、本発明の第1の実施の形態の搭載基板の製造方法と同一である。図16の搭載基板の製造方法は、本発明の第1の実施の形態と同一で示したが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態により搭載基板を形成してもよい。
【0173】
先ず、図16(a)に示すように、厚さ0.1乃至1.5mmの金属支持体11の裏面に、エッチング除去される予定地を凹部29として形成する。形成方法としては、エッチング、機械加工のいずれかもしくは複合した方法により行われる。また、フレーム状とした金属板を平坦な金属板と張り合わせることで金属支持体11を形成してもよい。
【0174】
その後、金属支持体11の表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0175】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0176】
次に、図16(b)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0177】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0178】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0179】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を形成した。
【0180】
次に、図16(c)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0181】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。
【0182】
次に、図16(d)に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返して、配線構造膜16と表層に第2電極パターン17を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。
【0183】
次に、図16(e)に示すように、金属支持体11をエッチングにより選択除去する。除去法としては、エッチングするところが開口しているエッチングレジストを形成する。形成方法は、エッチングレジストが液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジストを積層し、エッチングレジストがドライフィルムであればラミネート法等でエッチングレジストを積層した後、乾燥等の処理を施してエッチングレジストを固め、エッチングレジストが感光性であればフォトリソプロセス等により、エッチングレジストが非感光性であればレーザ加工法等によりエッチングレジストをパターニングする。
【0184】
その後、このエッチングレジストをマスクとして、金属支持体11を絶縁体膜11と突起24が露出するまでエッチングする。また、凹部29を形成しているため、エッチングレジストを用いず、エッチングすることも可能である。本実施の形態では、アンモニアを主成分とするアルカリ銅エッチング液(メルテックス;エープロセス)を用いてエッチングレジストを用いずに銅合金板を選択除去した。
【0185】
次に、図16(f)に示すように、突起24をエッチング、もしくはレーザにより選択除去する。エッチングを行った後に開口部の形状を整えるため、レーザを使用してもかまわない。突起24除去後に第1電極パターン13の露出表面を正常化して搭載基板を得る。本実施の形態では、突起24としたニッケルを硫酸:過酸化水素水:純水=1:1:10の比率で混合したエッチング液を用いて除去した。
【0186】
上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体11をエッチングする予定地を凹部29としているため、エッチングを行う量を少なくできると共に、エッチング精度や歩留まりの向上の効果を持っている。
【0187】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第7の実施の形態を説明する。図17(a)から(e)は、本発明の第7の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体11の両表面に搭載基板を形成してから金属支持体11を水平方向で2分割している以外の構成は、本発明の第1の実施の形態の搭載基板の製造方法と同一である。図17の搭載基板の製造方法は、本発明の第1の実施の形態と同一で示したが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態により搭載基板を形成してもよい。
【0188】
先ず、図17(a)に示すように、厚さ0.2乃至3.0mmに切りしろ分の厚みを追加した金属支持体11を用意する。この場合は、水平方向に分割した後の金属支持体11の厚みが0.1乃至1.5mmとなる厚みであることが望ましい。
【0189】
次に、図17(b)に示すように、金属支持体11の両表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。
【0190】
本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0191】
次に、図17(c)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0192】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0193】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。
【0194】
本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を形成した。
【0195】
次に、図17(d)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0196】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。
【0197】
次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。さらに、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返して、配線構造膜16と表層に第2電極パターン17を形成する。本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。
【0198】
次に、図17(e)に示すように、金属支持体11を水平方向の中心位置で2分割して、第2表面を形成する。分割する方法としては、スライサー、ウォーターカッター等による切断をおこなう。この工程で形成されている状態は、図9(d)と同一となり、これ以降の工程は図9(e)以降の工程となる。
【0199】
上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体11の両面を利用するために、製造数が二倍となり生産性を向上させる効果がある。
【0200】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第8の実施の形態を説明する。図18(a)から(e)は、本発明の第8の実施の形態に係る搭載基板の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。金属支持体11を二枚張り合わせて両表面に搭載基板を形成してから金属支持体11を分割している以外の構成は、本発明の第1の実施の形態の搭載基板の製造方法と同一である。図18の搭載基板の製造方法は、本発明の第1の実施の形態と同一で示したが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態により搭載基板を形成してもよい。特に金属支持体11に凹部29を設けた形状の場合は、本発明の張り合わせによってのみ両面形成を行うことができる。
【0201】
先ず、図18(a)に示すように、厚さ0.1乃至1.5mmに金属支持体11aと金属支持体11bを張り合わせる。また、凹部29が形成されている金属支持体11を用いて張り合わせることも可能である。張り合わせは、金属支持体11aと金属支持体11bの張り合わせる面を細かな凹凸を形成してかみこませるか、接着剤、溶接等により全面もしくは端部で行う。図18(e)で分割することを考慮すると、張り合わせは端部で行う方が適している。
【0202】
次に、図18(b)に示すように、金属支持体11の両表面にめっき法、エッチング、導電性ペースト、機械加工のいずれかの1つもしくは複合した方法により突起24を形成する。突起24をエッチング除去する際に、第1電極パターン13へのエッチングバリアのため、突起24の最上層に金、銀、白金、パラジウムのいずれか一つの金属を構成させておくことも可能である。本実施の形態では、金属支持体11は銅合金板(神戸製鋼:KFCシリーズ)を用い、突起24はめっき法によりニッケルで形成している。突起24を形成する方法は、めっきレジストを金属支持体11上に30μm厚みで積層し、フォトリソグラフィー技術である露光、現像、もしくは、レーザにより突起24の予定地にめっきレジストの開口パターンを形成し、電解ニッケルめっきを25μm析出させた。
【0203】
次に、図18(c)に示すように、絶縁体膜12と第1電極パターン13を形成する。絶縁体膜12の形成は、絶縁体膜12用の樹脂が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層する。また、ドライフィルム、樹脂付き銅箔であればラミネート法等で積層した後、乾燥等の処理を施して固める。この際、突起24の頂点が絶縁体膜12の表面上に現れている必要があるため、液状樹脂の場合は、感光性であればフォトリソグラフィーによりパターニングを行い、非感光性もしくは感光性でも解像度が不足している場合は、研磨により整える。
【0204】
また、ドライフィルム、樹脂付き銅箔の場合は、ラミネート時に突起24の頂点が飛び出す様にフィルムのキャリア側にクッションを入れておくとよい。ドライフィルムの場合は、ラミネート後に研磨で整えてもかまわない。
【0205】
絶縁体膜12を形成した後、第1電極パターン13をサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成する。特に、樹脂付き銅箔の樹脂を絶縁体膜12とした場合は、キャリアとして用いている銅箔をサブトラクティブ法でパターニングすることも可能である。
【0206】
また、銅箔の厚みが2μm以下と薄い場合は、この銅箔を給電層としたセミアディティブ法でのパターニングも可能である。本実施の形態では、樹脂付き銅箔(住友ベークライト;APL−4501;銅箔厚み、18μm)を使用して絶縁体膜12と、サブトラクティブ法により銅箔をパターニングして第1電極パターン13を形成した。
【0207】
次に、図18(d)に示すように、絶縁層14と配線層15を形成する。絶縁層14を形成する方法は、絶縁層14を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。
【0208】
そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホールを形成し、キュアを行って絶縁樹脂を硬化させて絶縁層14を形成する。
【0209】
次に、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層15を形成する。さらに、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層13の形成工程及び配線層14の形成工程を繰り返して、配線構造膜16と表層に第2電極パターン17を形成する。
【0210】
本実施の形態では、絶縁層13にアラミド不織布含浸エポキシ樹脂(新神戸電機製;EA−541)を使用し、配線層14は2μm厚みの無電解銅めっきを給電層としたセミアディティブ法を用いた。
【0211】
次に、図18(e)に示すように、金属支持体11を全面張り合わせた金属支持体11は、その中心をスライサー、ウォーターカッター等により切断し金属支持体11aと金属支持体11bに分割する。端部張り合わせた金属支持体11は、張り合わせてある端部を切断することで金属支持体11aと金属支持体11bに分割する。
【0212】
この工程で形成されている状態は、図9(d)と同一となり、これ以降の工程は図9(e)以降の工程となる。
【0213】
上述の製造方法によれば、搭載基板を効率よく製造することができる。また、本実施の形態に係る製造方法によれば、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態のそれぞれに対応できるため、それぞれの利点を利用できる。さらに、金属支持体11の加工を行った後に張り合わせることができるため、金属支持体11の加工自由度が高く、また、張り合わせ両表面を使用するために製造数が二倍となり生産性を向上させる効果がある。
【0214】
次に、本発明に係る半導体搭載基板及び半導体パッケージの製造方法の第9の実施の形態を説明する。図19(a)から(d)は、本発明の第9の実施の形態に係る半導体パッケージの製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第5の実施の形態(図8(a)、(b)、(c))に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
【0215】
図19では金属バンプ27として半田ボールを用いたフリップチップによる接続を行っている。金属バンプ27としては金、銅、錫、半田などからなる金属が好適に使用される。また、パッド26と第2電極パターン17間の接続としては、ワイヤーボンディング、テープボンディングを使用できる。
【0216】
先ず、図19(a)に示すように、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により配線構造膜16、第2電極パターン17まで形成されている形態(例として、図9(d)の形態)の搭載基板を用意する。
【0217】
次に、図19(b)に示すように、第2電極パターン17と半導体装置25のパッド26を金属バンプ27により接続を行う。また、必要であればアンダーフィル樹脂28を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂28を充填した。
【0218】
次に、図19(c)に示すように、金属支持体11と突起24を選択除去することで、第1電極パターン13を露出させる。金属支持体11の除去はエッチングを用い、突起24の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。この際に、搭載した半導体装置25にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置25を搭載した半導体パッケージの強度が十分であれば、図19(d)に示すように、金属支持体11をすべて除去しても構わない。
【0219】
また、半導体装置25を搭載した図19(b)の状態から、図20に示すとおり、モールド樹脂30により封止する半導体パッケージとする工程をとってもよい。
【0220】
先ず、図20(a)に示すように、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により配線構造膜16、第2電極パターン17まで形成されている形態(例として、図9(d)の形態)の搭載基板を用意し、半導体装置25をフリップチップ接続させて、アンダーフィル樹脂28を充填する。
【0221】
次に、図20(b)に示すように、モールド樹脂30により封止を行う。その後、図20(c)に示すように、金属支持体11と突起24を選択除去することで、第1電極パターン13を露出させる。金属支持体11の除去はエッチングを用い、突起24の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。
【0222】
この際に、搭載した半導体装置25にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置25を搭載した半導体パッケージの強度が十分であれば、図20(d)に示すように、金属支持体11をすべて除去しても構わない。
【0223】
さらに、半導体装置25を搭載した図19(b)の状態から、図21に示すとおり、スペーサ31を用いてヒートスプレッダ32を取り付けた半導体パッケージとする工程をとってもよい。
【0224】
先ず、図21(a)に示すように、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により配線構造膜16、第2電極パターン17まで形成されている形態(例として、図9(d)の形態)の搭載基板を用意し、半導体装置25をフリップチップ接続させて、アンダーフィル樹脂28を充填する。
【0225】
次に、図21(b)に示すように、スペーサ31を取り付ける。通常、スペーサ31は半導体装置25上にヒートスプレッダ32とヒートシンクを取り付ける際の補強枠である。材質としては、ステンレスや銅が用いられるが、補強に必要な強度を有している場合は、樹脂により形成されても構わない。
【0226】
次に、図21(c)に示すように、ヒートシンクを取り付けるためのヒートスプレッダ32を取り付ける。この取り付けは、半導体装置25とヒートスプレッダ32の間は伝熱性の金属ペーストによる接着剤で、スペーサ31とヒートスプレッダ32の間は絶縁性の接着剤で行う。
【0227】
取り付けた後、金属支持体11と突起24を選択除去することで、第1電極パターン13を露出させる。金属支持体11の除去はエッチングを用い、突起24の除去はエッチングかレーザのいずれかもしくは複合した方法により行われる。この際に、搭載したヒートスプレッダ32、スペーサ31、半導体装置25にダメージがいかないようにレジスト材で保護することが望ましい。また、半導体装置25を搭載した半導体パッケージの強度が十分であれば、図21(d)に示すように、金属支持体11をすべて除去しても構わない。
【0228】
この搭載基板は、本発明の第5の実施の形態に係る半導体パッケージと同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。本発明を用いることで、半導体装置25搭載、アンダーフィル28充填、モールド樹脂30充填、スペーサ31、ヒートスプレッダ32それぞれの工程での搭載基板の反りやうねりなどの変形が金属支持体11により抑えられるため搭載信頼性および組み立て歩留まりが向上する。
【0229】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの製造方法の第10の実施の形態を説明する。図22(a)から(d)は、本発明の第10の実施の形態に係る半導体パッケージの製造方法を工程順に示す部分断面図である。本実施の形態は、本発明の第5の実施の形態(図8(b)、(c)、(d))に係る搭載基板を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
【0230】
図22では金属バンプ27として半田ボールを用いたフリップチップによる接続を行っている。金属バンプ27としては金、銅、錫、半田などからなる金属が好適に使用される。また、パッド26と第2電極パターン17間の接続としては、ワイヤーボンディング、テープボンディングを使用できる。
【0231】
先ず、図22(a)に示すように、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により形成された搭載基板を用意する。
【0232】
次に、図22(b)に示すように、第2電極パターン17と半導体装置25のパッド26を金属バンプ27により接続を行う。また、必要であればアンダーフィル樹脂28を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂28を充填した。
【0233】
ここで、図22(a)での搭載基板を金属支持体11を除去した形状のものとした場合は、図22(c)に示す半導体パッケージとなる。また、図22(b)で得られた半導体パッケージの強度が十分である場合は、補強としてつけている金属支持体11をすべて除去して、図22(c)の形態としても構わない。
【0234】
さらに、図22(d)に示すように、モールド樹脂30により半導体装置25搭載側を封止した形態や、図22(e)に示すように、スペーサ31を使用してヒートスプレッダ32を取り付けた半導体パッケージとしてもよい。図22(d)、(e)共に金属支持体11を残している形状であるが、半導体パッケージとして強度が十分であれば金属支持体11を除去しても構わない。
【0235】
また、図23に示すとおり、金属支持体11を補強枠としてのスペーサ31として利用した半導体パッケージとしての工程を取ることができる。
【0236】
先ず、図23(a)に示すように、本発明の第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により形成された搭載基板を用意する。
【0237】
次に、図23(b)に示すように、第1電極パターン13と半導体装置25のパッド26を金属バンプ27により接続を行う。また、必要であればアンダーフィル樹脂28を充填してもよい。本実施の形態では、半田ボールを用いて接続を行い、アンダーフィル樹脂28を充填した。
【0238】
次に、図23(c)に示すように、ヒートスプレッダ32を取り付ける。この形態とするためには、金属支持体11の厚みが搭載した半導体装置25の搭載基板上からの厚みとほぼ一致させる必要がある。また、ヒートスプレッダ32を取り付けないでモールド樹脂30により封止する(図23(d))形態もとれる。モールと樹脂30による封止では、金属支持体11の厚みと半導体装置25の搭載厚みが必ずしも一致する必要はない。
【0239】
この搭載基板は、本発明の第5の実施の形態に係る半導体パッケージと同じものであり、上述の製造方法によれば、この搭載基板を効率よく製造することができる。本発明を用いることで、搭載基板の良否選別を行った上で半導体装置25の搭載ができる。また、金属支持体11をスペーサ31とすることで、半導体パッケージ組み立て工数を低減することができる。
【0240】
次に、本発明に係る半導体装置搭載基板及び半導体パッケージの搭載基板の検査法について説明する。図24(a)から(c)は、本発明の第10の実施の形態に係る搭載基板の検査法の例を示す部分断面図である。
【0241】
図24(a)は、金属支持体11と突起24を除去する前の搭載基板の形態で行われる。図24(a)では本発明の第1の実施の形態(図9(d)の形態)を用いているが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により形成された搭載基板を用いてもよい。
【0242】
この検査により、搭載基板の回路のオープン検査(導通不良)ができる。回路のショート検査は、画像認識測定装置などによりパターン検索を行って各層ごとに調べておく。もしくは、金属支持体11と突起24を除去した後に搭載基板の回路のショート検査を行ってもよい。本方法を用いることで、本発明の第9の実施の形態で用いる搭載基板の良否選別を行った上で半導体装置25を搭載できる。
【0243】
図24(b)は、金属支持体11を選択除去し、突起24は除去していない状態で、第2電極パターン17と突起24を用いて搭載基板の回路のオープン、ショート両検査を行う。図24(b)では本発明の第1の実施の形態(図9(e)の形態)を用いているが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により形成された搭載基板を用いてもよい。本発明を用いることで、第1電極パターン13に検査による傷を付けることなく良否選別を行うことができ、本発明の第10の実施の形態の図23の搭載方法での接続安定性を実現できる。
【0244】
図24(c)は、金属支持体11を検査する突起24と触れない様に開口部を形成し、その開口部内の突起24と第2電極パターン17により搭載基板の回路のオープン、ショート両検査を行う。図24(b)では本発明の第1の実施の形態(図9(d)の形態からの開口部を形成)を用いているが、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態、第8の実施の形態により形成された搭載基板を用いてもよい。本方法を用いることで、本発明の第9の実施の形態で用いる搭載基板の良否選別が電気的に完全に行うことができ、金属支持体11のほとんどが残っているため第9の実施の形態で示した搭載信頼性は維持された状態で行える。
【0245】
【発明の効果】
以上説明したように本発明によれば、半導体デバイスの端子の増加や狭ピッチ化に対応した搭載基板の高密度化、微細配線化を実現でき、かつ、システムの小型化、高密度化に対応し外部電極も狭ピッチ化した搭載基板の実現することができる。
【0246】
さらに、本発明により実装信頼性に優れた搭載基板を提供することができ、高性能かつ信頼性に優れた半導体パッケージを実現できる。
【図面の簡単な説明】
【図1】本発明の半導体装置搭載基板及び半導体パッケージの第1の実施の形態を示す図であって、(a)は概略断面図、(b)は金属支持体11側からの下面概略図である。
【図2】本発明の半導体装置搭載基板及び半導体パッケージの第1の実施の形態の変更例を示す概略断面図である。
【図3】本発明の半導体装置搭載基板及び半導体パッケージの第2の実施の形態を示す概略断面図である。
【図4】本発明の半導体装置搭載基板及び半導体パッケージの第2の実施の形態の変更例を示す概略断面図である。
【図5】本発明の半導体装置搭載基板及び半導体パッケージの第3の実施の形態を示す概略断面図である。
【図6】本発明の半導体装置搭載基板及び半導体パッケージの第4の実施の形態を示す概略断面図である。
【図7】本発明の半導体装置搭載基板及び半導体パッケージの第4の実施の形態の変更例を示す概略断面図である。
【図8】本発明の半導体装置搭載基板及び半導体パッケージの第5の実施の形態を示す概略断面図である。
【図9】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第1の実施の形態を示す部分断面図である。
【図10】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第2の実施の形態を示す部分断面図である。
【図11】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第2の実施の形態の変更例を示す部分断面図である。
【図12】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第3の実施の形態を示す部分断面図である。
【図13】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第3の実施の形態の変更例を示す部分断面図である。
【図14】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第4の実施の形態を示す部分断面図である。
【図15】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第5の実施の形態を示す部分断面図である。
【図16】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第6の実施の形態を示す部分断面図である。
【図17】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第7の実施の形態を示す部分断面図である。
【図18】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第8の実施の形態を示す部分断面図である。
【図19】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第9の実施の形態を示す部分断面図である。
【図20】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第9の実施の形態の変更例を示す部分断面図である。
【図21】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第9の実施の形態の変更例を示す部分断面図である。
【図22】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第10の実施の形態を示す部分断面図である。
【図23】本発明の半導体装置搭載基板及び半導体パッケージの製造方法の第10の実施の形態の変更例を示す部分断面図である。
【図24】本発明による半導体搭載基板の検査法を説明するための部分断面図である。
【符号の説明】
11 金属支持体
11a 金属支持体
11b 金属支持体
12 絶縁体膜
13 第1電極パターン
14 絶縁層
15 配線層
16 配線構造膜
17 第2電極パターン
18 導体パターン
19 ビア
20 誘電体層
21 導電体層
22 コンデンサ
23 ソルダーレジスト
24 突起
25 半導体装置
26 パッド
27 金属バンプ
28 アンダーフィル樹脂
29 凹部
30 モールド樹脂
31 スペーサ
32 ヒートスプレッダ
33 検査針[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device mounting substrate used for mounting various devices such as semiconductor devices at a high density and realizing a high-density, high-speed and high-frequency module or system.And semiconductor package manufacturing method and substrate inspection methodRelated.
[0002]
[Prior art]
In recent years, with the increase in the number of terminals and the narrowing of the pitch due to the high speed and high integration of semiconductor devices, there is a demand for even higher densification and miniaturization of mounting wiring boards on which these semiconductor devices are mounted. At present, examples of mounting substrates often used include a ceramic substrate, a build-up substrate, and a tape substrate.
[0003]
The ceramic substrate includes an insulating substrate made of alumina or the like and a wiring conductor made of a high melting point such as W or Mo formed on the surface thereof, as disclosed in JP-A-8-330474. .
[0004]
Further, as disclosed in Japanese Patent Application Laid-Open No. 11-17058 and Japanese Patent No. 2679681, a build-up substrate is formed by using an organic resin as an insulating material on a printed circuit board, and performing etching and plating to form a fine pattern using copper wiring. Circuit is formed and multilayered.
[0005]
Further, the tape substrate is obtained by forming a copper wiring on a polyimide-based film or the like disclosed in JP-A-2000-58701.
[0006]
[Problems to be solved by the invention]
However, the conventional technique has the following problems.
[0007]
The ceramic substrate has a problem in that the ceramic constituting the insulating substrate has a hard and brittle property, so that damage such as chipping and cracking is likely to occur in a manufacturing process and a transporting process, thereby lowering the yield.
[0008]
The ceramic substrate is manufactured by printing wiring on a green sheet before firing, stacking the respective sheets, and firing. In this manufacturing process, since shrinkage is caused by firing at a high temperature, the fired substrate has a problem that a shape defect such as warpage, deformation, and dimensional variation is likely to occur. Due to the occurrence of such a shape defect, there is a problem that it is not possible to sufficiently cope with the strict flatness required for a circuit board having a high density and a substrate such as a flip chip. That is, such a shape defect hinders the increase in the number of pins, the density, and the miniaturization of the circuit, and the flatness of the mounting portion of the semiconductor device is lost, so that the connection between the semiconductor device and the substrate is lost. There is a problem that cracks, peeling, and the like are likely to occur in the broken portion, and the reliability of the semiconductor device is reduced.
[0009]
Further, in the build-up board, the board warps due to the difference in thermal expansion between the printed board used as the core material and the insulating resin film formed on the surface layer. This warping also becomes an obstacle when connecting a semiconductor device having a large number of pins, and as described above, hinders the increase in the density and miniaturization of the circuit and reduces the yield of the build-up substrate.
[0010]
Furthermore, a substrate using a polyimide-based tape or the like has a problem in that a positional shift due to expansion and contraction of a tape base material when mounting a semiconductor device is large, and it is not possible to sufficiently cope with high-density circuits.
[0011]
In order to solve these problems, there has been proposed a mounting wiring board in which a build-up structure is formed on a base material made of a metal plate as disclosed in Japanese Patent Application Laid-Open No. 2000-3980. However, since the external terminals are formed by etching, there is a problem that it is difficult to form the external terminals with a narrow pitch from the limit of the side etching amount control during the etching. In addition, when this mounting wiring board is mounted on an external board or device, stress is concentrated on the interface between the external terminal and the insulator film, resulting in an open defect, and sufficient mounting reliability is obtained. It will not be.
[0012]
The present invention has been made in view of the above-described problems, and can improve a conventional wiring board, realize high-density corresponding to a narrow pitch, can realize fineness, and have excellent mounting reliability. Semiconductor device mounting boardAnd a method of manufacturing a semiconductor package and a method of inspecting a substrate thereofThe purpose is to provide.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a semiconductor device mounting substrate as described below.And a method of manufacturing a semiconductor package and a method of inspecting a substrate thereofAdopted.
[0032]
Claims1The method of manufacturing a semiconductor device mounting substrate according to the step of forming a plurality of protrusions at desired positions on the surface of the metal support, and an insulating film in a region other than the protrusion formation region on the surface of the metal support Forming; forming a first electrode pattern on the insulator film; insulating the first electrode pattern so that the lower surface is in contact with the side surface of the first electrode pattern and the lower surface is flush with the lower surface of the first electrode pattern. Forming a layer, forming a wiring layer on the upper surface of the first electrode pattern on the side opposite to the surface where the lower surface of the first electrode pattern is exposed, and forming a wiring comprising the wiring layer and the insulating layer Forming a second electrode pattern on a surface of the structural film not in contact with the first electrode pattern, and forming a first opening in the metal support such that the insulator film and the protrusion are exposed. Removing the protrusions, Forming a second opening in the insulator film so that the first electrode pattern is exposed; and adjusting a shape of the opening of the insulator film.
[0033]
The method of manufacturing a semiconductor device mounting substrate according to claim 2, further comprising: forming a plurality of protrusions at desired positions on the surface of the metal support; and excluding the protrusion formation region on the surface of the metal support. Forming an insulator film on the insulator film; forming a first electrode pattern on the insulator film; forming a conductor pattern between and around the first electrode pattern; Forming an insulating layer so as to contact the periphery of the side surface and make the lower surface flush with the lower surface of the first electrode pattern; and forming the first electrode on the side opposite to the surface where the lower surface of the first electrode pattern is exposed. Forming a wiring layer on the upper surface of the electrode pattern, forming a second electrode pattern on a surface of the wiring structure film including the wiring layer and the insulating layer that is not in contact with the first electrode pattern, The insulator on the support Forming a first opening so that the projection is exposed, and forming a second opening in the insulating film so as to expose the first electrode pattern by removing the projection. And a step of adjusting the shape of the opening of the insulator film.
[0034]
The method of manufacturing a semiconductor device mounting substrate according to claim 3, further comprising: forming a plurality of protrusions at desired positions on the surface of the metal support; and excluding the protrusion formation region on the surface of the metal support. Forming an insulator film on the insulator film, forming a first electrode pattern on the insulator film, and forming a via at a desired position in a region where the opening of the metal support is not formed. Forming the conductor pattern between and around the first electrode pattern and so that the conductor pattern can be connected to the metal support via the via, and contacting the periphery of the side surface of the first electrode pattern; Forming an insulating layer such that the lower surface is flush with the lower surface of the first electrode pattern; and forming an insulating layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed. Form wiring layer Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer which is not in contact with the first electrode pattern; and forming the insulating film and the protrusion on the metal support. Forming a first opening so that the first electrode pattern is exposed, and forming a second opening in the insulator film so that the first electrode pattern is exposed; and The method includes a step of adjusting the shape of the opening of the insulator film.
[0035]
Claims4In the method for manufacturing a semiconductor device mounting substrate described in (1), the first electrode pattern and the conductor pattern are formed in the same step.
[0036]
Claims5The method for manufacturing a semiconductor device mounting substrate according to the above item, wherein at least one of the first Forming a thin film capacitor on the one electrode pattern.
[0037]
Claims6The method for manufacturing a semiconductor device mounting substrate according to the above, further comprising, before the step of forming the first electrode pattern, a step of forming a concave portion (29) in a region where the first opening is to be formed. Features.
[0038]
The method of manufacturing a semiconductor device mounting substrate according to claim 7, further comprising: forming a plurality of protrusions at desired positions on both surfaces of the metal support; and forming the protrusion formation regions on both surfaces of the metal support. Forming an insulating film in a region to be removed, and forming an insulating layer so as to be in contact with the periphery of the side surface of the first electrode pattern and the lower surface is flush with the lower surface of the first electrode pattern;
Forming a first electrode pattern on the insulator film; and forming a wiring layer on an upper surface of the first electrode pattern opposite to a surface where the lower surface of the first electrode pattern is exposed; Forming a second electrode pattern on a surface of the wiring structure film made of a wiring layer and the insulating layer that is not in contact with the first electrode pattern; Forming a second metal support; forming a first opening in the first and second metal supports so that the insulator films and the protrusions are exposed; Forming a second opening in the insulator film so as to expose the first electrode pattern by removing the protrusion; and adjusting a shape of the opening of the insulator film. .
[0039]
The method of manufacturing a semiconductor device mounting substrate according to claim 8, further comprising: forming a plurality of protrusions at desired positions on both surfaces of the metal support; and forming the protrusion formation regions on both surfaces of the metal support. Forming an insulator film in a region excluding the first electrode pattern, forming a first electrode pattern on the insulator film, forming a conductor pattern between and around the first electrode pattern, Forming an insulating layer in contact with the periphery of the side surface of the pattern and making the lower surface flush with the lower surface of the first electrode pattern; and forming the insulating layer on the side opposite to the surface where the lower surface of the first electrode pattern is exposed. Forming a wiring layer on the upper surface of the first electrode pattern, forming a second electrode pattern on a surface of the wiring structure film including the wiring layer and the insulating layer that is not in contact with the first electrode pattern, Hold the metal support horizontally Forming the first and second metal supports by dividing the first and second metal supports by half; and forming the first and second metal supports on the first and second metal supports so that the respective insulator films and the respective projections are exposed. Forming an opening, forming a second opening in the insulator film so as to expose the first electrode pattern by removing the protrusion, and changing an opening shape of the insulator film. It is characterized by including a trimming step.
[0040]
The method of manufacturing a semiconductor device mounting substrate according to claim 9, further comprising: forming a plurality of protrusions at desired positions on both surfaces of the metal support; and forming the protrusion formation regions on both surfaces of the metal support. Forming an insulator film in a region to be removed, forming a first electrode pattern on the insulator film, and forming a via at a desired position in a region where the opening of the metal support is not formed. Forming the conductor pattern between and around the first electrode pattern and around the side surface of the first electrode pattern so that the conductor pattern can be connected to the metal support via the via. Contacting and forming an insulating layer such that the lower surface is flush with the lower surface of the first electrode pattern; and forming the insulating layer on the opposite side of the surface where the lower surface of the first electrode pattern is exposed. Form wiring layer on top Forming a second electrode pattern on a surface of the wiring structure film made of the wiring layer and the insulating layer that is not in contact with the first electrode pattern; and dividing the metal support in half in the horizontal direction. Forming the first and second metal supports by forming a first opening in the first and second metal supports so that the insulator films and the projections are exposed. Removing the protrusion, forming a second opening in the insulator film so that the first electrode pattern is exposed, and adjusting the shape of the opening of the insulator film. It is characterized by the following.
[0041]
Further, in the method of manufacturing a semiconductor device mounting substrate according to claim 10, a step of laminating two first and second metal supports and a step of forming a desired surface of the first and second metal supports are performed. Forming a plurality of protrusions at positions, forming an insulator film in a region of the surface of the first and second metal supports other than the protrusion formation region, and forming the first and second metal support members; Forming a first electrode pattern on each of the insulator films on the metal support; and contacting a periphery of a side surface of each of the first electrode patterns on the first and second metal supports, and a lower surface of the first and second metal supports, Forming an insulating layer so as to be flush with the lower surface of the one electrode pattern; and forming the insulating layer on the opposite side of the surface of the first and second metal supports from which the lower surface of the first electrode pattern is exposed. Forming a wiring layer on the upper surface of the first electrode pattern Forming a second electrode pattern on a surface of the wiring structure film including the wiring layer and the insulating layer which is not in contact with the first electrode pattern; and forming the first and second metal supports. Halving in the horizontal direction, forming a first opening in the first and second metal supports so that the insulator films and the projections are exposed, and And forming a second opening in the insulator film so that the first electrode pattern is exposed, and a step of adjusting the shape of the opening of the insulator film.
[0042]
In the method of manufacturing a semiconductor device mounting substrate according to
[0043]
Claims12In the method for manufacturing a semiconductor device mounting substrate described in the above item, a step of laminating two first and second metal supports and a step of bonding a desired surface of the first and second metal supports (11a, 11b) are performed. Forming a plurality of protrusions (24) at positions, forming an insulator film (12) in a region excluding the protrusion formation region on both surfaces of the first and second metal supports, Forming a first electrode pattern (13) on each of the insulator films of the first and second metal supports;Forming a via at a desired position in a region where the opening of the metal support is not formed; and between and around each of the first electrode patterns in the first and second metal supports, and Forming the conductor pattern so that the conductor pattern can be connected to the metal support via the via; and contacting a periphery of a side surface of each of the first electrode patterns in the first and second metal supports, Forming an insulating layer so that the lower surface is flush with the lower surface of each of the first electrode patterns; and a surface of the first and second metal supports on which the lower surface of the first electrode pattern is exposed. Forming a wiring layer on the upper surface of the first electrode pattern on the side opposite to the first electrode pattern; and forming a second electrode pattern on a surface of the wiring structure film including the wiring layer and the insulating layer, which is not in contact with the first electrode pattern. To Forming, dividing the first and second metal supports in half in the horizontal direction, and exposing the insulator film and the protrusions on the first and second metal supports. Second 1 Forming an opening, forming a second opening in the insulator film so as to expose the first electrode pattern by removing the protrusion, and forming an opening in the insulator film. Characterized by including a step of preparing
[0044]
ClaimsThirteenThe method for manufacturing a semiconductor device mounting board according to the
[0045]
Claims14The method for manufacturing a semiconductor device mounting substrate according to the above, wherein at least one of the first electrode patterns is provided between the step of forming the first electrode pattern and the step of forming a wiring layer on the first electrode pattern. A step of forming a thin film capacitor thereon.
[0046]
ClaimsFifteenThe method for manufacturing a semiconductor device mounting substrate described in the above item, further comprising a step of forming a solder ball or a connection pin so that the first electrode pattern is connected at a desired position of the second electrode pattern.
[0047]
Claims16Wherein the metal support is made of at least one metal selected from the group consisting of stainless steel, iron, nickel, copper and aluminum, or an alloy thereof.
[0048]
Claims17In the method of manufacturing a semiconductor device mounting substrate described in (1), the protrusion is formed by one or a combination of plating, etching, conductive paste, and machining.
[0049]
Claims18The method for manufacturing a semiconductor package according to1-17A semiconductor device is connected to at least one surface of a semiconductor device mounting substrate manufactured by the method according to any one of the above.
[0050]
Claims19In the method of manufacturing a semiconductor package described in (1), the semiconductor device is flip-chip connected to one of a low-melting-point metal and a conductive resin.
[0051]
Claims20Inspection method of the semiconductor device mounting board described
[0052]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, an embodiment of a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. Hereinafter, the semiconductor device mounting substrate is appropriately referred to as a “mounting substrate”.
[0053]
The first embodiment of the mounting board and the semiconductor package of the present invention will be described. 1A and 1B are diagrams showing a configuration of a semiconductor device mounting board according to the present embodiment, FIG. 1A is a schematic sectional view, and FIG. 1B is a schematic bottom view from the
[0054]
The mounting substrate shown in FIGS. 1A and 1B has a
[0055]
In the
[0056]
The
[0057]
The subtractive method is a method of forming a circuit pattern by etching a copper foil on a substrate or a resin, as disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 10-51105.
[0058]
In the semi-additive method, for example, as disclosed in Japanese Patent Application Laid-Open No. 9-64493, after forming a power supply layer, electrolytic plating is deposited in a resist, and after removing the resist, the power supply layer is etched to form a circuit pattern. Is the way.
[0059]
In the full additive method, as disclosed in, for example, JP-A-6-334334, a pattern is formed with a resist after activating the surface of a substrate or a resin, and this resist is used as an insulating layer by electroless plating. This is a method of forming a circuit pattern.
[0060]
The insulating
[0061]
Here, the film strength (elastic modulus) and the breaking elongation are values measured by a tensile test of an insulating material in accordance with JIS K7161 (tensile property test). It is a value calculated from the intensity at a strain of 0.1% based on the above. The coefficient of thermal expansion is a value measured by a TMA method based on JIS C 6481, and the glass transition temperature is a value measured by a DMA method based on JIS C 6481.
[0062]
Examples of the insulating material A include an epoxy-based resin (manufactured by Hitachi Chemical; MCF-7000LX), a polyimide-based resin (manufactured by Nitto Denko; AP-6832C), a benzocyclobutene resin (manufactured by Dow Chemical; Cyclotene 4000 series), and polyphenylene ether. A resin (manufactured by Asahi Kasei; Zylon), a liquid crystal polymer film (manufactured by Kuraray; LCP-A), a thermosetting resin impregnated with an expanded porous fluororesin (manufactured by Japan Gore-Tex; MICROLAM600), and the like are preferable.
[0063]
Examples of the insulating material B include a glass cloth impregnated epoxy resin (manufactured by Hitachi Chemical; MCL-E-679), an aramid nonwoven fabric impregnated epoxy resin (manufactured by Shin-Kobe Electric Machinery; EA-541), and a stretched porous fluororesin impregnated thermosetting resin. (Manufactured by Japan Gore-Tex; MICROLAM400) and the like are suitable.
[0064]
As the insulating
[0065]
As the metal constituting the wiring in the
[0066]
The
[0067]
The
[0068]
The
[0069]
The
[0070]
This material can be composed of at least one metal selected from the group consisting of stainless steel, iron, nickel, copper and aluminum or an alloy thereof, but stainless steel and copper alloy are most suitable in terms of handling. Further, the thickness of the
[0071]
According to the present invention, since the
[0072]
Next, a mounting board and a semiconductor package according to a second embodiment of the present invention will be described. FIG. 3 is a schematic sectional view showing the configuration of the semiconductor device mounting board according to the present embodiment. The configuration of the first embodiment is the same as that of the first embodiment except that a
[0073]
Copper is optimal for the metal constituting the
[0074]
Further, as shown in FIG. 4, since the
[0075]
According to the present invention, since the insulating
[0076]
Next, a third embodiment of the mounting board according to the present invention will be described. FIG. 5 is a schematic sectional view showing the configuration of the semiconductor device mounting board according to the present embodiment. The configuration other than having the
[0077]
The
[0078]
According to the present invention, by forming such a capacitor, transmission noise can be reduced, and a mounting board optimal for high-speed operation can be obtained.
[0079]
Next, a fourth embodiment of the mounting substrate and the semiconductor package according to the present invention will be described. FIG. 6 is a schematic sectional view showing the configuration of the semiconductor device mounting board according to the present embodiment. The first embodiment and the second embodiment, except that the
[0080]
The
[0081]
In this configuration, the
[0082]
According to the present invention, electrical continuity between the
[0083]
Using this method, the flatness of the
[0084]
Next, a fifth embodiment of the mounting substrate and the semiconductor package according to the present invention will be described. FIG. 8 is a schematic cross-sectional view showing a configuration of a flip-chip semiconductor package according to the present embodiment.
[0085]
The semiconductor package of the present invention is obtained by mounting the
[0086]
As shown in FIG. 8A, the semiconductor package of the present invention can be configured to include a
[0087]
Further, as shown in FIG. 8D, a mode in which the
[0088]
Further, in the semiconductor package of the present invention, as shown in FIG. 8, the
[0089]
In addition, the
[0090]
Hereinafter, embodiments of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 9A to 9F are partial cross-sectional views illustrating a method of manufacturing the mounting board according to the first embodiment of the present invention in the order of steps. The present embodiment is for manufacturing the mounting substrate according to the first embodiment (FIG. 1) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step.
[0091]
First, as shown in FIG. 9A, one or a combination of plating, etching, conductive paste, and machining is applied to the surface of a
[0092]
In the present embodiment, the
[0093]
Next, as shown in FIG. 9B, an
[0094]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0095]
After the formation of the
[0096]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In the present embodiment, the
[0097]
Next, as shown in FIG. 9C, an insulating
[0098]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0099]
Next, as shown in FIG. 9D, the step of forming the insulating
[0100]
Next, as shown in FIG. 9E, the
[0101]
After that, using the etching resist as a mask, the
[0102]
Next, as shown in FIG. 9F, the
[0103]
This mounting substrate is the same as the mounting substrate according to the first embodiment of the present invention, and according to the above-described manufacturing method, this mounting substrate can be efficiently manufactured. Further, according to the manufacturing method according to the present embodiment, since the
[0104]
Although the mounting substrate can be formed without forming the
[0105]
Next, a second embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 10A to 10D are partial cross-sectional views illustrating a method of manufacturing a mounting board according to the second embodiment of the present invention in the order of steps.
[0106]
This embodiment is for manufacturing a mounting substrate according to a second embodiment (FIG. 3) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step. The
[0107]
First, as shown in FIG. 10A, one or a combination of one of plating, etching, conductive paste, and machining is applied to the surface of a
[0108]
In the present embodiment, the
[0109]
Next, as shown in FIG. 10B, an
[0110]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0111]
After the formation of the
[0112]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In the present embodiment, the
[0113]
Next, as shown in FIG. 10C, a
[0114]
Next, as shown in FIG. 10D, an insulating
[0115]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0116]
Next, a wiring pattern is formed by a subtractive method, a semi-additive method, a full-additive method, or the like, and the
[0117]
On the other hand, as shown in FIGS. 11A and 11B, the
[0118]
First, as shown in FIG. 11A, one or a combination of plating, etching, conductive paste, and machining is applied to the surface of a
[0119]
In the present embodiment, the
[0120]
Next, as shown in FIG. 11B, an
[0121]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0122]
After the
[0123]
In the present embodiment, the insulating
[0124]
The state formed in this step is the same as that in FIG. 10C, and the subsequent steps are the steps after FIG. 10D.
[0125]
This mounting substrate is the same as the mounting substrate according to the second embodiment of the present invention, and according to the above-described manufacturing method, this mounting substrate can be efficiently manufactured. Further, the mounting substrate has the same effect as in the first embodiment of the present invention as it is, and further has the effect of further increasing the wiring density and reducing the number of stacked layers by forming the
[0126]
Next, a third embodiment of the method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. 12A to 12C are partial cross-sectional views illustrating a method of manufacturing a mounting board according to the third embodiment of the present invention in the order of steps. This embodiment is for manufacturing a mounting substrate according to a second embodiment (FIG. 4) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step. The configuration other than that the
[0127]
First, as shown in FIG. 12A, one or a combination of plating, etching, conductive paste, and machining is applied to the surface of a
[0128]
In the present embodiment, the
[0129]
Next, as shown in FIG. 12B, an
[0130]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0131]
After the formation of the
[0132]
Further, a via 19 is formed so as to expose the
[0133]
In this embodiment, the
[0134]
Next, as shown in FIG. 12C, a
[0135]
The state formed in this step is the same as that in FIG. 10C, and the subsequent steps are the steps after FIG. 10D.
[0136]
Further, as shown in FIG. 13, the
[0137]
First, as shown in FIG. 13A, one or a combination of one of plating, etching, conductive paste, and machining is applied to the surface of a
[0138]
In the present embodiment, the
[0139]
Next, as shown in FIG. 13B, a via 19 of the
[0140]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0141]
Further, a via 19 is formed so as to expose the
[0142]
In the present embodiment, the insulating
[0143]
Next, as shown in FIG. 13C, the
[0144]
This mounting substrate is the same as the mounting substrate according to the second embodiment of the present invention, and according to the above-described manufacturing method, this mounting substrate can be efficiently manufactured. In addition, the mounting substrate inherits the effects of the first and second embodiments of the present invention as it is, and furthermore, the
[0145]
Next, a fourth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. 14A to 14C are partial cross-sectional views illustrating a method of manufacturing a mounting board according to the fourth embodiment of the present invention in the order of steps. This embodiment is for manufacturing a mounting substrate according to a fourth embodiment (FIG. 7) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step. The configuration other than that the via 19 connecting the
[0146]
First, as shown in FIG. 14A, one or a combination of plating, etching, conductive paste, and machining is applied to the surface of a
[0147]
In the present embodiment, the
[0148]
Next, as shown in FIG. 14B, the
[0149]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0150]
After the
[0151]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In addition, the
[0152]
In the present embodiment, the insulating
[0153]
Next, as shown in FIG. 14C, an insulating
[0154]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0155]
Next, a wiring pattern is formed by a subtractive method, a semi-additive method, a full-additive method, or the like, and the
[0156]
This mounting board is the same as the mounting board according to the fourth embodiment of the present invention, and according to the above-described manufacturing method, this mounting board can be manufactured efficiently. In addition, the mounting substrate inherits the effects of the first, second, and third embodiments of the present invention as they are, and the
[0157]
Next, a fifth embodiment of the method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 15A to 15D are partial cross-sectional views illustrating a method of manufacturing a mounting board according to a fifth embodiment of the present invention in the order of steps. The present embodiment is for manufacturing a mounting substrate according to the third embodiment (FIG. 5) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step. The construction other than the provision of the
[0158]
Although FIG. 15 uses the first embodiment of the present invention, FIGS. 10 (b) and (c), FIGS. 11 (b) and 11 (b) in the second embodiment of the present invention. 12 (b), (c) and 13 (c) of the fourth embodiment and FIG. 14 (b) of the fourth embodiment may be substituted for FIG. 15 (b).
[0159]
First, as shown in FIG. 15A, one or a combination of plating, etching, conductive paste, and machining is applied to the surface of a
[0160]
In the present embodiment, the
[0161]
Next, as shown in FIG. 15B, the
[0162]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0163]
After the formation of the
[0164]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In the present embodiment, the insulating
[0165]
Next, as shown in FIG. 15C, a
[0166]
The
[0167]
In addition, the
[0168]
Next, as shown in FIG. 15D, the insulating
[0169]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0170]
Next, a wiring pattern is formed by a subtractive method, a semi-additive method, a full-additive method, or the like, and the
[0171]
This mounting board is the same as the mounting board according to the third embodiment of the present invention, and according to the above-described manufacturing method, this mounting board can be manufactured efficiently. By forming such a capacitor, transmission noise can be reduced, and a mounting substrate optimal for high-speed operation can be obtained.
[0172]
Next, a sixth embodiment of the method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. 16A to 16F are partial cross-sectional views illustrating a method of manufacturing a mounting board according to a sixth embodiment of the present invention in the order of steps. Note that cleaning and heat treatment are appropriately performed between each step. The configuration other than that the portion to be removed from the
[0173]
First, as shown in FIG. 16A, a portion to be etched and removed is formed as a
[0174]
After that, the
[0175]
In the present embodiment, the
[0176]
Next, as shown in FIG. 16B, an
[0177]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0178]
After the formation of the
[0179]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In the present embodiment, the
[0180]
Next, as shown in FIG. 16C, the insulating
[0181]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0182]
Next, as shown in FIG. 16D, a process of forming the insulating
[0183]
Next, as shown in FIG. 16E, the
[0184]
After that, using the etching resist as a mask, the
[0185]
Next, as shown in FIG. 16F, the
[0186]
According to the above-described manufacturing method, the mounting substrate can be manufactured efficiently. Further, according to the manufacturing method according to the present embodiment, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, and the fifth embodiment of the present invention. Since each of the forms can be accommodated, the respective advantages can be utilized. Further, since the place where the
[0187]
Next, a seventh embodiment of the method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. 17A to 17E are partial cross-sectional views illustrating a method of manufacturing a mounting board according to the seventh embodiment of the present invention in the order of steps. Note that cleaning and heat treatment are appropriately performed between each step. The configuration is the same as the manufacturing method of the mounting substrate according to the first embodiment of the present invention except that the mounting substrate is formed on both surfaces of the
[0188]
First, as shown in FIG. 17A, a
[0189]
Next, as shown in FIG. 17B, the
[0190]
In the present embodiment, the
[0191]
Next, as shown in FIG. 17C, the
[0192]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0193]
After the formation of the
[0194]
In the present embodiment, the
[0195]
Next, as shown in FIG. 17D, the insulating
[0196]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0197]
Next, a wiring pattern is formed by a subtractive method, a semi-additive method, a full-additive method, or the like, and the
[0198]
Next, as shown in FIG. 17E, the
[0199]
According to the above-described manufacturing method, the mounting substrate can be manufactured efficiently. Further, according to the manufacturing method according to the present embodiment, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, and the fifth embodiment of the present invention. Since each of the forms can be accommodated, the respective advantages can be utilized. Furthermore, since both surfaces of the
[0200]
Next, an eighth embodiment of a method of manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 18A to 18E are partial cross-sectional views illustrating a method of manufacturing a mounting substrate according to an eighth embodiment of the present invention in the order of steps. Note that cleaning and heat treatment are appropriately performed between each step. The configuration is the same as that of the method for manufacturing a mounting substrate according to the first embodiment of the present invention, except that the mounting substrate is formed on both surfaces by bonding two metal supports 11 and then dividing the
[0201]
First, as shown in FIG. 18A, the
[0202]
Next, as shown in FIG. 18B, the
[0203]
Next, as shown in FIG. 18C, the
[0204]
In the case of a dry film or a copper foil with a resin, a cushion may be provided on the carrier side of the film so that the apex of the
[0205]
After the formation of the
[0206]
When the thickness of the copper foil is as thin as 2 μm or less, patterning by a semi-additive method using this copper foil as a power supply layer is also possible. In the present embodiment, the
[0207]
Next, as shown in FIG. 18D, the insulating
[0208]
Then, if the insulating resin is photosensitive, by a photolithography process or the like, or if the insulating resin is non-photosensitive, by a laser processing method or the like, the insulating resin is patterned to form a via hole, and cured. The insulating resin is cured to form the insulating
[0209]
Next, a wiring pattern is formed by a subtractive method, a semi-additive method, a full-additive method, or the like, and the
[0210]
In the present embodiment, an aramid nonwoven fabric impregnated epoxy resin (manufactured by Shin Kobe Electric; EA-541) is used for the insulating
[0211]
Next, as shown in FIG. 18E, the
[0212]
The state formed in this step is the same as that in FIG. 9D, and the subsequent steps are the steps after FIG. 9E.
[0213]
According to the above-described manufacturing method, the mounting substrate can be manufactured efficiently. Further, according to the manufacturing method according to the present embodiment, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, and the fifth embodiment of the present invention. Since it is possible to cope with each of the embodiments and the sixth embodiment, the respective advantages can be utilized. Furthermore, since the
[0214]
Next, a ninth embodiment of a method for manufacturing a semiconductor mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 19A to 19D are partial cross-sectional views illustrating a method of manufacturing a semiconductor package according to a ninth embodiment of the present invention in the order of steps. The present embodiment is for manufacturing a mounting substrate according to a fifth embodiment (FIGS. 8A, 8B, and 8C) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step.
[0215]
In FIG. 19, connection is performed by flip chip using solder balls as the metal bumps 27. As the
[0216]
First, as shown in FIG. 19A, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, According to the sixth embodiment, the seventh embodiment, and the eighth embodiment, the
[0217]
Next, as shown in FIG. 19B, the
[0218]
Next, as shown in FIG. 19C, the
[0219]
Further, from the state of FIG. 19B on which the
[0220]
First, as shown in FIG. 20A, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, According to the sixth embodiment, the seventh embodiment, and the eighth embodiment, the
[0221]
Next, as shown in FIG. 20B, sealing is performed with a
[0222]
At this time, it is desirable to protect the mounted
[0223]
Further, from the state of FIG. 19B on which the
[0224]
First, as shown in FIG. 21A, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, According to the sixth embodiment, the seventh embodiment, and the eighth embodiment, the
[0225]
Next, as shown in FIG. 21B, the
[0226]
Next, as shown in FIG. 21C, a
[0227]
After the attachment, the
[0228]
This mounting board is the same as the semiconductor package according to the fifth embodiment of the present invention, and according to the above-described manufacturing method, this mounting board can be manufactured efficiently. By using the present invention, deformation such as warpage or undulation of the mounting substrate in the processes of mounting the
[0229]
Next, a tenth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention will be described. FIGS. 22A to 22D are partial cross-sectional views illustrating a method of manufacturing a semiconductor package according to the tenth embodiment of the present invention in the order of steps. The present embodiment is for manufacturing the mounting substrate according to the fifth embodiment (FIGS. 8B, 8C, and 8D) of the present invention. Note that cleaning and heat treatment are appropriately performed between each step.
[0230]
In FIG. 22, connection is made by flip chip using solder balls as metal bumps 27. As the
[0231]
First, as shown in FIG. 22A, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, A mounting board formed according to the sixth embodiment, the seventh embodiment, and the eighth embodiment is prepared.
[0232]
Next, as shown in FIG. 22B, the
[0233]
Here, when the mounting substrate in FIG. 22A has a shape in which the
[0234]
Further, as shown in FIG. 22 (d), the
[0235]
Further, as shown in FIG. 23, a process as a semiconductor package using the
[0236]
First, as shown in FIG. 23A, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, A mounting board formed according to the sixth embodiment, the seventh embodiment, and the eighth embodiment is prepared.
[0237]
Next, as shown in FIG. 23B, the
[0238]
Next, as shown in FIG. 23C, the
[0239]
This mounting board is the same as the semiconductor package according to the fifth embodiment of the present invention, and according to the above-described manufacturing method, this mounting board can be manufactured efficiently. By using the present invention, the
[0240]
Next, a method for inspecting a semiconductor device mounting substrate and a semiconductor package mounting substrate according to the present invention will be described. FIGS. 24A to 24C are partial cross-sectional views illustrating an example of a method of inspecting a mounting board according to the tenth embodiment of the present invention.
[0241]
FIG. 24A is performed in the form of the mounting substrate before the
[0242]
By this inspection, an open inspection (conduction failure) of the circuit on the mounting board can be performed. In the short circuit inspection of the circuit, a pattern search is performed by an image recognition measurement device or the like to check each layer. Alternatively, after the
[0243]
FIG. 24B shows a state in which the
[0244]
FIG. 24C shows an opening formed so as not to touch the
[0245]
【The invention's effect】
As described above, according to the present invention, it is possible to realize a high density and fine wiring of a mounting substrate corresponding to an increase in the number of terminals and a narrow pitch of a semiconductor device, and to cope with a miniaturization and a high density of a system. In addition, it is possible to realize a mounting substrate in which external electrodes are also narrowed in pitch.
[0246]
Further, according to the present invention, a mounting substrate having excellent mounting reliability can be provided, and a semiconductor package having high performance and excellent reliability can be realized.
[Brief description of the drawings]
1A and 1B are diagrams showing a first embodiment of a semiconductor device mounting substrate and a semiconductor package according to the present invention, wherein FIG. 1A is a schematic cross-sectional view, and FIG. 1B is a schematic bottom view from the side of a
FIG. 2 is a schematic sectional view showing a modified example of the first embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 3 is a schematic sectional view showing a second embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 4 is a schematic cross-sectional view showing a modification of the second embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 5 is a schematic sectional view showing a third embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 6 is a schematic sectional view showing a semiconductor device mounting board and a semiconductor package according to a fourth embodiment of the present invention.
FIG. 7 is a schematic sectional view showing a modification of the fourth embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 8 is a schematic sectional view showing a fifth embodiment of the semiconductor device mounting board and the semiconductor package of the present invention.
FIG. 9 is a partial cross-sectional view showing a first embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 10 is a partial cross-sectional view showing a second embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 11 is a partial cross-sectional view showing a modification of the second embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package of the present invention.
FIG. 12 is a partial cross-sectional view showing a third embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention;
FIG. 13 is a partial cross-sectional view showing a modification of the third embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package of the present invention.
FIG. 14 is a partial cross-sectional view illustrating a fourth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 15 is a partial cross-sectional view showing a fifth embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package according to the present invention;
FIG. 16 is a partial cross-sectional view showing a sixth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 17 is a partial cross-sectional view showing a seventh embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention;
FIG. 18 is a partial sectional view showing an eighth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 19 is a partial sectional view showing a ninth embodiment of a method for manufacturing a semiconductor device mounting board and a semiconductor package according to the present invention;
FIG. 20 is a partial cross-sectional view showing a modification of the ninth embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package of the present invention.
FIG. 21 is a partial cross-sectional view showing a modification of the ninth embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package of the present invention.
FIG. 22 is a partial sectional view showing a tenth embodiment of a method for manufacturing a semiconductor device mounting substrate and a semiconductor package according to the present invention.
FIG. 23 is a partial cross-sectional view showing a modification of the tenth embodiment of the method for manufacturing a semiconductor device mounting board and a semiconductor package of the present invention.
FIG. 24 is a partial cross-sectional view illustrating a method for inspecting a semiconductor mounting substrate according to the present invention.
[Explanation of symbols]
11 Metal support
11a Metal support
11b Metal support
12 Insulator film
13 First electrode pattern
14 Insulating layer
15 Wiring layer
16 Wiring structure film
17 Second electrode pattern
18 Conductor pattern
19 Via
20 Dielectric layer
21 Conductor layer
22 capacitors
23 Solder resist
24 protrusion
25 Semiconductor devices
26 pads
27 Metal bump
28 Underfill resin
29 recess
30 Mold resin
31 Spacer
32 heat spreader
33 Inspection needle
Claims (20)
前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on the surface of the metal support,
Forming an insulator film in a region of the metal support surface other than the protrusion formation region,
Forming a first electrode pattern on the insulator film;
Forming an insulating layer in contact with the periphery of the side surface of the first electrode pattern and having a lower surface flush with the lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Forming a first opening so that the insulator film and the protrusion are exposed on the metal support;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
前記第1電極パターンの間及び周囲に導体パターンを形成する工程と、
該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on the surface of the metal support,
Forming an insulator film in a region of the metal support surface other than the protrusion formation region,
Forming a first electrode pattern on the insulator film;
Forming a conductor pattern between and around the first electrode pattern;
Forming an insulating layer in contact with the periphery of the side surface of the first electrode pattern and having a lower surface flush with the lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Forming a first opening so that the insulator film and the protrusion are exposed on the metal support;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、
前記第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、
該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on the surface of the metal support,
Forming an insulator film in a region of the metal support surface other than the protrusion formation region,
Forming a first electrode pattern on the insulator film;
Forming a via at a desired position in a region where the opening of the metal support is not formed,
Forming the conductor pattern between and around the first electrode pattern, and such that the conductor pattern can be connected to the metal support via the via;
Forming an insulating layer in contact with the periphery of the side surface of the first electrode pattern and having a lower surface flush with the lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Forming a first opening so that the insulator film and the protrusion are exposed on the metal support;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、
前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on both surfaces of the metal support,
Forming an insulator film in a region excluding the protrusion formation region on both surfaces of the metal support,
A step of contact with a side surface around the first electrode pattern, and the lower surface to form an insulating layer such that on the first electrode pattern lower surface in the same plane,
Forming a first electrode pattern on the insulator film;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Dividing the metal support in half in the horizontal direction to form first and second metal supports;
Forming a first opening in the first and second metal supports such that the respective insulator films and the respective projections are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
前記第1電極パターンの間及び周囲に導体パターンを形成する工程と、
該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、
前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on both surfaces of the metal support,
Forming an insulator film in a region excluding the protrusion formation region on both surfaces of the metal support,
Forming a first electrode pattern on the insulator film;
Forming a conductor pattern between and around the first electrode pattern;
Forming an insulating layer in contact with the periphery of the side surface of the first electrode pattern and having a lower surface flush with the lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Dividing the metal support in half in the horizontal direction to form first and second metal supports;
Forming a first opening in the first and second metal supports such that the respective insulator films and the respective projections are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記絶縁体膜上に第1電極パターンを形成する工程と、
前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、
前記第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、
該第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記金属支持体を水平方向で半分に分割して第1及び第2の金属支持体を形成する工程と、
前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Forming a plurality of protrusions at desired positions on both surfaces of the metal support,
Forming an insulator film in a region excluding the protrusion formation region on both surfaces of the metal support,
Forming a first electrode pattern on the insulator film;
Forming a via at a desired position in a region where the opening of the metal support is not formed,
Forming the conductor pattern between and around the first electrode pattern, and such that the conductor pattern can be connected to the metal support via the via;
Forming an insulating layer in contact with the periphery of the side surface of the first electrode pattern and having a lower surface flush with the lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface where the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Dividing the metal support in half in the horizontal direction to form first and second metal supports;
Forming a first opening in the first and second metal supports such that the respective insulator films and the respective projections are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記第1及び前記第2の金属支持体の表面の所望の位置に複数個の突起を形成する工程と、
前記第1及び前記第2の金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターンを形成する工程と、
前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、
前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Laminating two first and second metal supports,
Forming a plurality of protrusions at desired positions on the surfaces of the first and second metal supports;
Forming an insulator film on the first and second metal support surfaces except for the protrusion formation region;
Forming a first electrode pattern on each of the insulator films of the first and second metal supports;
Forming an insulating layer so as to be in contact with a side surface of each of the first electrode patterns in the first and second metal supports, and a lower surface thereof is flush with a lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface of the first and second metal supports on which the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Splitting the first and second metal supports in half in the horizontal direction;
Forming a first opening in the first and second metal supports such that the respective insulator films and the respective projections are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記第1及び前記第2の金属支持体の表面の所望の位置に複数個の突起を形成する工程と、
前記第1及び前記第2の金属支持体表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターンを形成する工程と、
前記第1及び前記第2の金属支持体における前記各第1電極パターンの間及び周囲に導体パターンを形成する工程と、
前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記絶縁層と接していない前記第1電極パターンの下面が露出している面と反対側の面に第2電極パターンを形成する工程と、
前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、
前記第1及び前記第2の金属支持体に前記各絶縁体膜と前記各突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Laminating two first and second metal supports,
Forming a plurality of protrusions at desired positions on the surfaces of the first and second metal supports;
Forming an insulator film on the first and second metal support surfaces except for the protrusion formation region;
Forming a first electrode pattern on each of the insulator films of the first and second metal supports;
Forming a conductor pattern between and around each of the first electrode patterns on the first and second metal supports;
Forming an insulating layer so as to be in contact with a side surface of each of the first electrode patterns in the first and second metal supports, and a lower surface thereof is flush with a lower surface of the first electrode pattern;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface of the first and second metal supports on which the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on the surface opposite to the surface where the lower surface of the first electrode pattern not in contact with the insulating layer is exposed;
Splitting the first and second metal supports in half in the horizontal direction;
Forming a first opening in the first and second metal supports such that the respective insulator films and the respective projections are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
前記第1及び前記第2の金属支持体の表面の所望の位置に複数個の突起を形成する工程と、
前記第1及び前記第2の金属支持体両表面の前記突起形成領域を除く領域に絶縁体膜を形成する工程と、
前記第1及び前記第2の金属支持体における前記各絶縁体膜上に第1電極パターンを形成する工程と、
前記金属支持体の開口部が形成されてない領域の所望の位置にビアを形成する工程と、
前記第1及び前記第2の金属支持体における前記各第1電極パターンの間及び周囲に、かつ導体パターンが前記ビアを介して前記金属支持体と接続できるように前記導体パターンを形成する工程と、
前記第1及び前記第2の金属支持体における前記各第1電極パターンの側面周囲に接し、かつ下面が前記各第1電極パターン下面と同一平面上になるように絶縁層を形成する工程と、
前記第1及び前記第2の金属支持体における前記第1電極パターン下面が露出している面と反対側にある前記第1電極パターンの上面に配線層を形成する工程と、
前記配線層と前記絶縁層からなる配線構造膜の前記第1電極パターンとは接していない面に第2電極パターンを形成する工程と、
前記第1及び前記第2の金属支持体を水平方向で半分に分割する工程と、
前記第1及び前記第2の金属支持体に前記絶縁体膜と前記突起が露出するように第1の開口部を形成する工程と、
前記突起を除去して、前記第1電極パターンが露出するように第2の開口部を前記絶縁体膜に形成する工程と、
前記絶縁体膜の開口部形状を整える工程
を含むことを特徴とする半導体装置搭載基板の製造方法。Laminating two first and second metal supports,
Forming a plurality of protrusions at desired positions on the surfaces of the first and second metal supports;
Forming an insulator film on both surfaces of the first and second metal supports except for the protrusion formation region;
Forming a first electrode pattern on each of the insulator films of the first and second metal supports;
Forming a via at a desired position in a region where the opening of the metal support is not formed,
Forming the conductor pattern between and around each of the first electrode patterns on the first and second metal supports and so that the conductor pattern can be connected to the metal support via the via; ,
Forming an insulating layer in contact with a side surface of each of the first electrode patterns in the first and second metal supports, and a lower surface thereof is flush with a lower surface of each of the first electrode patterns;
Forming a wiring layer on the upper surface of the first electrode pattern opposite to the surface of the first and second metal supports on which the lower surface of the first electrode pattern is exposed;
Forming a second electrode pattern on a surface of the wiring structure film composed of the wiring layer and the insulating layer that is not in contact with the first electrode pattern;
Splitting the first and second metal supports in half in the horizontal direction;
Forming a first opening in the first and second metal supports so that the insulator film and the protrusion are exposed;
Removing the protrusion and forming a second opening in the insulator film so that the first electrode pattern is exposed;
A method of manufacturing a semiconductor device mounting substrate, comprising a step of adjusting an opening shape of the insulator film.
求項10〜12のいずれか一つに記載の半導体装置搭載基板の製造方法。 Forming a concave portion in a region where the first opening is to be formed before the step of bonding the first and second metal supports.
13. The method for manufacturing a semiconductor device mounting substrate according to any one of claims 10 to 12.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151864A JP3591524B2 (en) | 2002-05-27 | 2002-05-27 | Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package |
CNB2007101971652A CN100561727C (en) | 2002-05-27 | 2003-05-26 | Semiconductor device mounting board and semiconductor packages |
CNB038121115A CN100437987C (en) | 2002-05-27 | 2003-05-26 | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
PCT/JP2003/006526 WO2003100851A1 (en) | 2002-05-27 | 2003-05-26 | Semiconductor device mounting board, method for producing the same, method for inspecting board, and semiconductor package |
US10/975,061 US7474538B2 (en) | 2002-05-27 | 2004-10-26 | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151864A JP3591524B2 (en) | 2002-05-27 | 2002-05-27 | Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125011A Division JP4063240B2 (en) | 2004-04-21 | 2004-04-21 | Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347459A JP2003347459A (en) | 2003-12-05 |
JP3591524B2 true JP3591524B2 (en) | 2004-11-24 |
Family
ID=29561264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151864A Expired - Lifetime JP3591524B2 (en) | 2002-05-27 | 2002-05-27 | Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3591524B2 (en) |
CN (2) | CN100561727C (en) |
WO (1) | WO2003100851A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8535546B2 (en) | 2010-12-09 | 2013-09-17 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004009567B4 (en) * | 2004-02-25 | 2007-01-04 | Infineon Technologies Ag | Wiring carrier for receiving chips |
JP4549692B2 (en) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP4549693B2 (en) * | 2004-02-27 | 2010-09-22 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP4597561B2 (en) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | Wiring board and manufacturing method thereof |
JP4108643B2 (en) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | Wiring board and semiconductor package using the same |
JP4561193B2 (en) * | 2004-06-14 | 2010-10-13 | 株式会社トッパンNecサーキットソリューションズ | Printed wiring board and semiconductor device |
JP4170266B2 (en) * | 2004-07-02 | 2008-10-22 | 日本特殊陶業株式会社 | Wiring board manufacturing method |
JP3961537B2 (en) * | 2004-07-07 | 2007-08-22 | 日本電気株式会社 | Manufacturing method of semiconductor mounting wiring board and manufacturing method of semiconductor package |
JP3914239B2 (en) | 2005-03-15 | 2007-05-16 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
JP4016039B2 (en) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
JP4334005B2 (en) * | 2005-12-07 | 2009-09-16 | 新光電気工業株式会社 | Wiring board manufacturing method and electronic component mounting structure manufacturing method |
JP5259053B2 (en) * | 2005-12-15 | 2013-08-07 | パナソニック株式会社 | Semiconductor device and inspection method of semiconductor device |
JP2008091719A (en) * | 2006-10-03 | 2008-04-17 | Shinko Electric Ind Co Ltd | Semiconductor device |
DE102007034402B4 (en) | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Semiconductor package and manufacturing method therefor |
JP5324051B2 (en) * | 2007-03-29 | 2013-10-23 | 新光電気工業株式会社 | Wiring substrate manufacturing method, semiconductor device manufacturing method, and wiring substrate |
US20080246152A1 (en) | 2007-04-04 | 2008-10-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with bonding pad |
JP4635033B2 (en) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | Wiring board manufacturing method and electronic component mounting structure manufacturing method |
US8238114B2 (en) * | 2007-09-20 | 2012-08-07 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing same |
US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
JP5120342B2 (en) * | 2009-06-18 | 2013-01-16 | ソニー株式会社 | Manufacturing method of semiconductor package |
TWI462201B (en) * | 2011-03-04 | 2014-11-21 | Adl Engineering Inc | Semiconductor package structure and method for fabricating the same |
JP2013033914A (en) * | 2011-06-27 | 2013-02-14 | Toshiba Corp | Semiconductor device |
TWI601250B (en) | 2011-07-22 | 2017-10-01 | 先進封裝技術私人有限公司 | Semiconductor substrate for making semiconductor package device and manufacturing method thereof |
TWI508241B (en) | 2011-10-20 | 2015-11-11 | 先進封裝技術私人有限公司 | Package carrier, pacakge carrier manufacturing method, package structure for semiconductor device and manufacturing method thereof |
TWI500124B (en) | 2011-11-29 | 2015-09-11 | Advanpack Solutions Pte Ltd | Substrate structure, semiconductor package device, and manufacturing method of substrate structure |
TWI474444B (en) * | 2011-12-28 | 2015-02-21 | Princo Corp | Package method of thin multi-layer substrate |
TWI433621B (en) * | 2011-12-28 | 2014-04-01 | Princo Corp | Package method of thin multi-layer substrate |
TWI440412B (en) * | 2011-12-28 | 2014-06-01 | Princo Corp | Package method of thin multi-layer substrate |
JP2013168400A (en) * | 2012-02-14 | 2013-08-29 | Tokyo Electron Ltd | Wiring board for semiconductor device inspection apparatus and manufacturing method therefor |
KR20140047967A (en) * | 2012-10-15 | 2014-04-23 | 삼성전기주식회사 | Multi-layer type coreless substrate and method of manufacturing the same |
CN104425431B (en) * | 2013-09-03 | 2018-12-21 | 日月光半导体制造股份有限公司 | Board structure, encapsulating structure and its manufacturing method |
TWI549234B (en) * | 2014-01-17 | 2016-09-11 | 矽品精密工業股份有限公司 | Layer structure for contacting setting semiconductor device and manufacturing method thereof |
US20150206812A1 (en) * | 2014-01-23 | 2015-07-23 | Qualcomm Incorporated | Substrate and method of forming the same |
KR102249660B1 (en) * | 2014-08-14 | 2021-05-10 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
US10515884B2 (en) | 2015-02-17 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Substrate having a conductive structure within photo-sensitive resin |
JP6485777B2 (en) * | 2016-05-31 | 2019-03-20 | 大口マテリアル株式会社 | Wiring member for multi-row type semiconductor device and manufacturing method thereof |
JP6485776B2 (en) * | 2016-05-31 | 2019-03-20 | 大口マテリアル株式会社 | Wiring member for multi-row type semiconductor device and manufacturing method thereof |
JP6930073B2 (en) * | 2016-07-28 | 2021-09-01 | 凸版印刷株式会社 | Wiring board laminate |
US9905519B1 (en) * | 2016-08-29 | 2018-02-27 | Via Alliance Semiconductor Co., Ltd. | Electronic structure process |
US10002839B2 (en) * | 2016-08-29 | 2018-06-19 | Via Alliance Semiconductor Co., Ltd. | Electronic structure, and electronic structure array |
JP6735505B2 (en) * | 2016-09-06 | 2020-08-05 | パナソニックIpマネジメント株式会社 | Printed wiring board, printed circuit board, prepreg |
JP6693850B2 (en) | 2016-09-30 | 2020-05-13 | 新光電気工業株式会社 | Wiring board with carrier base material and method for manufacturing wiring board with carrier base material |
JP6793755B2 (en) * | 2016-12-22 | 2020-12-02 | 三井金属鉱業株式会社 | Manufacturing method of multi-layer wiring board |
JP7007882B2 (en) | 2017-12-08 | 2022-01-25 | 新光電気工業株式会社 | Wiring board and its manufacturing method |
TWI713424B (en) * | 2018-10-15 | 2020-12-11 | 鼎展電子股份有限公司 | Copper film with buried film resistor and printed circuit board having the same |
TWI691041B (en) * | 2019-01-29 | 2020-04-11 | 矽品精密工業股份有限公司 | Electronic package and package substrate thereof and method for manufacturing same |
CN111250184B (en) * | 2020-02-20 | 2022-04-15 | 北京京东方传感技术有限公司 | Micro-fluidic chip, working method thereof and metal ion detection device |
CN115151018A (en) * | 2021-03-31 | 2022-10-04 | 华为技术有限公司 | Circuit board, preparation method thereof and communication equipment |
US11942424B2 (en) | 2021-12-01 | 2024-03-26 | International Business Machines Corporation | Via patterning for integrated circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3672169B2 (en) * | 1999-03-05 | 2005-07-13 | 日本特殊陶業株式会社 | Capacitor, manufacturing method of core substrate body, and manufacturing method of core substrate with built-in capacitor |
JP3635219B2 (en) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | Multilayer substrate for semiconductor device and manufacturing method thereof |
JP4060491B2 (en) * | 1999-07-08 | 2008-03-12 | イビデン株式会社 | Package substrate |
CN1348605A (en) * | 1999-12-27 | 2002-05-08 | 三菱电机株式会社 | Integrated circuit |
JP3677429B2 (en) * | 2000-03-09 | 2005-08-03 | Necエレクトロニクス株式会社 | Method of manufacturing flip chip type semiconductor device |
JP4427874B2 (en) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | Multilayer wiring board manufacturing method and multilayer wiring board |
-
2002
- 2002-05-27 JP JP2002151864A patent/JP3591524B2/en not_active Expired - Lifetime
-
2003
- 2003-05-26 CN CNB2007101971652A patent/CN100561727C/en not_active Expired - Lifetime
- 2003-05-26 CN CNB038121115A patent/CN100437987C/en not_active Expired - Lifetime
- 2003-05-26 WO PCT/JP2003/006526 patent/WO2003100851A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8535546B2 (en) | 2010-12-09 | 2013-09-17 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
CN100561727C (en) | 2009-11-18 |
CN101179062A (en) | 2008-05-14 |
WO2003100851A1 (en) | 2003-12-04 |
CN100437987C (en) | 2008-11-26 |
CN1656611A (en) | 2005-08-17 |
JP2003347459A (en) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3591524B2 (en) | Semiconductor device mounting board, method of manufacturing the same, board inspection method thereof, and semiconductor package | |
US7474538B2 (en) | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package | |
JP3546961B2 (en) | Wiring board for mounting semiconductor device, method of manufacturing the same, and semiconductor package | |
JP5331958B2 (en) | Wiring board and semiconductor package | |
JP5378380B2 (en) | Semiconductor device and manufacturing method thereof | |
US7696007B2 (en) | Semiconductor package board using a metal base | |
US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
JP5010737B2 (en) | Printed wiring board | |
JP5510323B2 (en) | Coreless wiring board, semiconductor device and manufacturing method thereof | |
US8710669B2 (en) | Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer | |
JP5367523B2 (en) | Wiring board and method of manufacturing wiring board | |
JP2005327780A (en) | Wiring board and semiconductor package using same | |
JPWO2008001915A1 (en) | Wiring board, semiconductor device using the wiring board, and manufacturing method thereof | |
US20090001604A1 (en) | Semiconductor Package and Method for Producing Same | |
JP2007027706A (en) | Wiring board, manufacturing method therefor and semiconductor package | |
JP5029581B2 (en) | Manufacturing method of semiconductor package | |
JP4345679B2 (en) | Manufacturing method of wiring board for mounting semiconductor device | |
JP4063240B2 (en) | Semiconductor device mounting substrate, manufacturing method thereof, and semiconductor package | |
JP2003273482A (en) | Circuit board and manufacturing method thereof, and electronic equipment | |
JP4819304B2 (en) | Semiconductor package | |
JP3841079B2 (en) | Wiring substrate, semiconductor package, substrate insulating film, and method of manufacturing wiring substrate | |
CN101393903A (en) | Bearing board construction embedded with chip and fabrication method thereof | |
JP4457943B2 (en) | Wiring board and method for manufacturing wiring board | |
JP2005123493A (en) | Wiring substrate and element packaging substrate | |
JP2008047936A (en) | Semiconductor package and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040421 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3591524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |