JP2005123493A - Wiring substrate and element packaging substrate - Google Patents
Wiring substrate and element packaging substrate Download PDFInfo
- Publication number
- JP2005123493A JP2005123493A JP2003358778A JP2003358778A JP2005123493A JP 2005123493 A JP2005123493 A JP 2005123493A JP 2003358778 A JP2003358778 A JP 2003358778A JP 2003358778 A JP2003358778 A JP 2003358778A JP 2005123493 A JP2005123493 A JP 2005123493A
- Authority
- JP
- Japan
- Prior art keywords
- frame member
- conductor pattern
- gap
- base material
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
Description
本発明は、転写法によって形成された導体パターンを有する配線基板及びその配線基板に素子が実装された素子実装基板に関し、更に詳しくは、加熱を受ける工程に起因する反りを抑制するようにした配線基板及び素子実装基板に関する。 The present invention relates to a wiring board having a conductor pattern formed by a transfer method and an element mounting board in which elements are mounted on the wiring board. More specifically, the wiring is designed to suppress warpage caused by a process of being heated. The present invention relates to a substrate and an element mounting substrate.
近年、携帯電話機やPDA(Personal Digital Assistant)、ノートブック型コンピュータ等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。 In recent years, as electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and notebook computers have become smaller and more sophisticated, high-density mounting of electronic components constituting these devices has become essential. Conventionally, high-density mounting of electronic components has been promoted by finer pitches of component terminals by miniaturization of electronic components, miniaturization of conductor patterns on a wiring board on which electronic components are mounted, and the like.
配線基板にファインピッチな導体パターンを形成する方法として、従来より、転写法が知られている。この転写法による製造プロセスは、主として、転写体の一表面に導体パターンを形成する工程と、その導体パターンを転写体ごと絶縁層へ貼り合わせる工程と、転写体を分離して導体パターンを絶縁層に転写する工程とを有している。この種の従来技術として、例えば特許文献1がある。
転写法を用いることの利点として配線基板の厚さを薄くできる点がある。しかし、配線基板が薄くなると各工程で受ける熱の影響で反りが生じやすくなってしまう。例えば、そのような配線基板を半導体チップのインターポーザ基板として用いた場合に反りが生じてしまうとマザーボードへの実装が困難になる。また、素子の実装前であって分割される前のシート状の状態のときに反りが生じると、その配線基板への素子のフリップチップ実装がやはり困難になってしまう。 An advantage of using the transfer method is that the thickness of the wiring board can be reduced. However, when the wiring board becomes thin, warping is likely to occur due to the influence of heat received in each process. For example, when such a wiring board is used as an interposer board for a semiconductor chip, it becomes difficult to mount the wiring board on a motherboard. Further, if warpage occurs in the sheet-like state before the element is mounted and before the element is divided, it is still difficult to mount the element on the wiring board.
本発明は上述の問題に鑑みてなされ、その目的とするところは、反りが抑えられた配線基板及び素子実装基板を提供することにある。 The present invention has been made in view of the above-described problems, and an object thereof is to provide a wiring board and an element mounting board in which warpage is suppressed.
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α2の差が10ppm未満であることを特徴としている。 In the circuit board and the frame member to be bonded to each other, the wiring board of the present invention has a difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature of less than 5 ppm. The difference in linear expansion coefficient α2 between the circuit base material and the frame member in a higher temperature region is less than 10 ppm.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
なお、本発明にて回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 In the present invention, the linear expansion coefficient of the circuit substrate means the linear expansion coefficient of the insulating layer that constitutes the circuit substrate together with the conductor pattern and functions as a support for the conductor pattern. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制できる。上記条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。 By setting it as such a structure, the curvature resulting from the difference of the linear expansion coefficient of a circuit base material and a frame member can be suppressed. The simplest configuration for satisfying the above condition is to use the same material for the circuit substrate and the frame member.
また、本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されていることを特徴としている。 Moreover, the circuit board and the frame member to be bonded together in the wiring substrate of the present invention, the circuit substrate is formed with a slit cut in the thickness direction from the opposite surface of the surface to which the frame member is attached. It is characterized by being.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
スリットは、厳密には回路基材の絶縁層に形成されている。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 Strictly speaking, the slit is formed in the insulating layer of the circuit substrate. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
上記スリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和し、この結果、配線基板、あるいは素子実装基板の反りを抑制できる。 When the heating is applied by the slit, the thermal stress is relieved by restraining the free thermal expansion of the insulating layer of the circuit base material, and as a result, the wiring board or the element mounting board is warped. Can be suppressed.
また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子1個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。 Further, if the slit is formed at a position away from the gap where the element is disposed, the strength reduction of the element mounting portion can be prevented. In particular, if a plurality of elements are mounted on a sheet-like wiring board and a slit is formed at the dividing position when the wiring board is divided into one element unit or a plurality of units, the final product after the division is There is no slit, and the strength of the product is not reduced.
また、本発明の配線基板は、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。 In addition, the wiring board of the present invention is characterized in that a warp suppressing film that is not electrically connected to the element is formed on the surface of the frame member opposite to the bonding surface with the circuit base material.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
上記反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができ、この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。 The warp suppression film can suppress thermal expansion of the frame member when heated, and as a result, warpage of the wiring board or the element mounting board can be suppressed.
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。 By using a material having a smaller linear expansion coefficient than the frame member made of insulating resin, for example, a metal film, a ceramic film, etc., as the warp suppression film, the warp suppression film restrains the warpage by restraining the linear expansion of the frame member. be able to. In particular, if the warp suppression film is made of the same material as the conductor pattern formed on the circuit substrate, it can be formed in the same process using the same equipment as the conductor pattern formation, and there is no extra cost or process. The fact that the warp suppressing film and the conductor pattern are made of the same material has the same linear expansion coefficient, and therefore it is possible to suppress the warpage of the wiring board or the element mounting board due to the difference between the linear expansion coefficients of both.
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α2の差が10ppm未満であり、更に、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されていることを特徴としている。 In the circuit board and the frame member to be bonded to each other, the wiring board of the present invention has a difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature of less than 5 ppm. The difference in linear expansion coefficient α2 between the circuit base material and the frame member in the higher temperature region is less than 10 ppm, and the circuit base material is cut in the thickness direction from the surface opposite to the surface on which the frame member is attached. It is characterized in that a slit is formed.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、回路基材に形成したスリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和できる。この結果、配線基板、あるいは素子実装基板の反りを抑制できる。 With such a configuration, it is possible to suppress warping due to the difference in linear expansion coefficient between the circuit base material and the frame member, and when the circuit base is heated by the slit formed in the circuit base material. The thermal stress can be alleviated by suppressing the free thermal expansion of the insulating layer of the material. As a result, warpage of the wiring board or the element mounting board can be suppressed.
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 The simplest configuration for satisfying the above linear expansion coefficient is to use the same material for the circuit substrate and the frame member. In addition, the linear expansion coefficient of a circuit base material means the linear expansion coefficient of the insulating layer which comprises a circuit base material with a conductor pattern and functions as a support body of the conductor pattern. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
スリットは、厳密には回路基材の絶縁層に形成されている。また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子1個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。 Strictly speaking, the slit is formed in the insulating layer of the circuit substrate. Further, if the slit is formed at a position away from the gap where the element is disposed, the strength reduction of the element mounting portion can be prevented. In particular, if a plurality of elements are mounted on a sheet-like wiring board and a slit is formed at the dividing position when the wiring board is divided into one element unit or a plurality of units, the final product after the division is There is no slit, and the strength of the product is not reduced.
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α2の差が10ppm未満であり、更に枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。 In the circuit board and the frame member to be bonded to each other, the wiring board of the present invention has a difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature of less than 5 ppm. The difference in linear expansion coefficient α2 between the circuit base material and the frame member in a higher temperature region is less than 10 ppm, and the warp which is not electrically connected to the element on the opposite surface of the frame member to the circuit base material. A suppression film is formed.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。 By adopting such a configuration, it is possible to suppress warpage due to the difference in linear expansion coefficient between the circuit base material and the frame member, and also suppress thermal expansion of the frame member when heated by the warp suppression film. can do. As a result, warpage of the wiring board or the element mounting board can be suppressed.
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 The simplest configuration for satisfying the above linear expansion coefficient is to use the same material for the circuit substrate and the frame member. In addition, the linear expansion coefficient of a circuit base material means the linear expansion coefficient of the insulating layer which comprises a circuit base material with a conductor pattern and functions as a support body of the conductor pattern. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。 By using a material having a smaller linear expansion coefficient than the frame member made of insulating resin, for example, a metal film, a ceramic film, etc., as the warp suppression film, the warp suppression film restrains the warpage by restraining the linear expansion of the frame member. be able to. In particular, if the warp suppression film is made of the same material as the conductor pattern formed on the circuit substrate, it can be formed in the same process using the same equipment as the conductor pattern formation, and there is no extra cost or process. The fact that the warp suppressing film and the conductor pattern are made of the same material has the same linear expansion coefficient, and therefore it is possible to suppress the warpage of the wiring board or the element mounting board due to the difference between the linear expansion coefficients of both.
また、本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、更に枠部材において回路基材との貼り合わせ面の反対面には、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。 Moreover, the circuit board and the frame member to be bonded together in the wiring substrate of the present invention, the circuit substrate is formed with a slit cut in the thickness direction from the opposite surface of the surface to which the frame member is attached. In addition, a warpage suppressing film that is not electrically connected to the element is formed on the surface of the frame member opposite to the surface to be bonded to the circuit substrate.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
加熱を受けた際には、上記スリットによって、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和でき、なおかつ、上記反り抑制膜によって、枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制することができる。 When subjected to heating, the slits can restrain free thermal expansion of the insulating layer of the circuit base material, thereby relieving thermal stress, and the warp suppressing film can reduce the heat of the frame member. Expansion can be suppressed. As a result, warpage of the wiring board or the element mounting board can be suppressed.
スリットは、厳密には回路基材の絶縁層に形成されている。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 Strictly speaking, the slit is formed in the insulating layer of the circuit substrate. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子1個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。 Further, if the slit is formed at a position away from the gap where the element is disposed, the strength reduction of the element mounting portion can be prevented. In particular, if a plurality of elements are mounted on a sheet-like wiring board and a slit is formed at the dividing position when the wiring board is divided into one element unit or a plurality of units, the final product after the division is There is no slit, and the strength of the product is not reduced.
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。 By using a material having a smaller linear expansion coefficient than the frame member made of insulating resin, for example, a metal film, a ceramic film, etc., as the warp suppression film, the warp suppression film restrains the warpage by restraining the linear expansion of the frame member. be able to. In particular, if the warp suppression film is made of the same material as the conductor pattern formed on the circuit substrate, it can be formed in the same process using the same equipment as the conductor pattern formation, and there is no extra cost or process. The fact that the warp suppressing film and the conductor pattern are made of the same material has the same linear expansion coefficient, and therefore it is possible to suppress the warpage of the wiring board or the element mounting board due to the difference between the linear expansion coefficients of both.
本発明の配線基板は、互いに貼り合わせられる回路基材と枠部材において、ガラス転移温度より低い温度領域における回路基材と枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における回路基材と枠部材との線膨張率α2の差が10ppm未満であり、更に、回路基材には、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、更に、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜が形成されていることを特徴としている。 In the circuit board and the frame member to be bonded to each other, the wiring board of the present invention has a difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature of less than 5 ppm. The difference in linear expansion coefficient α2 between the circuit base material and the frame member in the higher temperature region is less than 10 ppm, and the circuit base material is cut in the thickness direction from the surface opposite to the surface on which the frame member is attached. A slit is formed, and a warp suppressing film that is not electrically connected to the element is formed on the surface of the frame member opposite to the bonding surface with the circuit substrate.
また、本発明の素子実装基板は、上記配線基板に素子が実装されていることを特徴としている。素子は枠部材の空隙部に露出された導体パターンに電気的に接続されて回路基材上に実装されている。 The element mounting board of the present invention is characterized in that an element is mounted on the wiring board. The element is electrically connected to the conductor pattern exposed in the gap of the frame member and mounted on the circuit substrate.
このような構成とすることにより、回路基材と枠部材との線膨張率の差に起因する反りを抑制でき、なおかつ、回路基材に形成したスリットによって、加熱を受けた際に、回路基材の絶縁層の自由な熱膨張が拘束されるのを抑制して熱応力を緩和でき、なおかつ、反り抑制膜によって、加熱を受けた際に枠部材の熱膨張を抑制することができる。この結果、配線基板、あるいは素子実装基板の反りを抑制できる。 With such a configuration, it is possible to suppress warping due to the difference in linear expansion coefficient between the circuit base material and the frame member, and when the circuit base is heated by the slit formed in the circuit base material. It is possible to relieve thermal stress by restraining free thermal expansion of the insulating layer of the material, and it is possible to suppress thermal expansion of the frame member when heated by the warp suppressing film. As a result, warpage of the wiring board or the element mounting board can be suppressed.
上記線膨張率の条件を満たすべく最も簡単な構成は、回路基材と枠部材を同材料とすることである。なお、回路基材の線膨張率とは、導体パターンと共に回路基材を構成しその導体パターンの支持体として機能する絶縁層の線膨張率を意味する。回路基材の絶縁層と枠部材とはそれぞれ絶縁性を有する材料からなり、例えば樹脂やセラミックなどを用いることができる。 The simplest configuration for satisfying the above linear expansion coefficient is to use the same material for the circuit substrate and the frame member. In addition, the linear expansion coefficient of a circuit base material means the linear expansion coefficient of the insulating layer which comprises a circuit base material with a conductor pattern and functions as a support body of the conductor pattern. The insulating layer and the frame member of the circuit substrate are each made of an insulating material, and for example, resin or ceramic can be used.
スリットは、厳密には回路基材の絶縁層に形成されている。また、スリットを、素子が配置される空隙部から外れた位置に形成すれば、素子実装箇所の強度低下を防げる。特に、シート状の配線基板に複数個の素子が実装され、その配線基板を素子1個単位あるいは複数個単位で分割する際の分割位置にスリットを形成すれば、分割後の最終的な製品はスリットを有さず、その製品の強度低下をきたすことがない。 Strictly speaking, the slit is formed in the insulating layer of the circuit substrate. Further, if the slit is formed at a position away from the gap where the element is disposed, the strength reduction of the element mounting portion can be prevented. In particular, if a plurality of elements are mounted on a sheet-like wiring board and a slit is formed at the dividing position when the wiring board is divided into one element unit or a plurality of units, the final product after the division is There is no slit, and the strength of the product is not reduced.
反り抑制膜として、絶縁樹脂などからなる枠部材よりも線膨張率が小さい材料、例えば金属膜、セラミック膜などを用いることで、その反り抑制膜が枠部材の線膨張を拘束して反りを抑えることができる。特に、反り抑制膜を、回路基材に形成された導体パターンと同材質とすれば、導体パターン形成と同設備を使用した同工程にて形成でき、余計なコストや工程がかからず、更に反り抑制膜と導体パターンが同材質であることは両者の線膨張率も同じであり、よって、両者の線膨張率の差に起因する配線基板あるいは素子実装基板の反りを抑制できる。 By using a material having a smaller linear expansion coefficient than the frame member made of insulating resin, for example, a metal film, a ceramic film, etc., as the warp suppression film, the warp suppression film restrains the warpage by restraining the linear expansion of the frame member. be able to. In particular, if the warp suppression film is made of the same material as the conductor pattern formed on the circuit substrate, it can be formed in the same process using the same equipment as the conductor pattern formation, and there is no extra cost or process. The fact that the warp suppressing film and the conductor pattern are made of the same material has the same linear expansion coefficient, and therefore it is possible to suppress the warpage of the wiring board or the element mounting board due to the difference between the linear expansion coefficients of both.
本発明の配線基板によれば、回路基材と枠部材との線膨張率の差をガラス転移温度より低い温度領域では5ppm未満、ガラス転移温度より高い温度領域では10ppm未満とすること、あるいは、回路基材に、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットを形成すること、あるいは、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜を形成すること、あるいはそれらを2つ以上組み合わせることによる相乗効果によって、配線基板の反りを抑制することができる。この結果、この配線基板への素子の実装を高精度で行え、また不良品の発生を少なくして歩留まりも向上できる。 According to the wiring board of the present invention, the difference in linear expansion coefficient between the circuit base material and the frame member is less than 5 ppm in the temperature region lower than the glass transition temperature, and less than 10 ppm in the temperature region higher than the glass transition temperature, or Form a slit cut in the thickness direction from the opposite surface of the surface on which the frame member is bonded to the circuit base material, or the element on the opposite surface of the frame member to the bonding surface with the circuit base material The warping of the wiring board can be suppressed by forming a warp suppressing film that is not electrically connected to the substrate, or by synergistic effect by combining two or more of them. As a result, the elements can be mounted on the wiring board with high accuracy, and the yield can be improved by reducing the occurrence of defective products.
本発明の素子実装基板によれば、回路基材と枠部材との線膨張率の差をガラス転移温度より低い温度領域では5ppm未満、ガラス転移温度より高い温度領域では10ppm未満とすること、あるいは、回路基材に、枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットを形成すること、あるいは、枠部材において回路基材との貼り合わせ面の反対面に、素子と電気的に接続されない反り抑制膜を形成すること、あるいはそれらを2つ以上組み合わせることによる相乗効果によって、素子実装基板の反りを抑制することができる。この結果、不良品の発生を少なくして歩留まりを向上でき、またこの素子実装基板を他の配線基板(マザーボード)などへ支障なく実装できる。 According to the element mounting substrate of the present invention, the difference in coefficient of linear expansion between the circuit substrate and the frame member is less than 5 ppm in the temperature region lower than the glass transition temperature, and less than 10 ppm in the temperature region higher than the glass transition temperature, or In the circuit substrate, forming a slit cut in the thickness direction from the opposite surface of the surface on which the frame member is bonded, or on the opposite surface of the bonding surface with the circuit substrate in the frame member, The warpage of the element mounting substrate can be suppressed by forming a warp suppressing film that is not electrically connected to the element, or by a synergistic effect by combining two or more of them. As a result, the generation of defective products can be reduced and the yield can be improved, and this element mounting board can be mounted on other wiring boards (motherboards) without any trouble.
[第1の実施形態]
本実施形態に係る配線基板及び素子実装基板は図1〜図8に示されるようにして得られる。
[First Embodiment]
The wiring board and element mounting board according to the present embodiment are obtained as shown in FIGS.
(図1Aの工程)
例えば厚さ140μmほどの銅箔2の一表面に剥離層3を形成して転写体1を作製する。剥離層3は、例えば厚さ0.01μmほどのCr層と、厚さ0.15μmほどの(Ni−Co)層の2層の金属層から構成される。Cr層は銅箔2を給電体とした電気めっき法にて銅箔2の表面上に析出され、(Ni−Co)層は同じく銅箔2を給電体とした電気めっき法にてCr層の表面上に析出される。
(Step of FIG. 1A)
For example, the
Cr層と(Ni−Co)層は、例えば350℃ほどの温度でも金属接合しない特性を有し、したがって後工程で熱プレスを受けても簡単に剥離させることができる。この場合、Cr層と(Ni−Co)層との境界で剥離可能である。 For example, the Cr layer and the (Ni—Co) layer have a characteristic that metal bonding does not occur even at a temperature of about 350 ° C., and therefore can be easily peeled off even when subjected to a hot press in a subsequent process. In this case, peeling is possible at the boundary between the Cr layer and the (Ni—Co) layer.
また、剥離層3としては上記構成以外にも、例えばCr層の1層構造、Ni層の1層構造、Cr層と(Ni−Cr)層との2層構造、Cr層とNi層との2層構造などとしてもよい。
In addition to the above-described configuration, the
(図1Bの工程)
以上のように構成される転写体1に、後工程で絶縁層に転写されるべき導体パターン4を形成する。具体的には、先ず、剥離層3の表面に所望の形状にパターニングされためっきレジスト(図示せず)を形成する。
(Step of FIG. 1B)
A
次いで、転写体1を銅の電解浴中に浸漬してカソード電極に接続し、銅の電気めっき膜を析出させる。その後めっきレジストを除去して銅材料からなる導体パターン4が得られる。
Next, the
一般に、ウェットエッチング法によって導体膜の不要部分を除去してパターニングする方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部分にのみ導体膜を析出させて導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施の形態によれば、ラインアンドスペースが例えば10μm/10μmといった微細な導体パターン4を高精度に形成することができる。
In general, compared to a method of removing unnecessary portions of a conductive film by wet etching and patterning (subtractive method), a method of forming a conductive pattern by depositing a conductive film only on necessary portions by electroplating (additive) According to the present embodiment, a
また、転写体1の全厚のほとんどを占める銅箔2は熱による寸法変化が小さく、よって、以下に続く工程中における導体パターン4の寸法変化を抑制して微細な導体パターン4の寸法精度を安定して保つことができる。
Further, the
(図2C、Dの工程)
上記転写体1に形成された導体パターン4を絶縁層5に転写する工程である。この工程に際しては、転写体1に加えて剥離体6も用いる。
(Steps in FIGS. 2C and D)
In this step, the
剥離体6は、銅箔7の一表面に、例えばCr層と(Ni−Co)層の2層の金属層からなる剥離層8を形成して構成される。この剥離体6には導体パターンは形成されていない。
The peeling
絶縁層5は、例えばガラスクロスにワニス状のエポキシ樹脂を含浸させてBステージの半硬化状態としたフィルム状のプリプレグである。
The insulating
この絶縁層5の一表面に上記導体パターン4を密着させ、更に他表面には剥離体6の剥離層8を密着させて、転写体1、絶縁層5及び剥離体6を図示しない熱プレス装置の熱板間で加熱させながら狭圧する(図2D)。
The
これによって、絶縁層5を数μm〜数十μmの薄さにすることができ、しかも面方向にわたってその厚さを均一とすることができる。また、導体パターン4間の間隙が微小であっても隙間なく絶縁層5をその間隙に確実に充填させることができる。更に、導体パターン4は絶縁層5の表面に埋め込まれ、導体パターン4と絶縁層5双方の表面が面一にされた凹凸のない平坦な表面が得られる。このことは素子の実装精度の向上に寄与する。
As a result, the insulating
また、絶縁層5の材質に応じて加圧圧力と加熱温度を制御することで、絶縁層5の厚さを調整して例えば特性インピーダンスなどの電気的特性を制御することができる。
Further, by controlling the pressurizing pressure and heating temperature according to the material of the insulating
また、絶縁層5はその両表面全体が、金属である転写体1、剥離体6で密着された状態でこれら転写体1、剥離体6からの伝熱によって加熱される。したがって、絶縁層5をその面方向に関して偏りなく加熱させることができ、よって面方向に関して均一に樹脂の熱硬化を進ませて反りの発生を抑制できる。
The insulating
絶縁層5としては、上述した剥離層3を構成するCr層と(Ni−Co)層とが金属接合しない350℃ぐらいの温度までの加熱で変形や変質しない材料を用いることができる。
As the insulating
例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミド・トリアジン樹脂などの熱硬化性樹脂を用いることができる。熱硬化性樹脂の場合には、絶縁層5を熱硬化温度よりも低い温度で軟化させて所望の厚さにしたり導体パターン4との密着力を高めたりした後、更なる高温加熱によって完全に硬化させる。
For example, a thermosetting resin such as an epoxy resin, a polyimide resin, a phenol resin, or a bismaleimide / triazine resin can be used. In the case of a thermosetting resin, the insulating
あるいは、熱硬化性樹脂に限らず、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルイミドなどの熱可塑性樹脂を用いてもよい。この場合には、絶縁層5を加熱軟化させた後高温加熱を行わなくても常温で硬化させることができる。
Or you may use thermoplastic resins, such as not only a thermosetting resin but liquid crystal polymer, polyetheretherketone, polyetherimide. In this case, the insulating
また、絶縁層5と特性の異なる他の絶縁層が積層されているとその絶縁層を変形させたり変質させたりしてしまうおそれがあるが、本実施形態では熱プレスを行うべき積層体は絶縁層5以外は金属であるのでそのようなことはない。
Further, if another insulating layer having different characteristics from the insulating
(図3Eの工程)
上記熱プレス工程にて絶縁層5が完全硬化状態とされると、剥離体6が絶縁層5から剥離される。具体的には剥離層8におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上記熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
(Step of FIG. 3E)
When the insulating
(図3Fの工程)
上記剥離工程にて、絶縁層5の他表面には、2層構造の剥離層8のうちの1層(Ni−Co)層8aが残る。この(Ni−Co)層8aに図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしてウェットエッチングにて選択的に開口9を形成する。
(Process of FIG. 3F)
In the peeling step, one layer (Ni—Co)
(図4Gの工程)
上記開口9が形成された(Ni−Co)層8aをマスクとして、開口9に臨む絶縁層5の部分を例えばレーザエッチングする。これにより、導体パターン4に達する層間接続孔10が絶縁層5に形成される。なお、レーザエッチングに限らず、ウェットエッチングやドライエッチング、あるいはドリル加工にて層間接続孔10を形成してもよい。
(Process of FIG. 4G)
Using the (Ni—Co)
このように、剥離体6の剥離時に絶縁層5に残された剥離層の一部をそのまま層間接続孔形成用のマスクとして用いることで、別途レーザエッチング用のマスクを形成する工程を省け、工程の簡略化及びコスト低減が図れる。
In this way, a part of the release layer left on the insulating
(図4Hの工程)
転写体1を給電体として銅の電解浴中にて電気めっきを行い、銅材料にて、層間接続孔10を埋めると共に絶縁層5の他表面側にパネルめっき膜11を形成する。
(Step of FIG. 4H)
Electroplating is performed in a copper electrolytic bath using the
(図5Iの工程)
めっき膜11に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしたウェットエッチングにて(Ni−Co)層8a及びめっき膜11のパターニングを行い、導体パターン12を形成する。
(Step of FIG. 5I)
After forming a resist pattern (not shown) on the
(図5Jの工程)
次いで、転写体1が絶縁層5から剥離され、導体パターン4が絶縁層5に転写される。具体的には剥離層3におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上述した熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
(Step of FIG. 5J)
Next, the
(図5Kの工程)
上記転写体1の剥離工程にて、絶縁層5の表面には、2層構造の剥離層3のうちの1層((Ni−Co)層3a)が残るが、この(Ni−Co)層3aを、銅材料でなる導体パターン4は溶解させないエッチング液を用いたウェットエッチングにて除去して導体パターン4の表面を露出させる。
(Step of FIG. 5K)
In the peeling process of the
これにより、絶縁層5の一表面に転写体1から転写されたファインピッチな導体パターン4が絶縁層5に対して凹凸なく平坦に形成され、更に絶縁層5の他表面に層間接続孔10を充填する導電材を介して導体パターン4と電気的に接続された導体パターン12が形成された回路基材17が得られる。
As a result, the fine
この回路基材17は、上述した導体パターン4の転写時の熱プレスにて、面方向にわたって均一な厚さでもって薄型化されており、しかも反りの発生も抑えられている。また、導体パターン4の転写と絶縁層5の均一薄型化とを同一工程で行うので工程数の増加はきたさず、また上記した一連の工程は既存の設備を用いて行うことができるので、新たな設備の準備に係るコスト上昇も抑えることができる。
The
また、絶縁層5に導体パターン4を貼り付けた後にその導体パターン4と接続する層間接続孔10を形成するので、導体パターン4の貼り付け時には絶縁層5との高精度な位置合わせは不要である。導体パターン4が微細であってもレーザエッチングにて高精度に層間接続を行える。
In addition, since the
(図6L、Mの工程)
上記回路基材17に、例えば樹脂やセラミックなどからなる絶縁性の枠部材13を熱圧着して配線基板24を得る。枠部材13の一表面には絶縁性で且つ流動性の小さい接着層14が形成されている。更に、枠部材13には厚さ方向を貫く空隙部15が形成されている。この空隙部15の平面寸法は、回路基材17の導体パターン4aに実装すべき素子の平面寸法よりわずかに大きい。
(Steps in FIGS. 6L and M)
An insulating
(図7Nの工程)
回路基材17に形成された導体パターン4のうち、空隙部15には素子との接合部となる導体パターン4aが露出され、その導体パターン4a上に、ぬれ性を高めて接合性を良くするための錫、ニッケル、金、銀、はんだなどの接合材16が形成される。
(Step of FIG. 7N)
Of the
(図7Oの工程)
例えば半導体ベアチップである素子20を空隙部15内に位置させて回路基材17に実装する。素子20はその導電性バンプ20aが接合材16を介して導体パターン4aと電気的に接続される。素子20の実装後、空隙部15にアンダーフィル樹脂21が供給され素子20と回路基材17との接合部の保護が図られる。
(Step of FIG. 7O)
For example, the
(図8の工程)
回路基材17の他表面側で露出している導体パターン12に、外部接続端子として機能する導電性バンプ22(はんだボール、金属めっきバンプ、金属スタッドバンプなど)を接合させて素子実装基板23が得られる。以上のような方法によって、厚さが500μm以下の非常に薄い素子実装基板23を得ることができる。
(Step of FIG. 8)
Conductive bumps 22 (solder balls, metal plating bumps, metal stud bumps, etc.) functioning as external connection terminals are joined to the
また、素子20の周囲を囲むようにして存在する枠部材13によって、素子実装基板23の反りなどが抑制されると共にハンドリング性を向上させて、導電性バンプ22を介しての他の配線基板(マザーボード)などへの実装工程の作業性を向上させることができる。
In addition, the
なお、図1〜図7では1つの空隙部15と、1つの素子20しか示されていないが、実際には、図9(Aは配線基板24の平面図、Bはその側面図を示す)に示すように1枚の枠部材13には複数の空隙部15が形成され、その枠部材13が回路基材17と貼り合わされた後、図10に示すようにそれぞれの空隙部15に素子20が実装される。そして、図10において1点鎖線で示す分割線にて分割されて、図8に示す素子実装基板23が得られる。もちろん、分割の単位は1個の素子20ごとに限らず、複数個の素子20ごとであってもよい。
1 to 7 show only one
また、本実施形態では、回路基材17の絶縁層5と枠部材13とを同材質としている。例えば、日立化成工業社製の材料MCL-E-679FGを、上記絶縁層5と枠部材13として用いている。
In the present embodiment, the insulating
互いに貼り合わされる回路基材17の絶縁層5と枠部材13との材質を同じにすることで、これら両者の線膨張率を同じにでき、上記加熱を伴う工程の際に生じる配線基板24、あるいはそれに素子20が実装された素子実装基板23の反りを抑制することができる。
By using the same material for the insulating
例えば、図9に示される回路基材17と枠部材13との貼り合わせ後であって分割が行われていない状態(段階その1とする)では、枠部材13を上に、回路基材17を下にして設置面上に置いた状態で図18に示すような上に凸となる反りが生じやすい。
For example, in a state where the
また、各空隙部15への各素子20の実装後、図10に示される1点鎖線にて分割された後の状態(段階その2とする)では、素子20を上に、回路基材17を下にして設置面上に置いた状態で図19に示すような上に凸となる反りが生じやすい。
In addition, after mounting each
また、分割されて例えば1個の素子20ごとに個片化された後の各素子実装基板23が、マザーボードなどの他の配線基板にはんだなどで実装される際の熱リフローを受ける(段階その3とする)と、素子20を上に、回路基材17を下にして設置面上に置いた状態で図20に示すような下に凸となる反りが生じやすい。
Further, each element mounting board 23 after being divided and separated into, for example, one
本実施形態では、上述したように、回路基材17の絶縁層5と枠部材13とを同材質としてそれらの線膨張率を同じにしているため、上記各段階での反り量を製造に際して障害とならない程度、あるいは製品として問題とならない程度に抑えることができた。
In the present embodiment, as described above, the insulating
例えば、日立化成工業社製の材料MCL-E-679FGの線膨張率は、ガラス転移温度より低い温度領域における線膨張率α1は16ppm(xy)であり、ガラス転移温度より高い温度領域における線膨張率α2は3〜5ppm(x)、5〜7(y)である。(x)は2次元におけるある一方向に関しての線膨張率であることを表し、(y)は(x)の方向に直交する方向に関しての線膨張率であることを表す。(xy)は(x)=(y)を表す。 For example, the coefficient of linear expansion of material MCL-E-679FG manufactured by Hitachi Chemical Co., Ltd. is 16 ppm (xy) in the temperature range lower than the glass transition temperature, and the linear expansion in the temperature range higher than the glass transition temperature. The rate α2 is 3 to 5 ppm (x) and 5 to 7 (y). (X) represents a linear expansion coefficient in one direction in two dimensions, and (y) represents a linear expansion coefficient in a direction orthogonal to the direction (x). (Xy) represents (x) = (y).
なお、上記回路基材17の絶縁層5と枠部材13との線膨張率を同じとしなくても、発明者らの行った試験によれば、ガラス転移温度より低い温度領域におけるそれら両者の線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域におけるそれら両者の線膨張率α2の差が10ppm未満であれば、製造に際して障害とならない程度、あるいは製品として問題とならない程度に反り量を抑えられることが確認できた。
In addition, even if it does not make the linear expansion coefficient of the insulating
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In addition, the same code | symbol is attached | subjected to the same component as the said 1st Embodiment, and the detailed description is abbreviate | omitted.
図11は本実施形態に係る配線基板の側面図を、図12はその要部の拡大断面図を示す。本実施形態においても、上記第1の実施形態と同様な工程にて配線基板24及び素子実装基板23が得られるが、更に本実施形態では、回路基材17の絶縁層5に、枠部材13が貼り付けられた面の反対面から厚さ方向に切り込まれたスリット26が形成されている。
FIG. 11 is a side view of the wiring board according to the present embodiment, and FIG. 12 is an enlarged cross-sectional view of the main part thereof. Also in the present embodiment, the
スリット26は、例えばブレードなどの切断具あるいはレーザなどで、枠部材13には達しない深さまで形成されている。スリット26を枠部材13に達しない深さ(例えば回路基材17の半分〜4/5ほど)にとどめれば、そのスリット26を原因とした強度低下を抑制できる。また、スリット26は、図10において1点鎖線で示される分割線に沿って形成されている。あるいは、直交する上記分割線のうちどちらか一方向の分割線にのみ沿って形成してもよい。
The
このようなスリット26を形成することで、上述した加熱を伴う工程の際に配線基板24、あるいは素子実装基板23の自由な熱膨張が拘束されるのを抑制して熱応力を緩和し、この結果、配線基板24、あるいは素子実装基板23の反りを抑制することができる。
By forming such a
また、スリット26は素子20が配置される空隙部15から外れた領域である分割線に沿って形成しているので、分割された最終的な製品の状態では残らず、スリット26によってその製品が強度低下をきたすことはない。
In addition, the
なお、スリット26を空隙部15の下に対応する位置に形成しても反り抑制効果は得られる。
In addition, even if the
[第3の実施形態]
次に、本発明の第3の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. In addition, the same code | symbol is attached | subjected to the same component as the said 1st Embodiment, and the detailed description is abbreviate | omitted.
図13は、本実施形態に係る配線基板24の平面図を示す。本実施形態においても、上記第1の実施形態と同様な工程にて配線基板24及び素子実装基板23が得られるが、更に本実施形態では、枠部材13において回路基材17との貼り合わせ面の反対面13a(図6も参照)に、反り抑制膜27が形成されている。
FIG. 13 is a plan view of the
反り抑制膜27は、枠部材13の外縁部にベタパターンで枠状に形成されている。反り抑制膜27は、導体パターン4と同じ銅材料からなり、例えばパターンめっき、あるいはパネルめっき後やベタ状銅箔の張り付け後に不要な部分を選択的にエッチングすることで形成される。また、反り抑制膜27は回路基材17に形成された導体パターン4、12とは物理的にも電気的にも接続されていない。
The
このように熱膨張しずらい銅材料から反り抑制膜27を形成することで、上述した加熱を伴う工程の際に配線基板24、あるいは素子実装基板23の熱膨張を抑制することができ、この結果、配線基板24、あるいは素子実装基板23の反りを抑制することができる。
By forming the
また、反り抑制膜27はひとつながりではなく、所々に(例えば1辺あたり2本の)切れ目27aが形成されているので反り抑制膜27の熱応力を緩和でき、これによって、配線基板24、あるいは素子実装基板23をより反りにくくすることができる。
Further, the
反り抑制膜はベタパターンに限らず、図14に示すようなメッシュパターンの反り抑制膜28としてもよい。この反り抑制膜28にも熱応力緩和用の切れ目28aが形成されている。
The warp suppression film is not limited to a solid pattern, and may be a
また、図15に示すように、各空隙部15の縁まわりを囲むように反り抑制膜29を形成してもよい。この図15に示す反り抑制膜29と、上記図13に示す反り抑制膜27とが組み合わされると、枠部材13の表面はほぼ全領域が反り抑制膜27、29で覆われる。
In addition, as shown in FIG. 15, a
あるいは、図16に示すように、各空隙部15の縁まわりにおいて4隅にのみ反り抑制膜30を形成してもよい。上記図15に示す反り抑制膜29の面積を「100」とすると、この図16に示す反り抑制膜30の面積は例えば「30」である。
Alternatively, as shown in FIG. 16, the
更には、図17に示すように、図16に示す4隅の反り抑制膜30の間に反り抑制膜31を形成してもよい。上記図15に示す反り抑制膜29の面積を「100」とすると、この図17に示す反り抑制膜31の面積は例えば「60」である。
Furthermore, as shown in FIG. 17, a
上記何れの反り抑制膜27〜31も回路基材17に形成された導体パターン4、12と同材質の銅材料から構成されるので、反り抑制膜27〜31と導体パターン4、12との線膨張率を同じにすることができ、このことも配線基板24、あるいは素子実装基板23の反り抑制に寄与する。また、反り抑制膜27〜31は銅材料に限らず、その他の金属材料やセラミック材料など、枠部材13の材料である樹脂材料より線膨張率の小さい材料であれば枠部材13の反り抑制に有効である。
Since any of the
もちろん、上記図13〜図17に示した各反り抑制膜27〜31をそれぞれ組み合わせた構成としても反り抑制効果を得ることができる。
Of course, even when the
次に、表1に示される、比較例、実施例1〜4について反り量の比較試験を行った結果について説明する。 Next, the results of the comparison test of the warpage amount for the comparative example and Examples 1 to 4 shown in Table 1 will be described.
比較例の構成は、図9、10に示されるように、125mm×125mm四方の平面寸法を有し、厚さが200μmの配線基板24に、6×6=36個の空隙部15を形成し、それら各空隙部15に17.5mm×17.5mm四方で厚さ350μmの素子(半導体ベアチップ)20を実装した後、図10において1点鎖線で分割して、図8に示すような1個の素子20ごとの素子実装基板23(厚さ500μm)を得るようにしたものである。
As shown in FIGS. 9 and 10, the configuration of the comparative example has a plan dimension of 125 mm × 125 mm square, and 6 × 6 = 36
表1に示されるように、比較例では、枠部材13は日立化成工業社製の材料MCL-BE-67Gを用い、回路基材17は日立化成工業社製の材料MCL-E-679FGを用いており、それら両者の線膨張率が異なる。
As shown in Table 1, in the comparative example, the
なお、比較例における枠部材13及び回路基材17には、それぞれに、ガラスクロス(Eガラスからなる7μmのヤーンを織ったもの)が1枚入っている。
Each of the
また、比較例においては、上記第2の実施形態で示したスリット26や、第3の実施形態で示した反り抑制膜27〜31は形成されていない。
In the comparative example, the
実施例1は、枠部材13と回路基材17とに、同じ日立化成工業社製の材料MCL-E-679FGを用いている点でのみ上記比較例と異なる。すなわち、枠部材13と回路基材17両者の線膨張率を同じにしている。
Example 1 differs from the comparative example only in that the same material MCL-E-679FG manufactured by Hitachi Chemical Co., Ltd. is used for the
実施例2は、実施例1の枠部材13に入れられたガラスクロスのほぼ半分の厚さのガラスクロスを、枠部材13に2枚重ねて入れている点でのみ実施例1と異なる。これにより、枠部材13の剛性を実施例1よりも向上させて反りの抑制を図るようにしている。
The second embodiment is different from the first embodiment only in that two glass cloths having a thickness approximately half that of the glass cloth put in the
実施例3は、上記第2の実施形態で示したスリット26を回路基材17に形成している点でのみ実施例1と異なる。なお、スリット26は、図10において1点鎖線で示される直交する分割線のうちどちらか一方向の分割線にのみ沿って形成されている。
Example 3 differs from Example 1 only in that the
実施例4は、上記第3の実施形態で示した反り抑制膜27〜31が枠部材13に形成されている点でのみ実施例1と異なる。この実施例4においては、表3に示すように、反り抑制膜27〜31の9通りの組み合わせパターンを作製した。
Example 4 differs from Example 1 only in that the
比較例と実施例1〜実施例3に関しての結果を表2に示す。 The results for the comparative example and Examples 1 to 3 are shown in Table 2.
枠部材13と回路基材17とが貼り合わされた後の段階その1(図9の状態)と、各空隙部15に素子20が実装され図10に示す1点鎖線にて分割され1個の素子20ごとの素子実装基板23とされた後の段階その2と、この段階その2の後、各素子実装基板23を他の配線基板などにはんだ付けさせるためのリフロー加熱を行った後の段階その3の、それぞれについて反り量の測定を行った。
水平な設置面に回路基材17を下にした状態で置いて、上に凸に反った場合には予め決めておいた9箇所のうちで最も持ち上がっている箇所の持ち上がり量を反り量として採用し、下に凸に反った場合には4つの対角位置のうちで最も持ち上がった箇所の持ち上がり量を反り量として採用した。比較例における反り量を「1」として、これに対する実施例1〜実施例3の反り量を表している。
If the
この結果から明らかなように、実施例1〜実施例3は段階その1、その2、その3何れにおいても比較例に比べて反り量が低減している。特に、実施例3における段階その1では反り量の著しい低減が見られる。
As is clear from this result, in Examples 1 to 3, the amount of warpage is reduced compared to the comparative example in each of the
実施例4に関しての結果を表3に示す。 The results for Example 4 are shown in Table 3.
表3において、組み合わせパターン1は図15に示す反り抑制膜29のみを形成した場合であり、組み合わせパターン2は図14に示す反り抑制膜28及び図15に示す反り抑制膜29を形成した場合であり、組み合わせパターン3は図13に示す反り抑制膜27及び図16に示す反り抑制膜30を形成した場合であり、組み合わせパターン4は図13に示す反り抑制膜27及び図17に示す反り抑制膜30、31を形成した場合であり、組み合わせパターン5は図13に示す反り抑制膜27及び図15に示す反り抑制膜29を形成した場合であり、組み合わせパターン6は図17に示す反り抑制膜30、31のみを形成した場合であり、組み合わせパターン7は図16に示す反り抑制膜30のみを形成した場合であり、組み合わせパターン8は図14に示す反り抑制膜28及び図17に示す反り抑制膜30、31を形成した場合であり、組み合わせパターン9は図14に示す反り抑制膜28及び図16に示す反り抑制膜30を形成した場合である。
In Table 3, the
この表3からも明らかなように、反り抑制膜の組み合わせパターン1〜5に関して、比較例(表3において反り抑制膜無の場合)よりも反り量が低減している。なお、組み合わせパターン6〜9に関しては、作製のみ行って反り量の測定は行っていないが、目視での観察にて比較例に比べて反り量の低減が見られた。
As is apparent from Table 3, the warpage amount is reduced with respect to the
以上、本発明の各実施形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。 As mentioned above, although each embodiment of this invention was described, of course, this invention is not limited to these, A various deformation | transformation is possible based on the technical idea of this invention.
上記第1〜第3の実施形態の組み合わせ(第1と第2の実施形態の組み合わせ、第1と第3の実施形態の組み合わせ、第2と第3の実施形態の組み合わせ、第1、第2、第3の実施形態の組み合わせ)の構成でも、上述したような反りの抑制効果は得られる。 Combination of the first to third embodiments (combination of the first and second embodiments, combination of the first and third embodiments, combination of the second and third embodiments, first and second In the configuration of the third embodiment), the warp suppressing effect as described above can be obtained.
回路基材17の絶縁層5としてはフィルム状の樹脂を用いたが、これに代えて、ペースト状の樹脂を、転写体1において導体パターン4が形成された表面に塗布し、その後その樹脂の表面に剥離体6の剥離層8を密着させて、転写体1と剥離体6との間でペースト状の樹脂を挟み込んで加熱することで、導体パターン4を支持する絶縁層を得るようにしてもよい。
A film-like resin was used as the insulating
また、転写体1と剥離体6とで絶縁層5を狭圧するに際しては、板で挟み込むことに限らず、ローラで挟み込んでもよい。
Further, when the insulating
転写体1は金属に限らず、ガラスや半導体ウェーハなどであってもよく、更にその転写体1に形成する剥離層や導体パターンを無電解めっき法やスパッタリング法などで形成してもよい。
The
また、回路基材と枠部材とが貼り合わされた構成の配線基板及びそれに素子が実装された素子実装基板の製造は、上記図1〜図8に示す工程に限らず、例えば転写体に形成した導体パターン間を充填するように絶縁層を転写体に形成して回路基材を形成し、その回路基材に枠部材の貼り付け及び素子の実装を行った後に、転写体を剥離するようにしてもよい。あるいは、素子の実装は転写体の剥離後に行ってもよい。 In addition, the manufacture of the wiring board having a configuration in which the circuit base material and the frame member are bonded together and the element mounting board on which the element is mounted are not limited to the steps shown in FIGS. An insulating layer is formed on the transfer body so as to fill the space between the conductor patterns to form a circuit base, and after the frame member is attached to the circuit base and the element is mounted, the transfer body is peeled off. May be. Alternatively, the element may be mounted after the transfer body is peeled off.
素子としては、半導体ベアチップに限らず、半導体パッケージ部品、発光素子、チップ抵抗、チップコンデンサなどであってもよい。 The element is not limited to a semiconductor bare chip, but may be a semiconductor package component, a light emitting element, a chip resistor, a chip capacitor, or the like.
また、回路基材の片面に限らず、両面に素子が実装される構造であってもよい。 Moreover, not only the single side | surface of a circuit base material but the structure where an element is mounted on both surfaces may be sufficient.
1…転写体、2…銅箔、3…剥離層、4…導体パターン、5…絶縁層、6…剥離体、7…銅箔、8…剥離層、10…層間接続孔、12…導体パターン、13…枠部材、14…接着層、15…空隙部、17…回路基材、20…素子、22…外部端子、23…素子実装基板、24…配線基板、26…スリット、27〜31…反り抑制膜。
DESCRIPTION OF
Claims (30)
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満である
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The wiring board, wherein the difference in rate α2 is less than 10 ppm.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The circuit board is provided with a slit formed in a thickness direction from a surface opposite to the surface to which the frame member is attached.
ことを特徴とする請求項2に記載の配線基板。 The wiring board according to claim 2, wherein the slit is formed at a position away from the gap.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記枠部材において前記回路基材との貼り合わせ面の反対面に、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
A wiring board, wherein a warp suppressing film that is not electrically connected to the element is formed on a surface of the frame member opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項4に記載の配線基板。 The wiring board according to claim 4, wherein the warpage suppressing film is made of the same material as the conductor pattern.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
The circuit board is provided with a slit formed in a thickness direction from a surface opposite to the surface to which the frame member is attached.
ことを特徴とする請求項6に記載の配線基板。 The wiring board according to claim 6, wherein the slit is formed at a position away from the gap.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
In the frame member, a warp suppressing film that is not electrically connected to the element is formed on a surface opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項8に記載の配線基板。 The wiring board according to claim 8, wherein the warpage suppressing film is made of the same material as the conductor pattern.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The circuit substrate is formed with a slit cut in the thickness direction from the surface opposite to the surface to which the frame member is attached,
In the frame member, a warp suppressing film that is not electrically connected to the element is formed on a surface opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項10に記載の配線基板。 The wiring board according to claim 10, wherein the slit is formed at a position away from the gap.
ことを特徴とする請求項10に記載の配線基板。 The wiring board according to claim 10, wherein the warpage suppressing film is made of the same material as the conductor pattern.
素子実装用の空隙部を有する枠部材とが、前記空隙部に前記導体パターンを露出させて貼り合わされた配線基板であって、
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする配線基板。 A circuit substrate on which the conductor pattern transferred from the transfer body is formed on the surface of the insulating layer;
A frame member having a gap for element mounting is a wiring board that is bonded to the gap to expose the conductor pattern,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
The circuit substrate is formed with a slit cut in the thickness direction from the surface opposite to the surface to which the frame member is attached,
In the frame member, a warp suppressing film that is not electrically connected to the element is formed on a surface opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項13に記載の配線基板。 The wiring board according to claim 13, wherein the slit is formed at a position deviated from the gap.
ことを特徴とする請求項13に記載の配線基板。 The wiring board according to claim 13, wherein the warpage suppressing film is made of the same material as the conductor pattern.
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満である
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The element mounting substrate, wherein the difference in the rate α2 is less than 10 ppm.
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The element mounting board, wherein the circuit substrate is formed with a slit cut in a thickness direction from a surface opposite to the surface to which the frame member is attached.
ことを特徴とする請求項17に記載の素子実装基板。 The element mounting board according to claim 17, wherein the slit is formed at a position deviated from the gap.
前記枠部材において前記回路基材との貼り合わせ面の反対面に、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
An element mounting substrate, wherein a warp suppressing film that is not electrically connected to the element is formed on the surface of the frame member opposite to the bonding surface with the circuit base material.
ことを特徴とする請求項19に記載の素子実装基板。 The element mounting board according to claim 19, wherein the warpage suppressing film is made of the same material as the conductor pattern.
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
The element mounting board, wherein the circuit substrate is formed with a slit cut in a thickness direction from a surface opposite to the surface to which the frame member is attached.
ことを特徴とする請求項21に記載の素子実装基板。 The element mounting substrate according to claim 21, wherein the slit is formed at a position deviated from the gap.
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
An element mounting substrate, wherein a warp suppressing film that is not electrically connected to the element is formed on a surface of the frame member opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項23に記載の素子実装基板。 The element mounting board according to claim 23, wherein the warpage suppressing film is made of the same material as the conductor pattern.
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The circuit substrate is formed with a slit cut in the thickness direction from the surface opposite to the surface to which the frame member is attached,
An element mounting substrate, wherein a warp suppressing film that is not electrically connected to the element is formed on a surface of the frame member opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項25に記載の素子実装基板。 The element mounting substrate according to claim 25, wherein the slit is formed at a position deviated from the gap.
ことを特徴とする請求項25に記載の素子実装基板。 26. The element mounting board according to claim 25, wherein the warpage suppressing film is made of the same material as the conductor pattern.
ガラス転移温度より低い温度領域における前記回路基材と前記枠部材との線膨張率α1の差が5ppm未満であり、ガラス転移温度より高い温度領域における前記回路基材と前記枠部材との線膨張率α2の差が10ppm未満であり、
前記回路基材には、前記枠部材が貼り付けられた面の反対面から厚さ方向に切り込まれたスリットが形成され、
前記枠部材において前記回路基材との貼り合わせ面の反対面には、前記素子と電気的に接続されない反り抑制膜が形成されている
ことを特徴とする素子実装基板。 A circuit substrate in which a conductor pattern transferred from a transfer body is formed on the surface of an insulating layer is bonded to a frame member having a gap, and the element is mounted by being electrically connected to the conductor pattern in the gap. An element mounting board,
The difference in linear expansion coefficient α1 between the circuit base material and the frame member in a temperature region lower than the glass transition temperature is less than 5 ppm, and the linear expansion between the circuit base material and the frame member in a temperature region higher than the glass transition temperature. The difference in rate α2 is less than 10 ppm,
The circuit substrate is formed with a slit cut in the thickness direction from the surface opposite to the surface to which the frame member is attached,
An element mounting substrate, wherein a warp suppressing film that is not electrically connected to the element is formed on a surface of the frame member opposite to a bonding surface with the circuit base material.
ことを特徴とする請求項28に記載の素子実装基板。 The element mounting substrate according to claim 28, wherein the slit is formed at a position deviated from the gap.
ことを特徴とする請求項28に記載の素子実装基板。
The element mounting board according to claim 28, wherein the warpage suppressing film is made of the same material as the conductor pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358778A JP2005123493A (en) | 2003-10-20 | 2003-10-20 | Wiring substrate and element packaging substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358778A JP2005123493A (en) | 2003-10-20 | 2003-10-20 | Wiring substrate and element packaging substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123493A true JP2005123493A (en) | 2005-05-12 |
Family
ID=34615195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003358778A Pending JP2005123493A (en) | 2003-10-20 | 2003-10-20 | Wiring substrate and element packaging substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123493A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097038A (en) * | 2009-10-02 | 2011-05-12 | Ibiden Co Ltd | Ceramic wiring substrate and manufacturing method of the same |
JP2011181700A (en) * | 2010-03-01 | 2011-09-15 | Molex Inc | Spacer |
KR101492081B1 (en) * | 2013-12-02 | 2015-02-11 | 에이비엠 주식회사 | Flexible chip substrate |
JP2016072408A (en) * | 2014-09-30 | 2016-05-09 | 日亜化学工業株式会社 | Light source, method of manufacturing the same, and mounting method |
US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
-
2003
- 2003-10-20 JP JP2003358778A patent/JP2005123493A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097038A (en) * | 2009-10-02 | 2011-05-12 | Ibiden Co Ltd | Ceramic wiring substrate and manufacturing method of the same |
JP2011181700A (en) * | 2010-03-01 | 2011-09-15 | Molex Inc | Spacer |
US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
KR101492081B1 (en) * | 2013-12-02 | 2015-02-11 | 에이비엠 주식회사 | Flexible chip substrate |
WO2015083991A1 (en) * | 2013-12-02 | 2015-06-11 | 에이비엠 주식회사 | Flexible chip substrate |
JP2016072408A (en) * | 2014-09-30 | 2016-05-09 | 日亜化学工業株式会社 | Light source, method of manufacturing the same, and mounting method |
US10833235B2 (en) | 2014-09-30 | 2020-11-10 | Nichia Corporation | Light source, method of manufacturing the light source, and method of mounting the light source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4897281B2 (en) | Wiring board manufacturing method and electronic component mounting structure manufacturing method | |
JP4518113B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
KR100595889B1 (en) | Semiconductor device having conducting portion of upper and lower conductive layers, and method of fabricating the same | |
US8181342B2 (en) | Method for manufacturing a coreless packaging substrate | |
JP4635033B2 (en) | Wiring board manufacturing method and electronic component mounting structure manufacturing method | |
JP5367523B2 (en) | Wiring board and method of manufacturing wiring board | |
JP4518114B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
JP2005216935A (en) | Semiconductor device and its production process | |
JP4460341B2 (en) | Wiring board and manufacturing method thereof | |
JP5176676B2 (en) | Manufacturing method of component-embedded substrate | |
US20110216515A1 (en) | Electro device embedded printed circuit board and manufacturing method thereof | |
KR100639737B1 (en) | Method of manufacturing circuit device | |
JP2016025281A (en) | Semiconductor device and method for manufacturing the same | |
JP2005123493A (en) | Wiring substrate and element packaging substrate | |
US11037869B2 (en) | Package structure and preparation method thereof | |
JP2005302924A (en) | Wiring board and its manufacturing method | |
JP4549692B2 (en) | Wiring board manufacturing method | |
JP2008098202A (en) | Multilayer wiring circuit board, multilayer wiring circuit board structure | |
JP2623980B2 (en) | Manufacturing method of substrate with lead for semiconductor mounting | |
JP4193479B2 (en) | Manufacturing method of element mounting substrate | |
TWI420996B (en) | Printed circuit board and method of manufacturing the same | |
JP7412735B2 (en) | Manufacturing method for semiconductor packages | |
JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
JP2005191157A (en) | Semiconductor device and its manufacturing method | |
JP2015211146A (en) | Method for manufacturing wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080701 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A02 | Decision of refusal |
Effective date: 20090714 Free format text: JAPANESE INTERMEDIATE CODE: A02 |