JP3585878B2 - 改良されたリクロッカおよびルータセル - Google Patents
改良されたリクロッカおよびルータセル Download PDFInfo
- Publication number
- JP3585878B2 JP3585878B2 JP2001319878A JP2001319878A JP3585878B2 JP 3585878 B2 JP3585878 B2 JP 3585878B2 JP 2001319878 A JP2001319878 A JP 2001319878A JP 2001319878 A JP2001319878 A JP 2001319878A JP 3585878 B2 JP3585878 B2 JP 3585878B2
- Authority
- JP
- Japan
- Prior art keywords
- router
- output
- input
- switch
- reclocker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/66—Traffic distributors
- H04Q3/665—Circuit arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13166—Fault prevention
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13214—Clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1336—Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Studio Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本特許出願は、信号切換およびルーティングの分野に関する。より詳細には、本出願は、複数の相互接続されたルータセルを含む大型ルータマトリクスにおいて、映像信号、電気通信信号、または他の種類の時間感受性信号の切換えおよびルーティングを行う際に特に有用な、改良されたリクロッカ回路およびルータセルについて説明する。
【０００２】
【従来の技術】
現在のテレビスタジオの核となる基礎的要素は、映像ルータである。映像ルータは、切換えマトリクスであり、この切換えマトリクスは、信号に結合され、スタジオ内にある多数の映像ソースと多数の処理デバイスとの間で信号をルーティングする。タイミングは、映像信号（および他の種類の信号）のルーティングおよび処理における重要な局面であるため、映像ルータは典型的には、マトリクスを通じてルーティングされる多数の信号のタイミングを修正するために、リクロッキング回路を用いる。今日用いられている映像ルータは通常、４０個以上の入力および出力を有し、相互接続されたルータセルのマトリクスとして構成されることが多い。
【０００３】
信号がルータまたは他の任意の種類の通信回路を通過する際、その信号はタイミングジッタを被る場合が多い。このタイミングジッタは、信号波形の期間の変動として表れるため、当該信号がバイナリである場合でも、増幅およびクリッピングによって除去するのは不可能である場合が多い。そのため、時間感受性信号の切換えおよび／または処理を行うシステムでは典型的には、位相ロックループ（ＰＬＬ）を用いて、ジッタの無いクロック信号を抽出し、次いで、そのジッタの無いクロック信号を用いて、ルーティング対象または処理対象の信号を同期化する。この抽出および同期化を行うプロセスは通常、当該分野において「リタイミング」または「リクロッキング」と呼ばれ、このプロセスを行うデバイスは通常、「リタイマ」または「リクロッカ」と呼ばれることが多い。このようなデバイスの別の呼び名として、「データリジェネレータ」がある。代表的なリタイミング（リクロッキング）回路として、Ｂｕｒｌｉｎｇｔｏｎ，ＯｎｔａｒｉｏのＧｅｎｎｕｍ Ｃｏｒｐ．から市販されているＧｅｎｎｕｍ ＧＳ９０３５がある。
【０００４】
【発明が解決しようとする課題】
しかし、代表的なリクロッカ回路は、入力信号のタイミングを完全に修正することができないため、信号中に少量のジッタがなお残留する。この残留ジッタは、多数のルータセル（従って、多数の連続リクロッカ回路）を有する映像ルータにおいて、問題の原因となる。なぜならば、ルーティングされている信号中に少量のジッタが残留すると、ジッタがルータセル間を移動するにつれて増加していくからである。このようなジッタは、最終的には、当該信号のデータ内容が劣化し、使用不可能となるレベルまで蓄積する。
【０００５】
図１は、公知のルータセル１０のブロック図である。このルータセル１０は、入力（Ａ）１８、出力（Ｙ）２０、等化器１２、スイッチ１４およびリクロッカ回路１６を含む。入力信号（Ａ）１８は典型的には、切り換えられる前の時点では等化器１２に結合されており、これにより、信号の伝送媒体であるスタジオケーブルまたは他の媒体における損失が補償される。次いで、等化器１２の出力は、スイッチ１４の入力に結合される。スイッチ１４は、入力信号（Ａ）１８と出力（Ｙ）２０との間を接続または切り離す。しかし、信号（Ｙ）が出力される前に、当該信号はリクロッカ回路１６によって処理される。リクロッカ回路１６は、入力信号（Ａ）１８中のデータをリタイミングした後、その入力信号（Ａ）１８を、後続のルータセルへまたはスタジオ内の何らかのデバイスに対するルータマトリクスの外部へ伝送する。実際の信号切換システムにおいて、このリタイミング機能は、ルータを通じて切り換えられる信号内部のデータのタイミングの完全性を保障するために必要である。入力の最大数は１つの入力（Ａ）１８に限定されるため、図１に示すルータセル１０は拡張不可能なものとして見なされる。
【０００６】
図２は、公知のルータセル１０に１組の拡張入力ルータＸｉ２２および拡張出力ルータＸｏ２４を設けたブロック図である。図２に示すルータセル１０は、図１に示すセルと同じ構成要素のほとんどを含む。しかし、図２において、拡張入力／出力組（Ｘｉ、Ｘｏ）２２、２４と、２対１の（２：１）マルチプレクサ２６と、第２のリクロッカ回路１６とが、ルータセルに追加されている。これらの構成要素を追加することで、図４を参照して以下にさらに示すように、ルータセル１０を、ルータセルのマトリクスを形成することができるように拡張可能にすることが可能になる。
【０００７】
このルータセル１０において、拡張入力（Ｘｉ）２２と、スイッチ１４の出力とが、２：１マルチプレクサ２６にルーティングされる。この２：１マルチプレクサ２６は、入力（Ｘｉ）２２または入力（Ａ）１８のうちいずれかを、第１のリクロッカ回路１６からルータセル出力（Ｙ）２０へとルーティングされる対象として選択する。入力信号（Ａ）１８は、スイッチ１４を通じてルーティングされ、次いで、第２のリクロッカ回路１６に結合され、その後、拡張出力線（Ｘｏ）２４に出力される。図３は、図２に示すルータセルを模式的に簡略化したものである。
【０００８】
図４は、複数のルータセルを含む公知のルータマトリクスの概略図である。図２中に示すルータセル１０を基本的な基礎的要素として用いると、１つのルータセルを他の１つ以上のセルと接続することにより、ルータマトリクスを作成することが可能である。例えば、図４に示すように、ルータセル１０を１６個用いて、入力が４つで出力が４つのルータマトリクスを構築することができる。これらのルータセル１０を、複数の横列および縦列を含む２次元のマトリクス構造として構築する。信号入力Ａ０、Ａ１、Ａ２およびＡ３（１８）は、ルータマトリクスの上部に配置された第１の横列のルータセル１０に結合される。拡張入力Ｘｉ０、Ｘｉ１、Ｘｉ２およびＸｉ３（２２）は、マトリクスの左端部に配置された第１の縦列のルータセル１０に結合される。信号出力Ｙ０、Ｙ１、Ｙ２およびＹ３（２０）は、マトリクスの右端部に配置された最終縦列のルータセル１０に結合される。そして、拡張出力Ｘｏ１、Ｘｏ２、Ｘｏ３およびＸｏ４（２４）は、ルータマトリクスの底部に配置された最終横列のルータセル１０に結合される。次いで、マトリクス中の残りのセルは、図４に示すように構成され、これにより入力１８、２２が出力２０、２４に接続される。
【０００９】
図４に示すルータにおいて、信号入力Ａ０が出力Ｙ３に接続されると、入力データ信号を７回リクロックする経路が生成される。Ａ０にある信号は、Ａ０からＹ３へと移動する際、ルータセル１０Ａ、１０Ｂ、１０Ｃ、１０Ｅ、１０Ｆおよび１０Ｇ（すなわち、７個のルータセル）を通ってルーティングされる。このアーキテクチャから、このような様式で設計されたＮ×Ｎ個のルータを通過する最長経路を設けると、入力信号は２Ｎ−１回リクロックされることが分かる。従って、図４に示す４×４のマトリクスの場合、リクロックの回数は、２（４）−１すなわち７である。
【００１０】
このルータ設計の欠点は、最長経路におけるリクロック回数が、ルータのサイズと共に直線的に拡張される点である。各リクロッカ回路からのジッタが蓄積すると、その結果、マトリクス中の各後続段においてデータをリタイミングすることがより困難になる。最終的には、データ信号中に蓄積されたジッタによって、リクロッカ回路１６は、マトリクスを通じてルーティングされている信号をリタイミングできなくなり、その時点で、その信号は相対的に使用不可能となる。
【００１１】
【課題を解決するための手段】
本発明のルータマトリクスは、複数の入力ポートから複数の出力ポートに信号をルーティングするルータマトリクスであって、該ルータマトリクスは、該入力ポートと該出力ポートとの間に結合された、複数の相互接続されたルータセルであって、該相互接続されたルータセルは、２次元のマトリクスに構成された、ルータセルを備え、該ルータセルのそれぞれは、入力ポートと、出力ポートと、複数の拡張入力ポートと、複数の拡張入力ポートとを有し、該ルータセルは、該ルータマトリクスの最大パス長を低減するために、該入力ポート、該出力ポート、該複数の拡張入力ポートおよび該複数の拡張出力ポートを使用して相互接続されている。
【００１２】
本発明のルータマトリクスは、前記少なくとも１つのルータセルは、少なくとも６個の他のルータセルに前記入力ポート、前記出力ポート、前記複数の拡張入力ポートおよび前記複数の拡張出力ポートを介して接続されてもよい。
【００１３】
本発明のルータマトリクスは、前記相互接続されたルータセルを通じてルーティングされる信号が映像信号であってもよい。
【００１４】
本発明のルータマトリクスは、前記映像信号がＨＤＴＶデジタルビデオ信号であってもよい。
【００１５】
本発明のルータマトリクスは、ルータセルのそれぞれが、前記入力ポートと前記出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカに結合されたファンアウト回路と、積分Ｎ：１マルチブレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、前記複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを含んでもよい。
【００１６】
本発明のルータマトリクスは、ルータセルのそれぞれは、前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含んでもよい。
【００１７】
本発明のルータマトリクスは、Ｎは少なくとも４であってもよい。
【００１８】
本発明のルータマトリクスは、ルータセルのそれぞれは、リクロッカ回路を含んでもよい。
【００１９】
本発明のルータマトリクスは、ルータセルのそれぞれは、前記複数の拡張入力ポートと前記入力ポートとに結合され、該複数の拡張入力ポートまたは該入力ポートの１つの上の信号を選択する拡張マルチプレクサと、該入力ポート上の信号を該複数の拡張出力ポートに複製するファンアウト回路とを含んでもよい。
【００２０】
本発明のリクロッキング回路は、Ｎ個の入力信号を受け取り、該Ｎ個の入力信号から１つを選択するＮ：１マルチプレクサであって、Ｎは少なくとも３である、Ｎ：１マルチプレクサと、該Ｎ：１マルチプレクサの出力に結合されたリクロッカであって、該選択された入力信号中のデータをリタイミングするリクロッカとを備える。
【００２１】
本発明のリクロッキング回路は、Ｎは少なくとも４であってもよい。
【００２２】
本発明のリクロッキング回路は、Ｎは４よりも大きくてもよい。
【００２３】
本発明のリクロッキング回路は、前記入力信号が映像信号であってもよい。
【００２４】
本発明のリクロッキング回路は、前記映像信号がＨＤＴＶデジタルビデオ信号であってもよい。
【００２５】
本発明のルータセルは、ルータマトリクスに使用されるルータセルであって、該ルータセルの入力ポートと出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカに結合されたファンアウト回路と、積分Ｎ：１マルチブレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、該ルータセルの複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを備える。
【００２６】
本発明のルータセルは、前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含んでもよい。
【００２７】
本発明のルータセルは、Ｎは少なくとも４であってもよい。
【００２８】
複数の相互接続されたルータセルを備えるルータマトリクスを構成する場合に特に有用な改良されたリクロッカ回路およびルータセルが提供される。改良されたリクロッカ回路は、一体型Ｎ対１マルチプレクサ（ＭＵＸ）を含む。ここで、Ｎは、少なくとも３である。改良されたルータセルは、リクロッカ／ＭＵＸ回路、スイッチ、およびファンアウト回路を含む。複数のポートが、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを含むルータセル回路に結合されている。改良されたルータセルは、入力ポートまたは拡張入力ポートのうちの１つのいずれかを、その出力ポートに結合し、また、入力ポートを、拡張出力ポートのそれぞれに結合する。ルータマトリクスの設計において、改良されたルータセルを用いることによって、リクロッカ回路によって引き起こされるジッターが最小限に抑えられる。
【００２９】
本発明の１つの局面によると、ルータマトリクスは、複数の入力ポートから、複数の出力ポートに信号をルーティングするために提供される。ルータマトリクスは、入力ポートと出力ポートとの間に結合されている、複数の相互接続されたルータセルを含む。ここで、相互接続されたルータセルは、２次元のマトリクスに構成される。ルータセルのそれぞれは、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを含む。ルータセルは、ルータマトリクスを通じる最大パス長を低減し、ルーティングされる信号のリクロックの回数を低減するため、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを用いて相互接続されている。
【００３０】
本発明の他の局面によると、Ｎ個の入力信号を受信し、Ｎ個の入力信号のうちの１つを選択するＮ：１マルチプレクサを含む、改良されたリクロック回路が提供される。ここで、Ｎは、少なくとも３であり、リクロッカは、選択された入力信号のデータをリタイミングするために、Ｎ：１マルチプレクサの出力に結合されている。
【００３１】
本発明のさらに他の局面によると、ルータマトリクスにおいて用いられるルータセルが提供される。ルータセルは、（ｉ）ルータセルの入力ポートと出力ポートとの間に結合されているスイッチであって、入力信号を受信する入力と、２つの出力、すなわち、第１のスイッチされる出力と、第２のパススルー出力とを含む、スイッチと、（ｉｉ）スイッチのパススルー出力に結合される第１のリクロッカ回路と、（ｉｉｉ）複数の拡張出力信号を生成するために第１のリクロッカ回路からの信号出力を複製する、第１のリクロッカに結合されているファンアウト回路と、（ｉｖ）一体型Ｎ：１マルチプレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、第２のリクロッカ回路は、ルータセルの複数の拡張入力ポートと、スイッチからのスイッチされた出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを含む。
【００３２】
これらは、本発明の多くの局面のうちの一部に過ぎないことを、留意するべきである。特定されていない他の局面は、以下に説明する好適な実施形態の詳細な説明を読むことによって明らかになる。
【００３３】
【発明の実施の形態】
次に、残りの図面を参照すると、図５は、複数の拡張入力／出力対２２Ａ〜２２Ｃ、２４Ａ〜２４Ｃを有し、改良されたリクロッカ回路３２を含む改良されたルータセル３０のブロック図である。この改良されたルータセル３０は、ルータマトリクスの形成において、同じタイプ、例えば、以下で図７および８について説明するようなタイプの他のルータセル３０と組み合わせられて、特に有用である。このタイプのルータマトリクスは、例えば、テレビスタジオで映像信号を結合する映像ルータとして、特に有用である。これらの映像信号は、ＳＤＴＶまたはＨＤＴＶテレビ信号のようなデジタル信号であってもよいし、他のタイプのデジタル映像信号であってもよい。しかし、本発明は、映像信号のルーティングに限定されるものではなく、スイッチング機構内で動作するリクロッキング（リタイミング）回路によって引き起こされるさらなるジッターを低減することが望ましい、任意のタイプのデジタル信号を、スイッチし、ルーティングするために用いられ得る。
【００３４】
図５に示す改良されたルータセル３０は、入力信号ポート１８（入力信号Ａを受信する）、出力信号ポート２０（信号Ｙを出力する）、複数の拡張入力ポート２２Ａ、２２Ｂ、および２２Ｃ（複数の拡張入力Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する）、ならびに、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃ（複数の拡張出力Ｘｏ０、Ｘｏ１、およびＸｏ２を受信する）を含み得る。ポート１８、２０、２２、および２４の間には、等化器１２、スイッチ１４、第１のタイプの第１のリクロッカ回路１６、第２のタイプの第２のリクロッカ回路３２、およびファンアウト回路３６が結合されている。
【００３５】
第１のリクロッカ回路１６は、公知のリクロッカ、例えば、Ｇｅｎｎｕｍ ＧＳ９０３５と類似する。しかし、第２のリクロッカ３２は、Ｇｅｎｎｕｍ ＧＳ９０３５のような公知のリクロッカ部品１６を含む改良されたリクロッカ回路である。また、第２のリクロッカ３２は、Ｎ対１拡張マルチプレクサ３４も含む。ここで、Ｎは、少なくとも３（すなわち、拡張マルチプレクサは、少なくとも３：１）である。第１のリクロッカ回路１６および拡張マルチプレクサ３４は、好適には、単一のデバイス、例えば集積回路に組み込まれるが、そうではなく、別個の部品であってもよい。
【００３６】
図５に示す改良されたルータセルは、以下で説明するように動作する。入力信号Ａは、入力信号ポート１８に結合され、等化器１２にパススルーする。等化器１２は、図１および２に示した等化器１２と同様の様態で動作する。入力信号Ａは、等化器１２をパススルーし、その後、スイッチ１４に結合される。スイッチ１４は、１つの入力と、２つの出力１４Ａおよび１４Ｂを有する。スイッチ１４の１つの入力は、等化器１２の出力と結合されている。第１の出力１４Ａは、スイッチされた出力であり、スイッチされた出力は、改良されたリクロッカ回路３２のＮ：１ＭＵＸ３４の入力のうちの１つに結合されている。スイッチされた出力１４Ａは、スイッチ１４の状態に依存して、入力信号Ａに結合されるか、全く信号には結合されないかのいずれかである。入力信号Ａは、スイッチへの入力に存在する。第２の出力１４Ｂは、入力信号Ａを単にパススルーさせるパススルー出力である。
【００３７】
第２の出力１４Ｂのパススルー信号は、標準リクロッカ回路１６に結合される。標準リクロッカ回路１６は、入力信号Ａについてリクロッカ（またはリタイミング）動作を行う。その後、リクロックされた信号は、リクロッカ１６から、ファンアウト回路３６へと出力される。ファンアウト回路３６は、リクロッカ１６から、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃへとリクロックされた信号を結合し、複数の拡張出力信号Ｘｏ０、Ｘｏ１、およびＸｏ２を提供する。
【００３８】
スイッチされた出力１４Ａに加えて、改良されたリクロッカ回路３２も、複数の拡張入力ポート２２Ａ、２２Ｂ、および２２Ｃに結合され、複数の拡張入力信号Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する。これらのライン（ポート）１４Ａ、２２Ａ、２２Ｂ、２２Ｃの信号は、Ｎ：１拡張マルチプレクサ３４の入力に結合される。Ｎ：１拡張マルチプレクサ３４は、上述したように、少なくとも３つ、おそらくは３より多い入力を含む。拡張マルチプレクサ３４は、入力のうちの１つを選択し、選択された信号をリクロッカ１６にルーティングする。リクロッカ１６は、スイッチ１４の第２の出力１４Ｂに接続されるリクロッカ１６と同じリクロッカ動作を行う。改良されたリクロッカ回路３２からのリクロックされた信号は、出力信号Ｙとして、出力ポート２０に提供される。
【００３９】
図６は、図５に示される改良されたルータセル３０の簡略化された概略図である。この概略図は、入力信号Ａを受け取るための入力ポート１８を有するブラックボックスとしての改良されたルータセル３０、出力信号Ｙを提供するための出力ポート２０、複数の拡張入力信号Ｘｉを受け取るための複数の拡張入力ポート２２Ａ、２２Ｂ、２２Ｃ、および複数の拡張出力信号ＸＯを供給するための複数の拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを示す。図６に示される簡略化された該略図は、複数の相互接続されたルータセルを含むルータマトリクス（またはルータ）を示すために用いられ得る。
【００４０】
図７は、図５に示される複数の改良されたルータセルを含み、ルータマトリクスを介して第１のルーティング経路を明示する改良されたルータマトリクスの図である。図７に示されるルータマトリクスには４つの入力、図４に示されるルータマトリクスと同様に、１６個のルータセルを含むルータマトリクス、４つの出力ルータマトリクスが存在する。しかし、図７のルータマトリクスでは、図５、６に示された改良されたルータセル３０は、そのルータマトリクスを介してルーティングされた信号内のジッタを最小化する、より効率的なルータを生成するために用いられる。
【００４１】
図７に示されるルータマトリクスでは、各ルータセル３０は、３つの拡張入力ポート２２Ａ、２２Ｂ、２２Ｃおよび３つの拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを含み、従って、これらの拡張ポートおよび入出力ポート１８、２０を介して最大８つの他のルータセル３０に接続され得る。この向上した接続性を用いることで、ルータマトリクスは、そのルータマトリクスを介する特定の経路に沿ってルータセルの数を最小化する様式（すなわち、リクロックキング動作）で構成され得る。
【００４２】
例えば、図４および図７に示される経路を検討する。図４では、入力Ａ０から出力Ｙ３までの経路は、７つのルータセル１０Ａ〜１０Ｇを通過する。従って信号は７回リクロックされる。しかし、図７における同じ経路では、入力信号Ａ０は、出力Ｙ３に到達する前に３つのルータセル３０Ａ、３０Ｄ、３０Ｇのみを通過する。この低減した経路長は、ルータセル３０Ａの拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを介してルータセル３０Ａをルータセル３０Ｂ、３０Ｃ、３０Ｄに接続することによって、およびルータセル３０Ｇの拡張入力ポート２２Ａ、２２Ｂ、２２Ｃを介してルータセル３０Ｇをルータセル３０Ｄ、３０Ｅ、３０Ｆに接続することによって、達成される。この様式でルータセル３０Ａを接続することによって、任意の入出力間のリクロックの最大数は、公知のルータ設計に対して実質的に低減される。
【００４３】
図７に示されるルータマトリクスは、４つの入力設計、４つの出力設計の簡単な例である。この簡単な例では、データ信号がリタイムされる回数は、最大７（公知のルータ設計）から最大３に低減される。本発明の有効な利得は、Ｎよりも大きいマトリクスとなることがさらにより明白になる。例えば、４０×４０ルータ（すなわちＮ＝４０）において、図２に示される公知のルータセル１０および図４に示される公知のマトリクスが用いられる場合、リクロックの最大数が７９（すなわち２Ｎ−１）である。しかし、図５に示される改良されたルータセルが、マトリクスを形成するために用いられる場合、経路に沿ったリブロックの最大数が７になる。図５に示される３つの拡張入力／出力の代わりに、２つの拡張入力／出力のみがセルごとに提供され、リブロックの最大数が７から１１に増加する。いずれの場合にも、本発明の改良されたルータセルは、所与の経路に沿ったリクロッキング動作数の急激な減少を可能にする。
【００４４】
図８は、ルータマトリクスを介する第２のルーティング経路を明示する、図７に示される改良されたルータマトリクスの概略図である。この経路において、入力信号Ａ２は、ルータセル３０Ａおよび３０Ｂを介して出力信号Ｙ０にルーティングされる。従って、この経路を横断する場合、２つのリクロックが遭遇する。
【００４５】
改良されたリクロッカ回路およびルータセルが提供される。このリクロッカ回路およびルータセルは、複数の相互接続されたルータセルを含むルータマトリクスに構成される場合に特に有用である。改良されたリクロッカ回路は、積分Ｎ対１マルチプレクサ（ＭＵＸ）を含み、ここで、Ｎは少なくとも３である。改良されたルータセルは、リクロッカ／ＭＵＸ回路と、スイッチと、ファンアウト回路とを含む。入力ポート、出力ポート、複数の拡張入力ポートおよび複数の拡張出力ポートを含む複数のポートがルータセル回路部に結合されている。改良されたルータセルは、その入力ポートまたは１つの拡張入力ポートのいずれかをその出力ポートに結合し、改良されたルータセルはまた、その入力ポートを拡張出力ポートのそれぞれに結合する。ルータマトリクスの設計にその改良されたルータセルを使用することにより、リクロッカ回路によって誘起されるジッタが最小化される。
【００４６】
これらの図面を用いて本発明の例を説明してきたが、これは本発明の一例に過ぎず、上述のこの詳細な説明は、この例に本発明を限定することを意味しないことを理解すべきである。上述の本出願に対する、他の実施形態、改良、置換、代替、等価な要素および工程はまた、本発明の範囲内に存在する。
【００４７】
【発明の効果】
ルータマトリクスの設計において、改良されたルータセルを用いることによって、リクロッカ回路によって引き起こされる信号内のジッターが最小限に抑えられるようなリクロッカ回路およびルータセルを提供することができる。
【図面の簡単な説明】
【図１】図１は、公知のルータセルのブロック図である。
【図２】図２は、単一の拡張入力／出力対を有する公知のルータセルのブロック図である。
【図３】図３は、図２に示す公知のルータセルの簡略的な模式図である。
【図４】図４は、複数の図２に示すルータセルを備える公知のルータマトリクスの模式図である。
【図５】図５は、複数の拡張入力／出力対を有する改良されたルータセルのブロック図である。
【図６】図６は、図５に示す改良されたルータセルの簡略的な模式図である。
【図７】図７は、複数の図５に示す改良されたルータセルを備える改良されたルータマトリクスの模式図であり、ルータマトリクスを通じる第１のルーティング経路を表す図である。
【図８】図８は、ルータマトリクスを通じる第２のルーティング経路を表す、図７に示す改良されたルータマトリクスの模式図である。
【符号の説明】
３２ リクロッカ回路
【発明の属する技術分野】
本特許出願は、信号切換およびルーティングの分野に関する。より詳細には、本出願は、複数の相互接続されたルータセルを含む大型ルータマトリクスにおいて、映像信号、電気通信信号、または他の種類の時間感受性信号の切換えおよびルーティングを行う際に特に有用な、改良されたリクロッカ回路およびルータセルについて説明する。
【０００２】
【従来の技術】
現在のテレビスタジオの核となる基礎的要素は、映像ルータである。映像ルータは、切換えマトリクスであり、この切換えマトリクスは、信号に結合され、スタジオ内にある多数の映像ソースと多数の処理デバイスとの間で信号をルーティングする。タイミングは、映像信号（および他の種類の信号）のルーティングおよび処理における重要な局面であるため、映像ルータは典型的には、マトリクスを通じてルーティングされる多数の信号のタイミングを修正するために、リクロッキング回路を用いる。今日用いられている映像ルータは通常、４０個以上の入力および出力を有し、相互接続されたルータセルのマトリクスとして構成されることが多い。
【０００３】
信号がルータまたは他の任意の種類の通信回路を通過する際、その信号はタイミングジッタを被る場合が多い。このタイミングジッタは、信号波形の期間の変動として表れるため、当該信号がバイナリである場合でも、増幅およびクリッピングによって除去するのは不可能である場合が多い。そのため、時間感受性信号の切換えおよび／または処理を行うシステムでは典型的には、位相ロックループ（ＰＬＬ）を用いて、ジッタの無いクロック信号を抽出し、次いで、そのジッタの無いクロック信号を用いて、ルーティング対象または処理対象の信号を同期化する。この抽出および同期化を行うプロセスは通常、当該分野において「リタイミング」または「リクロッキング」と呼ばれ、このプロセスを行うデバイスは通常、「リタイマ」または「リクロッカ」と呼ばれることが多い。このようなデバイスの別の呼び名として、「データリジェネレータ」がある。代表的なリタイミング（リクロッキング）回路として、Ｂｕｒｌｉｎｇｔｏｎ，ＯｎｔａｒｉｏのＧｅｎｎｕｍ Ｃｏｒｐ．から市販されているＧｅｎｎｕｍ ＧＳ９０３５がある。
【０００４】
【発明が解決しようとする課題】
しかし、代表的なリクロッカ回路は、入力信号のタイミングを完全に修正することができないため、信号中に少量のジッタがなお残留する。この残留ジッタは、多数のルータセル（従って、多数の連続リクロッカ回路）を有する映像ルータにおいて、問題の原因となる。なぜならば、ルーティングされている信号中に少量のジッタが残留すると、ジッタがルータセル間を移動するにつれて増加していくからである。このようなジッタは、最終的には、当該信号のデータ内容が劣化し、使用不可能となるレベルまで蓄積する。
【０００５】
図１は、公知のルータセル１０のブロック図である。このルータセル１０は、入力（Ａ）１８、出力（Ｙ）２０、等化器１２、スイッチ１４およびリクロッカ回路１６を含む。入力信号（Ａ）１８は典型的には、切り換えられる前の時点では等化器１２に結合されており、これにより、信号の伝送媒体であるスタジオケーブルまたは他の媒体における損失が補償される。次いで、等化器１２の出力は、スイッチ１４の入力に結合される。スイッチ１４は、入力信号（Ａ）１８と出力（Ｙ）２０との間を接続または切り離す。しかし、信号（Ｙ）が出力される前に、当該信号はリクロッカ回路１６によって処理される。リクロッカ回路１６は、入力信号（Ａ）１８中のデータをリタイミングした後、その入力信号（Ａ）１８を、後続のルータセルへまたはスタジオ内の何らかのデバイスに対するルータマトリクスの外部へ伝送する。実際の信号切換システムにおいて、このリタイミング機能は、ルータを通じて切り換えられる信号内部のデータのタイミングの完全性を保障するために必要である。入力の最大数は１つの入力（Ａ）１８に限定されるため、図１に示すルータセル１０は拡張不可能なものとして見なされる。
【０００６】
図２は、公知のルータセル１０に１組の拡張入力ルータＸｉ２２および拡張出力ルータＸｏ２４を設けたブロック図である。図２に示すルータセル１０は、図１に示すセルと同じ構成要素のほとんどを含む。しかし、図２において、拡張入力／出力組（Ｘｉ、Ｘｏ）２２、２４と、２対１の（２：１）マルチプレクサ２６と、第２のリクロッカ回路１６とが、ルータセルに追加されている。これらの構成要素を追加することで、図４を参照して以下にさらに示すように、ルータセル１０を、ルータセルのマトリクスを形成することができるように拡張可能にすることが可能になる。
【０００７】
このルータセル１０において、拡張入力（Ｘｉ）２２と、スイッチ１４の出力とが、２：１マルチプレクサ２６にルーティングされる。この２：１マルチプレクサ２６は、入力（Ｘｉ）２２または入力（Ａ）１８のうちいずれかを、第１のリクロッカ回路１６からルータセル出力（Ｙ）２０へとルーティングされる対象として選択する。入力信号（Ａ）１８は、スイッチ１４を通じてルーティングされ、次いで、第２のリクロッカ回路１６に結合され、その後、拡張出力線（Ｘｏ）２４に出力される。図３は、図２に示すルータセルを模式的に簡略化したものである。
【０００８】
図４は、複数のルータセルを含む公知のルータマトリクスの概略図である。図２中に示すルータセル１０を基本的な基礎的要素として用いると、１つのルータセルを他の１つ以上のセルと接続することにより、ルータマトリクスを作成することが可能である。例えば、図４に示すように、ルータセル１０を１６個用いて、入力が４つで出力が４つのルータマトリクスを構築することができる。これらのルータセル１０を、複数の横列および縦列を含む２次元のマトリクス構造として構築する。信号入力Ａ０、Ａ１、Ａ２およびＡ３（１８）は、ルータマトリクスの上部に配置された第１の横列のルータセル１０に結合される。拡張入力Ｘｉ０、Ｘｉ１、Ｘｉ２およびＸｉ３（２２）は、マトリクスの左端部に配置された第１の縦列のルータセル１０に結合される。信号出力Ｙ０、Ｙ１、Ｙ２およびＹ３（２０）は、マトリクスの右端部に配置された最終縦列のルータセル１０に結合される。そして、拡張出力Ｘｏ１、Ｘｏ２、Ｘｏ３およびＸｏ４（２４）は、ルータマトリクスの底部に配置された最終横列のルータセル１０に結合される。次いで、マトリクス中の残りのセルは、図４に示すように構成され、これにより入力１８、２２が出力２０、２４に接続される。
【０００９】
図４に示すルータにおいて、信号入力Ａ０が出力Ｙ３に接続されると、入力データ信号を７回リクロックする経路が生成される。Ａ０にある信号は、Ａ０からＹ３へと移動する際、ルータセル１０Ａ、１０Ｂ、１０Ｃ、１０Ｅ、１０Ｆおよび１０Ｇ（すなわち、７個のルータセル）を通ってルーティングされる。このアーキテクチャから、このような様式で設計されたＮ×Ｎ個のルータを通過する最長経路を設けると、入力信号は２Ｎ−１回リクロックされることが分かる。従って、図４に示す４×４のマトリクスの場合、リクロックの回数は、２（４）−１すなわち７である。
【００１０】
このルータ設計の欠点は、最長経路におけるリクロック回数が、ルータのサイズと共に直線的に拡張される点である。各リクロッカ回路からのジッタが蓄積すると、その結果、マトリクス中の各後続段においてデータをリタイミングすることがより困難になる。最終的には、データ信号中に蓄積されたジッタによって、リクロッカ回路１６は、マトリクスを通じてルーティングされている信号をリタイミングできなくなり、その時点で、その信号は相対的に使用不可能となる。
【００１１】
【課題を解決するための手段】
本発明のルータマトリクスは、複数の入力ポートから複数の出力ポートに信号をルーティングするルータマトリクスであって、該ルータマトリクスは、該入力ポートと該出力ポートとの間に結合された、複数の相互接続されたルータセルであって、該相互接続されたルータセルは、２次元のマトリクスに構成された、ルータセルを備え、該ルータセルのそれぞれは、入力ポートと、出力ポートと、複数の拡張入力ポートと、複数の拡張入力ポートとを有し、該ルータセルは、該ルータマトリクスの最大パス長を低減するために、該入力ポート、該出力ポート、該複数の拡張入力ポートおよび該複数の拡張出力ポートを使用して相互接続されている。
【００１２】
本発明のルータマトリクスは、前記少なくとも１つのルータセルは、少なくとも６個の他のルータセルに前記入力ポート、前記出力ポート、前記複数の拡張入力ポートおよび前記複数の拡張出力ポートを介して接続されてもよい。
【００１３】
本発明のルータマトリクスは、前記相互接続されたルータセルを通じてルーティングされる信号が映像信号であってもよい。
【００１４】
本発明のルータマトリクスは、前記映像信号がＨＤＴＶデジタルビデオ信号であってもよい。
【００１５】
本発明のルータマトリクスは、ルータセルのそれぞれが、前記入力ポートと前記出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカに結合されたファンアウト回路と、積分Ｎ：１マルチブレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、前記複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを含んでもよい。
【００１６】
本発明のルータマトリクスは、ルータセルのそれぞれは、前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含んでもよい。
【００１７】
本発明のルータマトリクスは、Ｎは少なくとも４であってもよい。
【００１８】
本発明のルータマトリクスは、ルータセルのそれぞれは、リクロッカ回路を含んでもよい。
【００１９】
本発明のルータマトリクスは、ルータセルのそれぞれは、前記複数の拡張入力ポートと前記入力ポートとに結合され、該複数の拡張入力ポートまたは該入力ポートの１つの上の信号を選択する拡張マルチプレクサと、該入力ポート上の信号を該複数の拡張出力ポートに複製するファンアウト回路とを含んでもよい。
【００２０】
本発明のリクロッキング回路は、Ｎ個の入力信号を受け取り、該Ｎ個の入力信号から１つを選択するＮ：１マルチプレクサであって、Ｎは少なくとも３である、Ｎ：１マルチプレクサと、該Ｎ：１マルチプレクサの出力に結合されたリクロッカであって、該選択された入力信号中のデータをリタイミングするリクロッカとを備える。
【００２１】
本発明のリクロッキング回路は、Ｎは少なくとも４であってもよい。
【００２２】
本発明のリクロッキング回路は、Ｎは４よりも大きくてもよい。
【００２３】
本発明のリクロッキング回路は、前記入力信号が映像信号であってもよい。
【００２４】
本発明のリクロッキング回路は、前記映像信号がＨＤＴＶデジタルビデオ信号であってもよい。
【００２５】
本発明のルータセルは、ルータマトリクスに使用されるルータセルであって、該ルータセルの入力ポートと出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカに結合されたファンアウト回路と、積分Ｎ：１マルチブレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、該ルータセルの複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを備える。
【００２６】
本発明のルータセルは、前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含んでもよい。
【００２７】
本発明のルータセルは、Ｎは少なくとも４であってもよい。
【００２８】
複数の相互接続されたルータセルを備えるルータマトリクスを構成する場合に特に有用な改良されたリクロッカ回路およびルータセルが提供される。改良されたリクロッカ回路は、一体型Ｎ対１マルチプレクサ（ＭＵＸ）を含む。ここで、Ｎは、少なくとも３である。改良されたルータセルは、リクロッカ／ＭＵＸ回路、スイッチ、およびファンアウト回路を含む。複数のポートが、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを含むルータセル回路に結合されている。改良されたルータセルは、入力ポートまたは拡張入力ポートのうちの１つのいずれかを、その出力ポートに結合し、また、入力ポートを、拡張出力ポートのそれぞれに結合する。ルータマトリクスの設計において、改良されたルータセルを用いることによって、リクロッカ回路によって引き起こされるジッターが最小限に抑えられる。
【００２９】
本発明の１つの局面によると、ルータマトリクスは、複数の入力ポートから、複数の出力ポートに信号をルーティングするために提供される。ルータマトリクスは、入力ポートと出力ポートとの間に結合されている、複数の相互接続されたルータセルを含む。ここで、相互接続されたルータセルは、２次元のマトリクスに構成される。ルータセルのそれぞれは、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを含む。ルータセルは、ルータマトリクスを通じる最大パス長を低減し、ルーティングされる信号のリクロックの回数を低減するため、入力ポート、出力ポート、複数の拡張入力ポート、および複数の拡張出力ポートを用いて相互接続されている。
【００３０】
本発明の他の局面によると、Ｎ個の入力信号を受信し、Ｎ個の入力信号のうちの１つを選択するＮ：１マルチプレクサを含む、改良されたリクロック回路が提供される。ここで、Ｎは、少なくとも３であり、リクロッカは、選択された入力信号のデータをリタイミングするために、Ｎ：１マルチプレクサの出力に結合されている。
【００３１】
本発明のさらに他の局面によると、ルータマトリクスにおいて用いられるルータセルが提供される。ルータセルは、（ｉ）ルータセルの入力ポートと出力ポートとの間に結合されているスイッチであって、入力信号を受信する入力と、２つの出力、すなわち、第１のスイッチされる出力と、第２のパススルー出力とを含む、スイッチと、（ｉｉ）スイッチのパススルー出力に結合される第１のリクロッカ回路と、（ｉｉｉ）複数の拡張出力信号を生成するために第１のリクロッカ回路からの信号出力を複製する、第１のリクロッカに結合されているファンアウト回路と、（ｉｖ）一体型Ｎ：１マルチプレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、第２のリクロッカ回路は、ルータセルの複数の拡張入力ポートと、スイッチからのスイッチされた出力とに結合され、出力信号を生成する、第２のリクロッカ回路とを含む。
【００３２】
これらは、本発明の多くの局面のうちの一部に過ぎないことを、留意するべきである。特定されていない他の局面は、以下に説明する好適な実施形態の詳細な説明を読むことによって明らかになる。
【００３３】
【発明の実施の形態】
次に、残りの図面を参照すると、図５は、複数の拡張入力／出力対２２Ａ〜２２Ｃ、２４Ａ〜２４Ｃを有し、改良されたリクロッカ回路３２を含む改良されたルータセル３０のブロック図である。この改良されたルータセル３０は、ルータマトリクスの形成において、同じタイプ、例えば、以下で図７および８について説明するようなタイプの他のルータセル３０と組み合わせられて、特に有用である。このタイプのルータマトリクスは、例えば、テレビスタジオで映像信号を結合する映像ルータとして、特に有用である。これらの映像信号は、ＳＤＴＶまたはＨＤＴＶテレビ信号のようなデジタル信号であってもよいし、他のタイプのデジタル映像信号であってもよい。しかし、本発明は、映像信号のルーティングに限定されるものではなく、スイッチング機構内で動作するリクロッキング（リタイミング）回路によって引き起こされるさらなるジッターを低減することが望ましい、任意のタイプのデジタル信号を、スイッチし、ルーティングするために用いられ得る。
【００３４】
図５に示す改良されたルータセル３０は、入力信号ポート１８（入力信号Ａを受信する）、出力信号ポート２０（信号Ｙを出力する）、複数の拡張入力ポート２２Ａ、２２Ｂ、および２２Ｃ（複数の拡張入力Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する）、ならびに、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃ（複数の拡張出力Ｘｏ０、Ｘｏ１、およびＸｏ２を受信する）を含み得る。ポート１８、２０、２２、および２４の間には、等化器１２、スイッチ１４、第１のタイプの第１のリクロッカ回路１６、第２のタイプの第２のリクロッカ回路３２、およびファンアウト回路３６が結合されている。
【００３５】
第１のリクロッカ回路１６は、公知のリクロッカ、例えば、Ｇｅｎｎｕｍ ＧＳ９０３５と類似する。しかし、第２のリクロッカ３２は、Ｇｅｎｎｕｍ ＧＳ９０３５のような公知のリクロッカ部品１６を含む改良されたリクロッカ回路である。また、第２のリクロッカ３２は、Ｎ対１拡張マルチプレクサ３４も含む。ここで、Ｎは、少なくとも３（すなわち、拡張マルチプレクサは、少なくとも３：１）である。第１のリクロッカ回路１６および拡張マルチプレクサ３４は、好適には、単一のデバイス、例えば集積回路に組み込まれるが、そうではなく、別個の部品であってもよい。
【００３６】
図５に示す改良されたルータセルは、以下で説明するように動作する。入力信号Ａは、入力信号ポート１８に結合され、等化器１２にパススルーする。等化器１２は、図１および２に示した等化器１２と同様の様態で動作する。入力信号Ａは、等化器１２をパススルーし、その後、スイッチ１４に結合される。スイッチ１４は、１つの入力と、２つの出力１４Ａおよび１４Ｂを有する。スイッチ１４の１つの入力は、等化器１２の出力と結合されている。第１の出力１４Ａは、スイッチされた出力であり、スイッチされた出力は、改良されたリクロッカ回路３２のＮ：１ＭＵＸ３４の入力のうちの１つに結合されている。スイッチされた出力１４Ａは、スイッチ１４の状態に依存して、入力信号Ａに結合されるか、全く信号には結合されないかのいずれかである。入力信号Ａは、スイッチへの入力に存在する。第２の出力１４Ｂは、入力信号Ａを単にパススルーさせるパススルー出力である。
【００３７】
第２の出力１４Ｂのパススルー信号は、標準リクロッカ回路１６に結合される。標準リクロッカ回路１６は、入力信号Ａについてリクロッカ（またはリタイミング）動作を行う。その後、リクロックされた信号は、リクロッカ１６から、ファンアウト回路３６へと出力される。ファンアウト回路３６は、リクロッカ１６から、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃへとリクロックされた信号を結合し、複数の拡張出力信号Ｘｏ０、Ｘｏ１、およびＸｏ２を提供する。
【００３８】
スイッチされた出力１４Ａに加えて、改良されたリクロッカ回路３２も、複数の拡張入力ポート２２Ａ、２２Ｂ、および２２Ｃに結合され、複数の拡張入力信号Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する。これらのライン（ポート）１４Ａ、２２Ａ、２２Ｂ、２２Ｃの信号は、Ｎ：１拡張マルチプレクサ３４の入力に結合される。Ｎ：１拡張マルチプレクサ３４は、上述したように、少なくとも３つ、おそらくは３より多い入力を含む。拡張マルチプレクサ３４は、入力のうちの１つを選択し、選択された信号をリクロッカ１６にルーティングする。リクロッカ１６は、スイッチ１４の第２の出力１４Ｂに接続されるリクロッカ１６と同じリクロッカ動作を行う。改良されたリクロッカ回路３２からのリクロックされた信号は、出力信号Ｙとして、出力ポート２０に提供される。
【００３９】
図６は、図５に示される改良されたルータセル３０の簡略化された概略図である。この概略図は、入力信号Ａを受け取るための入力ポート１８を有するブラックボックスとしての改良されたルータセル３０、出力信号Ｙを提供するための出力ポート２０、複数の拡張入力信号Ｘｉを受け取るための複数の拡張入力ポート２２Ａ、２２Ｂ、２２Ｃ、および複数の拡張出力信号ＸＯを供給するための複数の拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを示す。図６に示される簡略化された該略図は、複数の相互接続されたルータセルを含むルータマトリクス（またはルータ）を示すために用いられ得る。
【００４０】
図７は、図５に示される複数の改良されたルータセルを含み、ルータマトリクスを介して第１のルーティング経路を明示する改良されたルータマトリクスの図である。図７に示されるルータマトリクスには４つの入力、図４に示されるルータマトリクスと同様に、１６個のルータセルを含むルータマトリクス、４つの出力ルータマトリクスが存在する。しかし、図７のルータマトリクスでは、図５、６に示された改良されたルータセル３０は、そのルータマトリクスを介してルーティングされた信号内のジッタを最小化する、より効率的なルータを生成するために用いられる。
【００４１】
図７に示されるルータマトリクスでは、各ルータセル３０は、３つの拡張入力ポート２２Ａ、２２Ｂ、２２Ｃおよび３つの拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを含み、従って、これらの拡張ポートおよび入出力ポート１８、２０を介して最大８つの他のルータセル３０に接続され得る。この向上した接続性を用いることで、ルータマトリクスは、そのルータマトリクスを介する特定の経路に沿ってルータセルの数を最小化する様式（すなわち、リクロックキング動作）で構成され得る。
【００４２】
例えば、図４および図７に示される経路を検討する。図４では、入力Ａ０から出力Ｙ３までの経路は、７つのルータセル１０Ａ〜１０Ｇを通過する。従って信号は７回リクロックされる。しかし、図７における同じ経路では、入力信号Ａ０は、出力Ｙ３に到達する前に３つのルータセル３０Ａ、３０Ｄ、３０Ｇのみを通過する。この低減した経路長は、ルータセル３０Ａの拡張出力ポート２４Ａ、２４Ｂ、２４Ｃを介してルータセル３０Ａをルータセル３０Ｂ、３０Ｃ、３０Ｄに接続することによって、およびルータセル３０Ｇの拡張入力ポート２２Ａ、２２Ｂ、２２Ｃを介してルータセル３０Ｇをルータセル３０Ｄ、３０Ｅ、３０Ｆに接続することによって、達成される。この様式でルータセル３０Ａを接続することによって、任意の入出力間のリクロックの最大数は、公知のルータ設計に対して実質的に低減される。
【００４３】
図７に示されるルータマトリクスは、４つの入力設計、４つの出力設計の簡単な例である。この簡単な例では、データ信号がリタイムされる回数は、最大７（公知のルータ設計）から最大３に低減される。本発明の有効な利得は、Ｎよりも大きいマトリクスとなることがさらにより明白になる。例えば、４０×４０ルータ（すなわちＮ＝４０）において、図２に示される公知のルータセル１０および図４に示される公知のマトリクスが用いられる場合、リクロックの最大数が７９（すなわち２Ｎ−１）である。しかし、図５に示される改良されたルータセルが、マトリクスを形成するために用いられる場合、経路に沿ったリブロックの最大数が７になる。図５に示される３つの拡張入力／出力の代わりに、２つの拡張入力／出力のみがセルごとに提供され、リブロックの最大数が７から１１に増加する。いずれの場合にも、本発明の改良されたルータセルは、所与の経路に沿ったリクロッキング動作数の急激な減少を可能にする。
【００４４】
図８は、ルータマトリクスを介する第２のルーティング経路を明示する、図７に示される改良されたルータマトリクスの概略図である。この経路において、入力信号Ａ２は、ルータセル３０Ａおよび３０Ｂを介して出力信号Ｙ０にルーティングされる。従って、この経路を横断する場合、２つのリクロックが遭遇する。
【００４５】
改良されたリクロッカ回路およびルータセルが提供される。このリクロッカ回路およびルータセルは、複数の相互接続されたルータセルを含むルータマトリクスに構成される場合に特に有用である。改良されたリクロッカ回路は、積分Ｎ対１マルチプレクサ（ＭＵＸ）を含み、ここで、Ｎは少なくとも３である。改良されたルータセルは、リクロッカ／ＭＵＸ回路と、スイッチと、ファンアウト回路とを含む。入力ポート、出力ポート、複数の拡張入力ポートおよび複数の拡張出力ポートを含む複数のポートがルータセル回路部に結合されている。改良されたルータセルは、その入力ポートまたは１つの拡張入力ポートのいずれかをその出力ポートに結合し、改良されたルータセルはまた、その入力ポートを拡張出力ポートのそれぞれに結合する。ルータマトリクスの設計にその改良されたルータセルを使用することにより、リクロッカ回路によって誘起されるジッタが最小化される。
【００４６】
これらの図面を用いて本発明の例を説明してきたが、これは本発明の一例に過ぎず、上述のこの詳細な説明は、この例に本発明を限定することを意味しないことを理解すべきである。上述の本出願に対する、他の実施形態、改良、置換、代替、等価な要素および工程はまた、本発明の範囲内に存在する。
【００４７】
【発明の効果】
ルータマトリクスの設計において、改良されたルータセルを用いることによって、リクロッカ回路によって引き起こされる信号内のジッターが最小限に抑えられるようなリクロッカ回路およびルータセルを提供することができる。
【図面の簡単な説明】
【図１】図１は、公知のルータセルのブロック図である。
【図２】図２は、単一の拡張入力／出力対を有する公知のルータセルのブロック図である。
【図３】図３は、図２に示す公知のルータセルの簡略的な模式図である。
【図４】図４は、複数の図２に示すルータセルを備える公知のルータマトリクスの模式図である。
【図５】図５は、複数の拡張入力／出力対を有する改良されたルータセルのブロック図である。
【図６】図６は、図５に示す改良されたルータセルの簡略的な模式図である。
【図７】図７は、複数の図５に示す改良されたルータセルを備える改良されたルータマトリクスの模式図であり、ルータマトリクスを通じる第１のルーティング経路を表す図である。
【図８】図８は、ルータマトリクスを通じる第２のルーティング経路を表す、図７に示す改良されたルータマトリクスの模式図である。
【符号の説明】
３２ リクロッカ回路
Claims (11)
- 複数の入力ポートから複数の出力ポートに信号をルーティングするルータマトリクスであって、
該ルータマトリクスは、該入力ポートと該出力ポートとの間に結合された複数の相互接続されたルータセルであって、２次元のマトリクスに構成された複数の相互接続されたルータセルを備え、
該ルータセルのそれぞれは、入力ポートと、出力ポートと、複数の拡張入力ポートと、複数の拡張出力ポートとを有し、該ルータセルは、該ルータマトリクスの最大パス長を低減するために、該入力ポート、該出力ポート、該複数の拡張入力ポートおよび該複数の拡張出力ポートを使用して相互接続されており、
該ルータセルのそれぞれは、リクロッカ回路を含み、該ルータセルのそれぞれは、該入力ポートまたは該複数の拡張入力ポートのうちの１つのいずれかをそれの出力ポートに結合する、ルータマトリクス。 - 前記少なくとも１つのルータセルは、少なくとも６個の他のルータセルに前記入力ポート、前記出力ポート、前記複数の拡張入力ポートおよび前記複数の拡張出力ポートを介して接続されている、請求項１に記載のルータマトリクス。
- 前記相互接続されたルータセルを通じてルーティングされる信号が映像信号である、請求項１に記載のルータマトリクス。
- 前記映像信号がＨＤＴＶデジタルビデオ信号である、請求項３に記載のルータマトリクス。
- ルータセルのそれぞれが、
前記入力ポートと前記出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、
該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、
複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカ回路に結合されたファンアウト回路と、
積分Ｎ：１マルチプレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、前記複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路と
を含む、請求項１に記載のルータマトリクス。 - ルータセルのそれぞれは、前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含む、請求項５に記載のルータマトリクス。
- Ｎは少なくとも４である、請求項５に記載のルータマトリクス。
- ルータセルのそれぞれは、前記複数の拡張入力ポートと前記入力ポートとに結合され、該複数の拡張入力ポートまたは該入力ポートの１つの上の信号を選択する拡張マルチプレクサと、該入力ポート上の信号を該複数の拡張出力ポートに複製するファンアウト回路とを含む、請求項１に記載のルータマトリクス。
- ルータマトリクスに使用されるルータセルであって、
該ルータセルの入力ポートと出力ポートとの間に結合されたスイッチであって、該スイッチは、入力信号を受け取る入力および第１のスイッチ出力と第２のパススルー出力との２個の出力を含む、スイッチと、
該スイッチの該パススルー出力に結合された第１のリクロッカ回路と、
複数の拡張出力信号を生成するために該第１のリクロッカ回路からの信号出力を複製する、該第１のリクロッカ回路に結合されたファンアウト回路と、
積分Ｎ：１マルチプレクサを有する第２のリクロッカ回路であって、Ｎは少なくとも３であり、該第２のリクロッカ回路は、該ルータセルの複数の拡張入力ポートと、該スイッチからの該スイッチ出力とに結合され、出力信号を生成する、第２のリクロッカ回路と
を備えた、ルータセル。 - 前記入力ポートと前記スイッチの前記入力との間に結合された等化器をさらに含む、請求項９に記載のルータセル。
- Ｎは少なくとも４である、請求項９に記載のルータセル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/690,771 | 2000-10-17 | ||
| US09/690,771 US6791977B1 (en) | 2000-10-17 | 2000-10-17 | Reclocker circuit and router cell |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004050546A Division JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171248A JP2002171248A (ja) | 2002-06-14 |
| JP3585878B2 true JP3585878B2 (ja) | 2004-11-04 |
Family
ID=24773893
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319878A Expired - Lifetime JP3585878B2 (ja) | 2000-10-17 | 2001-10-17 | 改良されたリクロッカおよびルータセル |
| JP2004050546A Pending JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004050546A Pending JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6791977B1 (ja) |
| EP (1) | EP1199885A3 (ja) |
| JP (2) | JP3585878B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003240008A1 (en) * | 2002-06-21 | 2004-01-06 | Thomson Licensing S.A. | Fully redundant linearly expandable broadcast router |
| DE10336992B4 (de) * | 2003-08-12 | 2006-02-02 | Hirschmann Electronics Gmbh & Co. Kg | Speicherfreier Retimer |
| US20090091345A1 (en) * | 2007-10-05 | 2009-04-09 | Moises Cases | Structure for providing a duplicate test signal of an output signal under test in an integrated circuit |
| CN114070286B (zh) * | 2021-10-25 | 2023-05-26 | 中国电子科技集团公司第二十九研究所 | 一种任意路由射频开关矩阵 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462066B1 (fr) * | 1979-07-17 | 1988-01-15 | Telecommunications Sa | Dispositif de commutation de deux trains numeriques |
| US4642805A (en) * | 1984-06-25 | 1987-02-10 | Rolm Corporation | Digital link for telephone station sets |
| ATE62774T1 (de) | 1985-09-25 | 1991-05-15 | Siemens Ag | Netzwerk zur verarbeitung von daten grosser bitbreite mit einem sender und einer vielzahl von empfaengern. |
| GB2198012B (en) | 1986-11-20 | 1990-07-04 | Sony Corp | Clock signal multiplexers |
| DE8905982U1 (de) | 1989-05-12 | 1989-07-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrstufige Koppeleinrichtung |
| GB8927207D0 (en) | 1989-12-01 | 1990-01-31 | Pro Bel Limited | Digital switcher for routing signals |
| JPH0563734A (ja) | 1991-08-28 | 1993-03-12 | Nec Corp | データ通信装置 |
| US5257260A (en) | 1991-12-18 | 1993-10-26 | Redcom Laboratories Inc. | Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions |
| JPH0744544B2 (ja) | 1992-01-17 | 1995-05-15 | 富士通株式会社 | 自己ルーチング機能付き相互接続網 |
| US5388099A (en) | 1992-10-22 | 1995-02-07 | Digital Equipment Corporation | Backplane wiring for hub in packet data communications system |
| US5751764A (en) | 1993-04-16 | 1998-05-12 | Nvision, Inc. | Switcher for flexibly interconnecting communication ports |
| GB9317897D0 (en) | 1993-08-27 | 1993-10-13 | Plessey Telecomm | Telecommunications switching element |
| US5577042A (en) * | 1994-01-18 | 1996-11-19 | Mcgraw Broadcast | Broadcast and presentation system and method |
| GB9408574D0 (en) | 1994-04-29 | 1994-06-22 | Newbridge Networks Corp | Atm switching system |
| JP3291122B2 (ja) | 1994-06-02 | 2002-06-10 | 富士通株式会社 | 自己ルーチング交換機、ａｔｍ交換機及び交換システム |
| US5689686A (en) | 1994-07-29 | 1997-11-18 | Cypress Semiconductor Corp. | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
| US5493565A (en) * | 1994-08-10 | 1996-02-20 | Dsc Communications Corporation | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals |
| JP2914433B2 (ja) | 1996-05-28 | 1999-06-28 | 日本電気株式会社 | 多段スイッチの接続情報チェック方式 |
| US5734649A (en) | 1996-05-31 | 1998-03-31 | Bbn Corporation | Data packet router |
| US5798580A (en) | 1996-10-09 | 1998-08-25 | Morozov; Valentin | Contention free global interconnection |
| WO1998021857A1 (en) | 1996-11-14 | 1998-05-22 | Alan Huang | N-dimensional scalable switching networks |
| US6104732A (en) * | 1997-10-24 | 2000-08-15 | G-2 Networks, Inc. | Integrated signal routing circuit |
| FR2773296B1 (fr) * | 1997-12-31 | 2000-01-21 | Alsthom Cge Alcatel | Carte d'abonne, unite de raccordement d'abonne, et centre de commutation permettant de concentrer des trames internet |
-
2000
- 2000-10-17 US US09/690,771 patent/US6791977B1/en not_active Expired - Lifetime
-
2001
- 2001-10-17 EP EP01124807A patent/EP1199885A3/en not_active Withdrawn
- 2001-10-17 JP JP2001319878A patent/JP3585878B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-25 JP JP2004050546A patent/JP2004166312A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1199885A2 (en) | 2002-04-24 |
| EP1199885A3 (en) | 2004-02-18 |
| JP2002171248A (ja) | 2002-06-14 |
| US6791977B1 (en) | 2004-09-14 |
| JP2004166312A (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004917B1 (ko) | 자기 경로 지정 스위칭 회로망 | |
| KR100211123B1 (ko) | 고속 패킷 스위칭을 위한 다단 상호 연결 망 | |
| KR101017933B1 (ko) | 완전 중복형의 선형적으로 확장 가능한 방송 라우터 | |
| JP3745443B2 (ja) | 回線群による同期スイッチングを用いるａｔｍスイッチ | |
| JP2954245B2 (ja) | デイジタル一段結合回路網 | |
| US7706417B1 (en) | Method of and circuit for generating a plurality of data streams | |
| JP3585878B2 (ja) | 改良されたリクロッカおよびルータセル | |
| US6807186B2 (en) | Architectures for a single-stage grooming switch | |
| JP2000152356A (ja) | デ―タ切替装置 | |
| JP2000152355A (ja) | スイッチモジュ―ル | |
| JP3034764B2 (ja) | 光通信装置 | |
| US6430179B1 (en) | Three stage router for broadcast application | |
| KR100991413B1 (ko) | 다수의 또는 중복된 기준 입력을 교대로 수신하도록 구성된 방송 라우터 | |
| JP2003316749A (ja) | 分散型のリンク・モジュール | |
| US6888825B1 (en) | Cross-connect with shared storage | |
| Chiu et al. | Low propagation delay load-balanced 4x4 switch fabric ic in 0.13-/spl mu/m cmos technology | |
| Salisbury et al. | Distributed, dynamic control of circuit-switched banyan networks | |
| JP3025516B2 (ja) | デマルチプレクサ回路 | |
| US6826199B1 (en) | Arrangement, system and method relating to switching | |
| KR100243697B1 (ko) | 신호 변환 및 위상 정렬 장치 | |
| Koloko | A study on improving the performance of three-stage Clos networks | |
| JP2555966B2 (ja) | ディジタル加算回路 | |
| JP2608733B2 (ja) | スイッチング回路網 | |
| KR100365802B1 (ko) | 교환시스템의 스위칭장치 및 라우팅 방법 | |
| JP2000138662A (ja) | スイッチング回路及びスイッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3585878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |