JP2002171248A - 改良されたリクロッカおよびルータセル - Google Patents
改良されたリクロッカおよびルータセルInfo
- Publication number
- JP2002171248A JP2002171248A JP2001319878A JP2001319878A JP2002171248A JP 2002171248 A JP2002171248 A JP 2002171248A JP 2001319878 A JP2001319878 A JP 2001319878A JP 2001319878 A JP2001319878 A JP 2001319878A JP 2002171248 A JP2002171248 A JP 2002171248A
- Authority
- JP
- Japan
- Prior art keywords
- router
- output
- input
- reclocker
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/66—Traffic distributors
- H04Q3/665—Circuit arrangements therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13166—Fault prevention
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13196—Connection circuit/link/trunk/junction, bridge, router, gateway
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13214—Clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1336—Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Studio Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 リクロッカ回路によって誘起されるジッタを
低減する。 【解決手段】 本発明のルータマトリクスは、複数の入
力ポートから複数の出力ポートに信号をルーティングす
るルータマトリクスであって、該ルータマトリクスは、
該入力ポートと該出力ポートとの間に結合された、複数
の相互接続されたルータセルであって、該相互接続され
たルータセルは、２次元のマトリクスに構成された、ル
ータセルを備え、該ルータセルのそれぞれは、入力ポー
トと、出力ポートと、複数の拡張入力ポートと、複数の
拡張入力ポートとを有し、該ルータセルは、該ルータマ
トリクスの最大パス長を低減するために、該入力ポー
ト、該出力ポート、該複数の拡張入力ポートおよび該複
数の拡張出力ポートを使用して相互接続されている。
低減する。 【解決手段】 本発明のルータマトリクスは、複数の入
力ポートから複数の出力ポートに信号をルーティングす
るルータマトリクスであって、該ルータマトリクスは、
該入力ポートと該出力ポートとの間に結合された、複数
の相互接続されたルータセルであって、該相互接続され
たルータセルは、２次元のマトリクスに構成された、ル
ータセルを備え、該ルータセルのそれぞれは、入力ポー
トと、出力ポートと、複数の拡張入力ポートと、複数の
拡張入力ポートとを有し、該ルータセルは、該ルータマ
トリクスの最大パス長を低減するために、該入力ポー
ト、該出力ポート、該複数の拡張入力ポートおよび該複
数の拡張出力ポートを使用して相互接続されている。
Description
【０００１】
【発明の属する技術分野】本特許出願は、信号切換およ
びルーティングの分野に関する。より詳細には、本出願
は、複数の相互接続されたルータセルを含む大型ルータ
マトリクスにおいて、映像信号、電気通信信号、または
他の種類の時間感受性信号の切換えおよびルーティング
を行う際に特に有用な、改良されたリクロッカ回路およ
びルータセルについて説明する。
びルーティングの分野に関する。より詳細には、本出願
は、複数の相互接続されたルータセルを含む大型ルータ
マトリクスにおいて、映像信号、電気通信信号、または
他の種類の時間感受性信号の切換えおよびルーティング
を行う際に特に有用な、改良されたリクロッカ回路およ
びルータセルについて説明する。
【０００２】
【従来の技術】現在のテレビスタジオの核となる基礎的
要素は、映像ルータである。映像ルータは、切換えマト
リクスであり、この切換えマトリクスは、信号に結合さ
れ、スタジオ内にある多数の映像ソースと多数の処理デ
バイスとの間で信号をルーティングする。タイミング
は、映像信号（および他の種類の信号）のルーティング
および処理における重要な局面であるため、映像ルータ
は典型的には、マトリクスを通じてルーティングされる
多数の信号のタイミングを修正するために、リクロッキ
ング回路を用いる。今日用いられている映像ルータは通
常、４０個以上の入力および出力を有し、相互接続され
たルータセルのマトリクスとして構成されることが多
い。
要素は、映像ルータである。映像ルータは、切換えマト
リクスであり、この切換えマトリクスは、信号に結合さ
れ、スタジオ内にある多数の映像ソースと多数の処理デ
バイスとの間で信号をルーティングする。タイミング
は、映像信号（および他の種類の信号）のルーティング
および処理における重要な局面であるため、映像ルータ
は典型的には、マトリクスを通じてルーティングされる
多数の信号のタイミングを修正するために、リクロッキ
ング回路を用いる。今日用いられている映像ルータは通
常、４０個以上の入力および出力を有し、相互接続され
たルータセルのマトリクスとして構成されることが多
い。
【０００３】信号がルータまたは他の任意の種類の通信
回路を通過する際、その信号はタイミングジッタを被る
場合が多い。このタイミングジッタは、信号波形の期間
の変動として表れるため、当該信号がバイナリである場
合でも、増幅およびクリッピングによって除去するのは
不可能である場合が多い。そのため、時間感受性信号の
切換えおよび／または処理を行うシステムでは典型的に
は、位相ロックループ（ＰＬＬ）を用いて、ジッタの無
いクロック信号を抽出し、次いで、そのジッタの無いク
ロック信号を用いて、ルーティング対象または処理対象
の信号を同期化する。この抽出および同期化を行うプロ
セスは通常、当該分野において「リタイミング」または
「リクロッキング」と呼ばれ、このプロセスを行うデバ
イスは通常、「リタイマ」または「リクロッカ」と呼ば
れることが多い。このようなデバイスの別の呼び名とし
て、「データリジェネレータ」がある。代表的なリタイ
ミング（リクロッキング）回路として、Ｂｕｒｌｉｎｇ
ｔｏｎ，ＯｎｔａｒｉｏのＧｅｎｎｕｍ Ｃｏｒｐ．か
ら市販されているＧｅｎｎｕｍ ＧＳ９０３５がある。
回路を通過する際、その信号はタイミングジッタを被る
場合が多い。このタイミングジッタは、信号波形の期間
の変動として表れるため、当該信号がバイナリである場
合でも、増幅およびクリッピングによって除去するのは
不可能である場合が多い。そのため、時間感受性信号の
切換えおよび／または処理を行うシステムでは典型的に
は、位相ロックループ（ＰＬＬ）を用いて、ジッタの無
いクロック信号を抽出し、次いで、そのジッタの無いク
ロック信号を用いて、ルーティング対象または処理対象
の信号を同期化する。この抽出および同期化を行うプロ
セスは通常、当該分野において「リタイミング」または
「リクロッキング」と呼ばれ、このプロセスを行うデバ
イスは通常、「リタイマ」または「リクロッカ」と呼ば
れることが多い。このようなデバイスの別の呼び名とし
て、「データリジェネレータ」がある。代表的なリタイ
ミング（リクロッキング）回路として、Ｂｕｒｌｉｎｇ
ｔｏｎ，ＯｎｔａｒｉｏのＧｅｎｎｕｍ Ｃｏｒｐ．か
ら市販されているＧｅｎｎｕｍ ＧＳ９０３５がある。
【０００４】
【発明が解決しようとする課題】しかし、代表的なリク
ロッカ回路は、入力信号のタイミングを完全に修正する
ことができないため、信号中に少量のジッタがなお残留
する。この残留ジッタは、多数のルータセル（従って、
多数の連続リクロッカ回路）を有する映像ルータにおい
て、問題の原因となる。なぜならば、ルーティングされ
ている信号中に少量のジッタが残留すると、ジッタがル
ータセル間を移動するにつれて増加していくからであ
る。このようなジッタは、最終的には、当該信号のデー
タ内容が劣化し、使用不可能となるレベルまで蓄積す
る。
ロッカ回路は、入力信号のタイミングを完全に修正する
ことができないため、信号中に少量のジッタがなお残留
する。この残留ジッタは、多数のルータセル（従って、
多数の連続リクロッカ回路）を有する映像ルータにおい
て、問題の原因となる。なぜならば、ルーティングされ
ている信号中に少量のジッタが残留すると、ジッタがル
ータセル間を移動するにつれて増加していくからであ
る。このようなジッタは、最終的には、当該信号のデー
タ内容が劣化し、使用不可能となるレベルまで蓄積す
る。
【０００５】図１は、公知のルータセル１０のブロック
図である。このルータセル１０は、入力（Ａ）１８、出
力（Ｙ）２０、等化器１２、スイッチ１４およびリクロ
ッカ回路１６を含む。入力信号（Ａ）１８は典型的に
は、切り換えられる前の時点では等化器１２に結合され
ており、これにより、信号の伝送媒体であるスタジオケ
ーブルまたは他の媒体における損失が補償される。次い
で、等化器１２の出力は、スイッチ１４の入力に結合さ
れる。スイッチ１４は、入力信号（Ａ）１８と出力
（Ｙ）２０との間を接続または切り離す。しかし、信号
（Ｙ）が出力される前に、当該信号はリクロッカ回路１
６によって処理される。リクロッカ回路１６は、入力信
号（Ａ）１８中のデータをリタイミングした後、その入
力信号（Ａ）１８を、後続のルータセルへまたはスタジ
オ内の何らかのデバイスに対するルータマトリクスの外
部へ伝送する。実際の信号切換システムにおいて、この
リタイミング機能は、ルータを通じて切り換えられる信
号内部のデータのタイミングの完全性を保障するために
必要である。入力の最大数は１つの入力（Ａ）１８に限
定されるため、図１に示すルータセル１０は拡張不可能
なものとして見なされる。
図である。このルータセル１０は、入力（Ａ）１８、出
力（Ｙ）２０、等化器１２、スイッチ１４およびリクロ
ッカ回路１６を含む。入力信号（Ａ）１８は典型的に
は、切り換えられる前の時点では等化器１２に結合され
ており、これにより、信号の伝送媒体であるスタジオケ
ーブルまたは他の媒体における損失が補償される。次い
で、等化器１２の出力は、スイッチ１４の入力に結合さ
れる。スイッチ１４は、入力信号（Ａ）１８と出力
（Ｙ）２０との間を接続または切り離す。しかし、信号
（Ｙ）が出力される前に、当該信号はリクロッカ回路１
６によって処理される。リクロッカ回路１６は、入力信
号（Ａ）１８中のデータをリタイミングした後、その入
力信号（Ａ）１８を、後続のルータセルへまたはスタジ
オ内の何らかのデバイスに対するルータマトリクスの外
部へ伝送する。実際の信号切換システムにおいて、この
リタイミング機能は、ルータを通じて切り換えられる信
号内部のデータのタイミングの完全性を保障するために
必要である。入力の最大数は１つの入力（Ａ）１８に限
定されるため、図１に示すルータセル１０は拡張不可能
なものとして見なされる。
【０００６】図２は、公知のルータセル１０に１組の拡
張入力ルータＸｉ２２および拡張出力ルータＸｏ２４を
設けたブロック図である。図２に示すルータセル１０
は、図１に示すセルと同じ構成要素のほとんどを含む。
しかし、図２において、拡張入力／出力組（Ｘｉ、Ｘ
ｏ）２２、２４と、２対１の（２：１）マルチプレクサ
２６と、第２のリクロッカ回路１６とが、ルータセルに
追加されている。これらの構成要素を追加することで、
図４を参照して以下にさらに示すように、ルータセル１
０を、ルータセルのマトリクスを形成することができる
ように拡張可能にすることが可能になる。
張入力ルータＸｉ２２および拡張出力ルータＸｏ２４を
設けたブロック図である。図２に示すルータセル１０
は、図１に示すセルと同じ構成要素のほとんどを含む。
しかし、図２において、拡張入力／出力組（Ｘｉ、Ｘ
ｏ）２２、２４と、２対１の（２：１）マルチプレクサ
２６と、第２のリクロッカ回路１６とが、ルータセルに
追加されている。これらの構成要素を追加することで、
図４を参照して以下にさらに示すように、ルータセル１
０を、ルータセルのマトリクスを形成することができる
ように拡張可能にすることが可能になる。
【０００７】このルータセル１０において、拡張入力
（Ｘｉ）２２と、スイッチ１４の出力とが、２：１マル
チプレクサ２６にルーティングされる。この２：１マル
チプレクサ２６は、入力（Ｘｉ）２２または入力（Ａ）
１８のうちいずれかを、第１のリクロッカ回路１６から
ルータセル出力（Ｙ）２０へとルーティングされる対象
として選択する。入力信号（Ａ）１８は、スイッチ１４
を通じてルーティングされ、次いで、第２のリクロッカ
回路１６に結合され、その後、拡張出力線（Ｘｏ）２４
に出力される。図３は、図２に示すルータセルを模式的
に簡略化したものである。
（Ｘｉ）２２と、スイッチ１４の出力とが、２：１マル
チプレクサ２６にルーティングされる。この２：１マル
チプレクサ２６は、入力（Ｘｉ）２２または入力（Ａ）
１８のうちいずれかを、第１のリクロッカ回路１６から
ルータセル出力（Ｙ）２０へとルーティングされる対象
として選択する。入力信号（Ａ）１８は、スイッチ１４
を通じてルーティングされ、次いで、第２のリクロッカ
回路１６に結合され、その後、拡張出力線（Ｘｏ）２４
に出力される。図３は、図２に示すルータセルを模式的
に簡略化したものである。
【０００８】図４は、複数のルータセルを含む公知のル
ータマトリクスの概略図である。図２中に示すルータセ
ル１０を基本的な基礎的要素として用いると、１つのル
ータセルを他の１つ以上のセルと接続することにより、
ルータマトリクスを作成することが可能である。例え
ば、図４に示すように、ルータセル１０を１６個用い
て、入力が４つで出力が４つのルータマトリクスを構築
することができる。これらのルータセル１０を、複数の
横列および縦列を含む２次元のマトリクス構造として構
築する。信号入力Ａ０、Ａ１、Ａ２およびＡ３（１８）
は、ルータマトリクスの上部に配置された第１の横列の
ルータセル１０に結合される。拡張入力Ｘｉ０、Ｘｉ
１、Ｘｉ２およびＸｉ３（２２）は、マトリクスの左端
部に配置された第１の縦列のルータセル１０に結合され
る。信号出力Ｙ０、Ｙ１、Ｙ２およびＹ３（２０）は、
マトリクスの右端部に配置された最終縦列のルータセル
１０に結合される。そして、拡張出力Ｘｏ１、Ｘｏ２、
Ｘｏ３およびＸｏ４（２４）は、ルータマトリクスの底
部に配置された最終横列のルータセル１０に結合され
る。次いで、マトリクス中の残りのセルは、図４に示す
ように構成され、これにより入力１８、２２が出力２
０、２４に接続される。
ータマトリクスの概略図である。図２中に示すルータセ
ル１０を基本的な基礎的要素として用いると、１つのル
ータセルを他の１つ以上のセルと接続することにより、
ルータマトリクスを作成することが可能である。例え
ば、図４に示すように、ルータセル１０を１６個用い
て、入力が４つで出力が４つのルータマトリクスを構築
することができる。これらのルータセル１０を、複数の
横列および縦列を含む２次元のマトリクス構造として構
築する。信号入力Ａ０、Ａ１、Ａ２およびＡ３（１８）
は、ルータマトリクスの上部に配置された第１の横列の
ルータセル１０に結合される。拡張入力Ｘｉ０、Ｘｉ
１、Ｘｉ２およびＸｉ３（２２）は、マトリクスの左端
部に配置された第１の縦列のルータセル１０に結合され
る。信号出力Ｙ０、Ｙ１、Ｙ２およびＹ３（２０）は、
マトリクスの右端部に配置された最終縦列のルータセル
１０に結合される。そして、拡張出力Ｘｏ１、Ｘｏ２、
Ｘｏ３およびＸｏ４（２４）は、ルータマトリクスの底
部に配置された最終横列のルータセル１０に結合され
る。次いで、マトリクス中の残りのセルは、図４に示す
ように構成され、これにより入力１８、２２が出力２
０、２４に接続される。
【０００９】図４に示すルータにおいて、信号入力Ａ０
が出力Ｙ３に接続されると、入力データ信号を７回リク
ロックする経路が生成される。Ａ０にある信号は、Ａ０
からＹ３へと移動する際、ルータセル１０Ａ、１０Ｂ、
１０Ｃ、１０Ｅ、１０Ｆおよび１０Ｇ（すなわち、７個
のルータセル）を通ってルーティングされる。このアー
キテクチャから、このような様式で設計されたＮ×Ｎ個
のルータを通過する最長経路を設けると、入力信号は２
Ｎ−１回リクロックされることが分かる。従って、図４
に示す４×４のマトリクスの場合、リクロックの回数
は、２（４）−１すなわち７である。
が出力Ｙ３に接続されると、入力データ信号を７回リク
ロックする経路が生成される。Ａ０にある信号は、Ａ０
からＹ３へと移動する際、ルータセル１０Ａ、１０Ｂ、
１０Ｃ、１０Ｅ、１０Ｆおよび１０Ｇ（すなわち、７個
のルータセル）を通ってルーティングされる。このアー
キテクチャから、このような様式で設計されたＮ×Ｎ個
のルータを通過する最長経路を設けると、入力信号は２
Ｎ−１回リクロックされることが分かる。従って、図４
に示す４×４のマトリクスの場合、リクロックの回数
は、２（４）−１すなわち７である。
【００１０】このルータ設計の欠点は、最長経路におけ
るリクロック回数が、ルータのサイズと共に直線的に拡
張される点である。各リクロッカ回路からのジッタが蓄
積すると、その結果、マトリクス中の各後続段において
データをリタイミングすることがより困難になる。最終
的には、データ信号中に蓄積されたジッタによって、リ
クロッカ回路１６は、マトリクスを通じてルーティング
されている信号をリタイミングできなくなり、その時点
で、その信号は相対的に使用不可能となる。
るリクロック回数が、ルータのサイズと共に直線的に拡
張される点である。各リクロッカ回路からのジッタが蓄
積すると、その結果、マトリクス中の各後続段において
データをリタイミングすることがより困難になる。最終
的には、データ信号中に蓄積されたジッタによって、リ
クロッカ回路１６は、マトリクスを通じてルーティング
されている信号をリタイミングできなくなり、その時点
で、その信号は相対的に使用不可能となる。
【００１１】
【課題を解決するための手段】本発明のルータマトリク
スは、複数の入力ポートから複数の出力ポートに信号を
ルーティングするルータマトリクスであって、該ルータ
マトリクスは、該入力ポートと該出力ポートとの間に結
合された、複数の相互接続されたルータセルであって、
該相互接続されたルータセルは、２次元のマトリクスに
構成された、ルータセルを備え、該ルータセルのそれぞ
れは、入力ポートと、出力ポートと、複数の拡張入力ポ
ートと、複数の拡張入力ポートとを有し、該ルータセル
は、該ルータマトリクスの最大パス長を低減するため
に、該入力ポート、該出力ポート、該複数の拡張入力ポ
ートおよび該複数の拡張出力ポートを使用して相互接続
されている。
スは、複数の入力ポートから複数の出力ポートに信号を
ルーティングするルータマトリクスであって、該ルータ
マトリクスは、該入力ポートと該出力ポートとの間に結
合された、複数の相互接続されたルータセルであって、
該相互接続されたルータセルは、２次元のマトリクスに
構成された、ルータセルを備え、該ルータセルのそれぞ
れは、入力ポートと、出力ポートと、複数の拡張入力ポ
ートと、複数の拡張入力ポートとを有し、該ルータセル
は、該ルータマトリクスの最大パス長を低減するため
に、該入力ポート、該出力ポート、該複数の拡張入力ポ
ートおよび該複数の拡張出力ポートを使用して相互接続
されている。
【００１２】本発明のルータマトリクスは、前記少なく
とも１つのルータセルは、少なくとも６個の他のルータ
セルに前記入力ポート、前記出力ポート、前記複数の拡
張入力ポートおよび前記複数の拡張出力ポートを介して
接続されてもよい。
とも１つのルータセルは、少なくとも６個の他のルータ
セルに前記入力ポート、前記出力ポート、前記複数の拡
張入力ポートおよび前記複数の拡張出力ポートを介して
接続されてもよい。
【００１３】本発明のルータマトリクスは、前記相互接
続されたルータセルを通じてルーティングされる信号が
映像信号であってもよい。
続されたルータセルを通じてルーティングされる信号が
映像信号であってもよい。
【００１４】本発明のルータマトリクスは、前記映像信
号がＨＤＴＶデジタルビデオ信号であってもよい。
号がＨＤＴＶデジタルビデオ信号であってもよい。
【００１５】本発明のルータマトリクスは、ルータセル
のそれぞれが、前記入力ポートと前記出力ポートとの間
に結合されたスイッチであって、該スイッチは、入力信
号を受け取る入力および第１のスイッチ出力と第２のパ
ススルー出力との２個の出力を含む、スイッチと、該ス
イッチの該パススルー出力に結合された第１のリクロッ
カ回路と、複数の拡張出力信号を生成するために該第１
のリクロッカ回路からの信号出力を複製する、該第１の
リクロッカに結合されたファンアウト回路と、積分Ｎ：
１マルチブレクサを有する第２のリクロッカ回路であっ
て、Ｎは少なくとも３であり、該第２のリクロッカ回路
は、前記複数の拡張入力ポートと、該スイッチからの該
スイッチ出力とに結合され、出力信号を生成する、第２
のリクロッカ回路とを含んでもよい。
のそれぞれが、前記入力ポートと前記出力ポートとの間
に結合されたスイッチであって、該スイッチは、入力信
号を受け取る入力および第１のスイッチ出力と第２のパ
ススルー出力との２個の出力を含む、スイッチと、該ス
イッチの該パススルー出力に結合された第１のリクロッ
カ回路と、複数の拡張出力信号を生成するために該第１
のリクロッカ回路からの信号出力を複製する、該第１の
リクロッカに結合されたファンアウト回路と、積分Ｎ：
１マルチブレクサを有する第２のリクロッカ回路であっ
て、Ｎは少なくとも３であり、該第２のリクロッカ回路
は、前記複数の拡張入力ポートと、該スイッチからの該
スイッチ出力とに結合され、出力信号を生成する、第２
のリクロッカ回路とを含んでもよい。
【００１６】本発明のルータマトリクスは、ルータセル
のそれぞれは、前記入力ポートと前記スイッチの前記入
力との間に結合された等化器をさらに含んでもよい。
のそれぞれは、前記入力ポートと前記スイッチの前記入
力との間に結合された等化器をさらに含んでもよい。
【００１７】本発明のルータマトリクスは、Ｎは少なく
とも４であってもよい。
とも４であってもよい。
【００１８】本発明のルータマトリクスは、ルータセル
のそれぞれは、リクロッカ回路を含んでもよい。
のそれぞれは、リクロッカ回路を含んでもよい。
【００１９】本発明のルータマトリクスは、ルータセル
のそれぞれは、前記複数の拡張入力ポートと前記入力ポ
ートとに結合され、該複数の拡張入力ポートまたは該入
力ポートの１つの上の信号を選択する拡張マルチプレク
サと、該入力ポート上の信号を該複数の拡張出力ポート
に複製するファンアウト回路とを含んでもよい。
のそれぞれは、前記複数の拡張入力ポートと前記入力ポ
ートとに結合され、該複数の拡張入力ポートまたは該入
力ポートの１つの上の信号を選択する拡張マルチプレク
サと、該入力ポート上の信号を該複数の拡張出力ポート
に複製するファンアウト回路とを含んでもよい。
【００２０】本発明のリクロッキング回路は、Ｎ個の入
力信号を受け取り、該Ｎ個の入力信号から１つを選択す
るＮ：１マルチプレクサであって、Ｎは少なくとも３で
ある、Ｎ：１マルチプレクサと、該Ｎ：１マルチプレク
サの出力に結合されたリクロッカであって、該選択され
た入力信号中のデータをリタイミングするリクロッカと
を備える。
力信号を受け取り、該Ｎ個の入力信号から１つを選択す
るＮ：１マルチプレクサであって、Ｎは少なくとも３で
ある、Ｎ：１マルチプレクサと、該Ｎ：１マルチプレク
サの出力に結合されたリクロッカであって、該選択され
た入力信号中のデータをリタイミングするリクロッカと
を備える。
【００２１】本発明のリクロッキング回路は、Ｎは少な
くとも４であってもよい。
くとも４であってもよい。
【００２２】本発明のリクロッキング回路は、Ｎは４よ
りも大きくてもよい。
りも大きくてもよい。
【００２３】本発明のリクロッキング回路は、前記入力
信号が映像信号であってもよい。
信号が映像信号であってもよい。
【００２４】本発明のリクロッキング回路は、前記映像
信号がＨＤＴＶデジタルビデオ信号であってもよい。
信号がＨＤＴＶデジタルビデオ信号であってもよい。
【００２５】本発明のルータセルは、ルータマトリクス
に使用されるルータセルであって、該ルータセルの入力
ポートと出力ポートとの間に結合されたスイッチであっ
て、該スイッチは、入力信号を受け取る入力および第１
のスイッチ出力と第２のパススルー出力との２個の出力
を含む、スイッチと、該スイッチの該パススルー出力に
結合された第１のリクロッカ回路と、複数の拡張出力信
号を生成するために該第１のリクロッカ回路からの信号
出力を複製する、該第１のリクロッカに結合されたファ
ンアウト回路と、積分Ｎ：１マルチブレクサを有する第
２のリクロッカ回路であって、Ｎは少なくとも３であ
り、該第２のリクロッカ回路は、該ルータセルの複数の
拡張入力ポートと、該スイッチからの該スイッチ出力と
に結合され、出力信号を生成する、第２のリクロッカ回
路とを備える。
に使用されるルータセルであって、該ルータセルの入力
ポートと出力ポートとの間に結合されたスイッチであっ
て、該スイッチは、入力信号を受け取る入力および第１
のスイッチ出力と第２のパススルー出力との２個の出力
を含む、スイッチと、該スイッチの該パススルー出力に
結合された第１のリクロッカ回路と、複数の拡張出力信
号を生成するために該第１のリクロッカ回路からの信号
出力を複製する、該第１のリクロッカに結合されたファ
ンアウト回路と、積分Ｎ：１マルチブレクサを有する第
２のリクロッカ回路であって、Ｎは少なくとも３であ
り、該第２のリクロッカ回路は、該ルータセルの複数の
拡張入力ポートと、該スイッチからの該スイッチ出力と
に結合され、出力信号を生成する、第２のリクロッカ回
路とを備える。
【００２６】本発明のルータセルは、前記入力ポートと
前記スイッチの前記入力との間に結合された等化器をさ
らに含んでもよい。
前記スイッチの前記入力との間に結合された等化器をさ
らに含んでもよい。
【００２７】本発明のルータセルは、Ｎは少なくとも４
であってもよい。
であってもよい。
【００２８】複数の相互接続されたルータセルを備える
ルータマトリクスを構成する場合に特に有用な改良され
たリクロッカ回路およびルータセルが提供される。改良
されたリクロッカ回路は、一体型Ｎ対１マルチプレクサ
（ＭＵＸ）を含む。ここで、Ｎは、少なくとも３であ
る。改良されたルータセルは、リクロッカ／ＭＵＸ回
路、スイッチ、およびファンアウト回路を含む。複数の
ポートが、入力ポート、出力ポート、複数の拡張入力ポ
ート、および複数の拡張出力ポートを含むルータセル回
路に結合されている。改良されたルータセルは、入力ポ
ートまたは拡張入力ポートのうちの１つのいずれかを、
その出力ポートに結合し、また、入力ポートを、拡張出
力ポートのそれぞれに結合する。ルータマトリクスの設
計において、改良されたルータセルを用いることによっ
て、リクロッカ回路によって引き起こされるジッターが
最小限に抑えられる。
ルータマトリクスを構成する場合に特に有用な改良され
たリクロッカ回路およびルータセルが提供される。改良
されたリクロッカ回路は、一体型Ｎ対１マルチプレクサ
（ＭＵＸ）を含む。ここで、Ｎは、少なくとも３であ
る。改良されたルータセルは、リクロッカ／ＭＵＸ回
路、スイッチ、およびファンアウト回路を含む。複数の
ポートが、入力ポート、出力ポート、複数の拡張入力ポ
ート、および複数の拡張出力ポートを含むルータセル回
路に結合されている。改良されたルータセルは、入力ポ
ートまたは拡張入力ポートのうちの１つのいずれかを、
その出力ポートに結合し、また、入力ポートを、拡張出
力ポートのそれぞれに結合する。ルータマトリクスの設
計において、改良されたルータセルを用いることによっ
て、リクロッカ回路によって引き起こされるジッターが
最小限に抑えられる。
【００２９】本発明の１つの局面によると、ルータマト
リクスは、複数の入力ポートから、複数の出力ポートに
信号をルーティングするために提供される。ルータマト
リクスは、入力ポートと出力ポートとの間に結合されて
いる、複数の相互接続されたルータセルを含む。ここ
で、相互接続されたルータセルは、２次元のマトリクス
に構成される。ルータセルのそれぞれは、入力ポート、
出力ポート、複数の拡張入力ポート、および複数の拡張
出力ポートを含む。ルータセルは、ルータマトリクスを
通じる最大パス長を低減し、ルーティングされる信号の
リクロックの回数を低減するため、入力ポート、出力ポ
ート、複数の拡張入力ポート、および複数の拡張出力ポ
ートを用いて相互接続されている。
リクスは、複数の入力ポートから、複数の出力ポートに
信号をルーティングするために提供される。ルータマト
リクスは、入力ポートと出力ポートとの間に結合されて
いる、複数の相互接続されたルータセルを含む。ここ
で、相互接続されたルータセルは、２次元のマトリクス
に構成される。ルータセルのそれぞれは、入力ポート、
出力ポート、複数の拡張入力ポート、および複数の拡張
出力ポートを含む。ルータセルは、ルータマトリクスを
通じる最大パス長を低減し、ルーティングされる信号の
リクロックの回数を低減するため、入力ポート、出力ポ
ート、複数の拡張入力ポート、および複数の拡張出力ポ
ートを用いて相互接続されている。
【００３０】本発明の他の局面によると、Ｎ個の入力信
号を受信し、Ｎ個の入力信号のうちの１つを選択する
Ｎ：１マルチプレクサを含む、改良されたリクロック回
路が提供される。ここで、Ｎは、少なくとも３であり、
リクロッカは、選択された入力信号のデータをリタイミ
ングするために、Ｎ：１マルチプレクサの出力に結合さ
れている。
号を受信し、Ｎ個の入力信号のうちの１つを選択する
Ｎ：１マルチプレクサを含む、改良されたリクロック回
路が提供される。ここで、Ｎは、少なくとも３であり、
リクロッカは、選択された入力信号のデータをリタイミ
ングするために、Ｎ：１マルチプレクサの出力に結合さ
れている。
【００３１】本発明のさらに他の局面によると、ルータ
マトリクスにおいて用いられるルータセルが提供され
る。ルータセルは、（ｉ）ルータセルの入力ポートと出
力ポートとの間に結合されているスイッチであって、入
力信号を受信する入力と、２つの出力、すなわち、第１
のスイッチされる出力と、第２のパススルー出力とを含
む、スイッチと、（ｉｉ）スイッチのパススルー出力に
結合される第１のリクロッカ回路と、（ｉｉｉ）複数の
拡張出力信号を生成するために第１のリクロッカ回路か
らの信号出力を複製する、第１のリクロッカに結合され
ているファンアウト回路と、（ｉｖ）一体型Ｎ：１マル
チプレクサを有する第２のリクロッカ回路であって、Ｎ
は少なくとも３であり、第２のリクロッカ回路は、ルー
タセルの複数の拡張入力ポートと、スイッチからのスイ
ッチされた出力とに結合され、出力信号を生成する、第
２のリクロッカ回路とを含む。
マトリクスにおいて用いられるルータセルが提供され
る。ルータセルは、（ｉ）ルータセルの入力ポートと出
力ポートとの間に結合されているスイッチであって、入
力信号を受信する入力と、２つの出力、すなわち、第１
のスイッチされる出力と、第２のパススルー出力とを含
む、スイッチと、（ｉｉ）スイッチのパススルー出力に
結合される第１のリクロッカ回路と、（ｉｉｉ）複数の
拡張出力信号を生成するために第１のリクロッカ回路か
らの信号出力を複製する、第１のリクロッカに結合され
ているファンアウト回路と、（ｉｖ）一体型Ｎ：１マル
チプレクサを有する第２のリクロッカ回路であって、Ｎ
は少なくとも３であり、第２のリクロッカ回路は、ルー
タセルの複数の拡張入力ポートと、スイッチからのスイ
ッチされた出力とに結合され、出力信号を生成する、第
２のリクロッカ回路とを含む。
【００３２】これらは、本発明の多くの局面のうちの一
部に過ぎないことを、留意するべきである。特定されて
いない他の局面は、以下に説明する好適な実施形態の詳
細な説明を読むことによって明らかになる。
部に過ぎないことを、留意するべきである。特定されて
いない他の局面は、以下に説明する好適な実施形態の詳
細な説明を読むことによって明らかになる。
【００３３】
【発明の実施の形態】次に、残りの図面を参照すると、
図５は、複数の拡張入力／出力対２２Ａ〜２２Ｃ、２４
Ａ〜２４Ｃを有し、改良されたリクロッカ回路３２を含
む改良されたルータセル３０のブロック図である。この
改良されたルータセル３０は、ルータマトリクスの形成
において、同じタイプ、例えば、以下で図７および８に
ついて説明するようなタイプの他のルータセル３０と組
み合わせられて、特に有用である。このタイプのルータ
マトリクスは、例えば、テレビスタジオで映像信号を結
合する映像ルータとして、特に有用である。これらの映
像信号は、ＳＤＴＶまたはＨＤＴＶテレビ信号のような
デジタル信号であってもよいし、他のタイプのデジタル
映像信号であってもよい。しかし、本発明は、映像信号
のルーティングに限定されるものではなく、スイッチン
グ機構内で動作するリクロッキング（リタイミング）回
路によって引き起こされるさらなるジッターを低減する
ことが望ましい、任意のタイプのデジタル信号を、スイ
ッチし、ルーティングするために用いられ得る。
図５は、複数の拡張入力／出力対２２Ａ〜２２Ｃ、２４
Ａ〜２４Ｃを有し、改良されたリクロッカ回路３２を含
む改良されたルータセル３０のブロック図である。この
改良されたルータセル３０は、ルータマトリクスの形成
において、同じタイプ、例えば、以下で図７および８に
ついて説明するようなタイプの他のルータセル３０と組
み合わせられて、特に有用である。このタイプのルータ
マトリクスは、例えば、テレビスタジオで映像信号を結
合する映像ルータとして、特に有用である。これらの映
像信号は、ＳＤＴＶまたはＨＤＴＶテレビ信号のような
デジタル信号であってもよいし、他のタイプのデジタル
映像信号であってもよい。しかし、本発明は、映像信号
のルーティングに限定されるものではなく、スイッチン
グ機構内で動作するリクロッキング（リタイミング）回
路によって引き起こされるさらなるジッターを低減する
ことが望ましい、任意のタイプのデジタル信号を、スイ
ッチし、ルーティングするために用いられ得る。
【００３４】図５に示す改良されたルータセル３０は、
入力信号ポート１８（入力信号Ａを受信する）、出力信
号ポート２０（信号Ｙを出力する）、複数の拡張入力ポ
ート２２Ａ、２２Ｂ、および２２Ｃ（複数の拡張入力Ｘ
ｉ０、Ｘｉ１、およびＸｉ２を受信する）、ならびに、
複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃ
（複数の拡張出力Ｘｏ０、Ｘｏ１、およびＸｏ２を受信
する）を含み得る。ポート１８、２０、２２、および２
４の間には、等化器１２、スイッチ１４、第１のタイプ
の第１のリクロッカ回路１６、第２のタイプの第２のリ
クロッカ回路３２、およびファンアウト回路３６が結合
されている。
入力信号ポート１８（入力信号Ａを受信する）、出力信
号ポート２０（信号Ｙを出力する）、複数の拡張入力ポ
ート２２Ａ、２２Ｂ、および２２Ｃ（複数の拡張入力Ｘ
ｉ０、Ｘｉ１、およびＸｉ２を受信する）、ならびに、
複数の拡張出力ポート２４Ａ、２４Ｂ、および２４Ｃ
（複数の拡張出力Ｘｏ０、Ｘｏ１、およびＸｏ２を受信
する）を含み得る。ポート１８、２０、２２、および２
４の間には、等化器１２、スイッチ１４、第１のタイプ
の第１のリクロッカ回路１６、第２のタイプの第２のリ
クロッカ回路３２、およびファンアウト回路３６が結合
されている。
【００３５】第１のリクロッカ回路１６は、公知のリク
ロッカ、例えば、Ｇｅｎｎｕｍ ＧＳ９０３５と類似す
る。しかし、第２のリクロッカ３２は、Ｇｅｎｎｕｍ
ＧＳ９０３５のような公知のリクロッカ部品１６を含む
改良されたリクロッカ回路である。また、第２のリクロ
ッカ３２は、Ｎ対１拡張マルチプレクサ３４も含む。こ
こで、Ｎは、少なくとも３（すなわち、拡張マルチプレ
クサは、少なくとも３：１）である。第１のリクロッカ
回路１６および拡張マルチプレクサ３４は、好適には、
単一のデバイス、例えば集積回路に組み込まれるが、そ
うではなく、別個の部品であってもよい。
ロッカ、例えば、Ｇｅｎｎｕｍ ＧＳ９０３５と類似す
る。しかし、第２のリクロッカ３２は、Ｇｅｎｎｕｍ
ＧＳ９０３５のような公知のリクロッカ部品１６を含む
改良されたリクロッカ回路である。また、第２のリクロ
ッカ３２は、Ｎ対１拡張マルチプレクサ３４も含む。こ
こで、Ｎは、少なくとも３（すなわち、拡張マルチプレ
クサは、少なくとも３：１）である。第１のリクロッカ
回路１６および拡張マルチプレクサ３４は、好適には、
単一のデバイス、例えば集積回路に組み込まれるが、そ
うではなく、別個の部品であってもよい。
【００３６】図５に示す改良されたルータセルは、以下
で説明するように動作する。入力信号Ａは、入力信号ポ
ート１８に結合され、等化器１２にパススルーする。等
化器１２は、図１および２に示した等化器１２と同様の
様態で動作する。入力信号Ａは、等化器１２をパススル
ーし、その後、スイッチ１４に結合される。スイッチ１
４は、１つの入力と、２つの出力１４Ａおよび１４Ｂを
有する。スイッチ１４の１つの入力は、等化器１２の出
力と結合されている。第１の出力１４Ａは、スイッチさ
れた出力であり、スイッチされた出力は、改良されたリ
クロッカ回路３２のＮ：１ＭＵＸ３４の入力のうちの１
つに結合されている。スイッチされた出力１４Ａは、ス
イッチ１４の状態に依存して、入力信号Ａに結合される
か、全く信号には結合されないかのいずれかである。入
力信号Ａは、スイッチへの入力に存在する。第２の出力
１４Ｂは、入力信号Ａを単にパススルーさせるパススル
ー出力である。
で説明するように動作する。入力信号Ａは、入力信号ポ
ート１８に結合され、等化器１２にパススルーする。等
化器１２は、図１および２に示した等化器１２と同様の
様態で動作する。入力信号Ａは、等化器１２をパススル
ーし、その後、スイッチ１４に結合される。スイッチ１
４は、１つの入力と、２つの出力１４Ａおよび１４Ｂを
有する。スイッチ１４の１つの入力は、等化器１２の出
力と結合されている。第１の出力１４Ａは、スイッチさ
れた出力であり、スイッチされた出力は、改良されたリ
クロッカ回路３２のＮ：１ＭＵＸ３４の入力のうちの１
つに結合されている。スイッチされた出力１４Ａは、ス
イッチ１４の状態に依存して、入力信号Ａに結合される
か、全く信号には結合されないかのいずれかである。入
力信号Ａは、スイッチへの入力に存在する。第２の出力
１４Ｂは、入力信号Ａを単にパススルーさせるパススル
ー出力である。
【００３７】第２の出力１４Ｂのパススルー信号は、標
準リクロッカ回路１６に結合される。標準リクロッカ回
路１６は、入力信号Ａについてリクロッカ（またはリタ
イミング）動作を行う。その後、リクロックされた信号
は、リクロッカ１６から、ファンアウト回路３６へと出
力される。ファンアウト回路３６は、リクロッカ１６か
ら、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４
Ｃへとリクロックされた信号を結合し、複数の拡張出力
信号Ｘｏ０、Ｘｏ１、およびＸｏ２を提供する。
準リクロッカ回路１６に結合される。標準リクロッカ回
路１６は、入力信号Ａについてリクロッカ（またはリタ
イミング）動作を行う。その後、リクロックされた信号
は、リクロッカ１６から、ファンアウト回路３６へと出
力される。ファンアウト回路３６は、リクロッカ１６か
ら、複数の拡張出力ポート２４Ａ、２４Ｂ、および２４
Ｃへとリクロックされた信号を結合し、複数の拡張出力
信号Ｘｏ０、Ｘｏ１、およびＸｏ２を提供する。
【００３８】スイッチされた出力１４Ａに加えて、改良
されたリクロッカ回路３２も、複数の拡張入力ポート２
２Ａ、２２Ｂ、および２２Ｃに結合され、複数の拡張入
力信号Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する。これ
らのライン（ポート）１４Ａ、２２Ａ、２２Ｂ、２２Ｃ
の信号は、Ｎ：１拡張マルチプレクサ３４の入力に結合
される。Ｎ：１拡張マルチプレクサ３４は、上述したよ
うに、少なくとも３つ、おそらくは３より多い入力を含
む。拡張マルチプレクサ３４は、入力のうちの１つを選
択し、選択された信号をリクロッカ１６にルーティング
する。リクロッカ１６は、スイッチ１４の第２の出力１
４Ｂに接続されるリクロッカ１６と同じリクロッカ動作
を行う。改良されたリクロッカ回路３２からのリクロッ
クされた信号は、出力信号Ｙとして、出力ポート２０に
提供される。
されたリクロッカ回路３２も、複数の拡張入力ポート２
２Ａ、２２Ｂ、および２２Ｃに結合され、複数の拡張入
力信号Ｘｉ０、Ｘｉ１、およびＸｉ２を受信する。これ
らのライン（ポート）１４Ａ、２２Ａ、２２Ｂ、２２Ｃ
の信号は、Ｎ：１拡張マルチプレクサ３４の入力に結合
される。Ｎ：１拡張マルチプレクサ３４は、上述したよ
うに、少なくとも３つ、おそらくは３より多い入力を含
む。拡張マルチプレクサ３４は、入力のうちの１つを選
択し、選択された信号をリクロッカ１６にルーティング
する。リクロッカ１６は、スイッチ１４の第２の出力１
４Ｂに接続されるリクロッカ１６と同じリクロッカ動作
を行う。改良されたリクロッカ回路３２からのリクロッ
クされた信号は、出力信号Ｙとして、出力ポート２０に
提供される。
【００３９】図６は、図５に示される改良されたルータ
セル３０の簡略化された概略図である。この概略図は、
入力信号Ａを受け取るための入力ポート１８を有するブ
ラックボックスとしての改良されたルータセル３０、出
力信号Ｙを提供するための出力ポート２０、複数の拡張
入力信号Ｘｉを受け取るための複数の拡張入力ポート２
２Ａ、２２Ｂ、２２Ｃ、および複数の拡張出力信号ＸO
を供給するための複数の拡張出力ポート２４Ａ、２４
Ｂ、２４Ｃを示す。図６に示される簡略化された該略図
は、複数の相互接続されたルータセルを含むルータマト
リクス（またはルータ）を示すために用いられ得る。
セル３０の簡略化された概略図である。この概略図は、
入力信号Ａを受け取るための入力ポート１８を有するブ
ラックボックスとしての改良されたルータセル３０、出
力信号Ｙを提供するための出力ポート２０、複数の拡張
入力信号Ｘｉを受け取るための複数の拡張入力ポート２
２Ａ、２２Ｂ、２２Ｃ、および複数の拡張出力信号ＸO
を供給するための複数の拡張出力ポート２４Ａ、２４
Ｂ、２４Ｃを示す。図６に示される簡略化された該略図
は、複数の相互接続されたルータセルを含むルータマト
リクス（またはルータ）を示すために用いられ得る。
【００４０】図７は、図５に示される複数の改良された
ルータセルを含み、ルータマトリクスを介して第１のル
ーティング経路を明示する改良されたルータマトリクス
の図である。図７に示されるルータマトリクスには４つ
の入力、図４に示されるルータマトリクスと同様に、１
６個のルータセルを含むルータマトリクス、４つの出力
ルータマトリクスが存在する。しかし、図７のルータマ
トリクスでは、図５、６に示された改良されたルータセ
ル３０は、そのルータマトリクスを介してルーティング
された信号内のジッタを最小化する、より効率的なルー
タを生成するために用いられる。
ルータセルを含み、ルータマトリクスを介して第１のル
ーティング経路を明示する改良されたルータマトリクス
の図である。図７に示されるルータマトリクスには４つ
の入力、図４に示されるルータマトリクスと同様に、１
６個のルータセルを含むルータマトリクス、４つの出力
ルータマトリクスが存在する。しかし、図７のルータマ
トリクスでは、図５、６に示された改良されたルータセ
ル３０は、そのルータマトリクスを介してルーティング
された信号内のジッタを最小化する、より効率的なルー
タを生成するために用いられる。
【００４１】図７に示されるルータマトリクスでは、各
ルータセル３０は、３つの拡張入力ポート２２Ａ、２２
Ｂ、２２Ｃおよび３つの拡張出力ポート２４Ａ、２４
Ｂ、２４Ｃを含み、従って、これらの拡張ポートおよび
入出力ポート１８、２０を介して最大８つの他のルータ
セル３０に接続され得る。この向上した接続性を用いる
ことで、ルータマトリクスは、そのルータマトリクスを
介する特定の経路に沿ってルータセルの数を最小化する
様式（すなわち、リクロックキング動作）で構成され得
る。
ルータセル３０は、３つの拡張入力ポート２２Ａ、２２
Ｂ、２２Ｃおよび３つの拡張出力ポート２４Ａ、２４
Ｂ、２４Ｃを含み、従って、これらの拡張ポートおよび
入出力ポート１８、２０を介して最大８つの他のルータ
セル３０に接続され得る。この向上した接続性を用いる
ことで、ルータマトリクスは、そのルータマトリクスを
介する特定の経路に沿ってルータセルの数を最小化する
様式（すなわち、リクロックキング動作）で構成され得
る。
【００４２】例えば、図４および図７に示される経路を
検討する。図４では、入力Ａ０から出力Ｙ３までの経路
は、７つのルータセル１０Ａ〜１０Ｇを通過する。従っ
て信号は７回リクロックされる。しかし、図７における
同じ経路では、入力信号Ａ０は、出力Ｙ３に到達する前
に３つのルータセル３０Ａ、３０Ｄ、３０Ｇのみを通過
する。この低減した経路長は、ルータセル３０Ａの拡張
出力ポート２４Ａ、２４Ｂ、２４Ｃを介してルータセル
３０Ａをルータセル３０Ｂ、３０Ｃ、３０Ｄに接続する
ことによって、およびルータセル３０Ｇの拡張入力ポー
ト２２Ａ、２２Ｂ、２２Ｃを介してルータセル３０Ｇを
ルータセル３０Ｄ、３０Ｅ、３０Ｆに接続することによ
って、達成される。この様式でルータセル３０Ａを接続
することによって、任意の入出力間のリクロックの最大
数は、公知のルータ設計に対して実質的に低減される。
検討する。図４では、入力Ａ０から出力Ｙ３までの経路
は、７つのルータセル１０Ａ〜１０Ｇを通過する。従っ
て信号は７回リクロックされる。しかし、図７における
同じ経路では、入力信号Ａ０は、出力Ｙ３に到達する前
に３つのルータセル３０Ａ、３０Ｄ、３０Ｇのみを通過
する。この低減した経路長は、ルータセル３０Ａの拡張
出力ポート２４Ａ、２４Ｂ、２４Ｃを介してルータセル
３０Ａをルータセル３０Ｂ、３０Ｃ、３０Ｄに接続する
ことによって、およびルータセル３０Ｇの拡張入力ポー
ト２２Ａ、２２Ｂ、２２Ｃを介してルータセル３０Ｇを
ルータセル３０Ｄ、３０Ｅ、３０Ｆに接続することによ
って、達成される。この様式でルータセル３０Ａを接続
することによって、任意の入出力間のリクロックの最大
数は、公知のルータ設計に対して実質的に低減される。
【００４３】図７に示されるルータマトリクスは、４つ
の入力設計、４つの出力設計の簡単な例である。この簡
単な例では、データ信号がリタイムされる回数は、最大
７（公知のルータ設計）から最大３に低減される。本発
明の有効な利得は、Ｎよりも大きいマトリクスとなるこ
とがさらにより明白になる。例えば、４０×４０ルータ
（すなわちＮ＝４０）において、図２に示される公知の
ルータセル１０および図４に示される公知のマトリクス
が用いられる場合、リクロックの最大数が７９（すなわ
ち２Ｎ−１）である。しかし、図５に示される改良され
たルータセルが、マトリクスを形成するために用いられ
る場合、経路に沿ったリブロックの最大数が７になる。
図５に示される３つの拡張入力／出力の代わりに、２つ
の拡張入力／出力のみがセルごとに提供され、リブロッ
クの最大数が７から１１に増加する。いずれの場合に
も、本発明の改良されたルータセルは、所与の経路に沿
ったリクロッキング動作数の急激な減少を可能にする。
の入力設計、４つの出力設計の簡単な例である。この簡
単な例では、データ信号がリタイムされる回数は、最大
７（公知のルータ設計）から最大３に低減される。本発
明の有効な利得は、Ｎよりも大きいマトリクスとなるこ
とがさらにより明白になる。例えば、４０×４０ルータ
（すなわちＮ＝４０）において、図２に示される公知の
ルータセル１０および図４に示される公知のマトリクス
が用いられる場合、リクロックの最大数が７９（すなわ
ち２Ｎ−１）である。しかし、図５に示される改良され
たルータセルが、マトリクスを形成するために用いられ
る場合、経路に沿ったリブロックの最大数が７になる。
図５に示される３つの拡張入力／出力の代わりに、２つ
の拡張入力／出力のみがセルごとに提供され、リブロッ
クの最大数が７から１１に増加する。いずれの場合に
も、本発明の改良されたルータセルは、所与の経路に沿
ったリクロッキング動作数の急激な減少を可能にする。
【００４４】図８は、ルータマトリクスを介する第２の
ルーティング経路を明示する、図７に示される改良され
たルータマトリクスの概略図である。この経路におい
て、入力信号Ａ２は、ルータセル３０Ａおよび３０Ｂを
介して出力信号Ｙ０にルーティングされる。従って、こ
の経路を横断する場合、２つのリクロックが遭遇する。
ルーティング経路を明示する、図７に示される改良され
たルータマトリクスの概略図である。この経路におい
て、入力信号Ａ２は、ルータセル３０Ａおよび３０Ｂを
介して出力信号Ｙ０にルーティングされる。従って、こ
の経路を横断する場合、２つのリクロックが遭遇する。
【００４５】改良されたリクロッカ回路およびルータセ
ルが提供される。このリクロッカ回路およびルータセル
は、複数の相互接続されたルータセルを含むルータマト
リクスに構成される場合に特に有用である。改良された
リクロッカ回路は、積分Ｎ対１マルチプレクサ（ＭＵ
Ｘ）を含み、ここで、Ｎは少なくとも３である。改良さ
れたルータセルは、リクロッカ／ＭＵＸ回路と、スイッ
チと、ファンアウト回路とを含む。入力ポート、出力ポ
ート、複数の拡張入力ポートおよび複数の拡張出力ポー
トを含む複数のポートがルータセル回路部に結合されて
いる。改良されたルータセルは、その入力ポートまたは
１つの拡張入力ポートのいずれかをその出力ポートに結
合し、改良されたルータセルはまた、その入力ポートを
拡張出力ポートのそれぞれに結合する。ルータマトリク
スの設計にその改良されたルータセルを使用することに
より、リクロッカ回路によって誘起されるジッタが最小
化される。
ルが提供される。このリクロッカ回路およびルータセル
は、複数の相互接続されたルータセルを含むルータマト
リクスに構成される場合に特に有用である。改良された
リクロッカ回路は、積分Ｎ対１マルチプレクサ（ＭＵ
Ｘ）を含み、ここで、Ｎは少なくとも３である。改良さ
れたルータセルは、リクロッカ／ＭＵＸ回路と、スイッ
チと、ファンアウト回路とを含む。入力ポート、出力ポ
ート、複数の拡張入力ポートおよび複数の拡張出力ポー
トを含む複数のポートがルータセル回路部に結合されて
いる。改良されたルータセルは、その入力ポートまたは
１つの拡張入力ポートのいずれかをその出力ポートに結
合し、改良されたルータセルはまた、その入力ポートを
拡張出力ポートのそれぞれに結合する。ルータマトリク
スの設計にその改良されたルータセルを使用することに
より、リクロッカ回路によって誘起されるジッタが最小
化される。
【００４６】これらの図面を用いて本発明の例を説明し
てきたが、これは本発明の一例に過ぎず、上述のこの詳
細な説明は、この例に本発明を限定することを意味しな
いことを理解すべきである。上述の本出願に対する、他
の実施形態、改良、置換、代替、等価な要素および工程
はまた、本発明の範囲内に存在する。
てきたが、これは本発明の一例に過ぎず、上述のこの詳
細な説明は、この例に本発明を限定することを意味しな
いことを理解すべきである。上述の本出願に対する、他
の実施形態、改良、置換、代替、等価な要素および工程
はまた、本発明の範囲内に存在する。
【００４７】
【発明の効果】ルータマトリクスの設計において、改良
されたルータセルを用いることによって、リクロッカ回
路によって引き起こされる信号内のジッターが最小限に
抑えられるようなリクロッカ回路およびルータセルを提
供することができる。
されたルータセルを用いることによって、リクロッカ回
路によって引き起こされる信号内のジッターが最小限に
抑えられるようなリクロッカ回路およびルータセルを提
供することができる。
【図１】図１は、公知のルータセルのブロック図であ
る。
る。
【図２】図２は、単一の拡張入力／出力対を有する公知
のルータセルのブロック図である。
のルータセルのブロック図である。
【図３】図３は、図２に示す公知のルータセルの簡略的
な模式図である。
な模式図である。
【図４】図４は、複数の図２に示すルータセルを備える
公知のルータマトリクスの模式図である。
公知のルータマトリクスの模式図である。
【図５】図５は、複数の拡張入力／出力対を有する改良
されたルータセルのブロック図である。
されたルータセルのブロック図である。
【図６】図６は、図５に示す改良されたルータセルの簡
略的な模式図である。
略的な模式図である。
【図７】図７は、複数の図５に示す改良されたルータセ
ルを備える改良されたルータマトリクスの模式図であ
り、ルータマトリクスを通じる第１のルーティング経路
を表す図である。
ルを備える改良されたルータマトリクスの模式図であ
り、ルータマトリクスを通じる第１のルーティング経路
を表す図である。
【図８】図８は、ルータマトリクスを通じる第２のルー
ティング経路を表す、図７に示す改良されたルータマト
リクスの模式図である。
ティング経路を表す、図７に示す改良されたルータマト
リクスの模式図である。
３２ リクロッカ回路
───────────────────────────────────────────────────── フロントページの続き (71)出願人 501405225 970 Ｆｒａｓｅｒ Ｄｒｉｖｅ， Ｂｕ ｒｌｉｎｇｔｏｎ， Ｏｎｔａｒｉｏ Ｌ ７Ｌ ５Ｐ５ ＣＡＮＡＤＡ (72)発明者 アトゥル クリシュナ ガプタ カナダ国 エル７ティー ３ゼット５ オ ンタリオ， バーリントン， ウォリック コート 950 Ｆターム(参考） 5J055 AX22 BX06 BX09 CX25 EZ00 EZ13 GX01 5K047 AA06 GG08 MM05 MM53
Claims (17)
- 【請求項１】 複数の入力ポートから複数の出力ポート
に信号をルーティングするルータマトリクスであって、 該ルータマトリクスは、該入力ポートと該出力ポートと
の間に結合された、複数の相互接続されたルータセルで
あって、該相互接続されたルータセルは、２次元のマト
リクスに構成された、ルータセルを備え、 該ルータセルのそれぞれは、入力ポートと、出力ポート
と、複数の拡張入力ポートと、複数の拡張入力ポートと
を有し、該ルータセルは、該ルータマトリクスの最大パ
ス長を低減するために、該入力ポート、該出力ポート、
該複数の拡張入力ポートおよび該複数の拡張出力ポート
を使用して相互接続されている、ルータマトリクス。 - 【請求項２】 前記少なくとも１つのルータセルは、少
なくとも６個の他のルータセルに前記入力ポート、前記
出力ポート、前記複数の拡張入力ポートおよび前記複数
の拡張出力ポートを介して接続されている、請求項１に
記載のルータマトリクス。 - 【請求項３】 前記相互接続されたルータセルを通じて
ルーティングされる信号が映像信号である、請求項１に
記載のルータマトリクス。 - 【請求項４】 前記映像信号がＨＤＴＶデジタルビデオ
信号である、請求項３に記載のルータマトリクス。 - 【請求項５】 ルータセルのそれぞれが、 前記入力ポートと前記出力ポートとの間に結合されたス
イッチであって、該スイッチは、入力信号を受け取る入
力および第１のスイッチ出力と第２のパススルー出力と
の２個の出力を含む、スイッチと、 該スイッチの該パススルー出力に結合された第１のリク
ロッカ回路と、 複数の拡張出力信号を生成するために該第１のリクロッ
カ回路からの信号出力を複製する、該第１のリクロッカ
に結合されたファンアウト回路と、 積分Ｎ：１マルチブレクサを有する第２のリクロッカ回
路であって、Ｎは少なくとも３であり、該第２のリクロ
ッカ回路は、前記複数の拡張入力ポートと、該スイッチ
からの該スイッチ出力とに結合され、出力信号を生成す
る、第２のリクロッカ回路とを含む、請求項１に記載の
ルータマトリクス。 - 【請求項６】 ルータセルのそれぞれは、前記入力ポー
トと前記スイッチの前記入力との間に結合された等化器
をさらに含む、請求項５に記載のルータマトリクス。 - 【請求項７】 Ｎは少なくとも４である、請求項５に記
載のルータマトリクス。 - 【請求項８】 ルータセルのそれぞれは、リクロッカ回
路を含む、請求項１に記載のルータマトリクス。 - 【請求項９】 ルータセルのそれぞれは、前記複数の拡
張入力ポートと前記入力ポートとに結合され、該複数の
拡張入力ポートまたは該入力ポートの１つの上の信号を
選択する拡張マルチプレクサと、該入力ポート上の信号
を該複数の拡張出力ポートに複製するファンアウト回路
とを含む、請求項８に記載のルータマトリクス。 - 【請求項１０】 Ｎ個の入力信号を受け取り、該Ｎ個の
入力信号から１つを選択するＮ：１マルチプレクサであ
って、Ｎは少なくとも３である、Ｎ：１マルチプレクサ
と、 該Ｎ：１マルチプレクサの出力に結合されたリクロッカ
であって、該選択された入力信号中のデータをリタイミ
ングするリクロッカとを備えた、リクロッキング回路。 - 【請求項１１】 Ｎは少なくとも４である、請求項１０
に記載のリクロッキング回路。 - 【請求項１２】 Ｎは４よりも大きい、請求項１０に記
載のリクロッキング回路。 - 【請求項１３】 前記入力信号が映像信号である、請求
項１０に記載のリクロッキング回路。 - 【請求項１４】 前記映像信号がＨＤＴＶデジタルビデ
オ信号である、請求項１３に記載のリクロッキング回
路。 - 【請求項１５】 ルータマトリクスに使用されるルータ
セルであって、 該ルータセルの入力ポートと出力ポートとの間に結合さ
れたスイッチであって、該スイッチは、入力信号を受け
取る入力および第１のスイッチ出力と第２のパススルー
出力との２個の出力を含む、スイッチと、 該スイッチの該パススルー出力に結合された第１のリク
ロッカ回路と、 複数の拡張出力信号を生成するために該第１のリクロッ
カ回路からの信号出力を複製する、該第１のリクロッカ
に結合されたファンアウト回路と、 積分Ｎ：１マルチブレクサを有する第２のリクロッカ回
路であって、Ｎは少なくとも３であり、該第２のリクロ
ッカ回路は、該ルータセルの複数の拡張入力ポートと、
該スイッチからの該スイッチ出力とに結合され、出力信
号を生成する、第２のリクロッカ回路とを備えた、ルー
タセル。 - 【請求項１６】 前記入力ポートと前記スイッチの前記
入力との間に結合された等化器をさらに含む、請求項１
５に記載のルータセル。 - 【請求項１７】 Ｎは少なくとも４である、請求項１５
に記載のルータセル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/690,771 | 2000-10-17 | ||
| US09/690,771 US6791977B1 (en) | 2000-10-17 | 2000-10-17 | Reclocker circuit and router cell |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004050546A Division JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002171248A true JP2002171248A (ja) | 2002-06-14 |
| JP3585878B2 JP3585878B2 (ja) | 2004-11-04 |
Family
ID=24773893
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001319878A Expired - Lifetime JP3585878B2 (ja) | 2000-10-17 | 2001-10-17 | 改良されたリクロッカおよびルータセル |
| JP2004050546A Pending JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004050546A Pending JP2004166312A (ja) | 2000-10-17 | 2004-02-25 | 改良されたリクロッカおよびルータセル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6791977B1 (ja) |
| EP (1) | EP1199885A3 (ja) |
| JP (2) | JP3585878B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003240008A1 (en) * | 2002-06-21 | 2004-01-06 | Thomson Licensing S.A. | Fully redundant linearly expandable broadcast router |
| DE10336992B4 (de) * | 2003-08-12 | 2006-02-02 | Hirschmann Electronics Gmbh & Co. Kg | Speicherfreier Retimer |
| US20090091345A1 (en) * | 2007-10-05 | 2009-04-09 | Moises Cases | Structure for providing a duplicate test signal of an output signal under test in an integrated circuit |
| CN114070286B (zh) * | 2021-10-25 | 2023-05-26 | 中国电子科技集团公司第二十九研究所 | 一种任意路由射频开关矩阵 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462066B1 (fr) * | 1979-07-17 | 1988-01-15 | Telecommunications Sa | Dispositif de commutation de deux trains numeriques |
| US4642805A (en) * | 1984-06-25 | 1987-02-10 | Rolm Corporation | Digital link for telephone station sets |
| ATE62774T1 (de) | 1985-09-25 | 1991-05-15 | Siemens Ag | Netzwerk zur verarbeitung von daten grosser bitbreite mit einem sender und einer vielzahl von empfaengern. |
| GB2198012B (en) | 1986-11-20 | 1990-07-04 | Sony Corp | Clock signal multiplexers |
| DE8905982U1 (de) | 1989-05-12 | 1989-07-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrstufige Koppeleinrichtung |
| GB8927207D0 (en) | 1989-12-01 | 1990-01-31 | Pro Bel Limited | Digital switcher for routing signals |
| JPH0563734A (ja) | 1991-08-28 | 1993-03-12 | Nec Corp | データ通信装置 |
| US5257260A (en) | 1991-12-18 | 1993-10-26 | Redcom Laboratories Inc. | Expanding switching capability of a time division communication system by multiplexing groups of circuits into successions |
| JPH0744544B2 (ja) | 1992-01-17 | 1995-05-15 | 富士通株式会社 | 自己ルーチング機能付き相互接続網 |
| US5388099A (en) | 1992-10-22 | 1995-02-07 | Digital Equipment Corporation | Backplane wiring for hub in packet data communications system |
| US5751764A (en) | 1993-04-16 | 1998-05-12 | Nvision, Inc. | Switcher for flexibly interconnecting communication ports |
| GB9317897D0 (en) | 1993-08-27 | 1993-10-13 | Plessey Telecomm | Telecommunications switching element |
| US5577042A (en) * | 1994-01-18 | 1996-11-19 | Mcgraw Broadcast | Broadcast and presentation system and method |
| GB9408574D0 (en) | 1994-04-29 | 1994-06-22 | Newbridge Networks Corp | Atm switching system |
| JP3291122B2 (ja) | 1994-06-02 | 2002-06-10 | 富士通株式会社 | 自己ルーチング交換機、ａｔｍ交換機及び交換システム |
| US5689686A (en) | 1994-07-29 | 1997-11-18 | Cypress Semiconductor Corp. | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
| US5493565A (en) * | 1994-08-10 | 1996-02-20 | Dsc Communications Corporation | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals |
| JP2914433B2 (ja) | 1996-05-28 | 1999-06-28 | 日本電気株式会社 | 多段スイッチの接続情報チェック方式 |
| US5734649A (en) | 1996-05-31 | 1998-03-31 | Bbn Corporation | Data packet router |
| US5798580A (en) | 1996-10-09 | 1998-08-25 | Morozov; Valentin | Contention free global interconnection |
| WO1998021857A1 (en) | 1996-11-14 | 1998-05-22 | Alan Huang | N-dimensional scalable switching networks |
| US6104732A (en) * | 1997-10-24 | 2000-08-15 | G-2 Networks, Inc. | Integrated signal routing circuit |
| FR2773296B1 (fr) * | 1997-12-31 | 2000-01-21 | Alsthom Cge Alcatel | Carte d'abonne, unite de raccordement d'abonne, et centre de commutation permettant de concentrer des trames internet |
-
2000
- 2000-10-17 US US09/690,771 patent/US6791977B1/en not_active Expired - Lifetime
-
2001
- 2001-10-17 EP EP01124807A patent/EP1199885A3/en not_active Withdrawn
- 2001-10-17 JP JP2001319878A patent/JP3585878B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-25 JP JP2004050546A patent/JP2004166312A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1199885A2 (en) | 2002-04-24 |
| EP1199885A3 (en) | 2004-02-18 |
| JP3585878B2 (ja) | 2004-11-04 |
| US6791977B1 (en) | 2004-09-14 |
| JP2004166312A (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516238A (en) | Self-routing switching network | |
| US5179552A (en) | Crosspoint matrix switching element for a packet switch | |
| US6636932B1 (en) | Crossbar switch and control for data networks switching | |
| US5197064A (en) | Distributed modular packet switch employing recursive partitioning | |
| US6917537B2 (en) | RSFQ Batcher-banyan switching network | |
| US5440550A (en) | High speed switching architecture | |
| JPH11266273A (ja) | スイッチ構造及びそのアップグレード方法 | |
| JP3745443B2 (ja) | 回線群による同期スイッチングを用いるａｔｍスイッチ | |
| KR101017933B1 (ko) | 완전 중복형의 선형적으로 확장 가능한 방송 라우터 | |
| JP2954245B2 (ja) | デイジタル一段結合回路網 | |
| US5509037A (en) | Data phase alignment circuitry | |
| US6807186B2 (en) | Architectures for a single-stage grooming switch | |
| JP3585878B2 (ja) | 改良されたリクロッカおよびルータセル | |
| JP2000152356A (ja) | デ―タ切替装置 | |
| JPH08256163A (ja) | Ａｔｍスイッチのスイッチング構造としての使用に適する自己経路指定クロスバー・スイッチ | |
| JP2000152355A (ja) | スイッチモジュ―ル | |
| KR101060543B1 (ko) | 다수의 또는 중복된 기준 입력을 교대로 수신하도록 구성된 방송 라우터 | |
| JP3455487B2 (ja) | シリアル伝送路切替システム | |
| JP4007942B2 (ja) | スケーラブルノード | |
| US20020163594A1 (en) | Simultaneous vertical spatial filtering and chroma conversion in video images | |
| JP2003316749A (ja) | 分散型のリンク・モジュール | |
| US6826199B1 (en) | Arrangement, system and method relating to switching | |
| JP2608733B2 (ja) | スイッチング回路網 | |
| JPH09261236A (ja) | クロスコネクト装置の無瞬断拡張システム | |
| KR100243697B1 (ko) | 신호 변환 및 위상 정렬 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3585878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |