JPH08256163A

JPH08256163A - Ａｔｍスイッチのスイッチング構造としての使用に適する自己経路指定クロスバー・スイッチ

Info

Publication number: JPH08256163A
Application number: JP28950695A
Authority: JP
Inventors: Joseph B Lyles; ビーライルズジョセフ
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1994-11-15
Filing date: 1995-11-08
Publication date: 1996-10-01
Also published as: EP0713304A2; EP0713304A3; US5602844A

Abstract

(57)【要約】（修正有）【課題】バッチャー／バニャンよりもよいスケーリン
グ特性を有し，かつ故障診断の容易な自己経路指定スイ
ッチング構造を提供する。【解決手段】Ｎ×ＮのＡＴＭスイッチは、入力源から
出力ポートに結合された出力宛先にパケットを転送する
Ｎ個の入力ポート及びＮ個の出力ポートと、内部交差点
に配置された状態マシンのクロスポイント・アレー１２
とを備え、各状態マシンは、一つの出力ポートを表わす
所定の識別を有し、識別を各アドレス・ヘッダーと比較
し、識別とアドレス・ヘッダー間で一致するときに各状
態マシンを活動／連結済みに設定し、不一致のときに各
状態マシンを不稼動／切断済みに設定する手段を含み、
それにより選択された回路は、入出力間接続において活
動／連結済み状態マシンを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速の広帯域通信網に
関し、特にＡＴＭスイッチにおいてデータ・パケットを
伝達するのに適する自己経路指定クロスバー・スイッチ
に関する。

【０００２】

【従来の技術】高速の、広帯域通信網は、入力源(input
sources) から出力源(output sources)にデータ・パケ
ットを送る（ルーチンする(routing) ）システムを含
む。米国特許第 5,305,311号公報及び米国特許第 5,32
7,420号公報は、そのような交換機網（以下、スイッチ
ング・ネットワークと称する）を開示する。そのような
従来技術システムの基本的なアーキテクチャは、ＡＴ＆
Ｔ／ベルコアー(Bellcore)によって開発された型のＶＬ
ＳＩベースの“バッチャー／バニャン(Batcher/banya
n)”スイッチング構造(switching fabric)を用いている
非同期転送モード（ＡＴＭ）ローカルエリアネットワー
ク（ＬＡＮ）を含む。バッチャー／バニャン・スイッチ
ング技術は、２５６ポートよりも大きく、かつ１ギガバ
イト／秒を越えるリンク速度(link rates)にスイッチを
スケール(scale) し、これらのスイッチは、より多くの
ユーザー層(user communities)を支持するためのより大
きな階層ネットワークを形成すべく相互接続することが
できる。そのようなバッチャー／バニャン・スイッチ構
造の利点は、それらが“自己経路指定”であるというこ
とである。即ち、データ・パケットは、局所判断（決
定）だけに基づいてスイッチング構造を通って送られ、
大域の(global)“チョークポイント(chokepoint)”は、
存在しない。ネットワークの各段階について、経路指定
は、スイッチのその段階に入力するデータ・パケットに
含まれる情報だけで決定することができる；即ち、局
所的に利用可能な情報で決定することができる。そのよ
うなネットワークは、それらが“非ブロッキング(non-b
locking)”であるときにも有利である。あらゆるスイッ
チング・サイクルにおいて、ネットワークは、その入力
の、任意順列(arbitrary permutation) または部分順列
(partial permutation) を生成することが可能である。
もっと簡単に言うと、非ブロッキング・スイッチング構
造は、単一スイッチング・サイクルにおける全ての可能
な一対一の入力／出力マッピングを生成することができ
る。

【０００３】理想的には、そのようなスイッチング構造
は、並行処理(parallelism) を提供し、それにより単一
Ｎポート・バッチャー整列（法）ネットワークは、ある
数ｋ（一般に２または３）の接続されたバニャン経路指
定スイッチをフィードすることができ、いかなるデータ
・パケットを失うことなく同じセル・スイッチング・サ
イクル中にｋセルほどが同じ数の出力ポートに送られう
る。しかしながら、一つ以上のデータ・パケットが単一
スイッチ・サイクル中に同じ出力ポートに向けられるこ
とを見出すときに発生する問題を克服するために、“予
約リング(reservation ring)”は、そのような矛盾して
いるデータ・パケットの中でコンテンション(contentio
n)を公正に判断するために供給され、同時にあらゆるサ
イクルでそれらのせいぜいｋ(at most k of them) をス
イッチに提出（提起）させる。予約リングは、矛盾して
いるデータ・パケットの中の出力コンテンションを解決
し、同時にスイッチング構造の出力ポートへの“公正
な”アクセスを実行する。

【０００４】

【発明が解決しようとする課題】データ・パケットの第
１のビット(the first bits)は、パケットが送られるべ
きアドレスを含む。そのような“第１のビット”は、
“ヘッダー(header)”と一般に呼ばれ、かつソース及び
宛先（行先）が入力及び出力ポートである、スイッチン
グ構造を通る経路を識別する。特定のスイッチに対し
て、所与の仮想回路に対応付けられた入力及び出力ポー
トは、接続設定（設置）で画定される。仮想回路は、従
って究極（最終）のソース及び究極（最終）の宛先（行
先）であり、かつその間の全ての中間スイッチは、構造
を通る経路を画定する。従って、ヘッダーの内容は、特
定のスイッチング構造を通る経路として仮想回路によっ
て画定される。バッチャー／バニャンのようなスイッチ
ング構造は、あらゆる所与の入力及び出力対の間の多く
の可能な経路を許容しかつ本発明によって克服されるこ
とを求められる問題を提起する。問題は、複数の可能な
経路によりバッチャー／バニャン・スイッチ構造におけ
る故障を診断することが非常に難しいということであ
る。故障は、多くの可能な経路により再現することが難
しい。本発明は、従来技術システムのバッチャー／バニ
ャン・ネットワークを置き換え、バッチャー／バニャン
・ネットワークよりも構造における故障の容易な診断を
提供し、設計において簡単、製造するために経済的であ
り、かつ本願発明がコマーシャル的な実施におけるよう
に実行されることが適用可能であるスイッチング構造の
大きさに対してバッチャー／バニャンよりもよいスケー
リング特性(scaling properties)を提供する、新しくか
つ改良されたスイッチング構造について考察する。

【０００５】

【課題を解決するための手段】本発明の、ＡＴＭスイッ
チにおいてデータ・パケットを転送する、拡張可能な自
己経路指定スイッチング構造は、パケットによって特定
された構造を通して回路上の入力ポートに結合された入
力源から出力ポートに結合された出力宛先にパケットを
転送する複数の入力ポート及び複数の出力ポートと、入
力ポート及び出力ポートの内部交差点に配置された状態
マシンのクロスポイント・アレーとを備え、各状態マシ
ンは、一つの出力ポートを表わす所定の識別を有し、識
別を各データ・パケットのアドレス・ヘッダーと比較
し、比較が識別とアドレス・ヘッダーの間の一致を決定
するときに各状態マシンを活動／連結済みに設定し、比
較が識別とアドレス・ヘッダーの間の不一致を決定する
ときに各状態マシンを不稼動／切断済みに設定する手段
を含み、それにより、所望の出力ポートへの構造を通る
選択された回路は、一つの入力ポートから所望の出力ポ
ートへの接続において活動／連結済み状態マシンを含
む。

【０００６】

【作用】本発明によれば、ＡＴＭスイッチにおいてデー
タ・パケットを転送する、拡張可能な自己経路指定スイ
ッチング構造が提供される。スイッチング構造は、パケ
ットによって特定された構造を通して回路上の入力ポー
トに結合された入力源から出力ポートに結合された出力
宛先にパケットを転送する複数の入力ポート及び複数の
出力ポートを含む。入力ポート及び出力ポートの内部交
差点に配置された状態マシンを含むクロスポイント・ア
レーは、回路を供給する。各状態マシンは、一つの出力
ポートを表わす所定の識別を有し、識別を各データ・パ
ケットのアドレス・ヘッダーと比較し、比較が識別とア
ドレス・ヘッダーの間の一致を決定するときに各状態マ
シンを活動／連結済みに設定し、比較が識別とアドレス
・ヘッダーの間の不一致を決定するときに各状態マシン
を不稼動／切断済みに設定する手段を含む。従って、所
望の出力ポートへの構造を通る選択された回路は、一つ
の入力ポートから所望の出力ポートへの活動−連結済み
状態マシンを含む。本発明のスイッチング構造は、入力
ポートが複数の行を含み、出力ポートが複数の列を含
む、クロスポイント・アレーを備えている。選択回路
は、所望の出力ポートによって規定された活動／連結済
み状態マシンを通る入力行及び出力列である。

【０００７】本発明のより限定された態様によれば、各
状態マシンの所定の識別は、所望の出力ポートによって
規定された活動／連結済み状態マシンを含んでいる列に
共通なハードワイヤード・ビット・シーケンスを備えて
いる。

【０００８】

【実施例】図示したものが本発明の好ましい実施例を説
明する目的のためであり本発明を限定する目的のためで
はない図面を参照すると、図は、ＡＴＭスイッチにおけ
るスイッチング構造としての使用に適する自己経路指定
クロスバー・スイッチ(self routing crossbar switch)
を示す。本発明は、ここに参照文献として示す、米国特
許第 5,327,420号公報に示すようなシステムにおけるバ
ッチャー／バニャン(Batcher/banyan)ネットワークを置
き換えるために特に利用可能である。そのようなシステ
ムの基本的アーキテクチャは、“セル”と呼ばれる、小
さな、固定サイズのデータ・パケットの高速、並列伝送
及びスイッチングに指向される。“ヘッダー”と呼ばれ
る、各データ・パケットの第１のビット(the first bit
s)は、パケットが送られるべき出力ポートを示すアドレ
スを含む。図１は、Ｎ×Ｎのスイッチング構造を形成す
る、Ｎが２の累乗である、大きさＮ×Ｎの、構造の基本
素子（要素）を表しているクロスバー・チップ１０を示
す。構造は、クロスポイント１２が入力行１４と出力列
１６の交差点に位置決めされるクロスポイント・アレー
(crosspoint array)を含む。入力は、Ｉ₀からＩ_n- ₁の
範囲で示され、同様に、出力は、Ｏ₀からＯ_n-1の範囲
で示される。勿論、素早くかつ信頼性のある方法で入力
ポートから構造を通って所望の出力ポートにセルを伝送
することが、本発明の総括目的である。

【０００９】そのようなＡＴＭに対して、各セルは、最
初に最上位のビット、逐次ビットで表わされ、かつセル
に予め係属された(pre-pended)ヘッダーを有する。セル
の提示は、全入力１４で同時に発生する。従って、自己
経路指定クロスバー・チップは、ロック段階(lock ste
p) で全セル・ヘッダーを比較することができる。所与
の入力がセル時間中非活動であるならば、それは、それ
でも、“非活動”を示すべく“０”に設定されたリーデ
ィング・ビットを有する、ダミー・セルを表わす。アド
レスは、Ｎ×Ｎチップ内でセルが送りだされるべき出力
列１６を識別するための形である。各チッパ１０は、行
と列の間のクロスポイントでＮ²の内部交差点を有す
る。交差点のそれぞれには、図２に示す動作特性を有し
ている状態マシン(state machine) が配置される。セル
のフィールドの最上位のビットは、まず行１４に伝送さ
れる。クロスポイント１２の各状態マシンでは、アドレ
スの各ビットが交差点の列に共通なハードワイヤード・
ビット・シーケンス(hard wired bit sequence) と比較
される。シーケンスは、特定な列の全状態マシンに共通
な出力ポートを表わす所定の識別を含む。各状態マシン
に対して生成されたアドレスが列に共通でありかつ各状
態マシンに存在しないならば、アレーは、完全に規則的
である。逐次比較のある段階で状態マシンが“非同等(n
ot-equal) ”の決定を行うならば、状態マシンは、“非
活動(not-active)／切断(disconnected)”へ行く。アド
レスの終りでは、活動状態マシンだけが特定の行を所望
の列出力に接続することができる。構造の最大動作効率
の場合には、それぞれが一つの入力行の上にある、Ｎセ
ルは、スイッチング構造を通る同時伝送に対してＮ出力
ポートに個々に接続することができる。同じポートへの
出力を要求している矛盾しているセルを回避するため
に、予約リング（図示省略）は、一つの行だけが所望の
列をアドレスすることを保証して、一つの入力だけが所
与の出力を駆動する。同時係属出願は、本発明のスイッ
チング構造との使用に適する予約リングを開示する。

【００１０】図３を特定的に参照すると、本発明のより
詳細な説明が示されており、“００”から“１１”まで
の数字が付けられた列を有する４×４のスイッチング構
造が示されている。アドレス比較は、３つのタイム・ス
テップ(three time steps)で発生するということが理解
できる。タイム・ステップ０の間中、最上位のビット
は、セルが活動であるということを示すために“１”に
設定される。セルが不稼動であるならば、最上位のビッ
トは、“０”に設定される。タイム・ステップ１及び２
の間中、列は、チップ内で選択される。第１の列は、シ
ーケンス“００”によって識別され、第４の列は、シー
ケンス“１１”によって識別されるということが理解で
きる。従って、全ての行は、列“００”に対してシーケ
ンス“１００”と比較され、列“１１”に対してシーケ
ンス“１１１”と比較される。スイッチング構造１０
は、単一チップで可能なものより大きな構造及び入力か
ら出力へｋの高速化（バッチャー／バニャン・ネットワ
ークにおけるｋバニャンで達成可能なｋの高速化に類似
する）が存在する構造の両方に一般化することができる
ということは、本発明の重要な特徴である。図４は、２
Ｎ×２Ｎのスイッチング構造を形成すべく接続された、
Ｎが２の累乗である、それぞれがＮ×Ｎの大きさの、ク
ロスバアー・チップ１０の４つのアレー２０を示す。チ
ップ１０は、それぞれのクロスバー列が接地またはＶＣ
Ｃに繋がれたピンによる識別を与えられる、２つのＮ×
Ｎクロスバーの２つの列２２、２４に接続される。従っ
て、識別を有している各個別出力ポートに加えて、二つ
の列は、それぞれ識別も有する。また、バッチャー／バ
ニャン・ネットワークのように、ｋの高速化は、列の数
をｋで掛けることによって達成できる。例えば、図５
は、ｋ＝２の高速化値に対する２Ｎの入力と２×２Ｎの
出力を有するような回路を示す。所望の出力ポートの識
別は、［セル活動／不稼動、ｋの値、チップ列、Ｎ
×Ｎチップ内の列］：フォームの単一アドレスによっ
て表され、スイッチング構造への各入力は、所望の出力
ポートをそのアドレスにより識別する。

【００１１】図５及び図６を参照すると、上記アドレス
・フォームが特に示されている。図５は、２の高速化を
有する８×８スイッチング構造を示す。“００００”か
ら“１１１１”の数字が付けられた個別列を有する、４
×４チップの４つの列にわたり広がる１６列が存在す
る。図６では、セル・アドレスを各列の識別と比較する
ためのシーケンスが示されている。従って、全ての列
が、列“００００”に対してシーケンス“１００００”
と、列“１１１１”に対してシーケンス“１１１１１”
と比較される。タイム・ステップ０では、比較は、セル
が活動か非活動かをを決定するために発生する。タイム
・ステップ１では、ｋ値比較が発生する。タイム・ステ
ップ２では、チップ列比較が発生しかつタイム・ステッ
プ３及び４では、それぞれのチップ内の選択列比較が発
生する。図７及び図８を参照すると、図２に示されたよ
うな状態図を有している状態マシンの一つの可能なハー
ドウェア順列が示されている。図７に示された状態マシ
ンは、スイッチング構造１０の各クロスポイント１２
（図１）に配置される。図８は、図７の状態マシンに対
する機能の詳細な規定を提供する。この実行は、おおよ
そ１２のゲート同等物(equivalents) を必要とする。１
２８×１２８の自己経路指定クロスバー・スイッチは、
標準セル技術を用いて容易に実行可能でありうる。

【００１２】本発明の特定な利点は、従来のよく知られ
たバッチャー／バニャン・ネットワークよりもスイッチ
ング構造における故障を診断することが容易であるとい
うことである。特に、そのような従来技術のシステム
は、パケットの残りをどのように続いて送るかを決定す
るために一つ以上のセル・ヘッダー・アドレス・ビット
を検査することを各スイッチング・ポイントに要求し
た。結果として生じた仮想回路は、複雑でありかつどこ
で故障が発生したかを識別することが難しかった。本発
明は、故障が所望の出力ポートに共通な構造の列の状態
マシンで位置決めされうる簡略化されたシステムを供給
することによってこの問題を克服する。本発明の別の利
点は、よりよいスケーリング特性で容易に拡張可能であ
るその能力である。例えば、２Ｎのバッチャー／バニャ
ン・ネットワークは、本発明に従って製造される同等の
自己経路指定クロスバー・スイッチの８つのチップに対
して、１０のチップを必要とする。大きなＮのスイッチ
ング構造に対してバッチャー／バニャンは、本発明より
もよくスケールしうるということが当業者によって注目
されうるだろうが。本発明は、好ましい実施例を参照し
て記載された。明らかに、変更及び変形は、この明細書
の解釈及び理解により他に生じうる。それらが添付した
特許請求の範囲またはその同等物の範疇内にくるもので
ある限り全てのそのような変更及び変形を含むことを企
図するものである。

【００１３】

【発明の効果】本発明の、ＡＴＭスイッチにおいてデー
タ・パケットを転送する、拡張可能な自己経路指定スイ
ッチング構造は、パケットによって特定された構造を通
して回路上の入力ポートに結合された入力源から出力ポ
ートに結合された出力宛先にパケットを転送する複数の
入力ポート及び複数の出力ポートと、入力ポート及び出
力ポートの内部交差点に配置された状態マシンのクロス
ポイント・アレーとを備え、各状態マシンは、一つの出
力ポートを表わす所定の識別を有し、識別を各データ・
パケットのアドレス・ヘッダーと比較し、比較が識別と
アドレス・ヘッダーの間の一致を決定するときに各状態
マシンを活動／連結済みに設定し、比較が識別とアドレ
ス・ヘッダーの間の不一致を決定するときに各状態マシ
ンを不稼動／切断済みに設定する手段を含み、それによ
り、所望の出力ポートへの構造を通る選択された回路
は、一つの入力ポートから所望の出力ポートへの接続に
おいて活動／連結済み状態マシンを含むので、デザイン
が簡素でありそれゆえに従来技術のバッチャー／バニャ
ン・クロスバー・スイッチよりも故障を診断することが
容易である。また、小さなスケーリング値に対してより
よいスケーリング特性を有するスイッチング構造を得る
ことができる。

【００１４】本発明に対する他の利得及び利点は、この
明細書の解釈及び理解により当業者には自明であろう。

【図面の簡単な説明】

【図１】本発明の部分であることを企図した、大きさが
Ｎ×Ｎの、クロスバー・チップの線図である。

【図２】図１のチップのクロスポイントにおける各状態
マシンの可能な状態を画定する図である。

【図３】セル・パケットのヘッダー情報に対して出力ポ
ートまたは列のアドレス識別を比較する表形式のシーケ
ンスを示す図である。

【図４】スイッチング構造２Ｎ×２Ｎを形成すべく接続
された図１のクロスバー・チップのアレーを示す図であ
る。

【図５】２の高速化を有している図１のクロスバー・チ
ップの拡張したスイッチング構造を示す図である。

【図６】２の高速化を有する８×８のスイッチング構造
における列識別に対してヘッダー情報を比較するシーケ
ンスの表形式の図である。

【図７】本発明のクロスポイント・アレーに採り入れる
ことができるような標準形式の同期状態マシンを示す図
である。

【図８】図７の状態マシンの表形式の画定を示す図であ
る。

【符号の説明】

１０クロスバー・チップ１２クロスポイント１４入力行１６出力列Ｉ₀、Ｉ_n-1 入力Ｏ₀、Ｏ_n-1 出力

Claims

【特許請求の範囲】

【請求項１】ＡＴＭスイッチにおけるデータ・パケッ
トを転送する、拡張可能な自己経路指定スイッチング構
造であって、前記パケットによって特定された構造を通
して回路上の入力ポートに結合された入力源から出力ポ
ートに結合された出力宛先にパケットを転送する複数の
入力ポート及び複数の出力ポートと、前記入力ポート及
び前記出力ポートの内部交差点に配置された状態マシン
のクロスポイント・アレーとを備え、各前記状態マシン
は、一つの出力ポートを表わす所定の識別を有し、識別
を各データ・パケットのアドレス・ヘッダーと比較し、
該比較が該識別と該アドレス・ヘッダーの間の一致を決
定するときに各前記状態マシンを活動／連結済みに設定
し、該比較が該識別と該アドレス・ヘッダーの間の不一
致を決定するときに各前記状態マシンを不稼動／切断済
みに設定する手段を含み、それにより、所望の出力ポー
トへの前記構造を通る選択された回路は、一つの前記入
力ポートから該所望の出力ポートへの接続において活動
／連結済み状態マシンを含むことを特徴とする自己経路
指定スイッチング構造。