JP3455487B2 - シリアル伝送路切替システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の伝送レート
が混在する通信機器を選択的に交換接続するためのシリ
アル伝送路切替システムに関する。

【０００２】

【従来の技術】近時、デジタル技術の進歩に伴い、スタ
ンダードな現行テレビジョン信号だけでなく、ハイビジ
ョンテレビジョン信号のデジタル化が実現されている。
また、このような映像信号のデジタル化により、ＭＰＥ
Ｇ、ＪＰＥＧ等の映像圧縮技術が盛んに開発されてい
る。このことから、例えば放送局にあっては、局内で多
種の伝送レートの映像信号を取り扱うようになってきて
いる。その伝送レートの異なる映像信号としては、例え
ばハイビジョンベースバンド信号（1.5Gbps）、スタン
ダードテレビジョン信号（143Mbps 、177Mbps、270Mbps
、360Mbps 、540Mbps 等）、圧縮映像信号（ＭＰＥ
Ｇ、ＪＰＥＧ等）がある。なお、本明細書中では、「映
像信号」なる用語は画像情報のみを含む信号ではなく、
音声成分や同期信号等も含むものとする。

【０００３】この場合、複数の伝送レートが混在する複
数のシリアル伝送路を１カ所に集中し、選択的に交換接
続するシリアル伝送路切替装置が使用される。この切替
装置は、入力部及び出力部に種々の伝送レートに対応す
るインターフェース部（バッファによる波形等化部）を
備え、入力部で入力信号の波形劣化を復調し、スイッチ
ング（信号切替）を行う。このスイッチ部で選択された
信号を出力部で波形劣化を復調して出力伝送路に出力す
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
ような従来のシリアル伝送路切替装置では、伝送レート
毎の最大回線数が予め決められているため、拡張性に乏
しい。例えばスタジオや機材の増加によるシリアル伝送
路の追加、新たな伝送レートのシリアル伝送路の追加に
柔軟に対応することができないという問題がある。

【０００５】即ち、伝送レート毎の最大回線数が予め決
められているため、マトリクススイッチ部に空ラインが
あっても、それ以上に該当する伝送レートのシリアル伝
送路を接続することができない。これを解決するために
は、入力部、出力部のインターフェース構成の設計変更
が余儀なくされ、コストが大幅に増大してしまう。

【０００６】また、従来のマトリクススイッチ部では、
伝送される符号列の不均一さにより出力信号にジッタが
生じる。このジッタを低減し、受信部での信号再生を容
易にするため、マトリクススイッチ部内には、各スイッ
チごとに、クロック信号抽出回路及びＤ−フリップフロ
ップ（Ｄ−ＦＦ）回路を含むリタイミング部が配設され
る。ところが、クロック抽出回路は、固定的な伝送レー
トの信号にしか対処できない。このため、伝送レートの
異なる（マルチレートの）信号を取り扱うためには、夫
々の信号専用のスイッチを設ける必要がある。

【０００７】また、従来のマトリクススイッチ部では、
低速及び高速のデジタル信号を共用して取り扱うため
に、大型のマトリクススイッチ部を構成しようとする
と、スイッチ、分配器、セレクタの数や回路規模が増大
し、装置規模、消費電力が大きくなるという問題もあ
る。

【０００８】本発明は、既存の伝送レートの通信機器の
追加、変更及び新たな伝送レートの通信機器の追加があ
っても柔軟に対応可能なシリアル伝送路切替システムを
提供することを目的とする。

【０００９】本発明はまた、大型のマトリクススイッチ
部を構成する場合に、スイッチの個数を少なくでき、更
に分配器及びセレクタの回路規模を小さくできる、小
型、低消費電力で信頼性の高いシリアル伝送路切替シス
テムを提供することを目的とする。

【００１０】本発明はまた、ＳＤＴＶやＨＤＴＶ等の非
圧縮信号をコンピュータネットワークやＡＴＭ網を通じ
て簡単に、かつ低コストで伝送可能とし、またインター
ネット網、ＡＴＭ網を介して遠隔地との信号の送受を可
能とするインターフェース装置を提供することを目的と
する。

【００１１】

【課題を解決するための手段】本発明の第１の視点は、
シリアル伝送路切替システムであって、複数の入力ライ
ン及び複数の出力ラインを有し、前記入力ラインと前記
出力ラインとの間の回線切替を行うためのスイッチ部
と、前記入力ラインに接続された複数の第１シリアル伝
送路と、伝送信号を任意のレートで出力する入力側通信
機器に夫々接続され、少なくとも接続機器に対応するレ
ートを許容し、前記入力側通信機器からの伝送信号を波
形等化した後に前記第１シリアル伝送路に送出するた
め、前記第１シリアル伝送路の夫々の端末に配設された
入力バッファと、前記出力ラインに接続された複数の第
２シリアル伝送路と、任意のレートの伝送信号を処理す
る出力側通信機器に夫々接続され、少なくとも接続機器
に対応するレートを許容し、前記第２シリアル伝送路か
らの伝送信号を波形等化した後に前記出力側通信機器に
送出するため、前記第２シリアル伝送路の夫々の端末に
配設された出力バッファとを具備し、前記スイッチ部
は、複数の入力部分及び複数の出力部分を有し、前記入
力部分と前記出力部分との間の回線切替を行うためのマ
トリクススイッチと、前記出力部分からの伝送信号の夫
々の高周波側の周波数特性の利得を上昇させるフィルタ
と、前記フィルタからの伝送信号に対してバッファ処理
を施した後、前記出力ラインの内の対応のラインに送出
するように、前記フィルタの夫々に対して配設されたバ
ッファ増幅器とを備える。

【００１２】前記第１シリアル伝送路からの伝送信号を
取り込むと共に、前記入力ラインに供給するため、前記
第１シリアル伝送路と前記入力ラインとの間に受信部を
配設することができる。また、前記出力ラインからの伝
送信号を取り込むと共に、前記第２シリアル伝送路に供
給するため、前記出力ラインと前記第２シリアル伝送路
との間に送信部を配設することができる。

【００１３】

【００１４】本発明の第２の視点は、第１の視点のシス
テムにおいて、前記スイッチ部は、前記出力部分からの
伝送信号の夫々を正及び負の差動信号のペアに変換する
ため、前記出力部分の夫々に接続された変換手段を更に
備え、前記フィルタは、ペアであり、前記変換手段から
の前記正及び負の差動信号の夫々の高周波側の周波数特
性の利得を上昇させるため、前記変換手段の夫々に接続
され、前記バッファ増幅器は、前記フィルタのペアから
の伝送信号を組合わせてシングル信号に戻すと共に、前
記シングル信号に対してバッファ処理を施した後、前記
出力ラインの内の対応のラインに送出するように、前記
フィルタのペアの夫々に対して配設される。

【００１５】本発明の第３の視点は、第１の視点のシス
テムにおいて、（ａ）前記受信部は、Ｌｉ（Ｌｉは自然
数）個の分配器を有し、Ｌｉチャンネルのデジタル信号
を各チャンネル毎に前記分配器にて第１系と第２系とに
分配することと、（ｂ）前記スイッチ部は、最大入力数
Ｎ（Ｎは自然数）個及び最大出力数Ｍ（Ｍは自然数）個
の複数のスイッチを並列に配置して構成され全体で少な
くとも２Ｌｉ個の入力数を有する入力段と、最大入力数
Ｎ個及び最大出力数Ｍ個の複数のスイッチを並列に配置
して構成され全体で少なくとも２Ｌｏ（Ｌｏは自然数）
個の出力数を有する出力段と、これら入力段と出力段と
の間に介在され、前記入力段のスイッチの出力の総数に
相当する入力数を有し且つ前記出力段のスイッチの入力
の総数に相当する出力数を有する（Ｐ＋Ｑ）個のスイッ
チを並列に配置して構成される中間段と、ここで、前記
入力段の１個のスイッチのどちらかの系についての入力
数をＰ（Ｐは自然数）とし、前記出力段の１個のスイッ
チのどちらかの系についての出力数をＱ（Ｑは自然数）
とすることとを具備し、前記受信部により分配された前
記第１系のＬｉチャンネルのデジタル信号と前記第２系
のＬｉチャンネルのデジタル信号とを系毎に入力段の互
いに異なるスイッチに入力し、前記中間段の複数のスイ
ッチを経由して、しかる後に系毎に出力段の互いに異な
るスイッチから出力することと、（ｃ）前記送信部は、
Ｌｏ個のセレクタを有し、前記スイッチ部の互いに異な
るスイッチから出力される前記第１系のデジタル信号と
前記第２系のデジタル信号とを対応するセレクタに入力
していずれか一方を選択的に導出することとを具備す
る。

【００１６】本発明の第４の視点は、第１の視点のシス
テムによる技術を応用し、ネットワークのフォーマット
とは異なる複数種の伝送レートのデータ信号を前記ネッ
トワークを通じて送受するインターフェース装置であっ
て、ｎ系統とｋ系統の入力端子とｊ系統とｍ系統の出力
端子を備え、ｎ系統の入力端子に入力される前記ネット
ワークのフォーマットとは異なるデータ信号をｊ系統の
出力端子に、ｋ系統の入力端子に入力される信号をｍ系
統の出力端子に、それぞれ伝送レートに依存しないで選
択的に導出するマトリクススイッチ部と、前記マトリク
ススイッチ部のｊ系統の出力端子から出力されるデータ
信号をそれぞれ前記ネットワークのフォーマットに変換
して前記ネットワークに送出するフォーマット変換部
と、前記ネットワークを通じて伝送される最大ｋ系統の
データ信号をそれぞれ前記ネットワークのフォーマット
から元のフォーマットのデータ信号に戻して前記マトリ
クススイッチ部のｋ系統の入力端子に送出するフォーマ
ット逆変換部とを具備し、前記マトリスクスイッチ部
は、それぞれ前記ｎ系統とｋ系統の入力端子に接続され
る入力部分及び前記ｊ系統とｍ系統に相当する出力部分
を有し、前記入力部分と前記出力部分との間の回線切替
を行うためのマトリクススイッチと、前記ｊ系統とｍ系
統に相当する出力部分からの伝送信号の夫々の高周波側
の周波数特性の利得を上昇させるフィルタと、前記フィ
ルタからの伝送信号に対してバッファ処理を施した後、
前記ｊ系統とｍ系統の内の対応の出力端子に送出するよ
うに、前記フィルタの夫々に対して配設されたバッファ
増幅器とを備える。

【００１７】上記構成によるインターフェース装置を用
いれば、例えば従来、放送局で使用されていた非圧縮映
像信号をコンピュータネットワークやＡＴＭ網を介して
各映像機器との間で双方向に伝送が可能となり、また遠
隔地との間でもインターネット網、ＡＴＭ網を介して双
方向に伝送することができるようになる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１９】図１は本発明の実施の形態に係るシリアル
伝送路切替システムを示すブロック図である。このシス
テムは、予め決められた固定レートでＮ本の入力ライン
ＩＬ、Ｍ本の出力ラインＯＬ間の回線切替を行うマトリ
クススイッチ部１６を有する切替装置１１を含む。マト
リクススイッチ部１６は、マトリックス状に配列された
多数の１６×１６スイッチ、３２×３２スイッチ等のス
イッチ２１を含むのが通常である。しかし、本発明にお
けるマトリクススイッチ部とは、マトリクススイッチ部
１６がスイッチ２１を１つしか具備しない場合も包含す
るものとする。

【００２０】切替装置１１内には、最大Ｎ本の光伝送路
からの光信号を取り込み、夫々電気信号に変換してマト
リクススイッチ部１６の対応する入力ラインに供給する
ため、光受信部１７が配設される。また、マトリクスス
イッチ部１１の各出力ラインから出力される信号を光信
号に変換して最大Ｍ本のうちの対応する光伝送路に送出
するため、光送信部１８が配設される。マトリクススイ
ッチ部１６と光受信部１７との間、マトリクススイッチ
部１６と光送信部１８との間の接続には、広帯域同軸ケ
ーブル（１〜２ｍ程度）が使用される。

【００２１】また、このシステムでは、シリアル伝送路
１４、１５として光ファイバによる光伝送路（最大２ｋ
ｍ程度）が用いられる。入力側の光伝送路１４の端末に
は、入力側通信機器ＩＡ（ＩＡ１〜ＩＡｎ）に夫々接続
され、入力側通信機器からの伝送信号を波形等化（復
調）すると共に電気信号から光信号へ変換した後に伝送
路１４に送出するため、入力バッファ１２が配設され
る。同様に、出力側の光伝送路１５の端末には、出力側
通信機器ＯＢ（ＯＢ１〜ＯＢｍ）に夫々接続され、伝送
路１５からの伝送信号を光信号から電気信号すると共に
波形等化（復調）した後に出力側通信機器に送出するた
め、出力バッファ１３が配設される。

【００２２】入力バッファ１２、出力バッファ１３は、
夫々電気信号から光信号へ、光信号から電気信号に変換
するものであるが、いずれも波形等化する機能を有す
る。ここで、波形等化（Equalization）とは劣化した波
形の修復処理を意味する。即ち、図２（Ａ）に図示のよ
うな理想的な形状を有するオリジナルの信号波形Ｗ０
は、伝送中に劣化し、図２（Ｂ）に図示のような、縮小
し且つジッタ成分Ｊを含む波形Ｗｄとなる。波形等化
は、このように劣化した波形Ｗｄをオリジナルの波形Ｗ
０に戻すために行われる。

【００２３】具体的には、本実施の形態において、波形
等化は、リシェープ（Re-shaping）、リジェネレーショ
ン（Re-generation）及びリクロック（Re-clock）の３
つの処理を含む。先ず、リシェープ処理おいて、オリジ
ナルの波形Ｗ０と同様な強度まで波形Ｗｄを増幅し、図
２（Ｃ）に図示のような波形Ｗ１を得る。次に、リジェ
ネレーション処理において、２値化により波形Ｗ１の上
下の膨らみをカットし、図２（Ｄ）に図示のような波形
Ｗ２を得る。次に、リクロック処理において、波形Ｗ２
からジッタ成分Ｊを除去し、図２（Ａ）に図示のオリジ
ナルの波形Ｗ０を得る。リクロック処理は、対象の信号
からクロックを抽出し、このクロックで、処理済信号を
出力するＤ−フリップフロップ回路をラッチして、信号
のジッタ成分を除去することにより行う。なお、ジッタ
成分の除去は、対象の信号に対して周波数のフィルタリ
ングを施す方法により行うこともできる。

【００２４】次に、図１に図示の構成を放送局における
局内伝送システムに適用した場合を例にして、その動作
を説明する。

【００２５】まず、切替装置１１は、適当な切替制御室
に配置され、そこからＨＤＴＶ（High Definition TV）
スタジオ、ＳＤＴＶ（standard Definition TV）スタジ
オ、ＭＰＥＧ編集室、ＤＶＣ（デジタルビデオカムコー
ダ）編集室等へ光ケーブルによるシリアル伝送路が敷設
される。また、光ケーブルの端末に夫々の部屋で必要な
接続機器の伝送レートに対応する入力バッファ１２、出
力バッファ１３が取り付けられる。

【００２６】例えば、ＳＤＴＶスタジオでは、ＳＤＴＶ
カメラ出力をＳＤＴＶ対応の入力バッファ１２に接続す
る。この入力バッファ１２では、カメラ出力信号レート
に応じた波形等化を行い、更に光信号に変換して、光フ
ァイバによるシリアル伝送路を介して切替装置１１に送
る。この切替装置１１では、ＳＤＴＶスタジオからの光
信号を光受信部１７で受信して電気信号に変換し、マト
リクススイッチ部１６に入力する。

【００２７】ここで、従来技術では、ＳＤＴＶ信号をＳ
ＤＴＶシステムに供給するマトリクススイッチと、ＨＤ
ＴＶ信号をＨＤＴＶシステムに供給するマトリクススイ
ッチと、ＭＰＥＧ信号をＭＰＥＧシステムに供給するマ
トリクススイッチとを共用することができない。本発明
により、異なる伝送レート（フォーマット）の信号を同
じマトリクススイッチで共用できるようになる。

【００２８】上記のような環境において、ＳＤＴＶスタ
ジオをＨＤＴＶスタジオに変更（更新）する場合、従来
技術では、切替装置そのものの改修が必要となる。本実
施の形態の場合、シリアル伝送路の端末に配設された入
力バッファ１２或いは出力バッファ１３をＨＤＴＶ用に
交換するだけでよく、切替装置本体に何ら手を加える必
要がない。

【００２９】また、切替装置の入出力ラインは、全て同
一条件で並列的な存在であり、入出力信号は全て同一の
伝送レートとなっているので、空ラインがある限り、接
続機器の増加に容易に対応することができる。更に、将
来、新たな伝送レートを要求する通信機器が出現したと
しても、それに対応する入力バッファ或いは出力バッフ
ァを製作し、交換するだけでよい。

【００３０】図３は、図１に図示のシリアル伝送路切替
システムを、放送局内等に設置される映像分配システム
に適用した場合の構成を示す図である。切替装置１１
は、制作スタジオＳＴ、番組サーバＳＶ、回線入出力部
ＩＯ、及びマスター室Ｍ１〜Ｍｎの間での映像信号の伝
送ルートを切り替えることで、映像信号の自在な分配を
可能にする。図１に図示の入力バッファ１２は、図３に
図示の制作スタジオＳＴ、番組サーバＳＶ、回線入出力
部ＩＯ内に配設され、図１に図示の出力バッファ１３は
図３に図示のマスター室Ｍ１〜Ｍｎ内に配設される。

【００３１】なお、図１図示のシリアル伝送路切替シス
テムでは、全てのシリアル伝送路に光ケーブルを用いる
ものとして説明したが、距離が短い場合には、広帯域同
軸ケーブルを用いてもかまわない。この場合、マトリク
ススイッチ部１６の対応する入出力ラインには、光受信
部、光送信部に代わって電気信号の受信装置、送信装置
を用いる。また、更にこの場合、マトリクススイッチ部
１６内に受信及び送信機能を配備することにより、受信
部及び送信部を省略し、シリアル伝送路１４、１５をマ
トリクススイッチ部１６の入力ラインＩＬ及び出力ライ
ンＯＬに直接接続することも可能である。

【００３２】また、入力バッファ１２、出力バッファ１
３としては、予め複数の伝送レートに対応させておき、
接続される通信機器に応じて伝送レートを選択設定でき
るようにしておくと、汎用性があり、便利である。

【００３３】上述のように、図１に図示のシリアル伝送
路切替システムによれば、既存の伝送レートの通信機器
の追加、変更及び新たな伝送レートの通信機器の追加が
あっても柔軟に対応可能なシリアル伝送路切替システム
を提供するができる。

【００３４】図４は本発明の別の実施の形態に係るスイ
ッチ回路の構成を示す図である。図４に図示のスイッチ
回路は、図１に図示のマトリクススイッチ部１６内の１
６×１６スイッチ、３２×３２スイッチ等の各スイッチ
２１に付随する回路に関する。

【００３５】図４に図示のスイッチ回路は、スイッチ２
１からのＹ個の信号をジッタ低減部６０に入力し、ジッ
タ低減部６０から出力される信号を出力バッファ部７０
を介して出力信号として取り出すものである。ジッタ低
減部６０は、ジッタ低減回路６１〜６Ｙを備え、Ｙ個の
入力信号（シングル）が夫々ジッタ低減回路６１〜６Ｙ
に入力される。ジッタ低減回路６１〜６Ｙからの信号
は、出力バッファ部７０に備えられたバッファ増幅器７
１〜７Ｙに夫々入力され、出力信号として出力ラインＯ
Ｌ（図１も参照）を介して外部に取り出される。

【００３６】図４に図示のスイッチ回路におけるジッタ
低減回路６１〜６Ｙは、図５（Ａ）に図示のように例え
ば抵抗器ＲとコンデンサＣとを並列に接続したハイパス
フィルタとして構成される。このように構成すると、ス
イッチ２１からの信号の夫々に対してジッタ低減回路６
１〜６Ｙにより、夫々周波数特性の高域側でピーキング
がかけられることになる。即ち、図８に図示のように、
ジッタ低減回路６１〜６Ｙを配設することで高周波域の
利得を上げることができる。なお、図８において線Ｌ１
はジッタ低減回路６１〜６Ｙを配設した場合の特性を示
し、線Ｌ２はジッタ低減回路がない場合の特性を示す。

【００３７】これにより、高周波数特性が改善され、信
号に含まれるジッタ成分が抑圧される。しかもこの構成
によれば、クロック信号に依存しない形でのジッタ低減
を実現することができる。これにより、入力信号のビッ
トレートによらず、マルチレート信号に対するジッタ抑
圧が可能となる。

【００３８】このように図４に図示のスイッチ回路によ
れば、スイッチ２１からの信号の夫々を、ジッタ低減部
６０におけるジッタ低減回路６１〜６Ｙを介して出力バ
ッファ部７０に入力し、出力信号として取り出す。ここ
で、ジッタ低減回路６１〜６Ｙを、抵抗器Ｒ及びコンデ
ンサＣの並列回路として構成している。これにより、ク
ロック信号を使用せずに信号の波形整形（ジッタ低減）
を行うことができ、その結果、単体でマルチレート信号
に対応可能なスイッチ回路を提供できる。

【００３９】また、マルチレート信号に対応可能となっ
たことで、既存の設備を更新する際等に接続端子を自由
に選択できるようになるので、便利である。即ち、マル
チレート対応として知られているこの種の従来装置で
は、各種レートの信号を入力できたものの、それを出力
する端子が固定的に設定されている。即ち、複数ある入
出力端子のうち、端子ＡはＮＴＳＣ用、端子ＢはＨＤＴ
Ｖ用、等となっている。ところが本発明ではこの点が改
善され、信号ビットレートにより使用できる入出力端子
（図示せず）が制限されないという利点がある。

【００４０】ところで、各バッファ増幅器７１〜７Ｙの
片方の入力端子には、ある閾値のバイアス電圧Ｖｔｈが
供給されている。これは、シングルの信号を取り扱って
いることによるもので、受信側における動作点の変動を
引き起こしやすい。このため、例えば可変抵抗器（図示
せず）等により各チャネルにおける動作点の安定化を図
る必要がある。次の実施の形態では、その必要を無くす
ことのできる例を説明する。

【００４１】図６は本発明の更に別の実施の形態に係る
スイッチ回路の構成を示す図である。図６に図示のスイ
ッチ回路は、スイッチ２１からの出力信号をジッタ低減
部４０に入力し、ジッタ低減部４０から出力される差動
信号を出力バッファ部５０を介して出力信号として取り
出すものである。ジッタ低減部４０では、Ｙ個の入力信
号（シングル）が夫々差動信号生成回路４１１〜４１Ｙ
に入力され、これにより入力信号が差動信号に変換され
る。この差動信号は、夫々ジッタ低減回路４２１〜４２
Ｙに入力される。ジッタ低減回路４２１〜４２Ｙからの
信号は、出力バッファ部５０に備えられたバッファ増幅
器５１〜５Ｙに夫々入力され、出力ラインＯＬを介して
出力信号として外部に取り出される。

【００４２】図６に図示のスイッチ回路におけるジッタ
低減回路４２１〜４２Ｙは、図５（Ｂ）に図示のよう
に、図５（Ａ）図示のジッタ低減回路６１〜６Ｙを、正
の差動信号及び負の差動信号の夫々に対して設けたもの
となっている。このように構成すると、スイッチ２１か
らの正負の差動信号の夫々に対して、ジッタ低減回路４
２１〜４２Ｙにより夫々周波数特性の高域側でピーキン
グがかけられることになる。これにより高周波数特性が
改善され、信号に含まれるジッタ成分が抑圧される。こ
れにより、図４に図示のスイッチ回路と同様に、入力信
号のビットレートによらずマルチレート信号に対するジ
ッタ抑圧が可能となる。

【００４３】更に図６に図示のスイッチ回路では、差動
信号の状態でジッタを低減したのち、出力バッファ部５
０にて再びシングル信号にした状態で出力するようにし
ている。このため、受信側における動作点を常に安定し
た状態に保つことが可能となる。

【００４４】図４に図示のスイッチ回路においては、ジ
ッタ低減をシングル信号の状態のまま行っていたため、
動作点が変動しやすく、可変抵抗器等を用いて個々のチ
ャネルごとに調整を行う必要がある。このためチャネル
数が増えると、それに伴い煩雑な手間を要することにな
る。図６に図示のスイッチ回路においてはこの点が改善
され、動作点調整の必要がなくなるので、より利便性の
高いスイッチ回路を提供できる。このほか、同相ノイズ
の低減という効果も得ることができる。

【００４５】図７は本発明の更に別の実施の形態に係る
スイッチ回路の構成を示す図である。図７に図示のスイ
ッチ回路は、スイッチ２１からの出力信号をそのまま出
力バッファ部３０を介して外部に出力するものである。
即ち、ジッタを低減する部分を省略している。

【００４６】図７に図示のスイッチ回路においては、比
較的低いビットレートを持つ信号を取り扱う場合を想定
している。映像信号にはＮＴＳＣ、ＨＤＴＶ、ＭＰＥ
Ｇ、ＩＥＥＥ１３９４インタフェース等様々な信号があ
る。これらの信号は様々なビットレートを持っている。
ちなみに、ＮＴＳＣ信号は１７０〜２７０Ｍｂｐｓ、Ｈ
ＤＴＶ信号は１．４８５Ｇｂｐｓ、ＭＰＥＧ信号は数
（２〜４）Ｍｂｐｓ、ＩＥＥＥ１３９４インタフェース
信号は１００Ｍ〜３．２Ｇｂｐｓのビットレートを夫々
持っている。

【００４７】例えばＨＤＴＶ信号とＭＰＥＧ信号とを比
較すると、ＭＰＥＧ信号に対してＨＤＴＶ信号のほうが
約１０００倍のオーダのビットレートを有する。そこ
で、ＨＤＴＶ信号専用として設計されたマトリクススイ
ッチをＭＰＥＧ信号やその近辺のビットレートの信号に
対して使用することで、ジッタが問題にならなくなる。

【００４８】即ち、スイッチ２１を構成するスイッチン
グ素子の動作速度を、取り扱う信号のビットレートに対
して１０００倍程度高速にすることで、データ識別を行
う際の余裕が大きくなり、ジッタの存在如何によらず確
実なデータ識別が可能となる。

【００４９】図９を参照してこのことを説明する。図９
（Ａ）は、スイッチ２１の動作速度と信号ビットレート
とが比較的近い場合を示す。この場合、データ識別を行
う際の余裕が小さく、信号再生時におけるビット誤りを
避けるためにはジッタを低減する必要がある。一方、図
９（Ｂ）は、信号ビットレートに対してスイッチ２１の
動作速度が高速の場合を示す。この場合、データ識別の
際の余裕が大きく、識別点がずれたとしてもビット誤り
を生むことがない。従って、ジッタを削減せずとも、確
実なデータ識別を行える。

【００５０】このように図７に図示のスイッチ回路で
は、取り扱う信号のビットレートに対してスイッチ２１
の動作速度が高速（１０００倍程度あるいはそれ以上）
の場合に限り、ジッタを低減する部分を省略した構成を
示す。これにより、映像分配システムのシンプル化を図
れるようになり、低コスト化等の種々の利点を得ること
ができる。

【００５１】なお、取り扱う信号のビットレートに対し
てスイッチ２１の動作速度が１００倍程度あれば、実用
上は十分であることが知られている。例えば２Ｍｂｐｓ
のビットレートを持つ信号に対して、スイッチ２１の動
作速度が１Ｇｂｐｓもあれば、実用上問題ない（この場
合両者の速度比は５００となる）。また、取り扱う信号
のビットレートに対してスイッチ２１の動作速度が速け
れば速いほど良いことは言うまでもない。取り扱い可能
な信号の種類が更に増えるからである。従って、図７に
図示のスイッチ回路では、取り扱う信号のビットレート
に対してスイッチ２１の動作速度を１０００倍程度とし
たが、これに限らず、取り扱う信号のビットレートに対
してスイッチ２１の動作速度が少なくとも１００倍以上
であれば、上述の効果が得られる。

【００５２】なお、図４乃至図９を参照して述べた実施
の形態において、例えばジッタ低減回路６１〜６Ｙ、４
２１〜４２Ｙに、アクティブの素子を使用する等の種々
変形した例が考えられる。

【００５３】図１０は本発明の更に別の実施の形態に係
る信号切替装置を示すブロック図である。この切替装置
は中核となるマトリクススイッチ部ＭＳＷ、分配器Ｙ
Ｂ、及びセレクタＳＲと、を具備し、これ等は夫々、図
１に図示のシステムのマトリックススイッチ部１６、受
信部１７の一部、及び送信部１８の一部に相当する。但
し、前述の如く、受信部１７及び送信部１８は、光電変
を行うものに限定されず、単に電気信号の受信及び送信
を夫々行うものであってもよい。

【００５４】分配器ＹＢは２５６個の分配器（ＹＢ１〜
ＹＢ２５６）からなり、２５６個（Ｌｉ個：Ｌｉは自然
数）のチャンネルのデジタル信号を各チャンネル毎に運
用系１Ａ〜２５６Ａと迂回系１Ｂ〜２５６Ｂとに分配す
る。これら分配された運用系のデジタル信号１Ａ〜２５
６Ａ及び迂回系のデジタル信号１Ｂ〜２５６Ｂは、マト
リクススイッチ部ＭＳＷの系毎に互いに異なるスイッチ
に入力される。このマトリクススイッチ部ＭＳＷは、複
数のスイッチを複数段間接結合して構成される。そし
て、マトリクススイッチ部ＭＳＷの互いに異なるスイッ
チから出力される運用系のデジタル信号１Ａ〜２５６Ａ
及び迂回系のデジタル信号１Ｂ〜２５６Ｂは、チャンネ
ル毎に対応する２５６個（Ｌｏ個：Ｌｏは自然数）のセ
レクタ（ＳＲ１〜ＳＲ２５６）からなるセレクタＳＲに
入力されて運用系と迂回系とのいずれか一方が選択的に
導出される。なお、迂回系は、障害時の迂回用として使
用される。

【００５５】図１１はマトリクススイッチ部ＭＳＷを示
す回路ブロック図である。マトリクススイッチ部ＭＳＷ
は、入力段ＳＷ１、中間段ＳＷ２、出力段ＳＷ３の３段
構成を有する。入力段ＳＷ１は１６×１６（最大入力数
１６（Ｎ個：Ｎは自然数）、最大出力数１６（Ｍ個：Ｍ
は自然数））型（１６×１６ＳＷ）のスイッチを３２個
（１−１〜１−３２）並列に配置して構成され、全体で
少なくとも５１２個の入力数、出力数を有する。出力段
ＳＷ３も、入力段ＳＷ１と同様に、１６×１６型のスイ
ッチを３２個（３−１〜３−３２）並列に配置して構成
され全体で少なくとも５１２個の入力数、出力数を有す
る。

【００５６】入力段ＳＷ１と出力段ＳＷ３との間に介在
される中間段ＳＷ２は、入力段ＳＷ１のスイッチの総数
に相当する入力数３２個と出力段ＳＷ３のスイッチの総
数に相当する出力数３２個とを有する３２×３２型（３
２×３２ＳＷ）のスイッチを１６個（２−１〜２−１
６）並列に配置して構成される。なお、１６×１６型の
スイッチは、１６系統のデジタル信号を１６系統のデジ
タル信号に選択的に交換するものであり、３２×３２型
のスイッチは、３２系統のデジタル信号を３２系統のデ
ジタル信号に選択的に交換するものである。なお、中間
段ＳＷ２のスイッチの数はＰ＋Ｑ個（Ｐ、Ｑは自然数）
であり、ここで、入力段ＳＷ１の１個のスイッチのどち
らかの系についての入力数をＰ（Ｐは自然数）とし、出
力段ＳＷ３の１個のスイッチのどちらかの系についての
出力数をＱ（Ｑは自然数）とする。

【００５７】入力段ＳＷ１では、例えば１個のスイッチ
１−１に対し、８（Ｎ／２個）系統には８チャンネル分
の運用系のデジタル信号を入力し、残りの８（Ｎ／２
個）系統には運用系とは互いにチャンネルが異なる８チ
ャンネル分の迂回系のデジタル信号を入力する。また、
入力段ＳＷ１では、１個のスイッチ１−１の１６個の出
力系統を系統毎に中間段ＳＷ２の互いに異なるスイッチ
２−１〜２−１６の入力系統に接続する。入力段ＳＷ１
の他のスイッチ１−２〜１−３２についても同様であ
る。

【００５８】また、出力段ＳＷ３では、１個のスイッチ
３−１の１６個の入力系統に対し、系統毎に中間段ＳＷ
２の互いに異なるスイッチ２−１〜２−１６の出力系統
を接続する。出力段ＳＷ３の他のスイッチ３−２〜３−
３２についても同様である。

【００５９】なお、入力段ＳＷ１、ＳＷ３夫々のスイッ
チの個数は、分配器（ＹＢ１〜ＹＢ２５６）ＹＢで分配
されたデジタル信号の数及びスイッチ１個当たりの最大
入力数及び最大出力数に依存し、（２×２５６／１６）
＝３２となる。

【００６０】次に、図１１に図示のマトリクススイッチ
部ＭＳＷの正常時の動作について説明する。

【００６１】入力段ＳＷ１のスイッチ１−１〜１−３２
には、夫々８チャンネル分のデジタル信号を入力し、出
力段ＳＷ３のスイッチ３−１〜３−３２からは夫々８チ
ャンネル分のデジタル信号を出力する。この場合、中間
段ＳＷ２は、入力段ＳＷ１の１個のスイッチ１−１の入
力数を８とし、出力段ＳＷ３の１個のスイッチ３−１の
出力数を８とした場合に、１５個（８＋８−１）の非閉
塞（non-blocking）となるスイッチ２−１〜２−１５を
構成できる。そして、中間段ＳＷ２のスイッチ２−１６
は、迂回路を提供する予備スイッチとして動作する。

【００６２】全体として、マトリクススイッチ部ＭＳＷ
は、図１１に示すような間接接合型に構成されるが、分
配器（ＹＢ１〜ＹＢ２５６）ＹＢの迂回系出力系統（１
Ｂ〜２５６Ｂ）と入力段ＳＷ１のスイッチ１−１〜１−
３２との接続、及び出力段ＳＷ３のスイッチ３−１〜３
−３２とセレクタ（ＳＲ１〜ＳＲ２５６）ＳＲとの接続
パターンについては、あくまでも一例であり、その他の
パターンを用いるようにしてもよい。

【００６３】次に、上記構成における障害時の動作を説
明する。ここで、障害としては単独障害のみを考える。

【００６４】入力段ＳＷ１の例えばスイッチ１−３が障
害となった場合、残りの正常なスイッチ１−１、１−
２、１−４〜１−３２夫々の８個の入力は、本来の運用
系の入力８本以外に、１本の信号に対する迂回路を提供
する必要がある。この場合、入力段ＳＷ１の１個当たり
のスイッチの入力数を９とし、出力段ＳＷ３の１個当た
りのスイッチの出力数を８とするので、中間段ＳＷ２の
スイッチの個数は、１６個（９＋８−１）あればよい。
従って、全体として非閉塞スイッチが構成される。

【００６５】また、中間段ＳＷ２のスイッチのどれかが
障害となった場合、もともと中間段ＳＷ２のスイッチは
１５個でよいので問題無い。更に、スイッチ部３のスイ
ッチの１つが障害となった場合、入力段ＳＷ１と同様
で、非閉塞スイッチを構成できる。

【００６６】図１１に図示のマトリクススイッチ部ＭＳ
Ｗによれば、２５６チャンネルのデジタル信号は２分配
用の分配器（ＹＢ１〜ＹＢ２５６）ＹＢを用いて各チャ
ンネル毎に運用系と迂回系とに分配されて、夫々マトリ
クススイッチ部ＭＳＷに入力される。マトリクススイッ
チ部ＭＳＷでは、この分配されたデジタル信号の数と使
用するスイッチの最大入力数及び最大出力数とに基づい
て、入力段ＳＷ１、ＳＷ３夫々に、並列に配置するスイ
ッチの個数が決められる。また、中間段ＳＷ２について
は、入力段ＳＷ１、ＳＷ３夫々のスイッチの総数に基づ
いて、使用するスイッチの種類を選ぶことができる。ま
た、入力段ＳＷ１、ＳＷ３夫々の１個のスイッチの入力
数及び出力数に基づいて、非閉塞となるスイッチの個数
が決められ、その非閉塞となる複数のスイッチと１個の
迂回用のスイッチとが夫々並列に配置される。

【００６７】分配器（ＹＢ１〜ＹＢ２５６）ＹＢで分配
された運用系の２５６チャンネルのデジタル信号と迂回
系の２５６チャンネルのデジタル信号とは、系毎に入力
段ＳＷ１の互いに異なるスイッチ１−１〜１−３２に入
力される。これらのデジタル信号は、中間段ＳＷ２を経
由し、しかる後に系毎に出力段ＳＷ３の互いに異なるス
イッチ３−１〜３−３２から出力される。その後に、運
用系のデジタル信号と迂回系のデジタル信号とはチャン
ネル別に対応するセレクタ（ＳＲ１〜ＳＲ２５６）ＳＲ
に入力され、いずれか一方が選択的に導出される。

【００６８】即ち、マトリクススイッチ部ＭＳＷは、分
配されるデジタル信号の数、入力段ＳＷ１、ＳＷ３夫々
に用いられるスイッチの種類に基づいて、最小の回路規
模に設計され、スイッチの個数を最少にすることが可能
となる。ここでは、１６×１６型のスイッチが用いられ
ている。

【００６９】このため、回路規模的には１６×１６型の
スイッチは３２×３２型のスイッチの１／４程度となる
ので、マトリクススイッチ部ＭＳＷは３２×３２型のス
イッチが３２個分に相当し、従来の７２枚に比べ半分以
下となる。また、分配器、セレクタも２：１でよいた
め、大型の装置を構成する場合に、回路規模がはるかに
小型化され、更に低消費電力で信頼性の高い装置を実現
することが可能となる。また、運用系のデジタル信号及
び迂回系のデジタル信号は、系毎にマトリクススイッチ
部ＭＳＷの互いに異なるスイッチに入力され、系毎に互
いに異なるスイッチから出力されるので、あるチャンネ
ルのデジタル信号の異常時若しくはスイッチの障害時
に、即座に迂回経路を提供でき、信頼性を高めることが
可能となる。

【００７０】また、図１１に図示のマトリクススイッチ
部ＭＳＷでは、入力段ＳＷ１の１個のスイッチに対し、
最大入力数１６のうちの８系統には運用系のデジタル信
号を入力し、残りの８系統には運用系とは互いにチャン
ネルが異なる迂回系のデジタル信号を入力するようにす
る。このため、入力段ＳＷ１の１個のスイッチを運用系
と迂回系とで共用でき、更にスイッチ障害時におけるチ
ャンネル欠落も解消できる。従って、運用系専用及び迂
回系専用のスイッチを別々に設けることがなくなるの
で、この点でも、スイッチの個数を少なくするのに有効
となる。

【００７１】更に、このマトリクススイッチ部ＭＳＷで
は、入力段ＳＷ１の１個のスイッチの複数の出力系統
（１６系統）を系統毎に中間段ＳＷ２の互いに異なるス
イッチの入力系統に接続する。また、出力段ＳＷ３の１
個のスイッチの入力系統（１６系統）に対し系統毎に中
間段ＳＷ２の互いに異なるスイッチ２−１〜２−１６の
出力系統を接続する。このため、入力段ＳＷ１の１個の
スイッチの８系統に運用系のデジタル信号を入力し、残
りの８系統に迂回系のデジタル信号を入力した場合に、
中間段ＳＷ２において、運用系の経路と迂回系の経路と
を別々に形成することができる。

【００７２】図１２は本発明の更に別の実施の形態に係
るマトリクススイッチ部を示す回路ブロック図である。
なお、同図において前記図１１と同一部分には同一符号
を付して詳しい説明は省略する。また、信号は運用系の
みで、迂回系は省略する。迂回系は図１１に図示の構成
と同様である。

【００７３】図１２のマトリクススイッチ部において、
入力段ＳＷ１は、１６個の３２×３２型（３２×３２Ｓ
Ｗ）のスイッチモジュール４−１〜４−１６を並列に配
置して構成される。また、出力段ＳＷ３は、１６個の３
２×３２型のスイッチモジュール５−１〜５−１６を並
列に配置して構成される。

【００７４】スイッチモジュール４−１〜４−１６、５
−１〜５−１６を形成する上での基本的なコンセプト
は、入力段ＳＷ１及び出力段ＳＷ３各々の１個当たりの
スイッチの最大入力数及び最大出力数が、中間段ＳＷ２
の１個当たりのスイッチの最大入力数及び最大出力数と
同数になるようにすることである。このコンセプトに基
づいて、入力段ＳＷ１の複数のスイッチを組み合わせて
１個のスイッチモジュールに形成し、且つ出力段ＳＷ３
の複数のスイッチを組み合わせて１個のスイッチモジュ
ールに形成する。

【００７５】具体的には、スイッチモジュール４−１〜
４−１６、５−１〜５−１６は、図１３に示すように、
図１１に図示の実施の形態で説明した１６×１６型のス
イッチを２個組み合わせて形成される。この場合、マト
リクススイッチ部の全てのスイッチが３２×３２型で構
成できるため、マトリクススイッチ部ＭＳＷをワンチッ
プ化でき、装置の一層の小型化及び低コスト化に寄与で
きる。

【００７６】なお、図１０乃至図１３を参照して説明し
た実施の形態において、入力段ＳＷ１、ＳＷ２、ＳＷ３
の３段構成であるが、３段以上の奇数段であってもよ
い。また、スイッチの種類や、分配器及びセレクタの種
類、マトリクススイッチ部の接続構成、取り扱うデジタ
ル信号の種類等についても、種々変形して実施できる。

【００７７】図１０乃至図１３を参照して説明した実施
の形態によれば、大型のマトリクススイッチ部を構成す
る場合に、スイッチの個数を少なくでき、更に分配器及
びセレクタの回路規模を小さくでき、小型、低消費電力
で信頼性の高い信号切替装置を実現し得る。

【００７８】ところで、放送局内では、コンピュータネ
ットワーク、インターネットを利用した映像データの伝
送が盛んになりつつある。カメラ、ビデオサーバ、パー
ソナルコンピュータから入出力される映像データを局内
のコンピュータネットワークを利用して伝送、遠隔地に
ある局にはインターネットを利用して伝送することによ
り、手軽に、低コストに映像データをやりとりすること
ができる。

【００７９】例えば、パーソナルコンピュータ、サーバ
などのデジタルストレージ装置、デジタルカメラ、ＭＰ
ＥＧ−ＴＳで入出力されるデジタル信号は、ＩＥＥＥ１
３９４インターフェースに準拠していることから、これ
らの装置間で映像データのやりとりが可能である。パー
ソナルコンピュータをイーサネットを介してインターネ
ット網に接続することで、インターネットを通じてコン
ピュータと遠隔地との間で映像データのやりとりが可能
とする。また、ＡＴＭ over ＭＰＥＧ技術により、Ｍ
ＰＥＧ−ＴＳはＡＴＭ網に接続できることが可能となっ
ており、このＡＴＭ網を通じても遠隔地との間で映像デ
ータをやりとりすることが可能である。

【００８０】しかしながら、放送局では、従来から使用
されているＳＤＴＶ、ＨＤＴＶの非圧縮信号はコンピュ
ータネットワークのインターフェースとは異なる信号で
あるため、そのネットワークを通じて映像データのやり
とりを行うことはできない。

【００８１】そこで、以下の実施の形態により、ＳＤＴ
Ｖ、ＨＤＴＶの非圧縮信号の信号をコンピュータネット
ワーク、ＡＴＭ網に接続するためのインターフェース装
置を実現する。

【００８２】図１４は、本発明に係る実施の形態とし
て、ＳＤＴＶ、ＨＤＴＶの非圧縮信号の信号をＩＥＥＥ
１３９４に準拠したコンピュータネットワークに接続す
るためのインターフェース装置の構成を示す回路ブロッ
ク図である。図１４において、１００はそのインターフ
ェース装置であり、先の実施の形態に示したシリアル伝
送路切替システムと同様な構成の伝送レートに依存しな
いマトリクススイッチ部１０１を備える。このマトリク
ススイッチ部１０１は、非圧縮信号入力ｎ系統、非圧縮
信号出力ｍ系統と、選択出力ｊ系統、選択入力ｋ系統を
備え、それぞれの入出力レートはフリーとなっている。

【００８３】このマトリクススイッチ部１０１の選択出
力ラインは、入力信号をＩＥＥＥ１３９４に変換する１
３９４変換モジュール１０２に接続され、その出力端は
光ファイバを通じてＩＥＥＥ１３９４信号線（コンピュ
ータネットワーク回線）に接続される。また、マトリク
ススイッチ部１０１の選択入力ラインは、ＩＥＥＥ１３
９４信号線を通じて送られてくる１３９４信号を非圧縮
信号に変換する１３９４逆変換モジュール１０３の出力
端に接続される。

【００８４】なお、図１４に図示していないが、ＩＥＥ
Ｅ１３９４信号線には、パーソナルコンピュータ、サー
バなどのデジタルストレージ装置、デジタルカメラ、Ｍ
ＰＥＧ−ＴＳ変換装置等が接続されている。

【００８５】すなわち、上記構成によるインターフェー
ス装置１００では、ｎ系統の非圧縮信号（ＳＤＴＶ、Ｈ
ＤＴＶ）を入力可能とし、これらの非圧縮信号をマトリ
クススイッチ部１０１でｊ系統選択可能とする。マトリ
クススイッチ部１０１で選択されたｊ系統の非圧縮信号
は１３９４変換モジュール１０２によりＩＥＥＥ１３９
４に準拠した信号に変換され、光ファイバによりＩＥＥ
Ｅ１３９４信号線に送られる。これにより、ＩＥＥＥ１
３９４信号線に接続される他の映像機器へＳＤＴＶ、Ｈ
ＤＴＶを送ることができる。

【００８６】また、他の映像機器からＩＥＥＥ１３９４
信号線を通じて送られてくる１３９４フォーマットのＳ
ＤＴＶ、ＨＤＴＶの信号（最大ｋ系統）は、１３９４逆
変換モジュール１０３により非圧縮映像信号に変換さ
れ、マトリクススイッチ部１０１によりｍ系統に任意に
分配出力される。これにより、ＩＥＥＥ１３９４信号線
に接続される他の映像機器からのＳＤＴＶ、ＨＤＴＶを
受け取ることができる。

【００８７】図１５は、本発明に係る別の実施の形態と
して、ＳＤＴＶ、ＨＤＴＶの非圧縮信号の信号をＡＴＭ
網に接続するためのインターフェース装置の構成を示す
回路ブロック図である。なお、図１５において、図１４
と同一部分には同一符号を付して示し、ここでは重複す
る説明を省略する。

【００８８】図１５において、１００はそのインターフ
ェース装置であり、マトリクススイッチ部１０１の選択
出力ラインは、入力信号をＭＰＥＧ−ＴＳに変換するＭ
ＰＥＧ−ＴＳ変換モジュール１０４に接続され、その出
力端は光ファイバを通じてＡＴＭ信号線に接続される。
また、マトリクススイッチ部１０１の選択入力ライン
は、ＡＴＭ信号線を通じて送られてくるＭＰＥＧ−ＴＳ
を非圧縮信号に変換するＭＰＥＧ−ＴＳ逆変換モジュー
ル１０５の出力端に接続される。

【００８９】なお、図１５に図示していないが、ＡＴＭ
信号線は、例えば外部公衆網のデジタル回線に接続さ
れ、遠隔地との接続が可能となされている。

【００９０】すなわち、上記構成によるインターフェー
ス装置１００では、ｎ系統の非圧縮信号（ＳＤＴＶ、Ｈ
ＤＴＶ）を入力可能とし、これらの非圧縮信号をマトリ
クススイッチ部１０１でｊ系統選択可能とする。マトリ
クススイッチ部１０１で選択されたｊ系統の非圧縮信号
はＭＰＥＧ−ＴＳ変換モジュール１０４によりＭＰＥＧ
−ＴＳ信号に変換され、光ファイバによりＡＴＭ信号線
に送られる。これにより、ＡＴＭ信号線に接続される遠
隔地へＳＤＴＶ、ＨＤＴＶを送ることができる。

【００９１】また、遠隔地からＡＴＭ信号線を通じて送
られてくるＭＰＥＧ−ＴＳのＳＤＴＶ、ＨＤＴＶの信号
（最大ｋ系統）は、ＭＰＥＧ−ＴＳ逆変換モジュール１
０５により非圧縮映像信号に変換され、マトリクススイ
ッチ部１０１によりｍ系統に任意に分配出力される。こ
れにより、ＡＴＭ信号線に接続される遠隔地からのＳＤ
ＴＶ、ＨＤＴＶを受け取ることができる。

【００９２】以上のように、図１４及び図１５に示した
実施の形態の構成によれば、従来、放送局で使用されて
いた非圧縮映像信号をコンピュータネットワークやＡＴ
Ｍ網を介して各映像機器に伝送が可能となり、また遠隔
地への伝送もインターネット網、ＡＴＭ網を介して伝送
することができる。その逆の方向の伝送も可能である。

【００９３】なお、図１４及び図１５に示す実施の形態
において、各モジュール１０２〜１０５とＩＥＥＥ１３
９４信号線またはＡＴＭ信号線との間は、比較的安価な
プラスチックファイバを用いて接続することができる。
このような伝送媒体を用いることにより、低コストで高
速なデータ伝送が可能となる。また、当然のことなが
ら、プラスチックファイバに代わり、高速転送に有利な
石英ファイバでも同様に構成することができる。

【００９４】また、上記の実施の形態では、ＩＥＥＥ１
９９４またはＡＴＭ網の利用を前提としているが、その
他のフォーマットによるネットワークあるいは網を利用
する場合でも、それぞれの変換、逆変換モジュールを用
いることで、同様に実施可能であることはいうまでもな
い。

【００９５】さらに、上記の実施の形態では、特に明記
していないが、伝送信号を電気信号とするか光信号とす
るかは任意である。但し、映像信号の伝送レートは比較
的高いため、光信号による伝送とする方が有利である。

【００９６】

【発明の効果】以上のように、本発明によれば、既存の
伝送レートの通信機器の追加、変更及び新たな伝送レー
トの通信機器の追加があっても柔軟に対応可能なシリア
ル伝送路切替システムを提供することができる。

【００９７】また、大型のマトリクススイッチ部を構成
する場合に、スイッチの個数を少なくでき、更に分配器
及びセレクタの回路規模を小さくできる、小型、低消費
電力で信頼性の高いシリアル伝送路切替システムを提供
することができる。

【００９８】また、ＳＤＴＶやＨＤＴＶ等の非圧縮信号
をコンピュータネットワークやＡＴＭ網を通じて簡単
に、かつ低コストで伝送可能とし、またインターネット
網、ＡＴＭ網を介して遠隔地との信号の送受を可能とす
るインターフェース装置を提供することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態に係るシリアル伝送路切
替システムを示すブロック図。

【図２】 （Ａ）〜（Ｄ）は伝送信号の波形等化を説明
するための図。

【図３】 図１に図示のシリアル伝送路切替システム
を、放送局内等に設置される映像分配システムに適用し
た場合の構成を示す図。

【図４】 本発明の別の実施の形態に係るスイッチ回路
の構成を示す図。

【図５】 （Ａ）、（Ｂ）は夫々図４及び図６の構成に
おけるジッタ低減回路の構成を示す図。

【図６】 本発明の更に別の実施の形態に係るスイッチ
回路の構成を示す図。

【図７】 本発明の更に別の実施の形態に係るスイッチ
回路の構成を示す図。

【図８】 ジッタ低減回路を配設することにより周波数
特性が変化する様子を示すグラフ。

【図９】 （Ａ）、（Ｂ）は信号ビットレートとスイッ
チの動作速度との関係において、データ識別の際の余裕
が変化する様子を示す図。

【図１０】 本発明の更に別の実施の形態に係る信号切
替装置を示すブロック図。

【図１１】 図１０に図示の装置のマトリクススイッチ
部を示す回路ブロック図。

【図１２】 本発明の更に別の実施の形態に係るマトリ
クススイッチ部を示す回路ブロック図。

【図１３】 図１２に図示のマトリクススイッチ部で使
用されるスイッチモジュールを示す図。

【図１４】 本発明の更に別の実施の形態に係るインタ
ーフェース装置を示す回路ブロック図。

【図１５】 本発明の更に別の実施の形態に係るインタ
ーフェース装置を示す回路ブロック図。

【符号の説明】

１１…切替装置 １２…入力バッファ １３…出力バッファ １４、１５…シリアル伝送路 １６…マトリクススイッチ部 １７…光受信部 １８…光送信部 ２１…スイッチ ４０、６０…ジッタ低減部 ４１１〜４１Ｙ…差動信号生成回路 ４２１〜４２Ｙ、６１〜６Ｙ…ジッタ低減回路 ５０、７０…出力バッファ部 ５１〜５Ｙ、７１〜７Ｙ…バッファ増幅器 １００…インターフェース装置 １０１…マトリクススイッチ部 １０２…１３９４変換モジュール １０３…１３９４逆変換モジュール １０４…ＭＰＥＧ−ＴＳ変換モジュール １０５…ＭＰＥＧ−ＴＳ逆変換モジュール

フロントページの続き (72)発明者 長 隆 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝小向工場内 (72)発明者 井出 和彦 東京都日野市旭が丘３丁目１番地の１ 株式会社東芝日野工場内 (72)発明者 谷越 貞夫 東京都日野市旭が丘３丁目１番地の１ 株式会社東芝日野工場内 (56)参考文献 特開 昭62−237893（ＪＰ，Ａ) 特開 平５−308686（ＪＰ，Ａ) 特開 平５−63734（ＪＰ，Ａ) 特開 昭62−123889（ＪＰ，Ａ) 特開 昭50−17163（ＪＰ，Ａ) 特開 昭55−5599（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04Q 3/52

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】 複数の入力ライン及び複数の出力ライン
   を有し、前記入力ラインと前記出力ラインとの間の回線
   切替を行うためのスイッチ部と、 前記入力ラインに接続された複数の第１シリアル伝送路
   と、伝送信号を任意のレートで出力する 入力側通信機器に夫
   々接続され、少なくとも接続機器に対応するレートを許
   容し、前記入力側通信機器からの伝送信号を波形等化し
   た後に前記第１シリアル伝送路に送出するため、前記第
   １シリアル伝送路の夫々の端末に配設された入力バッフ
   ァと、 前記出力ラインに接続された複数の第２シリアル伝送路
   と、任意のレートの伝送信号を処理する 出力側通信機器に夫
   々接続され、少なくとも接続機器に対応するレートを許
   容し、前記第２シリアル伝送路からの伝送信号を波形等
   化した後に前記出力側通信機器に送出するため、前記第
   ２シリアル伝送路の夫々の端末に配設された出力バッフ
   ァと、 を具備し、 前記スイッチ部は、複数の入力部分及び複数の出力部分
   を有し、前記入力部分と前記出力部分との間の回線切替
   を行うためのマトリクススイッチと、前記出力部分から
   の伝送信号の夫々の高周波側の周波数特性の利得を上昇
   させるフィルタと、前記フィルタからの伝送信号に対し
   てバッファ処理を施した後、前記出力ラインの内の対応
   のラインに送出するように、前記フィルタの夫々に対し
   て配設されたバッファ増幅器とを備える ことを特徴とす
   るシリアル伝送路切替システム。
2. 【請求項２】 前記スイッチ部は、前記出力部分からの
   伝送信号の夫々を正及び負の差動信号のペアに変換する
   ため、前記出力部分の夫々に接続された変換手段を更に
   備え、 前記フィルタは、ペアであり、前記変換手段からの前記
   正及び負の差動信号の夫々の高周波側の周波数特性の利
   得を上昇させるため、前記変換手段の夫々に接続され、 前記バッファ増幅器は、前記フィルタのペアからの伝送
   信号を組合わせてシングル信号に戻すと共に、前記シン
   グル信号に対してバッファ処理を施した後、前記出力ラ
   インの内の対応のラインに送出するように、前記フィル
   タのペアの夫々 に対して配設されたことを特徴とする請
   求項１に記載のシリアル伝送路切替システム。
3. 【請求項３】 前記第１シリアル伝送路からの伝送信号
   を取り込むと共に、前記入力ラインに供給するため、前
   記第１シリアル伝送路と前記入力ラインとの間に配設さ
   れた受信部を更に具備することを特徴とする請求項１に
   記載のシリアル伝送路切替システム。
4. 【請求項４】 前記出力ラインからの伝送信号を取り込
   むと共に、前記第２シリアル伝送路に供給するため、前
   記出力ラインと前記第２シリアル伝送路との間に配設さ
   れた送信部を更に具備することを特徴とする請求項３に
   記載のシリアル伝送路切替システム。
5. 【請求項５】 前記受信部及び前記送信部は夫々光受信
   部及び光送信部を具備し、前記第１及び第２シリアル伝
   送路の内、前記光受信部及び光送信部に接続される伝送
   路は光ファイバケーブルからなることを特徴とする請求
   項４に記載のシリアル伝送路切替システム。
6. 【請求項６】 前記入力及び出力バッファの内、前記光
   ファイバケーブルに接続されるバッファは、光信号と電
   気信号との間で信号変換する機能を具備することを特徴
   とする請求項５に記載のシリアル伝送路切替システム。
7. 【請求項７】 前記入力バッファは互いに異なる伝送レ
   ートに対応するように設計されたバッファを具備し、前
   記出力バッファは互いに異なる伝送レートに対応するよ
   うに設計されたバッファを具備することを特徴とする請
   求項１に記載のシリアル伝送路切替システム。
8. 【請求項８】 前記入力及び出力バッファは、予め複数
   の伝送レートに対応するように設計され、接続される通
   信機器に応じて伝送レートを選択設定する機能を有する
   バッファを具備することを特徴とする請求項１に記載の
   シリアル伝送路切替システム。
9. 【請求項９】 前記スイッチ部はマトリックス状に配列
   された複数のスイッチを具備するマトリクススイッチ部
   からなることを特徴とする請求項１に記載のシリアル伝
   送路切替システム。
10. 【請求項１０】 前記フィルタは高域通過フィルタであ
    ることを特徴とする請求項１に記載のシリアル伝送路切
    替システム。
11. 【請求項１１】 前記高域通過フィルタは、互いに並列
    に接続されたレジスタとコンデンサとを具備することを
    特徴とする請求項１０に記載のシリアル伝送路切替シス
    テム。
12. 【請求項１２】 前記受信部は、Ｌｉ（Ｌｉは自然数）
    個の分配器を有し、Ｌｉチャンネルのデジタル信号を各
    チャンネル毎に前記分配器にて第１系と第２系とに分配
    することと、前 記スイッチ部は、 最大入力数Ｎ（Ｎは自然数）個及び最大出力数Ｍ（Ｍは
    自然数）個の複数のスイッチを並列に配置して構成され
    全体で少なくとも２Ｌｉ個の入力数を有する入力段と、 最大入力数Ｎ個及び最大出力数Ｍ個の複数のスイッチを
    並列に配置して構成され全体で少なくとも２Ｌｏ（Ｌｏ
    は自然数）個の出力数を有する出力段と、 これら入力段と出力段との間に介在され、前記入力段の
    スイッチの出力の総数に相当する入力数を有し且つ前記
    出力段のスイッチの入力の総数に相当する出力数を有す
    る（Ｐ＋Ｑ）個のスイッチを並列に配置して構成される
    中間段と、ここで、前記入力段の１個のスイッチのどち
    らかの系についての入力数をＰ（Ｐは自然数）とし、前
    記出力段の１個のスイッチのどちらかの系についての出
    力数をＱ（Ｑは自然数）とすることと、 を具備し、前記受信部により分配された前記第１系のＬ
    ｉチャンネルのデジタル信号と前記第２系のＬｉチャン
    ネルのデジタル信号とを系毎に入力段の互いに異なるス
    イッチに入力し、前記中間段の複数のスイッチを経由し
    て、しかる後に系毎に出力段の互いに異なるスイッチか
    ら出力することと、前 記送信部は、Ｌｏ個のセレクタを有し、前記スイッチ
    部の互いに異なるスイッチから出力される前記第１系の
    デジタル信号と前記第２系のデジタル信号とを対応する
    セレクタに入力していずれか一方を選択的に導出するこ
    とと、 を具備することを特徴とする請求項１に記載のシリアル
    伝送路切替システム。
13. 【請求項１３】 前記入力段のスイッチの個数が（２Ｌ
    ｉ／Ｎ）個であり、前記出力段のスイッチの個数が（２
    Ｌｏ／Ｍ）個であることを特徴とする請求項１２に記載
    のシリアル伝送路切替システム。
14. 【請求項１４】 前記入力段の１個のスイッチに対し、
    Ｎ／２系統には前記第１系のデジタル信号を入力し、残
    りのＮ／２系統には前記第１系とは互いにチャンネルが
    異なる前記第２系のデジタル信号を入力することを特徴
    とする請求項１２に記載のシリアル伝送路切替システ
    ム。
15. 【請求項１５】 前記入力段の１個のスイッチの複数の
    出力系統を系統毎に前記中間段の互いに異なるスイッチ
    の入力系統に接続し、前記出力段の１個のスイッチの複
    数の入力系統に対し系統毎に前記中間段の互いに異なる
    スイッチの出力系統を接続することを特徴とする請求項
    １２に記載のシリアル伝送路切替システム。
16. 【請求項１６】 前記入力段及び前記出力段各々の１個
    当たりのスイッチの最大入力数及び最大出力数が、前記
    中間段の１個当たりのスイッチの最大入力数及び最大出
    力数と同数になるように、前記入力段の複数のスイッチ
    を組み合わせて１個のスイッチモジュールに形成し、且
    つ前記出力段の複数のスイッチを組み合わせて１個のス
    イッチモジュールに形成することを特徴とする請求項１
    ２に記載のシリアル伝送路切替システム。
17. 【請求項１７】 ネットワークのフォーマットとは異な
    る複数種の伝送レートのデータ信号を前記ネットワーク
    を通じて送受するインターフェース装置であって、 ｎ系統とｋ系統の入力端子とｊ系統とｍ系統の出力端子
    を備え、ｎ系統の入力端子に入力される前記ネットワー
    クのフォーマットとは異なるデータ信号をｊ系統の出力
    端子に、ｋ系統の入力端子に入力される信号をｍ系統の
    出力端子に、それぞれ伝送レートに依存しないで選択的
    に導出するマトリクススイッチ部と、 前記マトリクススイッチ部のｊ系統の出力端子から出力
    されるデータ信号をそれぞれ前記ネットワークのフォー
    マットに変換して前記ネットワークに送出するフォーマ
    ット変換部と、 前記ネットワークを通じて伝送される最大ｋ系統のデー
    タ信号をそれぞれ前記ネットワークのフォーマットから
    元のフォーマットのデータ信号に戻して前記マトリクス
    スイッチ部のｋ系統の入力端子に送出するフォーマット
    逆変換部とを具備し、 前記マトリスクスイッチ部は、それぞれ前記ｎ系統とｋ
    系統の入力端子に接続される入力部分及び前記ｊ系統と
    ｍ系統に相当する出力部分を有し、前記入力部分と前記
    出力部分との間の回線切替を行うためのマトリクススイ
    ッチと、前記ｊ系統とｍ系統に相当する出力部分からの
    伝送信号の夫々の高周波側の周波数特性の利得を上昇さ
    せるフィルタと、前記フィルタからの伝送信号に対して
    バッファ処理を施した後、前記ｊ系統とｍ系統の内の対
    応の出力端子に送出するように、前記フィルタの夫々に
    対して配設されたバッファ増幅器とを備える ことを特徴
    とするインターフェース装置。
18. 【請求項１８】 前記ネットワークがＩＥＥＥ１３９４
    に準拠したコンピュータネットワークであるとき、 前記フォーマット変換部は、マトリクススイッチ部から
    のデータ信号をＩＥＥＥ１３９４のフォーマットに変換
    して前記ネットワークに送出し、 前記フォーマット逆変換部は、ネットワークからのＩＥ
    ＥＥ１３９４のフォーマットによるデータ信号を元のフ
    ォーマットのデータ信号に戻して前記マトリクススイッ
    チ部に送出することを特徴とする請求項１７記載のイン
    ターフェース装置。
19. 【請求項１９】 前記ネットワークがＡＴＭ（非同期転
    送モード）網であるとき、 前記フォーマット変換部は、マトリクススイッチ部から
    のデータ信号をＡＴＭのフォーマットに変換して前記ネ
    ットワークに送出し、 前記フォーマット逆変換部は、ネットワークからのＡＴ
    Ｍのフォーマットによるデータ信号を元のフォーマット
    のデータ信号に戻して前記マトリクススイッチ部に送出
    することを特徴とする請求項１７記載のインターフェー
    ス装置。
20. 【請求項２０】 前記フォーマット変換部及びフォーマ
    ット逆変換部で変換するＡＴＭのフォーマットはＭＰＥ
    Ｇシステムズで規定されるトランスポートストリームで
    あることを特徴とする請求項１９記載のインターフェー
    ス装置。
21. 【請求項２１】 前記フォーマット変換部及びフォーマ
    ット逆変換部と前記ネットワークとの間の伝送媒体にプ
    ラスチックファイバを用いることを特徴とする請求項１
    ７乃至２１のいずれか記載のインターフェース装置。
22. 【請求項２２】 前記フォーマット変換部及びフォーマ
    ット逆変換部と前記ネットワークとの間の伝送媒体に石
    英ファイバを用いることを特徴とする請求項１７乃至２
    １のいずれか記載のインターフェース装置。