JP3455439B2 - マトリクススイッチ装置 - Google Patents
マトリクススイッチ装置Info
- Publication number
- JP3455439B2 JP3455439B2 JP26841898A JP26841898A JP3455439B2 JP 3455439 B2 JP3455439 B2 JP 3455439B2 JP 26841898 A JP26841898 A JP 26841898A JP 26841898 A JP26841898 A JP 26841898A JP 3455439 B2 JP3455439 B2 JP 3455439B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- matrix switch
- signals
- jitter
- transmission paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば放送局内映
像分配システムに使用され、映像信号の分配を行うため
のマトリクススイッチ装置に関する。
像分配システムに使用され、映像信号の分配を行うため
のマトリクススイッチ装置に関する。
【０００２】
【従来の技術】放送局内などに設置される映像分配シス
テムは、マトリクススイッチ装置ＳＷをその中核として
図５に示すように構成される。マトリクススイッチ装置
ＳＷは、制作スタジオＳＴ、番組サーバＳＶ、回線入出
力部ＩＯ、およびマスター室Ｍ１〜Ｍｎの間での映像信
号の伝送ルートを切り替えることで、映像信号の自在な
分配を可能にするものである。
テムは、マトリクススイッチ装置ＳＷをその中核として
図５に示すように構成される。マトリクススイッチ装置
ＳＷは、制作スタジオＳＴ、番組サーバＳＶ、回線入出
力部ＩＯ、およびマスター室Ｍ１〜Ｍｎの間での映像信
号の伝送ルートを切り替えることで、映像信号の自在な
分配を可能にするものである。
【０００３】図６に、従来のマトリクススイッチ装置Ｓ
Ｗの構成を示す。Ｎ個のディジタル映像信号入力（ｉｎ
ｐｕｔ）は、マトリクススイッチ部１に与えられる。こ
のマトリクススイッチ部１は、半導体スイッチング素子
をＮ行×Ｍ列に配列したもので、外部からのコントロー
ル信号に応じて各スイッチング素子の開閉を制御するこ
とで入力信号を交換し、Ｍ個の信号を出力するものであ
る。
Ｗの構成を示す。Ｎ個のディジタル映像信号入力（ｉｎ
ｐｕｔ）は、マトリクススイッチ部１に与えられる。こ
のマトリクススイッチ部１は、半導体スイッチング素子
をＮ行×Ｍ列に配列したもので、外部からのコントロー
ル信号に応じて各スイッチング素子の開閉を制御するこ
とで入力信号を交換し、Ｍ個の信号を出力するものであ
る。
【０００４】マトリクススイッチ部１では、伝送される
符号列の不均一さにより出力信号にジッタが生じる。こ
のジッタを低減し、受信部（図示せず）での信号再生を
容易にするために、上記の従来構成ではリタイミング部
２を設けている。
符号列の不均一さにより出力信号にジッタが生じる。こ
のジッタを低減し、受信部（図示せず）での信号再生を
容易にするために、上記の従来構成ではリタイミング部
２を設けている。
【０００５】リタイミング部２では、マトリクススイッ
チ部１からのＭ個の出力信号がそれぞれクロック信号抽
出回路２１およびＤ−フリップフロップ（Ｄ−ＦＦ）回
路２２に入力される。そして、クロック信号抽出回路２
１にてクロックが抽出されたのち、このクロックでＤ−
ＦＦ回路２２がラッチ（リタイミング）されることで、
映像信号のジッタ成分が取り除かれる。リタイミング部
２からの出力は、出力バッファ部３を介して出力され
る。このようにして、Ｎ個の入力信号からＭ個の出力信
号が得られる。
チ部１からのＭ個の出力信号がそれぞれクロック信号抽
出回路２１およびＤ−フリップフロップ（Ｄ−ＦＦ）回
路２２に入力される。そして、クロック信号抽出回路２
１にてクロックが抽出されたのち、このクロックでＤ−
ＦＦ回路２２がラッチ（リタイミング）されることで、
映像信号のジッタ成分が取り除かれる。リタイミング部
２からの出力は、出力バッファ部３を介して出力され
る。このようにして、Ｎ個の入力信号からＭ個の出力信
号が得られる。
【０００６】ところで、近年の放送局で取り扱われる映
像信号の種別は多種多様に渡っている。すなわち、旧来
のＮＴＳＣ（National Television System Committee）
信号のみならず、ＨＤＴＶ（High Definition Televisi
on）信号、ＥＤＴＶ（Extended Definition Televisio
n）信号などの信号を処理する必要が生じてきている。
さらに将来においては、ＭＰＥＧ（Moving Picture Exp
erts Group）信号などの圧縮信号を取り扱う必要性が生
じるのは明らかである。
像信号の種別は多種多様に渡っている。すなわち、旧来
のＮＴＳＣ（National Television System Committee）
信号のみならず、ＨＤＴＶ（High Definition Televisi
on）信号、ＥＤＴＶ（Extended Definition Televisio
n）信号などの信号を処理する必要が生じてきている。
さらに将来においては、ＭＰＥＧ（Moving Picture Exp
erts Group）信号などの圧縮信号を取り扱う必要性が生
じるのは明らかである。
【０００７】これらの信号は、それぞれ異なる情報量を
有しており、また伝送レートも異なる。例えばＮＴＳＣ
信号に対して、ＨＤＴＶ信号は約１０倍の伝送レートを
有する。このため当業界では、伝送レートの異なる信号
を同時に取り扱ことの可能な映像分配システムが要望視
されている。
有しており、また伝送レートも異なる。例えばＮＴＳＣ
信号に対して、ＨＤＴＶ信号は約１０倍の伝送レートを
有する。このため当業界では、伝送レートの異なる信号
を同時に取り扱ことの可能な映像分配システムが要望視
されている。
【０００８】ところが、従来のマトリクススイッチ装置
ＳＷにおいては、リタイミング部２におけるクロック抽
出回路２１が、固定的な伝送レートの信号にしか対処で
きない。このため、伝送レートの異なる（マルチレート
の）信号を取り扱うためには、それぞれの信号専用のマ
トリクススイッチ装置を設ける必要があり、映像分配シ
ステムの複雑化、大規模化、さらには高コスト化を招い
ていた。
ＳＷにおいては、リタイミング部２におけるクロック抽
出回路２１が、固定的な伝送レートの信号にしか対処で
きない。このため、伝送レートの異なる（マルチレート
の）信号を取り扱うためには、それぞれの信号専用のマ
トリクススイッチ装置を設ける必要があり、映像分配シ
ステムの複雑化、大規模化、さらには高コスト化を招い
ていた。
【０００９】
【発明が解決しようとする課題】以上述べたように従来
のマトリクススイッチ装置は、取り扱い可能な映像信号
の伝送レートが固定的であるため、マルチレートの信号
を取り扱うためには映像分配システムの複雑化、大規模
化、高コスト化を招くなどの不具合があった。
のマトリクススイッチ装置は、取り扱い可能な映像信号
の伝送レートが固定的であるため、マルチレートの信号
を取り扱うためには映像分配システムの複雑化、大規模
化、高コスト化を招くなどの不具合があった。
【００１０】本発明は上記事情によりなされたもので、
その目的は、マルチレートの映像信号に対応可能なマト
リクススイッチ装置を提供することにある。なお、本明
細書中では、「映像信号」なる用語は画像情報のみを含
む信号ではなく、音声成分や同期信号なども含むものと
する。
その目的は、マルチレートの映像信号に対応可能なマト
リクススイッチ装置を提供することにある。なお、本明
細書中では、「映像信号」なる用語は画像情報のみを含
む信号ではなく、音声成分や同期信号なども含むものと
する。
【００１１】
【課題を解決するための手段】上記目的を解決するため
に本発明は、Ｎ系統のディジタル信号の伝送経路を、Ｍ
系統のディジタル信号の伝送経路に選択的に交換するマ
トリクススイッチと（Ｎ、Ｍは自然数であり、Ｎ＝Ｍの
場合もあり得る）、前記Ｍ系統のディジタル信号の伝送
経路のそれぞれに対して設けられ、これらの伝送経路を
伝送される信号を抵抗およびコンデンサを並列に接続し
たハイパスフィルタに通して各々の信号の高域側にピー
キングをかけるＭ個のジッタ低減手段と、前記Ｍ個のジ
ッタ低減手段のそれぞれに対して設けられ、前記Ｍ個の
ジッタ低減手段からの信号に対してそれぞれバッファ処
理を施すバッファ増幅器とを具備することを特徴とす
る。
に本発明は、Ｎ系統のディジタル信号の伝送経路を、Ｍ
系統のディジタル信号の伝送経路に選択的に交換するマ
トリクススイッチと（Ｎ、Ｍは自然数であり、Ｎ＝Ｍの
場合もあり得る）、前記Ｍ系統のディジタル信号の伝送
経路のそれぞれに対して設けられ、これらの伝送経路を
伝送される信号を抵抗およびコンデンサを並列に接続し
たハイパスフィルタに通して各々の信号の高域側にピー
キングをかけるＭ個のジッタ低減手段と、前記Ｍ個のジ
ッタ低減手段のそれぞれに対して設けられ、前記Ｍ個の
ジッタ低減手段からの信号に対してそれぞれバッファ処
理を施すバッファ増幅器とを具備することを特徴とす
る。
【００１２】このように構成することで、マトリクスス
イッチから出力されるＭ系統（必ずしも全ての系統の伝
送経路に信号が流れるとは限らない）のディジタル信号
に対して、周波数帯域拡張手段により高周波帯域にピー
キングがかけられる。これによりジッタ成分が低減され
る。周波数帯域拡張手段は、例えば高域通過フィルタと
して、抵抗器とコンデンサの並列回路などの簡単な回路
により構成できる。これによりクロック成分を必要とす
ることなくジッタ低減を行えるようになるので、マルチ
レート化が可能となる。
イッチから出力されるＭ系統（必ずしも全ての系統の伝
送経路に信号が流れるとは限らない）のディジタル信号
に対して、周波数帯域拡張手段により高周波帯域にピー
キングがかけられる。これによりジッタ成分が低減され
る。周波数帯域拡張手段は、例えば高域通過フィルタと
して、抵抗器とコンデンサの並列回路などの簡単な回路
により構成できる。これによりクロック成分を必要とす
ることなくジッタ低減を行えるようになるので、マルチ
レート化が可能となる。
【００１３】また第２の本発明は、Ｎ系統のディジタル
信号の伝送経路を、Ｍ系統のディジタル信号の伝送経路
に選択的に交換するマトリクススイッチと（Ｎ、Ｍは自
然数であり、Ｎ＝Ｍの場合もあり得る）、前記Ｍ系統の
ディジタル信号の伝送経路のそれぞれに対して設けら
れ、これらの伝送経路を伝送される信号の各々を正及び
負の差動信号に変換するＭ個の変換手段と、前記Ｍ個の
変換手段の各々に対して設けられ、それぞれの変換手段
から出力される正の差動信号を抵抗およびコンデンサを
並列に接続したハイパスフィルタに通して各々の信号の
高域側にピーキングをかけるＭ個の第１のジッタ低減手
段と、前記Ｍ個の変換手段の各々に対して設けられ、そ
れぞれの変換手段から出力される負の差動信号を抵抗お
よびコンデンサを並列に接続したハイパスフィルタに通
して各々の信号の高域側にピーキングをかけるＭ個の第
２のジッタ低減手段と、前記Ｍ系統のディジタル信号の
伝送経路のそれぞれに対して設けられ、自系統に対応す
る前記第１および第２のジッタ低減手段からの前記差動
信号がそれぞれ入力され、この差動信号をシングルの信
号に戻し、バッファ処理を施して出力するＭ個のバッフ
ァ増幅器とを具備することを特徴とする。
信号の伝送経路を、Ｍ系統のディジタル信号の伝送経路
に選択的に交換するマトリクススイッチと（Ｎ、Ｍは自
然数であり、Ｎ＝Ｍの場合もあり得る）、前記Ｍ系統の
ディジタル信号の伝送経路のそれぞれに対して設けら
れ、これらの伝送経路を伝送される信号の各々を正及び
負の差動信号に変換するＭ個の変換手段と、前記Ｍ個の
変換手段の各々に対して設けられ、それぞれの変換手段
から出力される正の差動信号を抵抗およびコンデンサを
並列に接続したハイパスフィルタに通して各々の信号の
高域側にピーキングをかけるＭ個の第１のジッタ低減手
段と、前記Ｍ個の変換手段の各々に対して設けられ、そ
れぞれの変換手段から出力される負の差動信号を抵抗お
よびコンデンサを並列に接続したハイパスフィルタに通
して各々の信号の高域側にピーキングをかけるＭ個の第
２のジッタ低減手段と、前記Ｍ系統のディジタル信号の
伝送経路のそれぞれに対して設けられ、自系統に対応す
る前記第１および第２のジッタ低減手段からの前記差動
信号がそれぞれ入力され、この差動信号をシングルの信
号に戻し、バッファ処理を施して出力するＭ個のバッフ
ァ増幅器とを具備することを特徴とする。
【００１４】このようにすると、ディジタル信号が正お
よび負の差動信号の状態でそれぞれ波形整形され、出力
段階においてシングルに戻される。これにより上記と同
様の効果に加え、このマトリクススイッチ装置からの出
力信号を受信する受信側装置（各マスター室における受
信機など）における動作点を安定に保つことが可能とな
る。
よび負の差動信号の状態でそれぞれ波形整形され、出力
段階においてシングルに戻される。これにより上記と同
様の効果に加え、このマトリクススイッチ装置からの出
力信号を受信する受信側装置（各マスター室における受
信機など）における動作点を安定に保つことが可能とな
る。
【００１５】また第３の本発明は、Ｎ系統のディジタル
信号の伝送経路を、Ｍ系統のディジタル信号の伝送経路
に選択的に交換するマトリクススイッチと（Ｎ、Ｍは自
然数であり、Ｎ＝Ｍの場合も有り得る）、前記Ｍ系統の
ディジタル信号の伝送経路のそれぞれに対して設けら
れ、それぞれの系統の伝送経路を伝送される信号の各々
に対してバッファ処理を施して出力するＭ個のバッファ
増幅器とを具備し、前記ディジタル信号のビットレート
に対して前記マトリクススイッチの動作速度を１００倍
以上としたことを特徴とする。
信号の伝送経路を、Ｍ系統のディジタル信号の伝送経路
に選択的に交換するマトリクススイッチと（Ｎ、Ｍは自
然数であり、Ｎ＝Ｍの場合も有り得る）、前記Ｍ系統の
ディジタル信号の伝送経路のそれぞれに対して設けら
れ、それぞれの系統の伝送経路を伝送される信号の各々
に対してバッファ処理を施して出力するＭ個のバッファ
増幅器とを具備し、前記ディジタル信号のビットレート
に対して前記マトリクススイッチの動作速度を１００倍
以上としたことを特徴とする。
【００１６】すなわち、ディジタル信号のビットレート
に対して動作速度の非常に速いマトリクススイッチを使
用することで、ディジタル信号の識別再生を行う際の余
裕が大きくなる（発明の実施の形態において詳しく説明
する）。このため、ジッタを低減する部分を削除するこ
とが可能となり、装置のシンプル化、低コスト化に寄与
できる。
に対して動作速度の非常に速いマトリクススイッチを使
用することで、ディジタル信号の識別再生を行う際の余
裕が大きくなる（発明の実施の形態において詳しく説明
する）。このため、ジッタを低減する部分を削除するこ
とが可能となり、装置のシンプル化、低コスト化に寄与
できる。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わるマトリクススイッチ装置の構成を示す図である。
図１に示すマトリクススイッチ装置は、マトリクススイ
ッチ部１からのＭ個の信号をジッタ低減部６に入力し、
ジッタ低減部６から出力される信号を出力バッファ部７
を介して出力信号として取り出すものである。ジッタ低
減部４は、ジッタ低減回路６１〜６Ｍを備え、Ｍ個の入
力信号（シングル）がそれぞれジッタ低減回路６１〜６
Ｍに入力される。ジッタ低減回路６１〜６Ｍからの信号
は、出力バッファ部７に備えられたバッファ増幅器７１
〜７Ｍにそれぞれ入力され、出力信号として外部に取り
出される。
施の形態を詳細に説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係わるマトリクススイッチ装置の構成を示す図である。
図１に示すマトリクススイッチ装置は、マトリクススイ
ッチ部１からのＭ個の信号をジッタ低減部６に入力し、
ジッタ低減部６から出力される信号を出力バッファ部７
を介して出力信号として取り出すものである。ジッタ低
減部４は、ジッタ低減回路６１〜６Ｍを備え、Ｍ個の入
力信号（シングル）がそれぞれジッタ低減回路６１〜６
Ｍに入力される。ジッタ低減回路６１〜６Ｍからの信号
は、出力バッファ部７に備えられたバッファ増幅器７１
〜７Ｍにそれぞれ入力され、出力信号として外部に取り
出される。
【００１８】本実施形態におけるジッタ低減回路６１〜
６Ｍは、図２（ａ）に示すように例えば抵抗器Ｒとコン
デンサＣとを並列に接続したハイパスフィルタとして構
成される。
６Ｍは、図２（ａ）に示すように例えば抵抗器Ｒとコン
デンサＣとを並列に接続したハイパスフィルタとして構
成される。
【００１９】このように構成すると、マトリクススイッ
チ部１からの信号のそれぞれに対してジッタ低減回路６
１〜６Ｍにより、それぞれ周波数特性の高域側でピーキ
ングがかけられることになる。すなわち図７に示すよう
に、ジッタ低減回路６１〜６Ｍを設けることで高周波域
の利得を上げることができる。
チ部１からの信号のそれぞれに対してジッタ低減回路６
１〜６Ｍにより、それぞれ周波数特性の高域側でピーキ
ングがかけられることになる。すなわち図７に示すよう
に、ジッタ低減回路６１〜６Ｍを設けることで高周波域
の利得を上げることができる。
【００２０】これにより、高周波数特性が改善され、信
号に含まれるジッタ成分が抑圧される。しかもこの構成
によれば、クロック信号に依存しない形でのジッタ低減
を実現することができる。これにより、入力信号のビッ
トレートによらず、マルチレート信号に対するジッタ抑
圧が可能となる。
号に含まれるジッタ成分が抑圧される。しかもこの構成
によれば、クロック信号に依存しない形でのジッタ低減
を実現することができる。これにより、入力信号のビッ
トレートによらず、マルチレート信号に対するジッタ抑
圧が可能となる。
【００２１】このように本実施形態によれば、マトリク
ススイッチ部１からの信号のそれぞれを、ジッタ低減部
６におけるジッタ低減回路６１〜６Ｍを介して出力バッ
ファ部７に入力し、出力信号として取り出す。ここで、
ジッタ低減回路６１〜６Ｍを、抵抗器Ｒおよびコンデン
サＣの並列回路として構成するようにしている。
ススイッチ部１からの信号のそれぞれを、ジッタ低減部
６におけるジッタ低減回路６１〜６Ｍを介して出力バッ
ファ部７に入力し、出力信号として取り出す。ここで、
ジッタ低減回路６１〜６Ｍを、抵抗器Ｒおよびコンデン
サＣの並列回路として構成するようにしている。
【００２２】これにより、クロック信号を使用せずに信
号の波形整形（ジッタ低減）を行うことができ、その結
果、単体でマルチレート信号に対応可能なマトリクスス
イッチ装置を提供できる。
号の波形整形（ジッタ低減）を行うことができ、その結
果、単体でマルチレート信号に対応可能なマトリクスス
イッチ装置を提供できる。
【００２３】また、マルチレート信号に対応可能となっ
たことで、既存の設備を更新する際などに接続端子を自
由に選択できるようになるので、便利である。すなわ
ち、従来、マルチレート対応として知られていたこの種
の装置は、各種レートの信号を入力できたものの、それ
を出力する端子が固定的に設定されていた。すなわち複
数ある入出力端子のうち、端子ＡはＮＴＳＣ用、端子Ｂ
はＨＤＴＶ用…などとなっていた。ところが本発明では
この点が改善され、信号ビットレートにより使用できる
入出力端子（図示せず）が制限されないという利点があ
る。
たことで、既存の設備を更新する際などに接続端子を自
由に選択できるようになるので、便利である。すなわ
ち、従来、マルチレート対応として知られていたこの種
の装置は、各種レートの信号を入力できたものの、それ
を出力する端子が固定的に設定されていた。すなわち複
数ある入出力端子のうち、端子ＡはＮＴＳＣ用、端子Ｂ
はＨＤＴＶ用…などとなっていた。ところが本発明では
この点が改善され、信号ビットレートにより使用できる
入出力端子（図示せず）が制限されないという利点があ
る。
【００２４】ところで、各バッファ増幅器７１〜７Ｍの
片方の入力端子には、ある閾値のバイアス電圧Ｖｔｈが
供給されている。これは、シングルの信号を取り扱って
いることによるもので、受信側における動作点の変動を
引き起こしやすい。このため、例えば可変抵抗器（図示
せず）などにより各チャネルにおける動作点の安定化を
図る必要がある。次の実施形態では、その必要を無くす
ことのできる例を説明する。
片方の入力端子には、ある閾値のバイアス電圧Ｖｔｈが
供給されている。これは、シングルの信号を取り扱って
いることによるもので、受信側における動作点の変動を
引き起こしやすい。このため、例えば可変抵抗器（図示
せず）などにより各チャネルにおける動作点の安定化を
図る必要がある。次の実施形態では、その必要を無くす
ことのできる例を説明する。
【００２５】（第２の実施形態）図３は、本発明の第２
の実施形態に係わるマトリクススイッチ装置の構成を示
す図である。図３に示すマトリクススイッチ装置は、マ
トリクススイッチ部１からの出力信号をジッタ低減部４
に入力し、ジッタ低減部４から出力される差動信号を出
力バッファ部５を介して出力信号として取り出すもので
ある。ジッタ低減部４では、Ｍ個の入力信号（シング
ル）がそれぞれ差動信号生成回路４１１〜４１Ｍに入力
され、これにより入力信号が差動信号に変換される。
の実施形態に係わるマトリクススイッチ装置の構成を示
す図である。図３に示すマトリクススイッチ装置は、マ
トリクススイッチ部１からの出力信号をジッタ低減部４
に入力し、ジッタ低減部４から出力される差動信号を出
力バッファ部５を介して出力信号として取り出すもので
ある。ジッタ低減部４では、Ｍ個の入力信号（シング
ル）がそれぞれ差動信号生成回路４１１〜４１Ｍに入力
され、これにより入力信号が差動信号に変換される。
【００２６】この差動信号は、それぞれジッタ低減回路
４２１〜４２Ｍに入力される。ジッタ低減回路４２１〜
４２Ｍからの信号は、出力バッファ部５に備えられたバ
ッファ増幅器５１〜５Ｍにそれぞれ入力され、出力信号
として外部に取り出される。
４２１〜４２Ｍに入力される。ジッタ低減回路４２１〜
４２Ｍからの信号は、出力バッファ部５に備えられたバ
ッファ増幅器５１〜５Ｍにそれぞれ入力され、出力信号
として外部に取り出される。
【００２７】本実施形態におけるジッタ低減回路４２１
〜４２Ｍは、図２（ｂ）に示すように、図２（ａ）に示
すジッタ低減回路６１〜６Ｍを、正の差動信号および負
の差動信号のそれぞれに対して設けたものとなってい
る。
〜４２Ｍは、図２（ｂ）に示すように、図２（ａ）に示
すジッタ低減回路６１〜６Ｍを、正の差動信号および負
の差動信号のそれぞれに対して設けたものとなってい
る。
【００２８】このように構成すると、マトリクススイッ
チ部１からの正負の差動信号のそれぞれに対して、ジッ
タ低減回路４２１〜４２Ｍによりそれぞれ周波数特性の
高域側でピーキングがかけられることになる。これによ
り高周波数特性が改善され、信号に含まれるジッタ成分
が抑圧される。これにより、上記第１の実施の形態と同
様に、入力信号のビットレートによらずマルチレート信
号に対するジッタ抑圧が可能となる。
チ部１からの正負の差動信号のそれぞれに対して、ジッ
タ低減回路４２１〜４２Ｍによりそれぞれ周波数特性の
高域側でピーキングがかけられることになる。これによ
り高周波数特性が改善され、信号に含まれるジッタ成分
が抑圧される。これにより、上記第１の実施の形態と同
様に、入力信号のビットレートによらずマルチレート信
号に対するジッタ抑圧が可能となる。
【００２９】さらに上記構成では、差動信号の状態でジ
ッタを低減したのち、出力バッファ部５にて再びシング
ル信号にした状態で出力するようにしている。このた
め、受信側における動作点を常に安定した状態に保つこ
とが可能となる。
ッタを低減したのち、出力バッファ部５にて再びシング
ル信号にした状態で出力するようにしている。このた
め、受信側における動作点を常に安定した状態に保つこ
とが可能となる。
【００３０】上記第１の実施形態においては、ジッタ低
減をシングル信号の状態のまま行っていたため、動作点
が変動しやすく、可変抵抗器などを用いて個々のチャネ
ルごとに調整を行う必要があった。このためチャネル数
が増えると、それに伴い煩雑な手間を要することにな
る。本実施形態においてはこの点が改善され、動作点調
整の必要がなくなるので、より利便性の高いマトリクス
スイッチ装置を提供できる。このほか、同相ノイズの低
減という効果も得ることができる。
減をシングル信号の状態のまま行っていたため、動作点
が変動しやすく、可変抵抗器などを用いて個々のチャネ
ルごとに調整を行う必要があった。このためチャネル数
が増えると、それに伴い煩雑な手間を要することにな
る。本実施形態においてはこの点が改善され、動作点調
整の必要がなくなるので、より利便性の高いマトリクス
スイッチ装置を提供できる。このほか、同相ノイズの低
減という効果も得ることができる。
【００３１】（第３の実施形態）図４は、本発明の第３
の実施形態に係わるマトリクススイッチ装置の構成を示
す図である。図４に示すマトリクススイッチ装置は、マ
トリクススイッチ部１からの出力信号をそのまま出力バ
ッファ部３を介して外部に出力するものとなっている。
すなわち、ジッタを低減する部分を削除している。
の実施形態に係わるマトリクススイッチ装置の構成を示
す図である。図４に示すマトリクススイッチ装置は、マ
トリクススイッチ部１からの出力信号をそのまま出力バ
ッファ部３を介して外部に出力するものとなっている。
すなわち、ジッタを低減する部分を削除している。
【００３２】本実施形態においては、比較的低いビット
レートを持つ信号を取り扱う場合を想定している。映像
信号にはＮＴＳＣ、ＨＤＴＶ、ＭＰＥＧ、ＩＥＥＥ１３
９４インタフェースなど様々な信号がある。これらの信
号は様々なビットレートを持っている。ちなみに、ＮＴ
ＳＣ信号は１７０〜２７０Ｍｂｐｓ、ＨＤＴＶ信号は
１．４８５Ｇｂｐｓ、ＭＰＥＧ信号は数（２〜４）Ｍｂ
ｐｓ、ＩＥＥＥ１３９４インタフェース信号は１００Ｍ
〜３．２Ｇｂｐｓのビットレートをそれぞれ持ってい
る。
レートを持つ信号を取り扱う場合を想定している。映像
信号にはＮＴＳＣ、ＨＤＴＶ、ＭＰＥＧ、ＩＥＥＥ１３
９４インタフェースなど様々な信号がある。これらの信
号は様々なビットレートを持っている。ちなみに、ＮＴ
ＳＣ信号は１７０〜２７０Ｍｂｐｓ、ＨＤＴＶ信号は
１．４８５Ｇｂｐｓ、ＭＰＥＧ信号は数（２〜４）Ｍｂ
ｐｓ、ＩＥＥＥ１３９４インタフェース信号は１００Ｍ
〜３．２Ｇｂｐｓのビットレートをそれぞれ持ってい
る。
【００３３】例えばＨＤＴＶ信号とＭＰＥＧ信号とを比
較すると、ＭＰＥＧ信号に対してＨＤＴＶ信号のほうが
約１０００倍のオーダのビットレートを有する。そこ
で、ＨＤＴＶ信号専用として設計されたマトリクススイ
ッチをＭＰＥＧ信号やその近辺のビットレートの信号に
対して使用することで、ジッタが問題にならなくなる。
較すると、ＭＰＥＧ信号に対してＨＤＴＶ信号のほうが
約１０００倍のオーダのビットレートを有する。そこ
で、ＨＤＴＶ信号専用として設計されたマトリクススイ
ッチをＭＰＥＧ信号やその近辺のビットレートの信号に
対して使用することで、ジッタが問題にならなくなる。
【００３４】すなわち、マトリクススイッチ部１を構成
するスイッチング素子の動作速度を、取り扱う信号のビ
ットレートに対して１０００倍程度高速にすることで、
データ識別を行う際の余裕が大きくなり、ジッタの存在
如何によらず確実なデータ識別が可能となる。
するスイッチング素子の動作速度を、取り扱う信号のビ
ットレートに対して１０００倍程度高速にすることで、
データ識別を行う際の余裕が大きくなり、ジッタの存在
如何によらず確実なデータ識別が可能となる。
【００３５】図８を参照して、このことを説明する。図
８（ａ）は、マトリクススイッチ部１の動作速度と信号
ビットレートが比較的近い場合を示す。この場合、デー
タ識別を行う際の余裕が小さく、信号再生時におけるビ
ット誤りを避けるためにはジッタを低減する必要があ
る。一方、図８（ｂ）は、信号ビットレートに対してマ
トリクススイッチ部１の動作速度が高速の場合を示す。
この場合、データ識別の際の余裕が大きく、識別点がず
れたとしてもビット誤りを生むことがない。したがっ
て、ジッタを削減せずとも、確実なデータ識別を行え
る。
８（ａ）は、マトリクススイッチ部１の動作速度と信号
ビットレートが比較的近い場合を示す。この場合、デー
タ識別を行う際の余裕が小さく、信号再生時におけるビ
ット誤りを避けるためにはジッタを低減する必要があ
る。一方、図８（ｂ）は、信号ビットレートに対してマ
トリクススイッチ部１の動作速度が高速の場合を示す。
この場合、データ識別の際の余裕が大きく、識別点がず
れたとしてもビット誤りを生むことがない。したがっ
て、ジッタを削減せずとも、確実なデータ識別を行え
る。
【００３６】このように本実施形態では、取り扱う信号
のビットレートに対してマトリクススイッチ部１の動作
速度が高速（１０００倍程度あるいはそれ以上）の場合
に限り、ジッタを低減する部分を削除した構成を示し
た。これにより、映像分配システムのシンプル化を図れ
るようになり、低コスト化などの種々の利点を得ること
ができる。
のビットレートに対してマトリクススイッチ部１の動作
速度が高速（１０００倍程度あるいはそれ以上）の場合
に限り、ジッタを低減する部分を削除した構成を示し
た。これにより、映像分配システムのシンプル化を図れ
るようになり、低コスト化などの種々の利点を得ること
ができる。
【００３７】なお、取り扱う信号のビットレートに対し
てマトリクススイッチ部１の動作速度が１００倍程度あ
れば、実用上は十分であることが知られている。例えば
２Ｍｂｐｓのビットレートを持つ信号に対して、マトリ
クススイッチ部１の動作速度が１Ｇｂｐｓもあれば、実
用上問題ない（この場合両者の速度比は５００とな
る）。また、取り扱う信号のビットレートに対してマト
リクススイッチ部１の動作速度が速ければ速いほど良い
ことは言うまでもない。取り扱い可能な信号の種類がさ
らに増えるからである。したがって本実施形態では、取
り扱う信号のビットレートに対してマトリクススイッチ
部１の動作速度を１０００倍程度としたが、これに限ら
ず、取り扱う信号のビットレートに対してマトリクスス
イッチ部１の動作速度が少なくとも１００倍以上であれ
ば、本実施形態で述べた効果を得られることを述べてお
く。
てマトリクススイッチ部１の動作速度が１００倍程度あ
れば、実用上は十分であることが知られている。例えば
２Ｍｂｐｓのビットレートを持つ信号に対して、マトリ
クススイッチ部１の動作速度が１Ｇｂｐｓもあれば、実
用上問題ない（この場合両者の速度比は５００とな
る）。また、取り扱う信号のビットレートに対してマト
リクススイッチ部１の動作速度が速ければ速いほど良い
ことは言うまでもない。取り扱い可能な信号の種類がさ
らに増えるからである。したがって本実施形態では、取
り扱う信号のビットレートに対してマトリクススイッチ
部１の動作速度を１０００倍程度としたが、これに限ら
ず、取り扱う信号のビットレートに対してマトリクスス
イッチ部１の動作速度が少なくとも１００倍以上であれ
ば、本実施形態で述べた効果を得られることを述べてお
く。
【００３８】なお、本発明は上記実施の形態に限定され
るものではなく、例えばジッタ低減回路６１〜６Ｍ、４
２１〜４２Ｍの構成においても、アクティブの素子を使
用するなど種々変形した例が考えられる。その他、本発
明の要旨を逸脱しない範囲で種々の変形実施を行うこと
ができる。
るものではなく、例えばジッタ低減回路６１〜６Ｍ、４
２１〜４２Ｍの構成においても、アクティブの素子を使
用するなど種々変形した例が考えられる。その他、本発
明の要旨を逸脱しない範囲で種々の変形実施を行うこと
ができる。
【００３９】
【発明の効果】以上詳述したように本発明によれば、マ
ルチレートの映像信号に対応可能なマトリクススイッチ
装置を提供することが可能となる。
ルチレートの映像信号に対応可能なマトリクススイッチ
装置を提供することが可能となる。
【図１】 本発明の第１の実施形態に係わるマトリクス
スイッチ装置の構成を示す図。
スイッチ装置の構成を示す図。
【図２】 図１および図３の構成におけるジッタ低減回
路６１〜６Ｍ、４２１〜４２Ｍの構成を示す図。
路６１〜６Ｍ、４２１〜４２Ｍの構成を示す図。
【図３】 本発明の第２の実施形態に係わるマトリクス
スイッチ装置の構成を示す図。
スイッチ装置の構成を示す図。
【図４】 本発明の第３の実施形態に係わるマトリクス
スイッチ装置の構成を示す図。
スイッチ装置の構成を示す図。
【図５】 映像分配システムの構成を示す図。
【図６】 従来のマトリクススイッチ装置の構成を示す
図。
図。
【図７】 ジッタ低減回路６１〜６Ｍ、４２１〜４２Ｍ
を設けることにより周波数特性が変化する様子を示す
図。
を設けることにより周波数特性が変化する様子を示す
図。
【図８】 信号ビットレートとマトリクススイッチ部１
の動作速度との関係において、データ識別の際の余裕が
変化する様子を示す図。
の動作速度との関係において、データ識別の際の余裕が
変化する様子を示す図。
１…マトリクススイッチ部
６…ジッタ低減部
６１〜６Ｍ、４２１〜４２Ｍ…ジッタ低減回路
７…出力バッファ部
７１〜７Ｍ…バッファ増幅器
Ｒ…抵抗器
Ｃ…コンデンサ
４１１〜４１Ｍ…差動信号生成回路
２…リタイミング部
２１…クロック信号抽出回路
２２…Ｄ−フリップフロップ（Ｄ−ＦＦ）回路
３…出力バッファ部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04Q 3/52
Claims (2)
- 【請求項１】 Ｎ系統のディジタル信号の伝送経路を、
Ｍ系統のディジタル信号の伝送経路に選択的に交換する
マトリクススイッチと（Ｎ、Ｍは自然数であり、Ｎ＝Ｍ
の場合もあり得る）、 前記Ｍ系統のディジタル信号の伝送経路のそれぞれに対
して設けられ、これらの伝送経路を伝送される信号を抵
抗およびコンデンサを並列に接続したハイパスフィルタ
に通して各々の信号の高域側にピーキングをかけるＭ個
のジッタ低減手段と、 前記Ｍ個のジッタ低減手段のそれぞれに対して設けら
れ、前記Ｍ個のジッタ低減手段からの信号に対してそれ
ぞれバッファ処理を施すバッファ増幅器とを具備するこ
とを特徴とするマトリクススイッチ装置。 - 【請求項２】 Ｎ系統のディジタル信号の伝送経路を、
Ｍ系統のディジタル信号の伝送経路に選択的に交換する
マトリクススイッチと（Ｎ、Ｍは自然数であり、Ｎ＝Ｍ
の場合もあり得る）、 前記Ｍ系統のディジタル信号の伝送経路のそれぞれに対
して設けられ、これらの伝送経路を伝送される信号の各
々を正及び負の差動信号に変換するＭ個の変換手段と、 前記Ｍ個の変換手段の各々に対して設けられ、それぞれ
の変換手段から出力される正の差動信号を抵抗およびコ
ンデンサを並列に接続したハイパスフィルタに通して各
々の信号の高域側にピーキングをかけるＭ個の第１のジ
ッタ低減手段と、 前記Ｍ個の変換手段の各々に対して設けられ、それぞれ
の変換手段から出力される負の差動信号を抵抗およびコ
ンデンサを並列に接続したハイパスフィルタに通して各
々の信号の高域側にピーキングをかけるＭ個の第２のジ
ッタ低減手段と、 前記Ｍ系統のディジタル信号の伝送経路のそれぞれに対
して設けられ、自系統に対応する前記第１および第２の
ジッタ低減手段からの前記差動信号がそれぞれ入力さ
れ、この差動信号をシングルの信号に戻し、バッファ処
理を施して出力するＭ個のバッファ増幅器とを具備する
ことを特徴とするマトリクススイッチ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26841898A JP3455439B2 (ja) | 1998-09-22 | 1998-09-22 | マトリクススイッチ装置 |
| CA002282882A CA2282882C (en) | 1998-09-22 | 1999-09-20 | Serial transmission path switching system |
| US09/400,428 US6959003B1 (en) | 1998-09-22 | 1999-09-21 | Serial transmission path switching system |
| ES99118045T ES2301225T3 (es) | 1998-09-22 | 1999-09-22 | Sistema de conmutacion de via de transmision en serie. |
| EP99118045A EP0989703B1 (en) | 1998-09-22 | 1999-09-22 | Serial transmission path switching system |
| DE69938213T DE69938213T2 (de) | 1998-09-22 | 1999-09-22 | Vermittlungssystem für serielle Übertragungswege |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26841898A JP3455439B2 (ja) | 1998-09-22 | 1998-09-22 | マトリクススイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000102046A JP2000102046A (ja) | 2000-04-07 |
| JP3455439B2 true JP3455439B2 (ja) | 2003-10-14 |
Family
ID=17458220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26841898A Expired - Lifetime JP3455439B2 (ja) | 1998-09-22 | 1998-09-22 | マトリクススイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3455439B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946948B2 (en) * | 2000-06-06 | 2005-09-20 | Vitesse Semiconductor Corporation | Crosspoint switch with switch matrix module |
| JP4495877B2 (ja) * | 2001-03-27 | 2010-07-07 | 株式会社東芝 | 伝送路切替装置 |
| JP4323345B2 (ja) * | 2004-02-18 | 2009-09-02 | 富士通コンポーネント株式会社 | 平衡伝送用コネクタ及び平衡伝送用コネクタ付きケーブル |
| JP5735149B2 (ja) * | 2009-02-09 | 2015-06-17 | ローム株式会社 | オーディオ信号処理回路およびそれを用いたトーンコントロール回路 |
-
1998
- 1998-09-22 JP JP26841898A patent/JP3455439B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000102046A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269530B1 (ko) | 스위치 제어기 및 접속경로 설정방법 | |
| US5754539A (en) | Local area network for use in office communications and a circuit arrangement therefor | |
| DE3820835A1 (de) | Konzeption einer netzwerkfaehigen, volldigitalen hifi-videoanlage | |
| CA2238394A1 (en) | Home multimedia network architecture | |
| JPH10313454A (ja) | デジタル映像分配装置 | |
| US20010001564A1 (en) | Method of and apparatus for separating audio and video data from a combined audio/video stream of data | |
| JP3455439B2 (ja) | マトリクススイッチ装置 | |
| JP2003032707A (ja) | データ監視システム | |
| EP0777383B1 (en) | Data communication device | |
| US4746982A (en) | Equipment for through-connecting color television signals | |
| US6959003B1 (en) | Serial transmission path switching system | |
| JP3455487B2 (ja) | シリアル伝送路切替システム | |
| US6061333A (en) | Arrangement for configuring a video communication system and method therefor | |
| JP2000333152A (ja) | デジタル映像分配装置 | |
| Richard et al. | The Washington University Broadband Terminal | |
| JPH07264196A (ja) | マルチ・メディア・サーバ | |
| CN220210500U (zh) | 一种高可靠性视频会议装置 | |
| US20020016882A1 (en) | Digital device, data input-output control method, and data input-output control system | |
| JP3433555B2 (ja) | 映像編集システム | |
| KR100836247B1 (ko) | 호처리 서버와 ｄｂ 서버가 분리된 가입자 ｄｂ 관리시스템 | |
| US6587478B1 (en) | Cell interleaving method in ATM switching system | |
| EP0951197B1 (de) | Verfahren und Vorrichtung zur Übertragung von aufgezeichneten Ton- und Bildreportagen | |
| JPH03278742A (ja) | ディジタル伝送方式 | |
| JPH0730883A (ja) | 衛星テレビ会議方式 | |
| KR19980016367A (ko) | 주문형 비디오망의 용량 확장 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |