JP3585687B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP3585687B2 JP3585687B2 JP01919997A JP1919997A JP3585687B2 JP 3585687 B2 JP3585687 B2 JP 3585687B2 JP 01919997 A JP01919997 A JP 01919997A JP 1919997 A JP1919997 A JP 1919997A JP 3585687 B2 JP3585687 B2 JP 3585687B2
- Authority
- JP
- Japan
- Prior art keywords
- tester
- output
- calibration
- testers
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体試験装置に係り、特に複数台のテスタによる半導体の試験において、キャリブレーションを行うのに適切な半導体試験装置に関する。
【０００２】
【従来の技術】
従来から、半導体製造プラントにおいては、各種テスト項目毎に対応してラインに組み込まれたテスタが半導体試験装置として用いられている。
【０００３】
このような半導体試験装置は、当然のことながら、キャリブレーションを行い、測定誤差を生じないように維持管理されている。
【０００４】
図４は、かかる従来の半導体試験装置のブロック図である。
【０００５】
テスタ１０は、テスタ出力のための信号源１１を内蔵している。そして、この信号源１１の出力測定のために測定器１２が備えられている。そして、スイッチ１３が信号源１１と測定器１２の間に設けられている。さらに、テスタ１０の外部にリファレンス信号発生器１４を準備し、測定ラインのスイッチ（リレー）１５を通じて、測定器１２に接続可能としている。
【０００６】
以上、述べたような構成において、キャリブレーション時には、まず測定器１２の校正から実施する。この場合、測定ラインのスイッチ（リレー）１５を接続して、リファレンス信号発生器１４からの信号を測定器１２で測定し、リファレンス信号のファクタと測定値の誤差を算出し、まず、測定器１２の誤差を校正する。
【０００７】
次に、内部の信号源１１の校正に入るが、この場合、スイッチ（リレー）１３を閉じて、信号源１１の出力信号をスイッチ（リレー）１３を通じて測定器１２に導き、設定値と測定値の誤差を算出し、信号源１１の出力を調整する。
【０００８】
以上述べたような動作を通じて、外部に配置した校正済のリファレンス信号発生器１４により、まず測定器１２の誤差を校正し、この測定器１２を用いて、テスタ１０の内部の信号源１１を校正するので、リファレンス信号発生器１４の出力信号を基準に信号源１１の校正ができ、精度の高いキャリブレーションが可能になる。
【０００９】
一方、複数台のテスタ１０の間の誤差も、全てのテスタ１０に対して同様のキャリブレーション操作を行うことにより、低減することが可能である。
【００１０】
【発明が解決しようとする課題】
従来の半導体試験装置は以上のように構成されていたので、以下に述べるような問題点がある。
【００１１】
まず、キャリブレーションのための操作は、全てにわたり、人手により行うことになるため、非常に手数がかかり、日常的な運用が困難であるという問題点がある。
【００１２】
特に、テスタ１０の台数が多い半導体工場などの場合には、その手数は膨大であり、実際に運用する場合にも、テスタ１０の保守、管理の作業手番に人手によるキャリブレーションを組み込むのは非常に労力を要する。
【００１３】
本発明は、上記のような従来技術の問題点を解消し、テスタのキャリブレーションに関わる手数を大幅に簡略化すると共に、複数台のテスタの機間誤差を低減できる半導体試験装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、第１のアナログテスタ出力を行う第１の信号源と、前記第１の信号源の第１のアナログテスタ出力をキャリブレーションのために測定する第１の測定手段と、を備える第１のテスタ手段と、第２のアナログテスタ出力を行う第２の信号源と、前記第２の信号源の第２のアナログテスタ出力をキャリブレーションのために測定する第２の測定手段と、を備える第２のテスタ手段と、前記第１の信号源の前記第１のアナログテスタ出力を第１のディジタルテスタ出力に変換して第１のディジタルバスに前記第２の測定手段のキャリブレーションを行うためのリファレンスとして送り出す第１のＡＤ変換手段と、この第１のディジタルバス上の前記第１のデジタルテスタ出力をアナログ波形の形で前記第２の測定手段に与える第２のＤＡ変換手段と、前記第２の信号源の前記第２のアナログテスタ出力をキャリブレーションの結果ないしは経過の確認のために第２のデジタルテスタ出力に変換して第２のディジタルバスに送り出す第２のＡＤ変換手段と、前記第２のディジタルバス上の前記第２のデジタルテスタ出力をアナログ波形の形で前記第１の測定手段に与える第１のＤＡ変換手段と、を備えることを特徴とする、半導体試験装置を提供するものである。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の試験装置の実施の形態を説明する。
実施例１．
図１は、本発明の実施例１の半導体試験装置のブロック図である。
【００１６】
図において示すように、このシステムでは２台のテスタ１０Ａ、１０Ｂが運用されているものとする。各テスタ１０Ａ、１０Ｂには、それぞれテスタ出力のための信号源１１Ａ、１１Ｂが内蔵されている。また、各信号源１１Ａ、１１Ｂには、その出力信号を測定するための測定器１２Ａ、１２Ｂが備えられている。各テスタ１０Ａ、１０Ｂには、信号入出力装置１６Ａ、１６Ｂが付属装置として設けられる。信号入出力装置１６Ａ、１６ＢはそれぞれＡＤ変換器１７Ａ、１７ＢとＤＡ変換器１８Ａ、１８Ｂを備えており、テスタ１０Ａ、１０Ｂの内部のアナログ信号をディジタル信号に変換して外部とやりとりできる機能を有する。なお、信号入出力装置１６Ａ、１６Ｂのそれぞれの間のディジタル信号のやりとりはフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９により行われる。
【００１７】
以上、述べたような構成において、次にその動作を説明する。
【００１８】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４を用いて、その測定器１２Ａの校正を手動により実施する。
【００１９】
次に、以上のようにして校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００２０】
キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、校正が完璧に行われている限り、他のテスタ１０Ｂに対してリファレンスとなり得る。そして、このリファレンスデータは信号入出力装置１６Ａに内蔵されるＡＤ変換器１７Ａによりディジタル値に変換される。
【００２１】
以上のようにしてディジタル値に変換されたテスタ１０Ａからのリファレンスデータは、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９に保存される。
【００２２】
このフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９は、今度は、テスタ１０Ｂの信号入出力装置１６Ｂにかけられ、読み込まれる。信号入出力装置１６Ｂに読み込まれたディジタルリファレンスデータは、信号入出力装置１６ＢのＤＡ変換器１８Ｂによりディジタルデータからアナログ波形に変換される。
【００２３】
テスタ１０Ｂの測定器１２Ｂは、今度は、信号入出力装置１６Ｂから与えられるリファレンスアナログ波形にしたがって、テスタ１０Ｂの内部シーケンスに基づいて、キャリブレーションを実施する。その結果、測定器１２Ｂの校正が自動的に実施される。
【００２４】
以上のようにして、測定器１２Ｂの構成が終了した後に、更にテスタ１０Ｂの内部シーケンスにしたがって、測定器１２Ｂを用いて信号源１１Ｂのキャリブレーションを行い、これを校正する。
【００２５】
その結果、テスタ１０Ａ、１０Ｂの各信号源１１Ａ、１１Ｂは全く同じ状態に校正されることになる。
【００２６】
なお、実施例では、テスタ１０Ａがリファレンスデータを発生する側、テスタ１０Ｂがリファレンスデータを受け取る側として、それぞれ一台づつを例示したが、リファレンスデータを受け取る側は、テスタ１０Ｂ以外にも何台でもよいことはもちろんである。
【００２７】
以上のような構成によれば、リファレンス信号発生器１４などの外部機器を用いての人手によるキャリブレーションはテスタ１０Ａの一台のみについて実施すればよく、他のテスタ１０Ｂについては、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９でリファレンスデータを与えれば、テスタ１０Ｂ自身が自動的にキャリブレーションを実施するので、運用が容易になる。
【００２８】
また、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９に記録された共通のリファレンスデータで全てのテスタをキャリブレーションするので、テスタ間の精度ばらつきが少なくなり、精度の高い半導体装置の測定が可能になる。
【００２９】
また、多数のテスタがフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９を媒介としてキャリブレーション用のリファレンスデータを共有するので、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９を郵送したり、内容をデータ伝送したりすることにより、遠く離れた場所に設置されたテスタにも、同じキャリブレーションデータを与えることが可能となり、遠隔地の機間誤差も低減することができる。
【００３０】
また、多数のテスタに対して、人手をかけずに、容易にキャリブレーションを実施できるので、半導体工場運用に当たっての人件費の削減、テスタダウンの時間の削減など、運用経費からみてもメリットが大きい。
実施例２．
図２は、本発明の実施例２の半導体試験装置のブロック図である。
【００３１】
同図の構成の、図１の構成と異なる点は、信号入出力装置１６Ａ、１６Ｂにそれぞれネットワークインターフェース２０Ａ、２０Ｂが設けられており、各ネットワークインターフェース２０Ａ、２０Ｂの間が通信回線２１で接続されていることである。
【００３２】
以上、述べたような構成において、次にその動作を説明する。
【００３３】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４を用いて、その測定器１２Ａの校正を手動により実施し、次に、校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００３４】
以上のようにして、キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、他のテスタ１０Ｂに対してリファレンスとするために、信号入出力装置１６Ａに内蔵されるＡＤ変換器１７Ａによりディジタル値に変換される。
【００３５】
以上のようにしてディジタル値に変換されたテスタ１０Ａからのリファレンスデータは、ネットワークインターフェース２０Ａを通じて通信回線２１に送り出される。
【００３６】
一方、テスタ１０Ｂは通信回線２１を通じて送られてくるリファレンスデータを、ネットワークインターフェース２０Ｂから信号入出力装置１６Ｂを通じて取り込まれる。このようにして信号入出力装置１６Ｂに読み込まれたディジタルリファレンスデータは、ＤＡ変換器１８Ｂによりディジタルデータからアナログ波形に変換される。
【００３７】
テスタ１０Ｂの測定器１２Ｂは、今度は、信号入出力装置１６Ｂから与えられるリファレンスアナログ波形にしたがって、テスタ１０Ｂの内部シーケンスに基づいて、キャリブレーションを実施する。その結果、測定器１２Ｂの校正が自動的に実施される。
【００３８】
以上のようにして、測定器１２Ｂの構成が終了した後に、更にテスタ１０Ｂの内部シーケンスにしたがって、測定器１２Ｂを用いて信号源１１Ｂのキャリブレーションを行い、これを校正する。
【００３９】
その結果、テスタ１０Ａ、１０Ｂの各信号源１１Ａ、１１Ｂは全く同じ状態に校正されることになる。
【００４０】
なお、実施例では、テスタ１０Ａがリファレンスデータを発生する側、テスタ１０Ｂがリファレンスデータを受け取る側として、それぞれ一台づつを例示したが、リファレンスデータを受け取る側は、テスタ１０Ｂ以外にも何台でもよいことはもちろんである。
【００４１】
以上のような構成によれば、実施例１と同様な効果が得られるだけでなく、通信回線２１を通じて全てのテスタ１０Ａ、１０Ｂが接続されるので、全く人手を介することなく、リファレンスデータの配信が可能となる。その結果、テスタ１０Ａに通信回線２１を通じて接続される全てのテスタは、それぞれの必要に応じて、テスタ１０Ａからキャリブレーションようのリファレンスデータを受け取ることができるので、キャリブレーションのための手番設定が大幅に簡略化される。また、通信回線２１は、国内外問わず、世界中にネットワーク可能であるので、広範囲に展開する半導体工場の全てのテスタに対して、ほとんど待ち時間なくキャリブレーション用のリファレンスデータを与えることができるので、グローバルな運用が可能である。
実施例３．
図３は、本発明の実施例３の半導体試験装置のブロック図である。
【００４２】
図において示すように、このシステムではＮ台のテスタ１０Ａ〜１０Ｎが運用されている。
【００４３】
そして、テスタ１０Ａにおいて、測定器１２Ａには、測定ラインのスイッチ（リレー）１５を介して、リファレンス信号発生器１４が接続可能に構成される。また、信号源１１Ａにはスイッチ（リレー）１３Ａを介して測定器１２Ａが接続可能に構成される。
【００４４】
テスタ１０Ａの信号源１１Ａには、ＡＤ変換器２２Ａが接続され、信号源１１Ａの出力信号波形をディジタル変換してバスライン２６に出力するように構成される。
【００４５】
一方、テスタ１０Ａの測定器１２Ａには、ＤＡ変換器２３Ａが接続され、バスライン２７のディジタル信号をアナログ波形で取り込むように構成される。
【００４６】
なお、先にも述べたように、テスタは、テスタ１０Ａの他、テスタ１０Ｂ〜１０Ｎが運用されている。
【００４７】
そして、テスタ１０Ｂ〜１０Ｎは、ぞれぞれ信号源１１Ｂ・・・１１Ｎと、これらの信号源１１Ｂ・・・１１Ｎにスイッチ（リレー）１３Ｂ・・・１３Ｎを介して接続される測定器１２Ｂ・・・１２Ｎを備えている。
【００４８】
更に、テスタ１０Ｂ〜１０Ｎにおいて、測定器１２Ｂ・・・１２ＮにはＤＡ変換器２５Ｂ、２５Ｃ・・・２５Ｎが接続されており、スイッチ（リレー）２９Ｂ、２９Ｃ・・・２９Ｎを介して、バスライン２６からのリファレンスディジタルデータがアナログ変換され、取り込まれるように構成される。
【００４９】
一方、テスタ１０Ｂ〜１０Ｎにおいて、信号源１１Ｂ・・・１１Ｎには、ＡＤ変換器２４Ｂ、２４Ｃ・・・２４Ｎが接続されており、スイッチ（リレー）２８Ｂ、２８Ｃ・・・２８Ｎを介して、バスライン２７に、それぞれの出力アナログ波形をディジタル変換して送り出すように構成される。
【００５０】
以上述べたような構成において、次にその動作を説明する。
【００５１】
このシステムではＮ台のテスタ１０Ａ〜１０Ｎが運用されている。
【００５２】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４と測定ライン１５を介して接続し、得られる波形に基づき、その測定器１２Ａの校正を人手により実施する。校正終了後、測定ライン１５を切り離す。
【００５３】
次に、テスタ１０Ａの内部のスイッチ１３Ａを閉じて、校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００５４】
キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、校正が完璧に行われている限り、他のテスタ１０Ｂ〜１０Ｎに対してリファレンスとなり得る。そして、このリファレンスデータは、信号源１１Ａから、ＡＤ変換器２２Ａを通じてディジタルデータに変換され、バスライン２６に出力される。
【００５５】
各テスタ１０Ｂ〜１０Ｎにおいては、スイッチ２９Ｂ、２９Ｃ・・・２９Ｎを制御して、バスライン２６のリファレンスディジタルデータを、それぞれのＤＡ変換器２５Ｂ、２５Ｃ・・・２５Ｎを通じてアナログ波形に変換して取り込み、これを測定器１２Ｂ・・・１２Ｎに与える。そして、テスタ１０Ａの信号源１１Ａの出力信号をリファレンスとして、それぞれの測定器１２Ｂ・・・１２Ｎをキャリブレーションし、校正する。
【００５６】
次に、各テスタ１０Ｂ〜１０Ｎにおいては、それぞれの内部のスイッチ１３Ｂ・・・１３Ｎを制御して、それぞれの内部で、信号源１１Ｂ・・・１１Ｎに測定器１２Ｂ・・・１２Ｎを接続して、それぞれの信号源１１Ｂ・・・１１Ｎのキャリブレーションを行い、校正を行う。
【００５７】
以上、述べたようにして、まずリファレンス信号発生器１４に合わせて、測定器１２Ａをキャリブレーションして、これを校正し、次に、この測定器１２Ａに基づいて、テスタ１０Ａの信号源１１Ａをキャリブレーションして、これを校正し、次に、この信号源１１Ａの出力信号をリファレンスとして、他のテスタ１０Ｂ〜１０Ｎの各測定器１２Ｂ・・・１２Ｎを校正し、最後に、他のテスタ１０Ｂ〜１０Ｎにおいて、それぞれ校正された測定器１２Ｂ・・・１２Ｎに基づいて、それぞれの信号源１１Ｂ・・・１１Ｎを校正することができるが、この場合、全てのテスタ１０Ａ、１０Ｂ・・・１０Ｎは、機器間の誤差を最小にした形でのキャリブレーションが可能である。
【００５８】
なお、以上のキャリブレーションの途中ないしは、終了後に、信号源１１Ｂ・・・１１Ｎの出力信号のアナログ波形は、ＡＤ変換器２４Ｂ、２４Ｃ・・・２４Ｎを通じてディジタルデータに変換し、スイッチ２８Ｂ、２８Ｃ・・・２８Ｎを通じてバスライン２７に出力可能であるので、バスライン２７のディジタルデータをＤＡ変換器２３Ａを通じて測定器１２Ａで測定することにより、キャリブレーションの結果ないしは途中経過をテスタ１０Ａ側で確認することが可能である。その結果、全てのテスタ１０Ａ、１０Ｂ・・・１０Ｎにおける、キャリブレーションの結果が、初期の値に設定されたかどうかを、テスタ１０Ａのところの一か所で確認することができる。
【００５９】
なお、以上の、全てのキャリブレーション操作は、リファレンス信号発生器１４などの外部機器を用いての人手によるキャリブレーション操作を除けば、ほとんど自動的に実施可能であり、人手を要しないという利点がある。
【００６０】
また、バスライン２７を介して、キャリブレーション結果をモニタできるので、信頼性を向上させる上でも効果的である。
【００６１】
なお、実施例３では、バスライン２６やバスライン２７を通じて、テスタ１０Ａ、１０Ｂ・・・１０Ｎ間のデータのやり取りを行うような構成を例示したが、実施例２のように、通信回線２１を介して全ての機器を接続することにより、全てのテスタが広範囲に設置されていても、集中的にキャリブレーションと校正を実施することができるので、得られる効果が非常に大きい。
【００６２】
【発明の効果】
以上述べたように、本発明の半導体試験装置は、複数台のテスタのキャリブレーションを行うに当たり、一台のテスタをキャリブレーションした結果をリファレンスとして、他のテスタのキャリブレーションを、ほぼ自動的に行うように構成したので、外部のリファレンス信号源を用いてテスタ毎にキャリブレーションする場合に比較して、運用が非常に簡単になり、機器間の誤差も低減でき、複数のテスタが広範囲に配置されているような場合でも、ネットワークディジタルバスなどの媒体を介して、全てのテスタでリファレンスを共有できるので、即応性が高く、人手を要せず、装置運用効率を大幅に向上できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体試験装置のブロック図である。
【図２】本発明の実施例２の半導体試験装置のブロック図である。
【図３】本発明の実施例３の半導体試験装置のブロック図である。
【図４】従来例の半導体試験装置のブロック図である。
【符号の説明】
１０、１０Ａ〜１０Ｎ テスタ
１１、１１Ａ〜１１Ｎ 信号源
１２、１２Ａ〜１２Ｎ 測定器
１３、１３Ａ〜１３Ｎ スイッチ
１４ リファレンス信号発生器
１５ 測定ラインのスイッチ
１６Ａ、１６Ｂ 信号入出力装置
１７Ａ、１７Ｂ、２２Ａ、２４Ｂ〜２４Ｎ ＡＤ変換器
１８Ａ、１８Ｂ、２３Ａ、２５Ｂ〜２５Ｎ ＤＡ変換器
１９ フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段
２０Ａ、２０Ｂ ネットワークインターフェース
２１ 通信回線
２６、２７ バスライン
２８Ｂ〜２８Ｎ、２９Ｂ〜２９Ｎ スイッチ
【発明の属する技術分野】
本発明は半導体試験装置に係り、特に複数台のテスタによる半導体の試験において、キャリブレーションを行うのに適切な半導体試験装置に関する。
【０００２】
【従来の技術】
従来から、半導体製造プラントにおいては、各種テスト項目毎に対応してラインに組み込まれたテスタが半導体試験装置として用いられている。
【０００３】
このような半導体試験装置は、当然のことながら、キャリブレーションを行い、測定誤差を生じないように維持管理されている。
【０００４】
図４は、かかる従来の半導体試験装置のブロック図である。
【０００５】
テスタ１０は、テスタ出力のための信号源１１を内蔵している。そして、この信号源１１の出力測定のために測定器１２が備えられている。そして、スイッチ１３が信号源１１と測定器１２の間に設けられている。さらに、テスタ１０の外部にリファレンス信号発生器１４を準備し、測定ラインのスイッチ（リレー）１５を通じて、測定器１２に接続可能としている。
【０００６】
以上、述べたような構成において、キャリブレーション時には、まず測定器１２の校正から実施する。この場合、測定ラインのスイッチ（リレー）１５を接続して、リファレンス信号発生器１４からの信号を測定器１２で測定し、リファレンス信号のファクタと測定値の誤差を算出し、まず、測定器１２の誤差を校正する。
【０００７】
次に、内部の信号源１１の校正に入るが、この場合、スイッチ（リレー）１３を閉じて、信号源１１の出力信号をスイッチ（リレー）１３を通じて測定器１２に導き、設定値と測定値の誤差を算出し、信号源１１の出力を調整する。
【０００８】
以上述べたような動作を通じて、外部に配置した校正済のリファレンス信号発生器１４により、まず測定器１２の誤差を校正し、この測定器１２を用いて、テスタ１０の内部の信号源１１を校正するので、リファレンス信号発生器１４の出力信号を基準に信号源１１の校正ができ、精度の高いキャリブレーションが可能になる。
【０００９】
一方、複数台のテスタ１０の間の誤差も、全てのテスタ１０に対して同様のキャリブレーション操作を行うことにより、低減することが可能である。
【００１０】
【発明が解決しようとする課題】
従来の半導体試験装置は以上のように構成されていたので、以下に述べるような問題点がある。
【００１１】
まず、キャリブレーションのための操作は、全てにわたり、人手により行うことになるため、非常に手数がかかり、日常的な運用が困難であるという問題点がある。
【００１２】
特に、テスタ１０の台数が多い半導体工場などの場合には、その手数は膨大であり、実際に運用する場合にも、テスタ１０の保守、管理の作業手番に人手によるキャリブレーションを組み込むのは非常に労力を要する。
【００１３】
本発明は、上記のような従来技術の問題点を解消し、テスタのキャリブレーションに関わる手数を大幅に簡略化すると共に、複数台のテスタの機間誤差を低減できる半導体試験装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、第１のアナログテスタ出力を行う第１の信号源と、前記第１の信号源の第１のアナログテスタ出力をキャリブレーションのために測定する第１の測定手段と、を備える第１のテスタ手段と、第２のアナログテスタ出力を行う第２の信号源と、前記第２の信号源の第２のアナログテスタ出力をキャリブレーションのために測定する第２の測定手段と、を備える第２のテスタ手段と、前記第１の信号源の前記第１のアナログテスタ出力を第１のディジタルテスタ出力に変換して第１のディジタルバスに前記第２の測定手段のキャリブレーションを行うためのリファレンスとして送り出す第１のＡＤ変換手段と、この第１のディジタルバス上の前記第１のデジタルテスタ出力をアナログ波形の形で前記第２の測定手段に与える第２のＤＡ変換手段と、前記第２の信号源の前記第２のアナログテスタ出力をキャリブレーションの結果ないしは経過の確認のために第２のデジタルテスタ出力に変換して第２のディジタルバスに送り出す第２のＡＤ変換手段と、前記第２のディジタルバス上の前記第２のデジタルテスタ出力をアナログ波形の形で前記第１の測定手段に与える第１のＤＡ変換手段と、を備えることを特徴とする、半導体試験装置を提供するものである。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の試験装置の実施の形態を説明する。
実施例１．
図１は、本発明の実施例１の半導体試験装置のブロック図である。
【００１６】
図において示すように、このシステムでは２台のテスタ１０Ａ、１０Ｂが運用されているものとする。各テスタ１０Ａ、１０Ｂには、それぞれテスタ出力のための信号源１１Ａ、１１Ｂが内蔵されている。また、各信号源１１Ａ、１１Ｂには、その出力信号を測定するための測定器１２Ａ、１２Ｂが備えられている。各テスタ１０Ａ、１０Ｂには、信号入出力装置１６Ａ、１６Ｂが付属装置として設けられる。信号入出力装置１６Ａ、１６ＢはそれぞれＡＤ変換器１７Ａ、１７ＢとＤＡ変換器１８Ａ、１８Ｂを備えており、テスタ１０Ａ、１０Ｂの内部のアナログ信号をディジタル信号に変換して外部とやりとりできる機能を有する。なお、信号入出力装置１６Ａ、１６Ｂのそれぞれの間のディジタル信号のやりとりはフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９により行われる。
【００１７】
以上、述べたような構成において、次にその動作を説明する。
【００１８】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４を用いて、その測定器１２Ａの校正を手動により実施する。
【００１９】
次に、以上のようにして校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００２０】
キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、校正が完璧に行われている限り、他のテスタ１０Ｂに対してリファレンスとなり得る。そして、このリファレンスデータは信号入出力装置１６Ａに内蔵されるＡＤ変換器１７Ａによりディジタル値に変換される。
【００２１】
以上のようにしてディジタル値に変換されたテスタ１０Ａからのリファレンスデータは、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９に保存される。
【００２２】
このフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９は、今度は、テスタ１０Ｂの信号入出力装置１６Ｂにかけられ、読み込まれる。信号入出力装置１６Ｂに読み込まれたディジタルリファレンスデータは、信号入出力装置１６ＢのＤＡ変換器１８Ｂによりディジタルデータからアナログ波形に変換される。
【００２３】
テスタ１０Ｂの測定器１２Ｂは、今度は、信号入出力装置１６Ｂから与えられるリファレンスアナログ波形にしたがって、テスタ１０Ｂの内部シーケンスに基づいて、キャリブレーションを実施する。その結果、測定器１２Ｂの校正が自動的に実施される。
【００２４】
以上のようにして、測定器１２Ｂの構成が終了した後に、更にテスタ１０Ｂの内部シーケンスにしたがって、測定器１２Ｂを用いて信号源１１Ｂのキャリブレーションを行い、これを校正する。
【００２５】
その結果、テスタ１０Ａ、１０Ｂの各信号源１１Ａ、１１Ｂは全く同じ状態に校正されることになる。
【００２６】
なお、実施例では、テスタ１０Ａがリファレンスデータを発生する側、テスタ１０Ｂがリファレンスデータを受け取る側として、それぞれ一台づつを例示したが、リファレンスデータを受け取る側は、テスタ１０Ｂ以外にも何台でもよいことはもちろんである。
【００２７】
以上のような構成によれば、リファレンス信号発生器１４などの外部機器を用いての人手によるキャリブレーションはテスタ１０Ａの一台のみについて実施すればよく、他のテスタ１０Ｂについては、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９でリファレンスデータを与えれば、テスタ１０Ｂ自身が自動的にキャリブレーションを実施するので、運用が容易になる。
【００２８】
また、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９に記録された共通のリファレンスデータで全てのテスタをキャリブレーションするので、テスタ間の精度ばらつきが少なくなり、精度の高い半導体装置の測定が可能になる。
【００２９】
また、多数のテスタがフレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９を媒介としてキャリブレーション用のリファレンスデータを共有するので、フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段１９を郵送したり、内容をデータ伝送したりすることにより、遠く離れた場所に設置されたテスタにも、同じキャリブレーションデータを与えることが可能となり、遠隔地の機間誤差も低減することができる。
【００３０】
また、多数のテスタに対して、人手をかけずに、容易にキャリブレーションを実施できるので、半導体工場運用に当たっての人件費の削減、テスタダウンの時間の削減など、運用経費からみてもメリットが大きい。
実施例２．
図２は、本発明の実施例２の半導体試験装置のブロック図である。
【００３１】
同図の構成の、図１の構成と異なる点は、信号入出力装置１６Ａ、１６Ｂにそれぞれネットワークインターフェース２０Ａ、２０Ｂが設けられており、各ネットワークインターフェース２０Ａ、２０Ｂの間が通信回線２１で接続されていることである。
【００３２】
以上、述べたような構成において、次にその動作を説明する。
【００３３】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４を用いて、その測定器１２Ａの校正を手動により実施し、次に、校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００３４】
以上のようにして、キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、他のテスタ１０Ｂに対してリファレンスとするために、信号入出力装置１６Ａに内蔵されるＡＤ変換器１７Ａによりディジタル値に変換される。
【００３５】
以上のようにしてディジタル値に変換されたテスタ１０Ａからのリファレンスデータは、ネットワークインターフェース２０Ａを通じて通信回線２１に送り出される。
【００３６】
一方、テスタ１０Ｂは通信回線２１を通じて送られてくるリファレンスデータを、ネットワークインターフェース２０Ｂから信号入出力装置１６Ｂを通じて取り込まれる。このようにして信号入出力装置１６Ｂに読み込まれたディジタルリファレンスデータは、ＤＡ変換器１８Ｂによりディジタルデータからアナログ波形に変換される。
【００３７】
テスタ１０Ｂの測定器１２Ｂは、今度は、信号入出力装置１６Ｂから与えられるリファレンスアナログ波形にしたがって、テスタ１０Ｂの内部シーケンスに基づいて、キャリブレーションを実施する。その結果、測定器１２Ｂの校正が自動的に実施される。
【００３８】
以上のようにして、測定器１２Ｂの構成が終了した後に、更にテスタ１０Ｂの内部シーケンスにしたがって、測定器１２Ｂを用いて信号源１１Ｂのキャリブレーションを行い、これを校正する。
【００３９】
その結果、テスタ１０Ａ、１０Ｂの各信号源１１Ａ、１１Ｂは全く同じ状態に校正されることになる。
【００４０】
なお、実施例では、テスタ１０Ａがリファレンスデータを発生する側、テスタ１０Ｂがリファレンスデータを受け取る側として、それぞれ一台づつを例示したが、リファレンスデータを受け取る側は、テスタ１０Ｂ以外にも何台でもよいことはもちろんである。
【００４１】
以上のような構成によれば、実施例１と同様な効果が得られるだけでなく、通信回線２１を通じて全てのテスタ１０Ａ、１０Ｂが接続されるので、全く人手を介することなく、リファレンスデータの配信が可能となる。その結果、テスタ１０Ａに通信回線２１を通じて接続される全てのテスタは、それぞれの必要に応じて、テスタ１０Ａからキャリブレーションようのリファレンスデータを受け取ることができるので、キャリブレーションのための手番設定が大幅に簡略化される。また、通信回線２１は、国内外問わず、世界中にネットワーク可能であるので、広範囲に展開する半導体工場の全てのテスタに対して、ほとんど待ち時間なくキャリブレーション用のリファレンスデータを与えることができるので、グローバルな運用が可能である。
実施例３．
図３は、本発明の実施例３の半導体試験装置のブロック図である。
【００４２】
図において示すように、このシステムではＮ台のテスタ１０Ａ〜１０Ｎが運用されている。
【００４３】
そして、テスタ１０Ａにおいて、測定器１２Ａには、測定ラインのスイッチ（リレー）１５を介して、リファレンス信号発生器１４が接続可能に構成される。また、信号源１１Ａにはスイッチ（リレー）１３Ａを介して測定器１２Ａが接続可能に構成される。
【００４４】
テスタ１０Ａの信号源１１Ａには、ＡＤ変換器２２Ａが接続され、信号源１１Ａの出力信号波形をディジタル変換してバスライン２６に出力するように構成される。
【００４５】
一方、テスタ１０Ａの測定器１２Ａには、ＤＡ変換器２３Ａが接続され、バスライン２７のディジタル信号をアナログ波形で取り込むように構成される。
【００４６】
なお、先にも述べたように、テスタは、テスタ１０Ａの他、テスタ１０Ｂ〜１０Ｎが運用されている。
【００４７】
そして、テスタ１０Ｂ〜１０Ｎは、ぞれぞれ信号源１１Ｂ・・・１１Ｎと、これらの信号源１１Ｂ・・・１１Ｎにスイッチ（リレー）１３Ｂ・・・１３Ｎを介して接続される測定器１２Ｂ・・・１２Ｎを備えている。
【００４８】
更に、テスタ１０Ｂ〜１０Ｎにおいて、測定器１２Ｂ・・・１２ＮにはＤＡ変換器２５Ｂ、２５Ｃ・・・２５Ｎが接続されており、スイッチ（リレー）２９Ｂ、２９Ｃ・・・２９Ｎを介して、バスライン２６からのリファレンスディジタルデータがアナログ変換され、取り込まれるように構成される。
【００４９】
一方、テスタ１０Ｂ〜１０Ｎにおいて、信号源１１Ｂ・・・１１Ｎには、ＡＤ変換器２４Ｂ、２４Ｃ・・・２４Ｎが接続されており、スイッチ（リレー）２８Ｂ、２８Ｃ・・・２８Ｎを介して、バスライン２７に、それぞれの出力アナログ波形をディジタル変換して送り出すように構成される。
【００５０】
以上述べたような構成において、次にその動作を説明する。
【００５１】
このシステムではＮ台のテスタ１０Ａ〜１０Ｎが運用されている。
【００５２】
まず、テスタ１０Ａに関して言えば、まず外部に設けた校正済のリファレンス信号発生器１４と測定ライン１５を介して接続し、得られる波形に基づき、その測定器１２Ａの校正を人手により実施する。校正終了後、測定ライン１５を切り離す。
【００５３】
次に、テスタ１０Ａの内部のスイッチ１３Ａを閉じて、校正された測定器１２Ａを用いて、テスタ１０Ａの内部の信号源１１Ａの出力波形のキャリブレーションをテスタ１０Ａ自身で行う。
【００５４】
キャリブレーションを終了したテスタ１０Ａの各部の信号波形は、校正が完璧に行われている限り、他のテスタ１０Ｂ〜１０Ｎに対してリファレンスとなり得る。そして、このリファレンスデータは、信号源１１Ａから、ＡＤ変換器２２Ａを通じてディジタルデータに変換され、バスライン２６に出力される。
【００５５】
各テスタ１０Ｂ〜１０Ｎにおいては、スイッチ２９Ｂ、２９Ｃ・・・２９Ｎを制御して、バスライン２６のリファレンスディジタルデータを、それぞれのＤＡ変換器２５Ｂ、２５Ｃ・・・２５Ｎを通じてアナログ波形に変換して取り込み、これを測定器１２Ｂ・・・１２Ｎに与える。そして、テスタ１０Ａの信号源１１Ａの出力信号をリファレンスとして、それぞれの測定器１２Ｂ・・・１２Ｎをキャリブレーションし、校正する。
【００５６】
次に、各テスタ１０Ｂ〜１０Ｎにおいては、それぞれの内部のスイッチ１３Ｂ・・・１３Ｎを制御して、それぞれの内部で、信号源１１Ｂ・・・１１Ｎに測定器１２Ｂ・・・１２Ｎを接続して、それぞれの信号源１１Ｂ・・・１１Ｎのキャリブレーションを行い、校正を行う。
【００５７】
以上、述べたようにして、まずリファレンス信号発生器１４に合わせて、測定器１２Ａをキャリブレーションして、これを校正し、次に、この測定器１２Ａに基づいて、テスタ１０Ａの信号源１１Ａをキャリブレーションして、これを校正し、次に、この信号源１１Ａの出力信号をリファレンスとして、他のテスタ１０Ｂ〜１０Ｎの各測定器１２Ｂ・・・１２Ｎを校正し、最後に、他のテスタ１０Ｂ〜１０Ｎにおいて、それぞれ校正された測定器１２Ｂ・・・１２Ｎに基づいて、それぞれの信号源１１Ｂ・・・１１Ｎを校正することができるが、この場合、全てのテスタ１０Ａ、１０Ｂ・・・１０Ｎは、機器間の誤差を最小にした形でのキャリブレーションが可能である。
【００５８】
なお、以上のキャリブレーションの途中ないしは、終了後に、信号源１１Ｂ・・・１１Ｎの出力信号のアナログ波形は、ＡＤ変換器２４Ｂ、２４Ｃ・・・２４Ｎを通じてディジタルデータに変換し、スイッチ２８Ｂ、２８Ｃ・・・２８Ｎを通じてバスライン２７に出力可能であるので、バスライン２７のディジタルデータをＤＡ変換器２３Ａを通じて測定器１２Ａで測定することにより、キャリブレーションの結果ないしは途中経過をテスタ１０Ａ側で確認することが可能である。その結果、全てのテスタ１０Ａ、１０Ｂ・・・１０Ｎにおける、キャリブレーションの結果が、初期の値に設定されたかどうかを、テスタ１０Ａのところの一か所で確認することができる。
【００５９】
なお、以上の、全てのキャリブレーション操作は、リファレンス信号発生器１４などの外部機器を用いての人手によるキャリブレーション操作を除けば、ほとんど自動的に実施可能であり、人手を要しないという利点がある。
【００６０】
また、バスライン２７を介して、キャリブレーション結果をモニタできるので、信頼性を向上させる上でも効果的である。
【００６１】
なお、実施例３では、バスライン２６やバスライン２７を通じて、テスタ１０Ａ、１０Ｂ・・・１０Ｎ間のデータのやり取りを行うような構成を例示したが、実施例２のように、通信回線２１を介して全ての機器を接続することにより、全てのテスタが広範囲に設置されていても、集中的にキャリブレーションと校正を実施することができるので、得られる効果が非常に大きい。
【００６２】
【発明の効果】
以上述べたように、本発明の半導体試験装置は、複数台のテスタのキャリブレーションを行うに当たり、一台のテスタをキャリブレーションした結果をリファレンスとして、他のテスタのキャリブレーションを、ほぼ自動的に行うように構成したので、外部のリファレンス信号源を用いてテスタ毎にキャリブレーションする場合に比較して、運用が非常に簡単になり、機器間の誤差も低減でき、複数のテスタが広範囲に配置されているような場合でも、ネットワークディジタルバスなどの媒体を介して、全てのテスタでリファレンスを共有できるので、即応性が高く、人手を要せず、装置運用効率を大幅に向上できるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体試験装置のブロック図である。
【図２】本発明の実施例２の半導体試験装置のブロック図である。
【図３】本発明の実施例３の半導体試験装置のブロック図である。
【図４】従来例の半導体試験装置のブロック図である。
【符号の説明】
１０、１０Ａ〜１０Ｎ テスタ
１１、１１Ａ〜１１Ｎ 信号源
１２、１２Ａ〜１２Ｎ 測定器
１３、１３Ａ〜１３Ｎ スイッチ
１４ リファレンス信号発生器
１５ 測定ラインのスイッチ
１６Ａ、１６Ｂ 信号入出力装置
１７Ａ、１７Ｂ、２２Ａ、２４Ｂ〜２４Ｎ ＡＤ変換器
１８Ａ、１８Ｂ、２３Ａ、２５Ｂ〜２５Ｎ ＤＡ変換器
１９ フレキシブルディスク等のディジタル的にデータを記録可能な記憶手段
２０Ａ、２０Ｂ ネットワークインターフェース
２１ 通信回線
２６、２７ バスライン
２８Ｂ〜２８Ｎ、２９Ｂ〜２９Ｎ スイッチ
Claims (1)
- 第１のアナログテスタ出力を行う第１の信号源と、前記第１の信号源の第１のアナログテスタ出力をキャリブレーションのために測定する第１の測定手段と、を備える第１のテスタ手段と、
第２のアナログテスタ出力を行う第２の信号源と、前記第２の信号源の第２のアナログテスタ出力をキャリブレーションのために測定する第２の測定手段と、を備える第２のテスタ手段と、
前記第１の信号源の前記第１のアナログテスタ出力を第１のディジタルテスタ出力に変換して第１のディジタルバスに前記第２の測定手段のキャリブレーションを行うためのリファレンスとして送り出す第１のＡＤ変換手段と、
この第１のディジタルバス上の前記第１のデジタルテスタ出力をアナログ波形の形で前記第２の測定手段に与える第２のＤＡ変換手段と、
前記第２の信号源の前記第２のアナログテスタ出力をキャリブレーションの結果ないしは経過の確認のために第２のデジタルテスタ出力に変換して第２のディジタルバスに送り出す第２のＡＤ変換手段と、
前記第２のディジタルバス上の前記第２のデジタルテスタ出力をアナログ波形の形で前記第１の測定手段に与える第１のＤＡ変換手段と、
を備えることを特徴とする、半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919997A JP3585687B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919997A JP3585687B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10221406A JPH10221406A (ja) | 1998-08-21 |
| JP3585687B2 true JP3585687B2 (ja) | 2004-11-04 |
Family
ID=11992693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01919997A Expired - Fee Related JP3585687B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585687B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341575B1 (ko) * | 2000-06-19 | 2002-06-22 | 박종섭 | 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법 |
| JP4721919B2 (ja) * | 2006-01-27 | 2011-07-13 | 株式会社アドバンテスト | 補正方法および補正装置 |
-
1997
- 1997-01-31 JP JP01919997A patent/JP3585687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10221406A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI323348B (en) | Apparatus and methods for measurement of analog voltages in an integrated circuit | |
| JP5173032B2 (ja) | デジタル・キャリブレーション・ジェネレータを用いた試験システム | |
| US5920608A (en) | Measurement device for communication | |
| EP0870176B1 (en) | A system and a method for measuring a continuous signal | |
| KR101363045B1 (ko) | 머징유닛 성능 검사장치 | |
| JP3585687B2 (ja) | 半導体試験装置 | |
| TW200513654A (en) | Device, method, program, and recording medium for error factor acquisition | |
| US7541798B2 (en) | Semiconductor test apparatus and performance board | |
| WO2002025299A1 (en) | Electronic circuit and method for testing a line | |
| JP4002940B1 (ja) | 誤差要因測定装置、方法、プログラム、記録媒体および該装置を備えた出力補正装置、反射係数測定装置 | |
| US7761253B2 (en) | Device, method, program, and recording medium for error factor measurement, and output measurement device and input measurement device provided with the device for error factor measurement | |
| KR20230015370A (ko) | 전기 디바이스를 테스트하기 위한 테스트 시스템 및 그 메인 디바이스와 추가 디바이스 | |
| JPH10213619A (ja) | リレー試験器 | |
| CN101361004A (zh) | 用于测试处理数字扫描数据的保护设备的方法和系统 | |
| CN110942618A (zh) | 电子设备信号的监测系统、方法以及装置 | |
| JP2001111423A5 (ja) | ||
| JPH09135543A (ja) | 電力系統計測システム | |
| KR200343777Y1 (ko) | 전자식변환기의 시험장치 | |
| JP5216546B2 (ja) | 検針システム更新方法 | |
| CA1254266A (en) | Current peak meter | |
| JP2842321B2 (ja) | データ収集装置 | |
| KR0136503B1 (ko) | 전전자 교환기 가입자회로 모듈 시험 장치 및 방법 | |
| JP3538116B2 (ja) | アナログ加入者回路の伝送特性試験装置および方法 | |
| JP2004157840A (ja) | 信号変換装置 | |
| JPS5944147A (ja) | 回線対応部診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |