JP3584678B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3584678B2 JP3584678B2 JP13732697A JP13732697A JP3584678B2 JP 3584678 B2 JP3584678 B2 JP 3584678B2 JP 13732697 A JP13732697 A JP 13732697A JP 13732697 A JP13732697 A JP 13732697A JP 3584678 B2 JP3584678 B2 JP 3584678B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- discharge lamp
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、チョッパ回路の出力を高周波に変換するインバータ装置に関するものである。
【0002】
【従来の技術】
従来より、この種のインバータ装置は放電灯点灯装置等に用いられており、図36は上記インバータ装置を放電灯点灯装置に用いた従来例を示す回路ブロック図である。この放電灯点灯装置は、直流電圧を高周波電圧に変換するインバータ回路1の出力を放電灯Laに印加して、放電灯Laを高周波点灯するものである。上記直流電圧は、交流電源ACをダイオードブリッジからなる整流回路2で整流し、この整流出力を昇圧型のチョッパ回路3で昇圧して作成したものである。
【0003】
チョッパ回路3は、スイッチング素子Q1、チョークコイルL1、ダイオードD1、コンデンサC3及びチョッパ制御回路15で構成してあり、チョッパ制御回路15によってスイッチング素子Q1を高周波でスイッチングして整流回路2の出力をチョッピングし、スイッチング素子Q1のオンのときにチョークコイルL1に蓄積されたエネルギをスイッチング素子Q1のオフのときにダイオードD1を介して放出すると共に、ダイオードD1を介して出力されるチョッピング電圧をコンデンサC3で平滑するものである。なお、チョッパ制御回路15には主としてアクティブフィルタ制御用ICが用いられる。
【0004】
この放電灯点灯装置では、インバータ回路1として他励式のハーフブリッジ構成のものを用い、チョッパ回路3の出力に直列に接続されたスイッチング素子Q2,Q3、これらスイッチング素子Q2,Q3を駆動する為の駆動回路6、スイッチング素子Q2,Q3を交互にオンオフ制御する為の制御回路4で構成してある。なお、スイッチング素子Q2,Q3には、スイッチング素子Q2,Q3の夫々両端に還流用のダイオードD2,D3が逆並列に接続されている。このインバータ回路1の出力には、チョークコイルL2とコンデンサC2からなる共振回路7が接続してあり、この共振回路7をインバータ回路1で励振して放電灯Laを始動点灯するようにしてある。また、コンデンサC1は直流カット用のコンデンサであると共に、スイッチング素子Q2のオン時に充電された電荷がトランジスタQ3のオン時の電源として用いられるものである。制御回路4によってスイッチング素子Q2,Q3を交互にオンオフ制御して、インバータ回路1を発振動作させると、共振回路7によって放電灯Laの両端に高電圧が印加され、放電灯Laが点灯する。以後、制御回路4によってスイッチング素子Q2,Q3のオンオフ制御を所定の周期で行なうことにより放電灯Laの点灯を維持する。このような構成により入力力率はほぼ1となり、また入力電流の歪率が小さくなる為、高調波成分の少ないインバータ装置を提供できる。
【0005】
図37は他の従来装置を示す回路図である。この従来装置にあっては、図36におけるチョッパ回路3のスイッチング素子Q1を、インバータ回路1における片方のスイッチング素子Q3で兼用したものである。スイッチング素子Q2,Q3は交互にオンオフして放電灯Laに高周波電力を供給するが、スイッチング素子Q3はチョッパ回路3のスイッチング要素としても働く。すなわち、まず、スイッチング素子Q3がオンされると、整流回賂2の直流出力端がチョークコイルL1にて短絡され、チョークコイルL1にエネルギが蓄積される。次に、スイッチング素子Q3がオフされると、ダイオードD2を介してコンデンサC3へチョークコイルL1のエネルギが放出される。つまり、スィツチング素子Q3が図36のスイッチング素子Q1の働きを兼ねるとともに、ダイオードD2が図36のダイオードD1の働きを兼ねており、しがたって、スイッチング素子Q1とダイオードD1を省略できる分だけ使用素子数が減るという利点がある。また、スイッチング素子Q1のチョッパ制御回路15も不要となる。
【0006】
図38はさらに他の従来装置を示す回路図である。この従来装置は、図36に示した従来装置において、インバータ回路1の出力端間にチョークコイルL2とコンデンサC2から成る共振回路71…及び負荷である放電灯La1…を複数個並列に接続し、インバータ回路1の動作により複数個の放電灯La1…を始動点灯するものである。なお、チョッパ回路3は昇圧型であって、整流回路2の出力電圧を昇圧することで複数の放電灯La1…の始動点灯に必要な電圧を補うようになっている。
【0007】
この従来装置においては、複数の放電灯La1…の少なくとも一灯(例えば、放電灯La1)が外された場合においても、制御回路4にて発振動作を維持すれば、装着された放電灯La2…の点灯を維持することができる。図39は上記従来装置の各部電圧波形を示し、(a)はチョッパ回路3から出力される直流電圧VDC、(b)はインバータ回路1から出力される高周波電圧VO1の各波形図である。なお、インバータ回路1の発振動作をデューティ比50%にて行なっているがこの限りではない。インバータ回路1の高周波電圧VO1は直流カット用コンデンサC1を介して矩形彼の交流電圧となり各共振回路71…に印加される。ここで、複数個並列に接続された放電灯La1…の少なくとも1つ(例えば、放電灯L1)が外された場合、放電灯La1が外された共振回路71の端子に印加される対地間電圧VO2は図39(c)に示すような波形となる。なお、放電灯La1が外された共振回路71の端子と対地間には浮遊容量C0が存在するため、対地間電圧VO2には図39(c)に示すような共振電圧が重畳し、対地間電圧VO2のピーク電圧が直流電圧VDC/2よりも若干高くなる。
【0008】
【発明が解決しようとする課題】
ところが、上記従来装置では、入力力率を改善し且つ入力電流歪率を低減するためには、チョッパ回路3を交流電源ACとインバータ回路1との間に設ける必要があり、チョッパ回路3及びインバータ回路1にそれぞれ別々の制御回路4,15を設けなければならず、制御回路の複雑化及び部品点数の増加に伴うコスト増加という問題があった。また、チョッパ回路3とインバータ回路1とでスイッチング素子Q1,Q3を共用する上記従来装置にあっては、チョッパ回路3とインバータ回路1とで共用されるスイッチング素子Q3及びダイオードD2のみに、チョッパ電流とインバータ電流が同時に流れるため、インバータ回路1における片方のスイッチング素子Q3のみにストレスが集中するという問題があった。また、チョッパ回路3とインバータ回路1とでスイッチング素子Q3を共用させているため、チョッパ回路3とインバータ回路1の独立した制御が難しく、例えば、放電灯Laの点灯始動時、放電灯Laの調光点灯制御時、複数の放電灯Laを並列点灯する場合における放電灯La外れ時、放電灯Laの寿命末期状態時等の負荷変動の際、チョッパ回路3の出力を制御するには別途チョッパ制御回路15が必要になり、制御回路の複雑化、部品点数の増加に伴うコスト増加という問題があった。なお、特表昭58−501255号公報に記載されているように、インバータ回路の出力矩形波電圧に同期化させてチョッパ回路のスイッチ制御を行う従来装置においては、負荷変動時にチョッパ回路の出力を制御する手段がないために、負荷変動時にチョッパ回路出力が異常昇圧する虞があった。
【0009】
また、家庭用照明器具では対地間電圧が150V以上となる場合には照明器具に接地配線工事をすることが義務づけられている。従って、上記従来装置では放電灯La1が外された共振回路71の端子と対地間に発生する対地間電圧VO2が150Vを越える場合があるから、上記従来装置を照明器具に用いた場合には接地配線工事が必要になるという問題があった。さらに、いかなる状況においても対地間電圧VO2が150Vを越えないようにするためには、浮遊容量C0による共振作用を考慮した上でチョッパ回路3から出力される直流電圧VDCを低めに設定しなければならず、放電灯La1…の始動電圧を確保するためには共振回路71…の共振周波数に近い周波数にて発振制御させる必要があり、インバータ回路1の各構成素子に過大なストレスがかかる虞があるという間題があった。また、上記の対地間電圧VO2による問題を回避するにはインバータ回路1の発振動作を停止させる方法もあるが、一つのインバータ回路1にて複数個の放電灯La1…を並列点灯させる上記構成においては、装着されている放電灯La2…も点灯されなくなるため、複数個ある放電灯La1…の少なくとも1灯を外した場合において照度が全く得られなくなるという問題もあった。
【0010】
本発明は上記問題に鑑みて為されたものであり、請求項1〜3の発明の目的とするところは、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率を達成できるインバータ装置を提供しようとするものである。
【0011】
【課題を解決するための手段】
請求項1の発明は、上記目的を達成するために、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたことを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れる。
【0012】
請求項2の発明は、請求項1の発明において、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成ることを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できる。
【0013】
請求項3の発明は、請求項1又は2の発明において、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させることを特徴とし、負荷が安定状態にある場合の入力電流の高調波成分を低減することができる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明に係るインバータ装置を放電灯点灯装置に適用した実施形態について説明する。但し、本発明に係るインバータ装置は負荷を放電灯とする放電灯点灯装置に限定されるものでなく、負荷に高周波電力を供給するインバータ装置であれば、本発明の技術的思想を適用することが可能である。
【0015】
(基本例1)
図1は本発明の基本例1の回路ブロック図、図2は具体回路図、さらに図3はタイマ回路5の具体回路図をそれぞれ示すものである。図1並びに図2に示すように、本基本例1の基本的な回路構成は図36に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例1の特徴となる構成についてのみ説明する。
【0016】
本基本例1では、チョッパ回路3のスイッチング素子Q1のオン区間を制御する制御信号(スイッチング素子Q1の駆動信号)Veを出力するタイマ回路5を備え、インバータ回路1で生成される信号を同期トリガ信号Vfとしてタイマ回路5に入力し、この同期トリガ信号Vfを用いて駆動信号Veの出力タイミングを決定する点に特徴がある。ここで、同期トリガ信号Vfはインバータ回路1が具備する一対のスイッチング素子Q2,Q3を駆動する駆動回路6の出力から得ている(図2参照)。つまり、駆動回路6は制御回路4から出力される駆動信号(スイッチング素子Q2,Q3を高周波で交互にオン・オフ制御するための信号)Vbに応じてスイッチング素子Q2,Q3を駆動するものであるから、同期トリガ信号Vfが制御回路4からの駆動信号Vbに同期した信号となる。
【0017】
一方、タイマ回路5は、図3に示すように単安定マルチバイブレータ回路8(例えば、日本電気社製 μPD4538等)、抵抗R11、コンデンサC21にて構成され、直流電源Vccから動作電源を得て動作し、同期トリガ信号Vfを受けてチョッパ回路3が具備するスイッチング素子Q1の駆動信号Veを出力するものである。
【0018】
以下、本基本例1の特徴となるタイマ回路5の動作について、図4の動作波形を参照しながら説明する。なお、図4(a)はインバータ回路1からタイマ回路5に入力される同期トリガ信号Vf、(b)は単安定マルチバイブレータ回路8の端子dの出力電圧Vd、(c)はタイマ回路5からチョッパ回路3が具備するスイッチング素子Q1に与える駆動信号Ve、(d)はインバータ回路1が具備するスイッチング素子Q3に流れる電流IQ3、(e)はスイッチング素子Q1に流れる電流IQ1の波形図をそれぞれ示すものである。
【0019】
インバータ回路1で生成される同期トリガ信号Vfは、図4(a)に示すタイミングにてタイマ回路5を構成する単安定マルチバイブレータ回路8の端子Aに入力される。同期トリガ信号Vfがハイレベルに立ち上がると、単安定マルチバイブレータ回路8の端子dの出力電圧Vdもハイレベルに立ち上がり、駆動信号Veはローレベルに立ち下がる。反対に同期トリガ信号Vfがローレベルに立ち下がれば、出力電圧Vdもローレベルに立ち下がるとともに駆動信号Veはハイレベルに立ち上がる。すなわち、出力電圧Vd及び駆動信号Veの周期は同期トリガ信号Vfの周期に一致するが、オンデューティ比は単安定マルチバイブレータ回路8の時定数設定端子T2に接続された抵抗R11とコンデンサC21の時定数で決まり、出力電圧Vdのオン期間がT1、駆動信号Veのオン期間がT2となる。
【0020】
一方、チョッパ回路3が具備するスイッチング素子Q1はタイマ回路5から出力される駆動信号Veによってオン・オフされるものであるから、スイッチング素子Q1に流れる電流IQ1は図4(e)に示すような波形となる。また、同期トリガ信号Vfはインバータ回路1の駆動回路6がスイッチング素子Q3をオン・オフ駆動する信号と同様の信号であるから、スイッチング素子Q3に流れる電流IQ3の波形は図4(d)に示すようなものとなる。
【0021】
上述のように本基本例1によれば、チョッパ回路3のスイッチング素子Q1を駆動するための駆動信号Veを、インバータ回路1の発振動作によって生成される同期トリガ信号Vfに基づいてタイマ回路5より供給することで、インバータ回路1が具備するスイッチング素子Q2,Q3とチョッパ回路3が具備するスイッチング素子Q1とを連動制御するようにしているので、使用素子数が少なく、インバータ回路1並びにチョッパ回路3の各スイッチング素子Q1〜Q3をオン・オフ制御する制御系の回路構成を簡単化することができる。
【0022】
ところで、本基本例1では同期トリガ信号Vfとしてインバータ回路1の駆動回路6がスイッチング素子Q3をオン・オフ駆動する信号を利用する構成としたが、これに限定されるものではなく、図5〜図8に示すような構成としてもよい。例えば、図5に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3の両端電圧を分圧抵抗R1,R2で分圧して同期トリガ信号Vfを得るようにしている。また、図6に示す回路構成では、共振回路7を構成するチョークコイルL2の2次巻線に発生する電圧をダイオードD4で半波整流して同期トリガ信号Vfを得るようにしている。さらに、図7に示す回路構成では、共振回路7を構成するコンデンサC2の両端電圧を分圧抵抗R3,R4にて分圧するとともにダイオードD5で半波整流して同期トリガ信号Vfを得るようにしている。さらにまた、図8に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3のエミッタに接続された抵抗R5の両端電圧をダイオードD6で半波整流して同期トリガ信号Vfを得るようにしている。これら何れの回路構成においても、インバータ回路1が具備するスイッチング素子Q2,Q3とチョッパ回路3が具備するスイッチング素子Q1とを連動制御することができる。
【0023】
(基本例2)
図9は本基本例2の回路ブロック図、図10は具体回路図をそれぞれ示すものである。図9及び図10に示すように、本基本例2の基本的な回路構成は基本例1並びに図36に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【0024】
本基本例2では、負荷である放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合にチョッパ回路3の出力電圧を抑制する出力電圧抑制回路9を備えている。
出力電圧抑制回路9は、チョッパ回路3が具備するスイッチング素子Q1のエミッタに接続された検出抵抗R6の両端電圧を検出信号Vcとして取り込んでいる。すなわち、この検出抵抗R6の両端電圧(検出信号Vc)はスイッチング素子Q1に流れる電流IQ1によって変化するものであるから、この検出信号Vcから負荷(放電灯La)の状態を監視し、チョッパ回路3の出力電圧が放電灯Laの定常点灯時よりも上昇傾向となる負荷状態、例えば放電灯Laの始動点灯状態、調光点灯状態、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた状態、あるいは放電灯Laの寿命末期状態等を検出することができる。そして、このようにチョッパ回路3の出力電圧が放電灯Laの定常点灯時よりも上昇傾向となる負荷状態が検出された場合に、出力電圧抑制回路9にてスイッチング素子Q1が駆動信号Veによるオン期間を短くするか、あるいは駆動信号Veをスイッチング素子Q1に間欠出力する。その結果、スイッチング素子Q1のオン期間が短くなるか又は間欠的にオン・オフされることにより、チョッパ回路3の出力電圧が抑制されて出力電圧の異常な上昇を抑えることができる。
【0025】
上述のように本基本例2によれば、放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合、例えば放電灯Laの始動点灯状態、調光点灯状態、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた状態、あるいは放電灯Laの寿命末期状態等において、出力電圧抑制回路9によってチョッパ回路3の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路3の出力電圧の異常な上昇を抑えることができる。
【0026】
ところで、本基本例2では放電灯Laの状態を監視するためにスイッチング素子Q1のエミッタに接続した検出抵抗R6の両端電圧を検出信号Vcとして利用する構成としたが、これに限定されるものではなく、図11〜図17に示すような構成としてもよい。例えば、図11に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3の両端電圧を分圧抵抗R1,R2で分圧して検出信号Vcを得るようにしている。また、図12に示す回路構成では、チョッパ回路3を構成するチョークコイルL1の2次巻線に発生する電圧をダイオードD7で半波整流して検出信号Vcを得るようにしている。さらに、図13に示す回路構成では、共振回路7を構成するチョークコイルL2の2次巻線に発生する電圧をダイオードD4で半波整流して検出信号Vcを得るようにしている。さらにまた、図14に示す回路構成では、共振回路7を構成するコンデンサC2の両端電圧を分圧抵抗R3,R4にて分圧するとともにダイオードD5で半波整流して検出信号Vcを得るようにしている。あるいは、図15に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3のエミッタに接続された抵抗R5の両端電圧をダイオードD6で半波整流して検出信号Vcを得るようにしている。また、図16に示す回路構成では、チョッパ回路3の出力端の高電位側から検出信号Vcを得るようにしている。なお、図17に示す回路構成では、放電灯Laを調光点灯させる際に外部から調光信号が入力される調光信号入力端子10より得られる信号を検出信号Vcに利用している。これら何れの回路構成においても、インバータ回路1が具備するスイッチング素子Q2,Q3とチョッパ回路3が具備するスイッチング素子Q1とを連動制御することができる。
【0027】
ところで、本基本例2においても、インバータ回路1の駆動回路6がスイッチング素子Q3をオン・オフ駆動する信号をチョッパ回路3のスイッチング素子Q1をオン・オフ制御する駆動信号Veに利用することにより、基本例1と同様にインバータ回路1が具備するスイッチング素子Q2,Q3とチョッパ回路3が具備するスイッチング素子Q1とを連動制御するようにして、使用素子数が少なく且つ制御も簡単でありながら、入力力率がほぼ1とできるとともに入力電流歪率を低減して高調波成分の少ない高周波出力を得ることができるようになっている。但し、図18に示すようにインバータ回路1が具備するスイッチング素子Q3の両端電圧を分圧抵抗R1,R2で分圧して得られる電圧を駆動信号Veに利用する回路構成や、あるいは図19に示すようにスイッチング素子Q3のエミッタに接続された抵抗R5の両端電圧を駆動信号Veに利用する回路構成としても、インバータ回路1が具備するスイッチング素子Q2,Q3とチョッパ回路3が具備するスイッチング素子Q1とを連動制御することができる。
【0028】
(基本例3)
図20は本基本例3の回路ブロック図、図21は具体回路図をそれぞれ示すものである。本基本例3は、基本例1の回路構成において放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合にチョッパ回路3の出力電圧を抑制する出力電圧抑制手段を備えた点に特徴を有するものである。従って、図20並びに図21に示すように本基本例3の基本的な回路構成は基本例1と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例3の特徴である上記出力電圧抑制手段の構成並びに動作についてのみ説明する。
【0029】
上記出力電圧抑制手段はタイマ回路5’に設けてあり、図22はタイマ回路5’の具体回路図である。このタイマ回路5’は、基本例1におけるタイマ回路5に対して、トランジスタQ11,Q12及び抵抗R12,R13を具備するカレントミラー回路をコンデンサC21と並列に単安定マルチバイブレータ回路8の時定数設定端子T2に接続するとともに、チョッパ回路3の高電位側とカレントミラー回路を構成するトランジスタQ12のコレクタとを抵抗R14を介して接続した構成を付加したものである。これにより、チョッパ回路3の出力電圧から得られる検出信号Vcが上記カレントミラー回路に入力されることになる。
【0030】
以下、本基本例3の特徴となるタイマ回路5’の動作について、図23の動作波形を参照しながら説明する。なお、図23(a)はインバータ回路1からタイマ回路5’に入力される同期トリガ信号Vf、(b)は単安定マルチバイブレータ回路8の端子dの出力電圧Vd、(c)はタイマ回路5’からチョッパ回路3が具備するスイッチング素子Q1に与える駆動信号Ve、(d)はインバータ回路1が具備するスイッチング素子Q3に流れる電流IQ3、(e)はスイッチング素子Q1に流れる電流IQ1の波形図をそれぞれ示すものである。
【0031】
タイマ回路5’のカレントミラー回路に流れる電流は、検出信号Vcすなわちチョッパ回路3の出力電圧に応じて変化するので、駆動信号Veのオン期間(ハイレベルとなる期間)を決定するコンデンサC21の充電電流もそれに応じて変化する。その結果、タイマ回路5’からスイッチング素子Q1に与えられる駆動信号Veのオン期間がチョッパ回路3の出力電圧に応じて変化することになる。例えば、放電灯Laの状態が変動することでチョッパ回路3の出力電圧が上昇すると、コンデンサC21の充電電流が減少して単安定マルチバイブレータ回路8の端子dの出力電圧Vdのオン期間がT1からT3に長くなるから、駆動信号Veのオン期間はT2からT4に短くなる。すなわち、駆動信号Veのオン期間が短くなることでスイッチング素子Q1に流れる電流も減少するので(図23(e)参照)、チョッパ回路3の出力電圧の上昇が抑えられることになる。
【0032】
上述のように本基本例3によれば、放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合、例えば放電灯Laの始動点灯状態、調光点灯状態、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた状態、あるいは放電灯Laの寿命末期状態等において、タイマ回路5’からチョッパ回路3のスイッチング素子Q1に出力される駆動信号Veのオン期間を短くすることによってチョッパ回路3の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路3の出力電圧の異常な上昇を抑えることができる。なお、駆動信号Veのオン期間を短くする代わりに、検出信号Vcに応じて駆動信号Veを間欠的に出力することでチョッパ回路3の出力電圧を抑制するような回路構成としてもよい。
【0033】
ところで、本基本例3では放電灯Laの状態を監視するためにチョッパ回路3の出力端の高電位側から検出信号Vcを得るような回路構成としたがこれに限定されるものではなく、図24〜図31に示すような構成としてもよい。例えば、図24に示す回路構成では、スイッチング素子Q1のエミッタに接続した検出抵抗R6の両端電圧を検出信号Vcとしている。また、図25に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3の両端電圧を分圧抵抗R1,R2で分圧して検出信号Vcを得るようにしている。さらに、図26に示す回路構成では、チョッパ回路3を構成するチョークコイルL1の2次巻線に発生する電圧をダイオードD7で半波整流して検出信号Vcを得るようにしている。さらにまた、図27に示す回路構成では、共振回路7を構成するチョークコイルL2の2次巻線に発生する電圧をダイオードD4で半波整流して検出信号Vcを得るようにしている。あるいは、図28に示す回路構成では、共振回路7を構成するコンデンサC2の両端電圧を分圧抵抗R3,R4にて分圧するとともにダイオードD5で半波整流して検出信号Vcを得るようにしている。また、図29に示す回路構成では、インバータ回路1が具備するスイッチング素子Q3のエミッタに接続された抵抗R5の両端電圧をダイオードD6で半波整流して検出信号Vcを得るようにしている。なお、図30に示す回路構成では、放電灯Laを調光点灯させる際に外部から調光信号が入力される調光信号入力端子10より得られる信号を検出信号Vcに利用し、図31に示す回路構成では、整流回路2の高電位側から検出信号Vcを得るようにしている。但し、図30及び図31に示す回路構成では、直接チョッパ回路3の出力電圧を検出する構成ではないが、何れも負荷である放電灯Laの変動に応じてチョッパ回路3の出力電圧の上昇を抑えることができる。
【0034】
(実施形態1)
図32は本発明の実施形態の回路ブロック図を示すものである。本実施形態は、負荷である放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合にチョッパ回路3のスイッチング素子Q1とインバータ回路1のスイッチング素子Q2,Q3との連動制御を解除する連動制御解除回路11を備えた点に特徴があり、基本的な回路構成は基本例1並びに図36に示した従来例と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【0035】
連動制御解除回路11には、基本例2又は3で説明したような放電灯Laの状態を検出するための検出信号Vcと、インバータ回路1で生成される信号を利用した駆動信号Veとが入力される。そして、放電灯Laが通常の状態(例えば、定常点灯状態)のときには、インバータ回路1からの信号に応じて連動制御解除回路11からチョッパ回路3に駆動信号Veが出力されるため、既に説明したようにチョッパ回路3のスイッチング素子Q1とインバータ回路1のスイッチング素子Q2,Q3とが連動制御される。
【0036】
一方、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた状態、放電灯Laの寿命末期状態あるいは無負荷状態等の放電灯Laの異常状態を検出信号Vcにて検出した場合には、インバータ回路1からの信号入力の有無に拘らず、連動制御解除回路11からチョッパ回路3への駆動信号Veの出力を停止する。これにより、スイッチング素子Q1はオフのままとなるから、チョッパ回路3のチョッピング動作が停止して連動制御が解除され、放電灯Laの異常状態におけるチョッパ回路3の出力電圧の上昇を抑え、インバータ回路1のスイッチング素子Q2,Q3にかかるストレスが低減できる。
【0037】
(実施形態2)
図33は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例3において、実施形態1と同様に、負荷である放電灯Laの状態に応じてチョッパ回路3の出力電圧が上昇傾向となる場合にチョッパ回路3のスイッチング素子Q1とインバータ回路1のスイッチング素子Q2,Q3との連動制御を解除する連動制御解除回路12を備えた点に特徴があり、基本的な回路構成は基本例3と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【0038】
連動制御解除回路12には、放電灯Laの状態を検出するための検出信号Vcと、インバータ回路1で生成される同期トリガ信号Vfとが入力される。そして、放電灯Laが通常の状態(例えば、定常点灯状態)のときには、インバータ回路1から連動制御解除回路12に入力される同期トリガ信号Vfがタイマ回路5’にそのまま出力されるため、既に説明したようにチョッパ回路3のスイッチング素子Q1とインバータ回路1のスイッチング素子Q2,Q3とが連動制御される。
【0039】
一方、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた状態、放電灯Laの寿命末期状態あるいは無負荷状態等の放電灯Laの異常状態を検出信号Vcにて検出した場合には、インバータ回路1から入力される同期トリガ信号Vfを無効化する(タイマ回路5’へ出力しない等)ことにより、チョッパ回路3への駆動信号Veの出力を停止させる。これにより、スイッチング素子Q1はオフのままとなるから、チョッパ回路3のチョッピング動作が停止して連動制御が解除され、放電灯Laの異常状態におけるチョッパ回路3の出力電圧の上昇を抑え、インバータ回路1のスイッチング素子Q2,Q3にかかるストレスが低減できる。なお、上記の異常状態以外でチョッパ回路3の出力電圧が上昇傾向になるような状態、例えば、放電灯Laの始動点灯状態あるいは調光点灯状態等が検出信号Vcによって検出された場合には、連動制御解除回路12による連動制御の解除は行わずに、タイマ回路5’によってチョッパ回路3の出力電圧の上昇を抑える制御を行うようにしてもよい。つまり、放電灯Laの状態の程度に応じて、チョッパ回路3のチョッピング動作を停止する必要がない場合(放電灯Laの始動点灯時や調光点灯時等)には連動制御を維持したままチョッパ回路3の出力電圧の上昇を抑えるようにするのが望ましい。
【0040】
(実施形態3)
図34は本実施形態の回路ブロック図を示すものである。但し、本実施形態の基本的な回路構成は基本例3と共通であるから、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる構成についてのみ説明する。
【0041】
本実施形態を含めて上記基本例1〜3並びに実施形態1,2ではチョッパ回路3のチョッピングをインバータ回路1と連動制御する簡易構成であるため、チョッピング制御により入力電流波形を完全に正弦波にすることは難しく、入力電流の高調波成分が若干多くなる傾向にある。特にチョッパ回路3の出力電圧を検出し、スイッチング素子Q1の駆動信号Veオン期間を調節する出力電圧抑制回路9を備える場合に顕著に高調波成分が多くなる。
【0042】
しかしながら、放電灯Laの点灯始動時、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた時、あるいは放電灯Laが寿命末期状態の時のように負荷である放電灯Laの状態が安定せず、チョッパ回路3の出力電圧が異常上昇する虞がある場合のみ、出力電圧の検出信号Vcによりスイッチング素子Q1の駆動信号Veオン期間を調節する制御を行ない、放電灯Laが安定点灯状態(放電灯Laが始動後に定格ランプ電流及び定格ランプ電圧で点灯している状態)になれば、タイマ回路5’への検出信号Vcの入力を停止することでチョッパ回路3の出力電圧抑制動作を禁止するようにすれば、放電灯Laの安定点灯時における入力電流の高調波成分を低減することができる。
【0043】
そこで、本実施形態では、放電灯Laが安定点灯状態等になったときに、出力電圧抑制回路9への検出電圧Vcの入力を停止することで駆動信号Veのオン期間を短くする出力電圧抑制回路9の動作を禁止する出力電圧検出禁止回路13を備え、放電灯Laの安定点灯時における入力電流の高調波成分を低減するようにしている。
【0044】
出力電圧検出禁止回路13は、チョッパ回路3の出力電圧を検出する検出信号Vcが入力されており、放電灯Laの点灯始動時、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた時、あるいは放電灯Laが寿命末期状態の時のように負荷である放電灯Laの状態が安定していない時に出力電圧抑制回路9へ検出信号Vcを出力するとともに、放電灯Laが安定点灯状態等になったときには出力電圧抑制回路9への検出電圧Vcの出力を停止する。ここで、放電灯Laが安定点灯状態にあるか否かは、出力電圧検出禁止回路13にて制御回路4から検出するようにしている。これは例えば制御回路4によるインバータ回路1の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例3で説明したような放電灯Laの状態を検出する検出信号Vcを利用して安定点灯状態か否かを検出するようにしてもよい。
【0045】
上述のように本実施形態によれば、出力電圧検出禁止回路13により、放電灯Laが安定点灯状態等になったときに出力電圧抑制回路9への検出電圧Vcの入力を停止するようにしたので、安定点灯状態等において出力電圧抑制回路9がチョッパ回路3の出力電圧上昇抑制のために駆動信号Veのオン期間を短くする動作が禁止され、放電灯Laの安定点灯時における入力電流の高調波成分を低減することができる。
【0046】
(実施形態4)
図35は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例3の回路構成において、放電灯Laが安定点灯状態等になったときにタイマ回路5’への検出電圧Vcの入力を停止することでタイマ回路5’がチョッパ回路3の出力電圧上昇抑制のために駆動信号Veのオン期間を短くする動作を禁止する出力電圧検出禁止回路14を備えた点に特徴を有するものである。従って、図35に示すように本実施形態の基本的な回路構成は基本例3と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【0047】
出力電圧検出禁止回路14は、チョッパ回路3の出力電圧を検出する検出信号Vcが入力されており、放電灯Laの点灯始動時、複数の放電灯Laを並列点灯している場合に何れかの放電灯Laが外れた時、あるいは放電灯Laが寿命末期状態の時のように負荷である放電灯Laの状態が安定していない時にタイマ回路5’へ検出信号Vcを出力するとともに、放電灯Laが安定点灯状態等になったときにはタイマ回路5’への検出電圧Vcの出力を停止する。ここで、放電灯Laが安定点灯状態にあるか否かは、出力電圧検出禁止回路13にて制御回路4から検出するようにしている。これは例えば制御回路4によるインバータ回路1の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例3で説明したような放電灯Laの状態を検出する検出信号Vcを利用して安定点灯状態か否かを検出するようにしてもよい。
【0048】
上述のように本実施形態によれば、出力電圧検出禁止回路14により、放電灯Laが安定点灯状態等になったときにタイマ回路5’への検出電圧Vcの入力を停止するようにしたので、安定点灯状態等においてタイマ回路5’がチョッパ回路3の出力電圧上昇抑制のために駆動信号Veのオン期間を短くする動作が禁止され、放電灯Laの安定点灯時における入力電流の高調波成分を低減することができる。
【0049】
【発明の効果】
請求項1の発明は、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れるという効果がある。
【0050】
請求項2の発明は、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成るので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるという効果がある。
【0051】
請求項3の発明は、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させるので、負荷が安定状態にある場合の入力電流の高調波成分を低減することができるという効果がある。
【図面の簡単な説明】
【図1】基本例1を示す回路ブロック図である。
【図2】同上の具体回路図である。
【図3】同上におけるタイマ回路の具体回路図である。
【図4】同上の各部の波形を示す波形図である。
【図5】同上における他の構成を示す具体回路図である。
【図6】同上における他の構成を示す具体回路図である。
【図7】同上における他の構成を示す具体回路図である。
【図8】同上における他の構成を示す具体回路図である。
【図9】基本例2を示す回路ブロック図である。
【図10】同上の具体回路図である。
【図11】同上における他の構成を示す具体回路図である。
【図12】同上における他の構成を示す具体回路図である。
【図13】同上における他の構成を示す具体回路図である。
【図14】同上における他の構成を示す具体回路図である。
【図15】同上における他の構成を示す具体回路図である。
【図16】同上における他の構成を示す具体回路図である。
【図17】同上における他の構成を示す具体回路図である。
【図18】同上における他の構成を示す具体回路図である。
【図19】同上における他の構成を示す具体回路図である。
【図20】基本例3を示す回路ブロック図である。
【図21】同上の具体回路図である。
【図22】同上におけるタイマ回路の具体回路図である。
【図23】同上の各部の波形を示す波形図である。
【図24】同上における他の構成を示す具体回路図である。
【図25】同上における他の構成を示す具体回路図である。
【図26】同上における他の構成を示す具体回路図である。
【図27】同上における他の構成を示す具体回路図である。
【図28】同上における他の構成を示す具体回路図である。
【図29】同上における他の構成を示す具体回路図である。
【図30】同上における他の構成を示す具体回路図である。
【図31】同上における他の構成を示す具体回路図である。
【図32】実施形態1を示す回路ブロック図である。
【図33】実施形態2を示す回路ブロック図である。
【図34】実施形態3を示す回路ブロック図である。
【図35】実施形態4を示す回路ブロック図である。
【図36】従来例を示す具体回路図である。
【図37】他の従来例を示す具体回路図である。
【図38】さらに他の従来例を示す具体回路図である。
【図39】同上の各部の波形を示す波形図である。
【符号の説明】
1 インバータ回路
2 整流回路
3 チョッパ回路
4 制御回路
5 タイマ回路
La 放電灯
Q1〜Q3 スイッチング素子
Claims (3)
- 交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたことを特徴とするインバータ装置。
- 前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成ることを特徴とする請求項1記載のインバータ装置。
- 負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させることを特徴とする請求項1又は2記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13732697A JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13732697A JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10337041A JPH10337041A (ja) | 1998-12-18 |
JP3584678B2 true JP3584678B2 (ja) | 2004-11-04 |
Family
ID=15196066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13732697A Expired - Fee Related JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3584678B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020115800A1 (ja) * | 2018-12-03 | 2020-06-11 | 三菱電機株式会社 | 電力変換装置 |
-
1997
- 1997-05-27 JP JP13732697A patent/JP3584678B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10337041A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784624B2 (en) | Electronic ballast system having emergency lighting provisions | |
US6023132A (en) | Electronic ballast deriving auxilliary power from lamp output | |
EP2131631B1 (en) | Electric discharge lamp operating device, lighting equipment and lighting system | |
KR0137181B1 (ko) | 방전램프 점등장치 | |
EP1507327A1 (en) | Emergency lighting unit with integrated electronic ballast | |
JP3584678B2 (ja) | インバータ装置 | |
JPH07303377A (ja) | 電力変換装置 | |
JP3521687B2 (ja) | 放電灯点灯装置 | |
JPH11262256A (ja) | 電源装置及び放電灯点灯装置 | |
JP3915178B2 (ja) | 放電灯点灯装置 | |
JPH0473893A (ja) | 放電灯点灯装置 | |
JPH06111978A (ja) | 放電灯点灯装置 | |
JPH07245186A (ja) | 放電灯点灯装置 | |
JPH06325886A (ja) | 高周波点灯装置 | |
JP3505937B2 (ja) | インバータ装置 | |
JP3777718B2 (ja) | 放電灯点灯装置 | |
JP3277551B2 (ja) | 電源回路 | |
JP2774109B2 (ja) | スイッチング電源装置 | |
JP3829342B2 (ja) | 放電灯点灯装置 | |
JP3742455B2 (ja) | 大電力高圧放電灯用電子点灯装置 | |
JPH11121186A (ja) | 放電灯用インバータ装置 | |
JPH04292896A (ja) | 放電灯点灯回路 | |
JP2841690B2 (ja) | 誘導加熱調理器 | |
JPH10271848A (ja) | 電源装置 | |
JPH0745379A (ja) | 放電灯点灯装置及びこれを用いた照明装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |