JP3580770B2 - データキャリア半導体装置 - Google Patents
データキャリア半導体装置 Download PDFInfo
- Publication number
- JP3580770B2 JP3580770B2 JP2000335287A JP2000335287A JP3580770B2 JP 3580770 B2 JP3580770 B2 JP 3580770B2 JP 2000335287 A JP2000335287 A JP 2000335287A JP 2000335287 A JP2000335287 A JP 2000335287A JP 3580770 B2 JP3580770 B2 JP 3580770B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command
- error correction
- internal circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内蔵したメモリに対して非接触動作または接触状態で読み書きが実行されるデータキャリア半導体装置に関するものである。
【０００２】
【従来の技術】
近年、磁気カードやバーコード等の非接触動作装置に変わり、半導体装置を搭載し情報処理を行うＩＣカード及びＩＣ−ＴＡＧ等のデータキャリア半導体装置が利用されるようになってきた。
【０００３】
図３はデータキャリア半導体装置の機能ブロックを示す。
電波送受信アンテナＡ１３で外部から受信した入力信号は、ノード２０を介して入力信号復調回路Ｂ１１に伝達される。入力信号復調回路Ｂ１１で生成された入力コマンド信号は、ノード２２を介して通信時の誤り補正回路Ｂ１４と内部回路Ｂ１２に伝達される。誤り補正回路Ｂ１４で生成された通信時の誤り検出信号はノード２５を介して内部回路Ｂ１２に伝達される。
【０００４】
外部より無線入力信号が電波送受信アンテナＡ１３で取り込まれ、入力コマンド信号が通信時の誤り補正回路Ｂ１４と内部回路Ｂ１２にそれぞれ伝達されると、誤り補正回路Ｂ１４は誤り検出動作をはじめ、内部回路Ｂ１２は入力コマンド信号に従った動作の準備を開始する。
【０００５】
入力コマンド信号終了時に、送信側は送信した信号をもとに計算した誤り補正信号を送信する。信号終了時に内部回路Ｂ１２は、無線通信が正常に行われたかを確認するために、通信時の誤り補正回路Ｂ１４の出力である前記ノード２５の通信時の誤り検出信号を確認するように構成されている。
【０００６】
内部回路Ｂ１２が誤り検出信号を確認して、通信が正しいと判定した場合には、内部回路Ｂ１２がその回の入力コマンド信号に従った動作を完了して次の入力コマンド信号の待機状態になるよう構成されている。
【０００７】
図４〜図６に基づいて更に詳しく説明する。
電波送受信アンテナＡ１３から入力された信号がノード２２に伝わるまでを図４に示す。図４（ａ）はノード２０の無線信号波形、図４（ｂ）（ｃ）は入力信号復調回路Ｂ１１の動作を示しており、具体的にはＡＭ復調回路で構成されている入力信号復調回路Ｂ１１は、図４（ａ）に示した無線信号波形を振幅の大小に基づいて図４（ｂ）に示すように１と０に変換する。この変換信号は図４（ｃ）に示すように１と０の変化点を示す信号に復調されてノード２２に出力されている。
【０００８】
入力される無線信号は図５に示すフォーマットで送信されている。
無線信号は、ＳＯＦ信号（ＳＴＡＲＴ ＯＦ ＦＲＡＭＥ信号）と一般に呼ばれている信号送信開始信号と、信号を受信したシステムに対しての動作指定信号（コマンド信号）と、書き込みコマンド等で必要となるコマンドごとに可変長の信号（パラメータ信号）で構成される入力コマンド信号と、信号が正しく受信されたかを確認するための誤り検出信号（ＣＲＣ信号）、およびＥＯＦ信号（ＥＮＤ ＯＦ ＦＲＡＭＥ信号）と一般に呼ばれている信号送信終了信号とで構成されている。
【０００９】
ＣＲＣ信号は図６に示すように、送信側が送信データ（コマンド，データ信号）を一つのシリアルなデータと考えて、特定の生成多項式で演算した結果である。ハードごとに決められた式で送信側と受信側が計算することで、送信したデータが正しいか判断する材料とする。
【００１０】
さらに詳しくＣＲＣ回路を図７（ａ）に基づいて説明する。
回路は複数の排他的論理和とシフトレジスタで構成されており、ここではシフトレジスタ０〜１５の内容がノード２５に出力される。
【００１１】
ノード２２には、復調されたコマンド信号とデータ信号とＣＲＣ信号が入力される。（ＳＯＦとＥＯＦは信号開始終了識別信号なので入力されない。）ここで送信されるＣＲＣ信号について説明する。
【００１２】
送信するコマンド信号とデータ信号を１つのシリアル信号と考える。これを、特定の多項式（生成多項式といいシステムごとに決定されている。例えば、Ｘ１６＋Ｘ１２＋Ｘ５＋１）で割った結果をＣＲＣ信号とし、ＥＯＦ信号の前に付加する。
【００１３】
受信側の回路も同様の生成多項式に従った回路で構成されており、最終的に１６個のシフトレジスタの値が、特定の値になることで入力された信号が正しいと判定する。
【００１４】
【発明が解決しようとする課題】
このような回路構成では、内部回路Ｂ１２の内部に設けられていて書き換えられると困るシステム情報などを記憶させている記憶素子に対しては、製品完成までに必ず書き込みを実行しなければならず、現在ではウエハー検査などの段階でシステム領域への書き込みが行われている。
【００１５】
しかし、製品の完成後にシステム領域への書き込みが出来るように、任意に内容を書き換えることのできるようなテストコマンドを搭載することによって、汎用性などを高めることが出来る反面、誤ってもしくは不正な行為として内容を書き換えるためテストコマンドを外部より与えられた場合には、そのコマンドを受け付けてしまう問題が発生する。
【００１６】
本発明は、任意に内容を書き換えることのできるようなテストコマンドを搭載した場合であっても、従来よりも信頼性の高い動作を期待できるデータキャリア半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明のデータキャリア半導体装置は、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設けたことを特徴とし、外部からの入力信号により誤り補正回路の出力信号を選択して誤動作や故意のテストモード状態への移行を防止し、かつ製造過程での非接触動作試験において、安定してテストモード状態に移ることができる、優れたデータキャリア半導体装置を実現できる。
【００１８】
【発明の実施の形態】
本発明の請求項１記載のデータキャリア半導体装置は、外部からの無線入力信号を復調してコマンド信号と誤り検出信号を検出し、検出した誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、検出した誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成されたデータキャリア半導体装置において、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設け、外部からの無線入力信号を復調して通常モードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第１の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、外部からの無線入力信号を復調してテストモードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成するとともに、外部からの無線入力信号を復調してテストモードのコマンド信号とテストモードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行するように構成したことを特徴とする。
【００１９】
本発明の請求項２記載のデータキャリア半導体装置は、請求項１において、前記内部回路で検出したコマンド信号が通常モードのコマンド信号かテストモードのコマンド信号かを判別して誤り補正回路の選択信号を出力するように構成するとともに、第１の誤り補正回路の判定出力と第２の誤り補正回路の判定出力を選択して内部回路に出力するセレクタを設け、内部回路の出力する前記選択信号で前記セレクタの出力を選択して第１，第２の誤り補正回路の一方の判定出力を前記内部回路に入力することを特徴とする。
【００２０】
以下、本発明のデータキャリア半導体装置を図１と図２および図７に基づいて説明する。なお、従来例を示す図３と同様の作用を成すものには同一の符号を付けて説明する。
【００２１】
図１は本発明のデータキャリア半導体装置を示し、第１，第２の誤り補正回路Ｂ１４，Ｂ１５との複数の誤り補正回路が設けられている点が図３に示した従来例とは異なっている。
【００２２】
電波送受信アンテナＡ１３で外部から受信した入力信号は、ノード２０を介して入力信号復調回路Ｂ１１に伝達される。入力信号復調回路Ｂ１１で生成された入力コマンド信号は、ノード２２を介して通信時の第１の誤り補正回路Ｂ１４と第２の誤り補正回路Ｂ１５および内部回路Ｂ１２に伝達される。第１，第２の誤り補正回路Ｂ１４，Ｂ１５で生成された通信時の誤り検出信号はそれぞれノード２５，２６を介してセレクタＢ１６に入力され、ノード２５，２６の何れかの信号はセレクタＢ１６の出力からノード２７を介して内部回路Ｂ１２に伝達される。また、内部回路Ｂ１２はノード２２から検出したコマンド信号の種類を判別してノード２８を介してセレクタＢ１６にノード２５，２６の何れかの信号をノード２７に出力するかを指定している。
【００２３】
外部より無線入力信号が電波送受信アンテナＡ１３で取り込まれ、入力コマンド信号が内部回路Ｂ１２に伝達されると、内部回路Ｂ１２は入力コマンド信号に従った動作を開始する。
【００２４】
入力コマンド信号終了時に内部回路Ｂ１２は、無線通信が正常に行われたかを確認するために、ノード２７から入力される通信時の誤り検出信号を確認するように構成されている。
【００２５】
内部回路Ｂ１２が誤り検出信号を確認して、通信が正しいと判定した場合には、内部回路Ｂ１２がその回の入力コマンド信号に従った動作を完了して次の入力コマンド信号の待機状態になるよう構成されている。
【００２６】
第１の誤り補正回路Ｂ１４は通常モードのコマンド通信時の誤り補正回路、第２の誤り補正回路Ｂ１５はテストモードコマンド通信時の誤り補正回路であって、第１，第２の誤り補正回路Ｂ１４，Ｂ１５の具体例を以下に説明する。
【００２７】
図２はこの実施の形態のデータキャリア半導体装置の動作をタイミングチャートで示したものである。図２で使用しているノード名は、図１と同じである。
入力信号がＡ１３よりノード２０を介して入力信号復調回路Ｂ１１の入力回路に伝達され、入力コマンド信号を受けて第１，第２の誤り補正回路Ｂ１４，Ｂ１５は、それぞれの検出方式で誤り補正演算を実施し、ノード２５には通常コマンド通信時の誤り検出信号、ノード２６にはテストモードコマンド通信時の誤り検出信号がそれぞれ出力される。
【００２８】
入力コマンド信号を受けて内部回路Ｂ１２では、通常動作コマンドとテストモードコマンドのどちらが入力されたかを判別して、テストモード時はノード２８にテストモード検出信号を出力する。
【００２９】
ここで通常モードのコマンド入力時とテストモードのコマンド入力時とでは、付加されるＣＲＣ信号が異なっており、通常モードのコマンド入力時に付加される正規のＣＲＣ信号に対応して第１の誤り補正回路Ｂ１４は、例えば図７（ａ）に示すように特定の生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づいて構成されており、シフトレジスタ０〜１５の内容がノード２５に出力される。
【００３０】
第２の誤り補正回路Ｂ１５の特定の生成多項式は第１の誤り補正回路Ｂ１４のそれとは異なり、例えば図７（ｂ）に示すように（Ｘ１６＋Ｘ１５＋Ｘ２＋１）に基づいて構成されており、シフトレジスタ０〜１５の内容がノード２６に出力される。
【００３１】
このように構成したため、通常モードのコマンドを送信する際には、生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づくＣＲＣ信号を付加して無線送信すると、第１の誤り補正回路Ｂ１４で正常であると判定されてセレクタＢ１６を介して内部回路Ｂ１２に判定結果（演算結果）が入力され、内部回路Ｂ１２がノード２２から検出したコマンドが実行されて次のコマンド待ちの状態になる。
【００３２】
テストモードのコマンドを送信する際には、具体的には、内部回路Ｂ１２の内部に設けられていている記憶素子に書き込まれているシステム情報の書き換えを指示するシステム更新コマンドを送信する際には、生成多項式（Ｘ１６＋Ｘ１５＋Ｘ２＋１）に基づくＣＲＣ信号を付加して無線送信すると、第２の誤り補正回路Ｂ１５で正常であると判定されてセレクタＢ１６を介して内部回路Ｂ１２に判定結果（演算結果）が入力され、内部回路Ｂ１２がノード２２から検出したコマンドが実行されて次のコマンド待ちの状態になる。
【００３３】
前記システム更新コマンドを送信する際に、テストモード専用の生成多項式（Ｘ１６＋Ｘ１５＋Ｘ２＋１）を知らない第三者が、通常モードの生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づくＣＲＣ信号を付加して無線送信しても、第１の誤り補正回路Ｂ１４で正常であると判定されても第２の誤り補正回路Ｂ１５で異常であると判定され、テストモードのコマンドであると内部回路Ｂ１２が認識してセレクタＢ１６を第２の誤り補正回路Ｂ１５の側に切り換えられている状態では、ノード２７を介して内部回路Ｂ１２に通信異常であると知らされるため、内部回路Ｂ１２はその回のテストコマンドを実行しない。
【００３４】
このように、特定の生成多項式を把握していないとテストコマンドには入れなくなり、さらに、テストモード用のＣＲＣ演算回路の構成のシフトレジスタの数を増やすことにより、誤ってテストモードに入ることも防止できる。故意に内容を書き換えられる事を防止できる。
【００３５】
【発明の効果】
以上のように本発明のデータキャリア半導体装置によると、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設けたので、外部からの入力信号によりコマンドのモードに応じて異なる方式の通信誤り補正回路を選択して内部回路動作を確定するので、任意に内容を書き換えることのできるようなテストコマンドを搭載した場合であっても、誤動作や故意のテストモード状態への移行を防止し、かつ製造過程に安定してテストモード状態に移ることができ、優れたデータキャリア半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態のデータキャリア半導体装置の構成図
【図２】同実施の形態の動作タイミングチャート図
【図３】従来のデータキャリア半導体装置の構成図
【図４】信号復調過程の説明図
【図５】入力される無線信号のフォーマット図
【図６】入力信号フォーマット説明図
【図７】従来例と本発明の実施の形態の誤り補正回路の説明図
【符号の説明】
Ａ１３ 電波送受信アンテナ
Ｂ１１ 入力信号復調回路
Ｂ１２ 内部回路
Ｂ１４ 第１の誤り補正回路
Ｂ１５ 第２の誤り補正回路
Ｂ１６ セレクタ回路
【発明の属する技術分野】
本発明は、内蔵したメモリに対して非接触動作または接触状態で読み書きが実行されるデータキャリア半導体装置に関するものである。
【０００２】
【従来の技術】
近年、磁気カードやバーコード等の非接触動作装置に変わり、半導体装置を搭載し情報処理を行うＩＣカード及びＩＣ−ＴＡＧ等のデータキャリア半導体装置が利用されるようになってきた。
【０００３】
図３はデータキャリア半導体装置の機能ブロックを示す。
電波送受信アンテナＡ１３で外部から受信した入力信号は、ノード２０を介して入力信号復調回路Ｂ１１に伝達される。入力信号復調回路Ｂ１１で生成された入力コマンド信号は、ノード２２を介して通信時の誤り補正回路Ｂ１４と内部回路Ｂ１２に伝達される。誤り補正回路Ｂ１４で生成された通信時の誤り検出信号はノード２５を介して内部回路Ｂ１２に伝達される。
【０００４】
外部より無線入力信号が電波送受信アンテナＡ１３で取り込まれ、入力コマンド信号が通信時の誤り補正回路Ｂ１４と内部回路Ｂ１２にそれぞれ伝達されると、誤り補正回路Ｂ１４は誤り検出動作をはじめ、内部回路Ｂ１２は入力コマンド信号に従った動作の準備を開始する。
【０００５】
入力コマンド信号終了時に、送信側は送信した信号をもとに計算した誤り補正信号を送信する。信号終了時に内部回路Ｂ１２は、無線通信が正常に行われたかを確認するために、通信時の誤り補正回路Ｂ１４の出力である前記ノード２５の通信時の誤り検出信号を確認するように構成されている。
【０００６】
内部回路Ｂ１２が誤り検出信号を確認して、通信が正しいと判定した場合には、内部回路Ｂ１２がその回の入力コマンド信号に従った動作を完了して次の入力コマンド信号の待機状態になるよう構成されている。
【０００７】
図４〜図６に基づいて更に詳しく説明する。
電波送受信アンテナＡ１３から入力された信号がノード２２に伝わるまでを図４に示す。図４（ａ）はノード２０の無線信号波形、図４（ｂ）（ｃ）は入力信号復調回路Ｂ１１の動作を示しており、具体的にはＡＭ復調回路で構成されている入力信号復調回路Ｂ１１は、図４（ａ）に示した無線信号波形を振幅の大小に基づいて図４（ｂ）に示すように１と０に変換する。この変換信号は図４（ｃ）に示すように１と０の変化点を示す信号に復調されてノード２２に出力されている。
【０００８】
入力される無線信号は図５に示すフォーマットで送信されている。
無線信号は、ＳＯＦ信号（ＳＴＡＲＴ ＯＦ ＦＲＡＭＥ信号）と一般に呼ばれている信号送信開始信号と、信号を受信したシステムに対しての動作指定信号（コマンド信号）と、書き込みコマンド等で必要となるコマンドごとに可変長の信号（パラメータ信号）で構成される入力コマンド信号と、信号が正しく受信されたかを確認するための誤り検出信号（ＣＲＣ信号）、およびＥＯＦ信号（ＥＮＤ ＯＦ ＦＲＡＭＥ信号）と一般に呼ばれている信号送信終了信号とで構成されている。
【０００９】
ＣＲＣ信号は図６に示すように、送信側が送信データ（コマンド，データ信号）を一つのシリアルなデータと考えて、特定の生成多項式で演算した結果である。ハードごとに決められた式で送信側と受信側が計算することで、送信したデータが正しいか判断する材料とする。
【００１０】
さらに詳しくＣＲＣ回路を図７（ａ）に基づいて説明する。
回路は複数の排他的論理和とシフトレジスタで構成されており、ここではシフトレジスタ０〜１５の内容がノード２５に出力される。
【００１１】
ノード２２には、復調されたコマンド信号とデータ信号とＣＲＣ信号が入力される。（ＳＯＦとＥＯＦは信号開始終了識別信号なので入力されない。）ここで送信されるＣＲＣ信号について説明する。
【００１２】
送信するコマンド信号とデータ信号を１つのシリアル信号と考える。これを、特定の多項式（生成多項式といいシステムごとに決定されている。例えば、Ｘ１６＋Ｘ１２＋Ｘ５＋１）で割った結果をＣＲＣ信号とし、ＥＯＦ信号の前に付加する。
【００１３】
受信側の回路も同様の生成多項式に従った回路で構成されており、最終的に１６個のシフトレジスタの値が、特定の値になることで入力された信号が正しいと判定する。
【００１４】
【発明が解決しようとする課題】
このような回路構成では、内部回路Ｂ１２の内部に設けられていて書き換えられると困るシステム情報などを記憶させている記憶素子に対しては、製品完成までに必ず書き込みを実行しなければならず、現在ではウエハー検査などの段階でシステム領域への書き込みが行われている。
【００１５】
しかし、製品の完成後にシステム領域への書き込みが出来るように、任意に内容を書き換えることのできるようなテストコマンドを搭載することによって、汎用性などを高めることが出来る反面、誤ってもしくは不正な行為として内容を書き換えるためテストコマンドを外部より与えられた場合には、そのコマンドを受け付けてしまう問題が発生する。
【００１６】
本発明は、任意に内容を書き換えることのできるようなテストコマンドを搭載した場合であっても、従来よりも信頼性の高い動作を期待できるデータキャリア半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明のデータキャリア半導体装置は、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設けたことを特徴とし、外部からの入力信号により誤り補正回路の出力信号を選択して誤動作や故意のテストモード状態への移行を防止し、かつ製造過程での非接触動作試験において、安定してテストモード状態に移ることができる、優れたデータキャリア半導体装置を実現できる。
【００１８】
【発明の実施の形態】
本発明の請求項１記載のデータキャリア半導体装置は、外部からの無線入力信号を復調してコマンド信号と誤り検出信号を検出し、検出した誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、検出した誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成されたデータキャリア半導体装置において、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設け、外部からの無線入力信号を復調して通常モードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第１の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、外部からの無線入力信号を復調してテストモードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成するとともに、外部からの無線入力信号を復調してテストモードのコマンド信号とテストモードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行するように構成したことを特徴とする。
【００１９】
本発明の請求項２記載のデータキャリア半導体装置は、請求項１において、前記内部回路で検出したコマンド信号が通常モードのコマンド信号かテストモードのコマンド信号かを判別して誤り補正回路の選択信号を出力するように構成するとともに、第１の誤り補正回路の判定出力と第２の誤り補正回路の判定出力を選択して内部回路に出力するセレクタを設け、内部回路の出力する前記選択信号で前記セレクタの出力を選択して第１，第２の誤り補正回路の一方の判定出力を前記内部回路に入力することを特徴とする。
【００２０】
以下、本発明のデータキャリア半導体装置を図１と図２および図７に基づいて説明する。なお、従来例を示す図３と同様の作用を成すものには同一の符号を付けて説明する。
【００２１】
図１は本発明のデータキャリア半導体装置を示し、第１，第２の誤り補正回路Ｂ１４，Ｂ１５との複数の誤り補正回路が設けられている点が図３に示した従来例とは異なっている。
【００２２】
電波送受信アンテナＡ１３で外部から受信した入力信号は、ノード２０を介して入力信号復調回路Ｂ１１に伝達される。入力信号復調回路Ｂ１１で生成された入力コマンド信号は、ノード２２を介して通信時の第１の誤り補正回路Ｂ１４と第２の誤り補正回路Ｂ１５および内部回路Ｂ１２に伝達される。第１，第２の誤り補正回路Ｂ１４，Ｂ１５で生成された通信時の誤り検出信号はそれぞれノード２５，２６を介してセレクタＢ１６に入力され、ノード２５，２６の何れかの信号はセレクタＢ１６の出力からノード２７を介して内部回路Ｂ１２に伝達される。また、内部回路Ｂ１２はノード２２から検出したコマンド信号の種類を判別してノード２８を介してセレクタＢ１６にノード２５，２６の何れかの信号をノード２７に出力するかを指定している。
【００２３】
外部より無線入力信号が電波送受信アンテナＡ１３で取り込まれ、入力コマンド信号が内部回路Ｂ１２に伝達されると、内部回路Ｂ１２は入力コマンド信号に従った動作を開始する。
【００２４】
入力コマンド信号終了時に内部回路Ｂ１２は、無線通信が正常に行われたかを確認するために、ノード２７から入力される通信時の誤り検出信号を確認するように構成されている。
【００２５】
内部回路Ｂ１２が誤り検出信号を確認して、通信が正しいと判定した場合には、内部回路Ｂ１２がその回の入力コマンド信号に従った動作を完了して次の入力コマンド信号の待機状態になるよう構成されている。
【００２６】
第１の誤り補正回路Ｂ１４は通常モードのコマンド通信時の誤り補正回路、第２の誤り補正回路Ｂ１５はテストモードコマンド通信時の誤り補正回路であって、第１，第２の誤り補正回路Ｂ１４，Ｂ１５の具体例を以下に説明する。
【００２７】
図２はこの実施の形態のデータキャリア半導体装置の動作をタイミングチャートで示したものである。図２で使用しているノード名は、図１と同じである。
入力信号がＡ１３よりノード２０を介して入力信号復調回路Ｂ１１の入力回路に伝達され、入力コマンド信号を受けて第１，第２の誤り補正回路Ｂ１４，Ｂ１５は、それぞれの検出方式で誤り補正演算を実施し、ノード２５には通常コマンド通信時の誤り検出信号、ノード２６にはテストモードコマンド通信時の誤り検出信号がそれぞれ出力される。
【００２８】
入力コマンド信号を受けて内部回路Ｂ１２では、通常動作コマンドとテストモードコマンドのどちらが入力されたかを判別して、テストモード時はノード２８にテストモード検出信号を出力する。
【００２９】
ここで通常モードのコマンド入力時とテストモードのコマンド入力時とでは、付加されるＣＲＣ信号が異なっており、通常モードのコマンド入力時に付加される正規のＣＲＣ信号に対応して第１の誤り補正回路Ｂ１４は、例えば図７（ａ）に示すように特定の生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づいて構成されており、シフトレジスタ０〜１５の内容がノード２５に出力される。
【００３０】
第２の誤り補正回路Ｂ１５の特定の生成多項式は第１の誤り補正回路Ｂ１４のそれとは異なり、例えば図７（ｂ）に示すように（Ｘ１６＋Ｘ１５＋Ｘ２＋１）に基づいて構成されており、シフトレジスタ０〜１５の内容がノード２６に出力される。
【００３１】
このように構成したため、通常モードのコマンドを送信する際には、生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づくＣＲＣ信号を付加して無線送信すると、第１の誤り補正回路Ｂ１４で正常であると判定されてセレクタＢ１６を介して内部回路Ｂ１２に判定結果（演算結果）が入力され、内部回路Ｂ１２がノード２２から検出したコマンドが実行されて次のコマンド待ちの状態になる。
【００３２】
テストモードのコマンドを送信する際には、具体的には、内部回路Ｂ１２の内部に設けられていている記憶素子に書き込まれているシステム情報の書き換えを指示するシステム更新コマンドを送信する際には、生成多項式（Ｘ１６＋Ｘ１５＋Ｘ２＋１）に基づくＣＲＣ信号を付加して無線送信すると、第２の誤り補正回路Ｂ１５で正常であると判定されてセレクタＢ１６を介して内部回路Ｂ１２に判定結果（演算結果）が入力され、内部回路Ｂ１２がノード２２から検出したコマンドが実行されて次のコマンド待ちの状態になる。
【００３３】
前記システム更新コマンドを送信する際に、テストモード専用の生成多項式（Ｘ１６＋Ｘ１５＋Ｘ２＋１）を知らない第三者が、通常モードの生成多項式（Ｘ１６＋Ｘ１２＋Ｘ５＋１）に基づくＣＲＣ信号を付加して無線送信しても、第１の誤り補正回路Ｂ１４で正常であると判定されても第２の誤り補正回路Ｂ１５で異常であると判定され、テストモードのコマンドであると内部回路Ｂ１２が認識してセレクタＢ１６を第２の誤り補正回路Ｂ１５の側に切り換えられている状態では、ノード２７を介して内部回路Ｂ１２に通信異常であると知らされるため、内部回路Ｂ１２はその回のテストコマンドを実行しない。
【００３４】
このように、特定の生成多項式を把握していないとテストコマンドには入れなくなり、さらに、テストモード用のＣＲＣ演算回路の構成のシフトレジスタの数を増やすことにより、誤ってテストモードに入ることも防止できる。故意に内容を書き換えられる事を防止できる。
【００３５】
【発明の効果】
以上のように本発明のデータキャリア半導体装置によると、通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設けたので、外部からの入力信号によりコマンドのモードに応じて異なる方式の通信誤り補正回路を選択して内部回路動作を確定するので、任意に内容を書き換えることのできるようなテストコマンドを搭載した場合であっても、誤動作や故意のテストモード状態への移行を防止し、かつ製造過程に安定してテストモード状態に移ることができ、優れたデータキャリア半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態のデータキャリア半導体装置の構成図
【図２】同実施の形態の動作タイミングチャート図
【図３】従来のデータキャリア半導体装置の構成図
【図４】信号復調過程の説明図
【図５】入力される無線信号のフォーマット図
【図６】入力信号フォーマット説明図
【図７】従来例と本発明の実施の形態の誤り補正回路の説明図
【符号の説明】
Ａ１３ 電波送受信アンテナ
Ｂ１１ 入力信号復調回路
Ｂ１２ 内部回路
Ｂ１４ 第１の誤り補正回路
Ｂ１５ 第２の誤り補正回路
Ｂ１６ セレクタ回路
Claims (2)
- 外部からの無線入力信号を復調してコマンド信号と誤り検出信号を検出し、検出した誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、検出した誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成されたデータキャリア半導体装置において、
通常モードのコマンド信号の処理判定に使用される第１の誤り補正回路とは別にテストモードのコマンド信号の処理判定に使用される第２の誤り補正回路を設け、
外部からの無線入力信号を復調して通常モードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第１の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行し、
外部からの無線入力信号を復調してテストモードのコマンド信号と通常モードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が異常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行しないよう構成するとともに、
外部からの無線入力信号を復調してテストモードのコマンド信号とテストモードの生成多項式に基づく誤り検出信号を検出して前記第２の誤り補正回路で誤り検出信号が正常と判定した場合に前記コマンド信号で指示された動作を内部回路で実行するように構成したデータキャリア半導体装置。 - 前記内部回路で検出したコマンド信号が通常モードのコマンド信号かテストモードのコマンド信号かを判別して誤り補正回路の選択信号を出力するように構成するとともに、
第１の誤り補正回路の判定出力と第２の誤り補正回路の判定出力を選択して内部回路に出力するセレクタを設け、
内部回路の出力する前記選択信号で前記セレクタの出力を選択して第１，第２の誤り補正回路の一方の判定出力を前記内部回路に入力する
請求項１記載のデータキャリア半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335287A JP3580770B2 (ja) | 2000-11-02 | 2000-11-02 | データキャリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335287A JP3580770B2 (ja) | 2000-11-02 | 2000-11-02 | データキャリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002140674A JP2002140674A (ja) | 2002-05-17 |
| JP3580770B2 true JP3580770B2 (ja) | 2004-10-27 |
Family
ID=18811059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335287A Expired - Fee Related JP3580770B2 (ja) | 2000-11-02 | 2000-11-02 | データキャリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580770B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5020295B2 (ja) * | 2009-08-14 | 2012-09-05 | アンリツ株式会社 | 移動体通信用デバイス試験システム及び試験方法 |
-
2000
- 2000-11-02 JP JP2000335287A patent/JP3580770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002140674A (ja) | 2002-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7717349B2 (en) | Semiconductor device for IC tag, IC tag and control method for IC tag for detecting and executing command from radio wave | |
| US20060022804A1 (en) | Semiconductor device for IC tag, IC tag, and control method for IC tag for detecting and executing command from radio wave | |
| JP4764354B2 (ja) | 差動信号受信回路装置 | |
| JP3580770B2 (ja) | データキャリア半導体装置 | |
| JP4506725B2 (ja) | タグリーダ | |
| JP2006254429A (ja) | 伝送データの無欠性検査方法及び手段 | |
| JP2006344228A (ja) | Ｉｃカードリーダ | |
| JP2010198396A (ja) | 無線タグリーダライタ及びその通信方法 | |
| JP4415254B2 (ja) | 受信回路及び通信装置 | |
| JP5138989B2 (ja) | 情報処理装置、およびデータ処理方法 | |
| US6859885B2 (en) | Data reception method | |
| JP4336969B2 (ja) | Ｒｆｉｄリーダ／ライタ装置 | |
| US4747071A (en) | Data transfer apparatus and system | |
| JP4352326B2 (ja) | 受信装置及び半導体集積回路 | |
| JP2004146987A (ja) | 受信データ再生装置 | |
| JP2005318385A (ja) | 受信回路及び通信装置 | |
| JP2006050406A (ja) | 非接触型ｉｃカード用リーダライタ | |
| JPH10187550A (ja) | Ｉｃカード | |
| JP2006033075A (ja) | シリアル通信装置 | |
| JP2012212278A (ja) | 受信装置及び復調出力選択方法 | |
| JP5548744B2 (ja) | 信号変換装置 | |
| JP2007267085A (ja) | 通信システム、受信装置及び同期検出プログラム | |
| JPH04123550A (ja) | データ信号のアナログ／デジタル変換方式 | |
| JPH11306096A (ja) | シリアル通信装置および方法並びにシリアル通信制御プログラムを記録した記録媒体 | |
| JPH10187551A (ja) | Ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |