JP3558664B2 - アンチスキッド制御装置 - Google Patents
アンチスキッド制御装置 Download PDFInfo
- Publication number
- JP3558664B2 JP3558664B2 JP19042093A JP19042093A JP3558664B2 JP 3558664 B2 JP3558664 B2 JP 3558664B2 JP 19042093 A JP19042093 A JP 19042093A JP 19042093 A JP19042093 A JP 19042093A JP 3558664 B2 JP3558664 B2 JP 3558664B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- control signal
- abnormality detection
- arithmetic processing
- wheel speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Regulating Braking Force (AREA)
- Valves And Accessory Devices For Braking Systems (AREA)
Description
【産業上の利用分野】
この発明は、制動時に各車輪に配設された制動用シリンダの圧力を最適状態に制御することにより車輪のロックを防止するアンチスキッド制御装置に関し、特に、制動用シリンダの圧力を調整するアクチュエータに対する制御信号を生成する演算処理装置を複数設け、それら演算処理装置の演算結果を比較することにより演算処理装置の異常を検出可能としたアンチスキッド制御装置における異常誤検出の可能性が小さくなるようにしたものである。
【0002】
【従来の技術】
アンチスキッド制御装置は車両の制動に関する技術であることから、その安全性は極めて高いレベルにあることが必要であり、従来から安全性を高めるための種々の技術が提案されている。例えば特公昭59−26505号公報に開示されるアンチスキッド制御装置では、同一の演算処理を行う二つの演算処理装置を並列に設けることにより、演算処理装置の異常の早期検出を可能としていた。
【0003】
即ち、二つの演算処理装置を設けるとともに、それら演算処理装置において同一の演算処理が実行されるように構成しておけば、演算処理装置の演算結果が不一致となった時にいずれか一方の演算処理装置に異常が発生したと判断できるから、そのような判断がなされたらアンチスキッド制御を停止することにより、異常状態となった可能性のある演算処理装置で求めた制御信号によってアクチュエータが作動することが避けられ、安全性の向上が図られるのである。また、例えばそのような不一致が検出された事実を所定の記憶領域に保存するように構成しておけば、後に点検を行ったとき等に演算処理装置に異常が発生していることを容易に知ることができ、演算処理装置の交換等の的確な処置を確実に行うことができる。
【0004】
【発明が解決しようとする課題】
しかしながら、上述したような複数の演算処理装置の演算結果を比較することによりそれら演算処理装置の異常を検出する構成にあっては、下記のような不具合がある。
即ち、複数の演算処理装置の演算結果が不一致であればシステムのどこかに異常が発生していると判定することは可能であるが、その異常が演算処理装置に発生しているか否かは不明であるから、演算結果の不一致のみに着目して異常の検出を行う構成では、制御信号の生成処理に必要な車輪の周速度を検出する車輪速センサに故障が生じている場合にも演算処理装置の故障として認識されてしまう可能性がある。
【0005】
従って、異常検出の信頼性を上げるには車輪速センサに異常が発生していることを検出する手段を設け、車輪速センサに異常が発生している場合には例えば通常ブレーキ状態(アンチスキッド制御が実行されない状態)とする制御信号をセンサ出力に関係なく強制的に生成してアクチュエータに出力するような構成とすることが必要になる(例えば、本出願人が先に提案した特開平3−202775号公報参照。)。しかし、そのような構成とした場合には、逆にメインの演算処理装置とサブの演算処理装置との間で演算結果の不一致が生じる可能性が高くなるため、やはり何らかの対策が必要なのである。
【0006】
さらに、例えば熱暴走等によって一方の演算処理装置についてのみ内部信号を初期状態に戻すようなリセットがなされた場合には、そのリセットが掛かった時点からある程度の時間は、演算処理装置に異常が発生していないにも関わらずそれら演算処理装置の演算結果が不一致となり、これを演算処理装置の異常と認識してしまい、異常検出の信頼性が低いものとなってしまうのである。
【0007】
本発明は、このような従来の技術が有する未解決の課題に着目してなされたものであって、複数の演算処理装置を備えるとともに、それら演算処理装置の異常検出の信頼性の向上が図られるアンチスキッド制御装置を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の発明は、その基本構成図である図1に示すように、車両の制動用シリンダの圧力を制御信号に応じて調整するアクチュエータと、車輪の周速度に応じた信号を生成する車輪速センサと、この車輪速センサの出力信号に基づいて所定の演算処理を実行し前記制御信号を生成する演算処理装置と、を備えたアンチスキッド制御装置において、前記演算処理装置を複数設けるとともに、それら演算処理装置の演算結果同士を比較した結果に基づいて異常が発生したことを検出する第1の異常検出手段と、前記車輪速センサに異常が発生したことを検出する第2の異常検出手段と、前記第1の異常検出手段が異常を検出した場合にはフェールセーフ処理を許可する一方、前記第2の異常検出手段が異常を検出している間は前記第1の異常検出手段による異常検出処理を禁止する異常検出禁止手段と、を設けたものである。
【0009】
また、上記目的を達成するために、請求項2記載の発明は、その基本構成図である図2に示すように、車両の制動用シリンダの圧力を制御信号に応じて調整するアクチュエータと、前記車両の走行状況に応じて前記制御信号を生成する演算処理装置と、を備えたアンチスキッド制御装置において、前記演算処理装置を複数設けるとともに、それら演算処理装置の演算結果同士を比較した結果に基づいて異常が発生したことを検出する異常検出手段と、前記複数の演算処理装置の内部信号同士が不一致であることを検出する不一致検出手段と、前記異常検出手段が異常を検出した場合にはフェールセーフ処理を許可する一方、一部の演算処理装置についてのみ内部信号を初期状態に戻すようなリセットがなされたために前記不一致検出手段が演算処理装置の内部信号同士の不一致を検出している間は前記異常検出手段による異常検出処理を禁止する異常検出禁止手段と、を設けたものである。
【0010】
【作用】
請求項1記載の発明にあっては、各演算処理装置が車輪速センサの出力信号に基づいて制御信号を生成する演算処理を実行するため、全ての演算処理装置が正常であればそれら演算処理装置の演算結果は同じになるはずであるし、いずれかの演算処理装置に異常が生じればそれら演算処理装置の演算結果に差が生じるはずである。また、全ての演算処理装置に同時に異常が生じる可能性は極めて小さいし、仮に全ての演算処理装置に同時に異常が生じたとしてもそれらの演算結果が長時間の間同じになる可能性はさらに小さい。従って、第1の異常検出手段においてそれら演算処理装置の演算結果同士を比較した結果に基づけば、異常の発生したことが検出される。
【0011】
一方、車輪速センサに異常が生じると、これが第2の異常検出手段によって検出される。なお、車輪速センサの異常検出の方法は、特に限定されるものではなく、例えば上述した特開平3−202775号公報記載の技術を適用してもよいし、それ以外の技術を適用してもよい。
そして、この第2の異常検出手段が車輪速センサの異常を検出すると、異常検出禁止手段が、第1の異常検出手段による異常検出処理、即ち、各演算処理装置の演算結果同士を比較した結果に基づく異常検出処理を禁止する。
【0012】
すると、例えば第2の異常検出手段が車輪速センサの異常を検出した場合に通常ブレーキ状態とする制御信号を強制的に生成してアクチュエータに出力するような処理を実行するように構成されているため、各演算処理装置の演算結果同士に差が生じてしまっても、第1の異常検出手段はそれに基づいて異常が発生したとは判定しないことになり、異常誤検出の可能性が極めて小さくなる。
【0013】
請求項2記載の発明にあっても、各演算処理装置が車両の走行状況に応じて制御信号を生成する演算処理を実行するため、異常検出手段においてそれら演算処理装置の演算結果同士を比較した結果に基づけば、異常の発生したことが検出される。
一方、複数の演算処理装置の内部信号(例えば、疑似車速信号)同士に不一致が生じるとこれが不一致検出手段によって検出される。
【0014】
そして、この不一致検出手段がそのような不一致を検出した場合であっても、かかる不一致が、一部の演算処理装置についてのみ内部信号を初期状態に戻すようなリセットがなされたことに起因して生じているときには、異常検出禁止手段が、異常検出手段による異常検出処理を禁止するから、異常誤検出の可能性が極めて小さくなり、演算処理装置が正常であるにも関わらずフェールセーフ処理が実行されるようなことが防止される。
【0015】
【実施例】
以下、この発明の実施例を図面に基づいて説明する。
図3は本発明の第1実施例の全体構成を示すブロック図である。なお、この実施例は、具体的には請求項1記載の発明に対応する。
先ず、構成を説明すると、1FL,1FRは前輪、1RL,1RRは後輪であり、後輪1RL,1RRには、エンジン2の回転駆動力が変速機3,プロペラシャフト4及び終減速装置5を介して伝達されるようになっている。つまり、図3に示す車両は、エンジン前置き後輪駆動車である。
【0016】
各車輪1FL〜1RRには、それぞれ制動用シリンダとしてのホイールシリンダ6FL〜6RRが取り付けられているとともに、各前輪1FL,1FRには、これらの車輪の回転速度に応じた周波数の車輪速信号を出力する車輪速センサ7FL,7FRが取り付けられ、プロペラシャフト4には、後輪1RL,1RRの回転速度に応じた周波数の車輪速信号を出力する車輪速センサ7Rが取り付けられている。
【0017】
そして、前輪側のホイールシリンダ6FL,6FRには、ブレーキペダル8の踏み込みに応じて2系統のマスタシリンダ圧を発生するマスタシリンダ9からの一方のマスタシリンダ圧が、前輪側のアクチュエータ10FL,10FRを介して個別に供給されるようになっているとともに、後輪側のホイールシリンダ6RL,6RRには、マスタシリンダ9からの他方のマスタシリンダ圧が共通の後輪側のアクチュエータ10Rを介して供給されるようになっている。
【0018】
アクチュエータ10FL〜10Rのそれぞれは、図4に示すように、マスタシリンダ9に接続される油圧配管11及びホイールシリンダ6FL〜6RR間に介装された電磁流入弁12と、この電磁流入弁12に対して並列に接続された電磁流出弁13,油圧ポンプ14及び逆止弁15からなる直列回路と、流出弁13及び油圧ポンプ14間の油圧配管に接続されたアキュムレータ16と、を備えている。
【0019】
そして、電磁流入弁12は後述するコントローラ21から供給される制御信号EVが論理値“0”であるときに開状態,論理値“1”であるときに閉状態となるように構成されており、電磁流出弁13は逆に制御信号AVが論理値“0”であるときに閉状態,論理値“1”であるときに開状態となるように構成されており、さらに油圧ポンプ14は直流モータ17によって回転駆動され且つ制御信号MRが所定電圧であるときに回転駆動状態となるように構成されている。
【0020】
また、各車輪速センサ7FL〜7Rのそれぞれは、図5に示すように、前輪1FL,1RRのドライブシャフト及びプロペラシャフト4の所定位置に個別に装備され且つ外周面に所定歯数のセレーションが形成されたロータ7aと、これに対向する磁石7bが内蔵され且つその発生磁束による誘導起電力を検出するコイル7cとから構成される。つまり、車輪速センサ7FL〜7Rのコイル7cにはロータ7aのセレーションの回転に応じた周波数の起電力が誘導されるようになっていて、その誘導起電力が車輪速センサ7FL〜7Rの出力となる。
【0021】
また、車両には、その前後方向の加速度を検出する前後加速度センサ19が配設されている。この前後加速度センサ19は、車両に加減速度が生じていないときに零電圧,加速度が生じているときにその加速度の大きさに応じた正の電圧及び減速度が生じているときにその減速度の大きさに応じた負の電圧でなる加速度検出値XG を出力するようになっている。
【0022】
そして、各車輪速センサ7FL〜7Rから出力される誘導起電力がシュミット回路等の波形整形回路20FL〜20Rに供給され、これら波形整形回路20FL〜20Rでパルス信号に変換された車輪速検出値と、前後加速度センサ19の加速度検出値XG とが、コントローラ21に供給されるようになっている。
このコントローラ21は、図6に示すように、二つの制御ユニット21A,21Bを有していて、各制御ユニット21A,21Bには、波形整形回路20FL〜20Rの出力と各車輪1FL〜1RRの回転半径とから車輪の周速度である車輪速(車両の走行状況)VwFL〜VwR を演算し、これら車輪速VwFL〜VwR のうち最も高い車輪速(セレクトハイ車輪速)と前後加速度検出値XG (車両の走行状況)とに基づいて実際の車体速度に対応する疑似車速Vi を算出するとともに、この疑似車速Vi ,各車輪速VwFL〜VwR 及びこれらの加減速度に基づいて制動時の車輪ロックを防止する各車輪毎の制御信号EV,AV及びMRを生成する制御信号生成回路22A,22Bが設けられている。
【0023】
そして、一方の制御ユニット21Aの制御信号生成回路22Aが生成した制御信号EV,AV及びMRが、各アクチュエータ10FL〜10Rに供給されるようになっている。
また、各制御ユニット21A,21Bは、制御信号生成回路22A,22Bの両方が生成した制御信号を比較し、それら制御信号が不一致の状態が所定時間(例えば、700msec)連続した場合に異常が発生したと判断して異常検出信号FA ,FB を出力するように構成されている制御信号監視回路23A,23Bを有している。
【0024】
さらに、一方の制御ユニット21Aは、波形整形回路20FL〜20Rから供給される車輪速検出値に基づいていずれかの車輪速センサ7FL〜7Rに異常が発生したことを検出し、かかる異常を検出した場合には異常検出信号FS を出力するように構成されているセンサ異常検出回路25をも有している。
ここで、制御信号監視回路23A,23B又はセンサ異常検出回路25から出力された異常検出信号FA ,FB ,FS のそれぞれは、例えば車両の運転席のダッシュパネルに搭載された警報ランプからなる警報装置26に供給されるようになっていて、警報装置26は異常検出信号FA ,FB ,FS のうちの少なくとも一つが入力されると作動状態となって運転者に異常が発生したことを認識させるようになっている。
【0025】
また、異常検出信号FA ,FB は、アクチュエータ10FL〜10Rに電力を供給する電源回路27にも供給されるようになっていて、電源回路27は、異常検出信号FA ,FB のうちの少なくとも一方が入力されるとスイッチ・オフ状態となってアクチュエータ10FL〜10Rに電力を供給しないフェールセーフ状態となるようになっている。
【0026】
一方、異常検出信号FS は、一方の制御ユニット21Aの制御信号生成回路22Aにも供給されるようになっていて、制御信号生成回路22Aは、異常検出信号FS が入力されると、各センサの出力に基づく演算結果に関係なく強制的に制御信号EV,AV,MRをアクチュエータ10FL〜10Rが非作動状態として通常ブレーキ状態とする信号にするようになっている。
【0027】
また、異常検出信号FS は、制御信号監視回路23A,23Bにも供給されるようになっていて、各制御信号監視回路23A,23Bは、異常検出信号FS が入力されている場合には、上述したような異常検出処理を停止して異常検出信号FA ,FB を出力しない状態になるようになっている。
そして、コントローラ21は、制御ユニット21A,21Bの他にメモリ21Cを有していて、このメモリ21Cには各異常検出信号FA ,FB 及びFS が供給されるようになっていて、メモリ21Cはそれら異常検出信号FA ,FB 又はFS が入力されたことを逐次記憶するようになっている。
【0028】
次に、本実施例の動作を説明する。
今、車両がイグニッションスイッチをオフ状態として停車しているものとすると、この状態では、各制御回路に電源が供給されておらず、コントローラ21の制御信号EV及びAVが論理値“0”となっており、制御信号MRが零となっているので、アクチュエータ10FL〜10Rは、電磁流入弁12が開状態、電磁流出弁13が閉状態及び油圧ポンプ14が停止状態となっており、マスタシリンダ9で発生されるマスタシリンダ圧が直接ホイールシリンダ6FL〜6RRに供給される。従って、ブレーキペダル8を解放しているときには、マスタシリンダ9のマスタシリンダ圧が零であるので、ホイールシリンダ6FL〜6RRのブレーキ液圧も零となって非制動状態となり、逆にブレーキペダル8を踏み込んでいるときには、その踏み込み量に応じたマスタシリンダ圧がマスタシリンダ9から発生されるので、これがホイールシリンダ6FL〜6RRに供給されて制動状態となる。
【0029】
この状態からイグニッションスイッチをオン状態とすると、各制御回路に電源が投入され、コントローラ21が作動状態となる。このとき、車輪速センサ7FL〜7Rから出力される誘導起電力は零であり、前後加速度センサ19の加速度検出値XG も零となっている。
この停止状態からブレーキペダル8の踏み込みを解放して車両を発進させて加速状態とすると、車輪速7FL〜7Rから車輪の回転速度に応じた周波数の誘導起電力が出力され、これらが波形整形回路20FL〜20Rでパルス信号に変換されてコントローラ21に供給されるとともに、前後加速度センサ19からコントローラ21に供給される加速度検出信号XG も正方向に増加する。
【0030】
そして、加速状態又は定速走行状態からブレーキペダル8を踏み込んで制動状態に移行した場合には、コントローラ21の各制御ユニット21A,21Bの制御信号生成回路22A,22Bでは、加速度検出値XG と車輪速VwFL〜VwR のセレクトハイ車輪速とによって算出される疑似車速Vi と、各車輪速VwFL〜VwR とを比較し、各車輪速VwFL〜VwR が疑似車速Vi の85%即ちスリップ率が15%となるまでの間は、各アクチュエータ10FL〜10Rに対する制御信号EV,AVを論理値“0”、制御信号MRを零として、電磁流入弁12のみを開状態に制御していることにより、マスタシリンダ9のブレーキペダル8の踏み込み量に応じたマスタシリンダ圧が各ホイールシリンダ6FL〜6RRに供給され、増圧モードとなる。
【0031】
このような増圧モードとなると、各車輪1FL〜1RRの車輪速が低下し、これに伴って車輪減速度も大きくなる。そして、車輪減速度が予め設定された減速度しきい値αを超えると、制御信号EVが論理値“1”に反転され、これによってアクチュエータ10j(j=FL,FR,R)の電磁流入弁12が閉状態とされて、マスタシリンダ9とホイールシリンダ6jとの間が遮断されて圧力保持モードとなる。その後、車輪速Vwj が疑似車速Vi の85%に一致すると、制御信号AV及びMRをともにオン状態とすることにより、電磁流出弁13を開状態とするとともに油圧ポンプ14を回転駆動してホイールシリンダ6j内の作動油をマスタシリンダ9側に排出し、ホイールシリンダ6jを減圧する減圧モードとしてアンチスキッド制御を開始する。
【0032】
この減圧モードによって車輪速が回復し、車輪加速度が予め設定された加速度しきい値βを超えると前記保持モードとし、その後車輪加速度が加速度しきい値β以下となると、制御信号EVを断続的にオン・オフさせて緩増圧モードとし、その後車輪減速度が再度減速度しきい値αを超えると保持モードに移行し、その後上記制御サイクルを繰り返してアンチスキッド制御を制動状態が解除されるまで断続する。
【0033】
ここで、コントローラ21の各制御ユニット21A,21Bのそれぞれの制御信号生成回路22A,22Bにおいては、同じセンサ出力に基づき且つ同じアルゴリズムに従って制御信号EV,AV及びMRを生成することから、それら制御信号生成回路22A及び22Bの演算結果は、コントローラ21に異常が発生していなければ等しいはずである。
【0034】
従って、それら制御信号生成回路22A及び22Bの演算結果が不一致の場合には、制御信号生成回路22A又は22Bに異常が発生していると判断することができる。なお、このような異常検出処理は、一般の電子機器の信頼性レベルからすれば制御信号生成回路22A,22Bの両方に同時に且つ同一の故障が発生する可能性は極めて小さく、制御信号生成回路22A及び22Bの出力が長時間同一であるのに実際には制御信号生成回路22A及び22Bに故障が生じているという事態は実質的に皆無であるという前提に基づいている。
【0035】
そこで、制御信号生成回路22A又は22Bの一方に何らかの異常が発生したとすると、この制御信号生成回路22Aが生成する制御信号EV,AV,MRと、他方の制御信号生成回路22Bが生成する制御信号EV,AV,MRとが一致しない状態となり、この不一致の状態が所定時間連続すると、制御信号監視回路23A及び23Bが異常が発生したと判断して異常検出信号FA ,FB を出力する。
【0036】
すると、警報装置26が作動状態となって運転者は異常が発生したことを認識するとともに、電源回路27がスイッチ・オフ状態となって各アクチュエータ10FL〜10Rへの電力供給が停止するフェールセーフ状態となり、上述した車両がイグニッションスイッチをオフ状態として停車している場合と同じ状態となり、ブレーキペダル8の踏み込み量に応じたマスタシリンダ圧がホイールシリンダ6FL〜6RRに供給される通常ブレーキ状態となる。
【0037】
これにより、信頼性の低い制御信号EV,AV,MRがアクチュエータ10FL〜10Rに供給されて逆に制動距離が伸びてしまう等の事態を避けることができる。
また、異常検出信号FA ,FB はメモリ21Cにも供給されるから、異常発生の事実がそのメモリ21Cに記録されることになる。このため、後に点検を行う作業者は、そのメモリ21Cの記録内容を読み取ることにより、制御信号生成回路22A又は22Bのいずれかに異常が発生したという事実を知ることができ、例えば制御ユニット21A及び21Bを新たな制御ユニットと交換する等の適切な処置を的確に行うことができる。
【0038】
ここで、例えば車輪速センサ7FL〜7Rと波形整形回路20FL〜20Rとを接続するハーネスの何れかが断線する等の異常が発生した場合の動作を、図7のフローチャートを参照しつつ説明する。なお、図7(a)は制御ユニット21Aにおける処理の概要を示したフローチャートであり、図7(b)は制御ユニット21Bにおける処理の概要を示したフローチャートである。
【0039】
先ず、制御ユニット21Aは、ステップ101において車輪速センサ7FL〜7Rのいずれかに異常が発生しているか否かを判定する。
なお、かかる判定の具体的な方法としては種々の方法が考えられるが、例えば本実施例のように車輪速センサ7FL〜7Rが車輪の周速度に比例した周波数の信号を出力するように構成されている場合には、断線のような異常が発生すると図8(a)に示すようにその異常が発生した時点t0 において異常が発生した車輪速センサの出力のみが突然周波数零となるから、各車輪速センサ7FL〜7Rの出力の周波数を常時監視し、一部の車輪速センサの出力だけが周波数零となり、その状態が所定時間Δt1 だけ連続した場合には、その車輪速センサに異常が発生したと判断することができる。
【0040】
このステップ101で異常が発生していると判断されなければ、ステップ101以降の処理は実行しない。つまり、異常検出信号FS は出力されないから、制御信号生成回路22Aは各センサ出力に基づいて演算処理を実行して制御信号EV,AV,MRを生成し出力するとともに、制御信号監視回路23Aは上述した制御信号EV,AV,MRの監視を続けることになる。
【0041】
しかし、上述したような断線等の異常が発生すると、ステップ101の判定が「YES」となり、ステップ102に移行する。
そして、ステップ102では、車輪速センサに異常が発生したことを表す異常検出信号FS を出力する。ただし、車輪速センサは複数あるため、かかる異常検出信号FS は、故障が発生した車輪速センサを区別できるように数ビットからなる信号としてもよい。
【0042】
次いで、ステップ103に移行し、制御信号監視回路23Aにおける制御信号の監視処理を禁止状態とする。ただし、故障が発生した車輪速センサを区別できるような異常検出信号FS である場合には、その故障が発生した車輪速センサに対応する車輪に設けられたアクチュエータについての制御信号の監視処理だけを禁止する。
【0043】
一方、制御ユニット21Bでは、図7(b)に示すように、そのステップ201において異常検出信号FS が入力されているか否かを判定し、ここで入力されていないと判定されている間は、ステップ202以降の処理は実行しない。従って、制御信号監視回路23Bは上述した制御信号EV,AV,MRの監視を続けることになる。
【0044】
しかし、制御ユニット21A側でステップ102の処理が実行された後は、ステップ201の判定が「YES」となるから、ステップ202に移行し、制御信号監視回路23Bにおける制御信号の監視処理を禁止状態とする。なお、この制御信号監視回路23Bにおいても、故障が発生した車輪速センサを区別できるような異常検出信号FS である場合には、その故障が発生した車輪速センサに対応する車輪に設けられたアクチュエータについての制御信号の監視処理だけを禁止する。
【0045】
つまり、図8(d)に示すように、異常が発生した時点t0 から所定時間Δt1 だけ経過すると、異常検出信号FS が出力されて、制御信号監視回路23A,23Bが制御信号を監視しない状態になる。
そして、制御ユニット21Aは、ステップ103の処理を実行した後にステップ104に移行し、図8(b)に示すように、通常ブレーキ状態(増圧モード)となる制御信号EV,AV,MRを制御信号生成回路22Aから強制的にアクチュエータに出力する。なお、このステップ104においても、故障が発生した車輪速センサを区別できるような異常検出信号FS である場合には、その故障が発生した車輪速センサに対応する車輪に設けられたアクチュエータについてのみ通常ブレーキ状態となる制御信号EV,AV,MRを出力する。
【0046】
この状態では、制御信号生成回路22Aが出力する制御信号EV,AV,MRと、制御信号生成回路22Bが出力する制御信号EV,AV,MR(図8(c)参照)とが一致しないことになるが、ステップ103及び202の処理によって制御信号監視回路23A,23Bが制御信号を監視しない状態となっているため、異常検出信号FA ,FB は出力されない。
【0047】
従って、電源回路27はスイッチ・オフ状態にはならず、各アクチュエータ10FL〜10Rには電源が供給され続けることになる。このため、車輪速センサに異常が発生していない車輪についてはアンチスキッド制御が可能な状態のままである。
そして、異常検出信号FA ,FB が出力されなければ、メモリ21Cに制御信号生成回路22A,22Bに異常が発生したということが誤って記録されることもないから、後に点検をした時に、故障していないにも関わらず制御ユニット21A,21Bを新たな制御ユニットと交換してしまう等の誤った処置をしてしまうことが避けられるのである。
【0048】
また、図7には表されていないが、異常検出信号FS が出力されると、警報装置26が作動状態になるとともに、メモリ21Cに車輪速センサに異常が発生したことが記録される。
従って、運転者はアンチスキッド制御装置に何らかの異常が発生したことを認識することができるし、後に点検をした時に作業者はメモリ21Cの記録を読み取ることにより、車輪速センサに異常が発生したこと(故障が発生した車輪速センサを区別できるような異常検出信号FS である場合には、車輪速センサのいずれに異常が発生したこと)を容易に知ることができ、その車輪速センサ又はそれが接続されるハーネス,波形整形回路等を交換するという適切な処置を的確に行うことができるのである。
【0049】
制御ユニット21Aでステップ104の処理を行ったら、ステップ105に移行し車輪速センサに発生した異常が解消するまで待機し、このステップ105で異常が解消されたと判断されたら、ステップ106に移行して異常検出信号FS をオフにし、ステップ107に移行して制御信号監視回路23Aを制御信号を監視する状態にし、ステップ108に移行して制御信号生成回路22Aから上述したような通常ブレーキ状態とする制御信号を強制的に出力する状態を解除してアンチスキッド制御が実行される状態とし、そして、この図7(a)に示す処理を終了する。
【0050】
一方、制御ユニット21Bでは、ステップ202の処理を行ったら、ステップ203に移行し異常検出信号FS がオフ状態になるまで待機する。そして、制御ユニット21Aにおいてステップ106の処理が実行されたら、このステップ203の判定が「YES」となるからステップ204に移行して制御信号監視回路23Bを制御信号を監視する状態にした後に、この図7(b)に示す処理を終了する。
【0051】
即ち、車輪速センサの異常が解消された後は、ステップ106〜108,204の処理が実行されるから、制御信号生成回路22A,制御信号監視回路23A,23Bが正常な状態に復帰し、上述した制御信号生成回路22A及び22Bの演算結果を比較した結果に基づく異常検出処理が再開される。
ここで、本実施例にあっては、制御信号生成回路22A,22Bが演算処理装置に対応し、制御信号監視回路23A,23Bが第1の異常検出手段に対応し、センサ異常検出回路25及びステップ101の処理が第2の異常検出手段に対応し、センサ異常検出回路25が異常検出信号FS を出力するという構成及びステップ102,103,201,202の処理が異常検出禁止手段に対応する。
【0052】
図9は本発明の第2実施例を示すブロック図であり、この実施例は請求項2記載の発明に対応する。なお、この図9は上記第1実施例の図6に対応するものであり、その図6と同様の構成には同じ符号を付しその重複する説明は省略する。また、これ以外の構成は上記第1実施例と同様であるため、その図示及び説明は省略する。
【0053】
先ず、構成を説明すると、本実施例のコントローラ21は、センサ異常検出回路を備えていない代わりに、疑似車速監視回路30を有していて、この疑似車速監視回路30には、制御信号生成回路22Bがリセットされた場合に立ち上がるリセット信号RSと、制御信号生成回路22Aからその内部信号としての疑似車速Vi と、同じ制御信号生成回路22Bからその内部信号としての疑似車速Vi とが入力されるようになっている。
【0054】
そして、疑似車速監視回路30は、リセット信号RSが入力され且つその後に制御信号生成回路22Bが再び稼働状態となった時、つまりリセット信号RSが入力されてから制御信号生成回路22Bが稼働状態になるのに必要な所定時間Δt2 だけ経過した時に、不一致検出信号FV を出力するようになっている。
また、疑似車速監視回路30は、その不一致検出信号FV を出力した後に、制御信号生成回路22Bが演算する疑似車速Vi が回復して、制御信号生成回路22Aが演算する疑似車速Vi と実質的に一致するか又はそれらが一致する条件が成立した場合に、不一致検出信号FV の出力を停止するようになっている。
【0055】
そして、不一致検出信号FV は制御信号監視回路23A,23Bに供給されるようになっていて、これら制御信号監視回路23A,23Bは、不一致検出信号FV が入力されている場合には異常検出処理を停止して異常検出信号FA ,FB を出力しない状態になるようになっている。
次に、本実施例の動作を説明するが、基本的な動作は上記第1実施例と同じであるため、ここでは、上記第1実施例の図7に対応する図10を参照しつつ、疑似車速監視回路30及びこれに関連する動作を説明する。
【0056】
即ち、図10(a)は制御ユニット21Aで実行される処理の概要を示すフローチャートであり、図10(b)は制御ユニット21Bで実行される処理の概要を示すフローチャートである。
先ず、制御ユニット21Aは、そのステップ301においてリセット信号RSが入力されているか否かを判定し、ここでリセット信号RSが入力されていなければ、ステップ302以降の処理は実行せずに今回の処理を終了する。つまり、リセット信号RSが入力されない限り、疑似車速監視回路30から不一致検出信号FV が出力されることはなく、制御信号監視回路23A,23Bは制御信号を比較した結果に基づく異常検出処理を継続する。
【0057】
しかし、ステップ301の判定が「YES」となった場合、つまりリセット信号RSが入力された場合(図11(d)参照)には、ステップ302に移行し所定時間Δt2 だけ待機した後に、ステップ303に移行する。
ここで、ステップ302の判定が「YES」となった場合は、制御信号生成回路22Bがリセット後に演算を再開した直後であり、その内部信号が初期状態に戻っていることから、図11(a)に示すように、制御信号生成回路22Aの内部信号と制御信号生成回路22Bの内部信号とに不一致が生じていると考えることができる。
【0058】
従って、それら制御信号生成回路22A及び制御信号生成回路22Bに異常が発生していないにも関わらず、それらの演算結果である制御信号EV,AV,MRが、例えば図11(b)及び(c)に示すように一致しなくなる可能性が高いといえる。
そこで、ステップ303では不一致検出信号FV を出力し、次いでステップ304に移行して、制御信号監視回路23Aにおける制御信号の監視処理を禁止状態とする。
【0059】
一方、制御ユニット21Bは、ステップ401において不一致検出信号FV が入力されているか否かを判定し、ここで不一致検出信号FS が入力されていなければこのまま今回の処理を終了するが、制御ユニット21Aにおいてステップ303の処理が実行された後は、ステップ401の判定が「YES」となるから、ステップ402に移行し、制御信号監視回路23Bにおける制御信号の監視処理を禁止状態とする。
【0060】
このように、本実施例にあっては、制御信号生成回路22A及び制御信号生成回路22Bに異常が発生していないにも関わらず、それらの内部信号が不一致のためそれらの演算結果である制御信号EV,AV,MRが一致していない状況では、制御信号監視回路23A,23Bによる異常検出処理が禁止されるから、異常検出信号FA ,FB が誤って出力されることがない。このため、不必要に警報装置26が作動状態となったり、電源回路27がスイッチ・オフとなってフェールセーフ状態となることがなく、また、メモリ21Cに誤った情報が蓄積されることも防止できるのである。
【0061】
そして、制御ユニット21Aは、ステップ304の処理を終えたらステップ305に移行し、制御信号生成回路22A及び22Bの内部信号が一致するようになったか否かを判定する。
このステップ305における判定の具体的な方法は種々のものが考えられるが、先ず第1には、制御信号生成回路22A,22Bの両方の疑似車速Vi が一致又は略一致した時点で、内部信号が一致したと判定することができる。これは、疑似車速Vi は、他の内部信号である車輪速VwFL〜VwR のようにリセット後に直ぐに回復する信号とは異なり、直ぐには回復しない信号であるため、かかる疑似車速Vi が一致又は略一致すれば、内部信号が一致したと判定することができるからである。
【0062】
また、第2には、車両が停車したか否かによって内部信号が一致したと判定することができる。これは、車両が停車すれば、全てのセンサ出力が零となり、制御信号生成回路22A及び22Bの両方が同じ条件になるからである。
そして、ステップ305の判定が「YES」となった場合には、ステップ306に移行して不一致検出信号FV をオフにし、ステップ307に移行して制御信号監視回路23Aを制御信号を監視する状態にし、そして、この図11(a)に示す処理を終了する。
【0063】
一方、制御ユニット21Bでは、ステップ402の処理を行ったら、ステップ403に移行し不一致検出信号FV がオフ状態になるまで待機する。そして、制御ユニット21Aにおいてステップ306の処理が実行されたら、このステップ403の判定が「YES」となるからステップ404に移行して制御信号監視回路23Bを制御信号を監視する状態にした後に、この図11(b)に示す処理を終了する。
【0064】
即ち、内部信号が一致する状況となった後は、ステップ306,307,404の処理が実行されるから、制御信号生成回路22A,制御信号監視回路23A,23Bが正常な状態に復帰し、上述した制御信号生成回路22A及び22Bの演算結果を比較した結果に基づく異常検出処理が再開される。
ここで、本実施例にあっては、制御信号監視回路23A,23Bが異常検出手段に対応し、疑似車速監視回路30及びステップ301,302,305の処理によって不一致検出手段が構成され、疑似車速監視回路30が不一致検出信号FV を出力する構成及びステップ303,304,306,307,402,404の処理によって異常検出禁止手段が構成される。
【0065】
なお、上記各実施例では、演算処理装置として二つの制御信号生成回路22A,22Bを設けた場合について説明したが、制御信号生成回路22A,22Bは複数であればよく、例えば三つ或いはそれ以上であってもよい。
【0066】
【発明の効果】
以上説明したように、請求項1記載の発明によれば、車輪速センサに異常が発生したため複数の演算処理装置の演算結果同士に不一致が生じた場合には、その演算結果同士を比較した結果に基づく異常検出処理を禁止する構成としたため、異常誤検出の可能性が小さくなるという効果がある。
【0067】
また、請求項2記載の発明によれば、一部の演算処理装置についてのみ内部信号を初期状態に戻すようなリセットがなされたことに起因して演算処理装置の内部信号同士に不一致が生じた場合には、複数の演算処理装置の演算結果同士を比較した結果に基づく異常検出処理を禁止する構成としたため、異常誤検出の可能性が小さくなるという効果がある。
【図面の簡単な説明】
【図1】請求項1記載の発明の基本構成を示すブロック図である。
【図2】請求項2記載の発明の基本構成を示すブロック図である。
【図3】本発明の第1実施例の全体構成を示すブロック図である。
【図4】アクチュエータの一例を示す構成図である。
【図5】車輪速センサの一例を示す構成図である。
【図6】コントローラの構成を示すブロック図である。
【図7】コントローラ内で実行される処理の概要を示すフローチャートである。
【図8】第1実施例の動作を説明する波形図である。
【図9】本発明の第2実施例におけるコントローラの構成を示すブロック図である。
【図10】第2実施例のコントローラ内で実行される処理の概要を示すフローチャートである。
【図11】第2実施例の動作を説明する波形図である。
【符号の説明】
1FL〜1RR 車輪
6FL〜6RR ホイールシリンダ(制動用シリンダ)
7FL〜7R 車輪速センサ
10FL〜10R アクチュエータ
20FL〜20R 波形整形回路
21 コントローラ
21A,21B 制御ユニット
21C メモリ
22A,22B 制御信号生成回路(演算処理装置)
23A,23B 制御信号監視回路(第1の異常検出手段,異常検出手段)
25 センサ異常検出回路(第2の異常検出手段)
26 警報装置
27 電源回路
30 疑似車速監視回路(不一致検出手段)
Claims (2)
- 車両の制動用シリンダの圧力を制御信号に応じて調整するアクチュエータと、車輪の周速度に応じた信号を生成する車輪速センサと、この車輪速センサの出力信号に基づいて所定の演算処理を実行し前記制御信号を生成する演算処理装置と、を備えたアンチスキッド制御装置において、
前記演算処理装置を複数設けるとともに、それら演算処理装置の演算結果同士を比較した結果に基づいて異常が発生したことを検出する第1の異常検出手段と、前記車輪速センサに異常が発生したことを検出する第2の異常検出手段と、前記第1の異常検出手段が異常を検出した場合にはフェールセーフ処理を許可する一方、前記第2の異常検出手段が異常を検出している間は前記第1の異常検出手段による異常検出処理を禁止する異常検出禁止手段と、を設けたことを特徴とするアンチスキッド制御装置。 - 車両の制動用シリンダの圧力を制御信号に応じて調整するアクチュエータと、前記車両の走行状況に応じて前記制御信号を生成する演算処理装置と、を備えたアンチスキッド制御装置において、
前記演算処理装置を複数設けるとともに、それら演算処理装置の演算結果同士を比較した結果に基づいて異常が発生したことを検出する異常検出手段と、前記複数の演算処理装置の内部信号同士が不一致であることを検出する不一致検出手段と、前記異常検出手段が異常を検出した場合にはフェールセーフ処理を許可する一方、一部の演算処理装置についてのみ内部信号を初期状態に戻すようなリセットがなされたために前記不一致検出手段が演算処理装置の内部信号同士の不一致を検出している間は前記異常検出手段による異常検出処理を禁止する異常検出禁止手段と、を設けたことを特徴とするアンチスキッド制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19042093A JP3558664B2 (ja) | 1993-07-30 | 1993-07-30 | アンチスキッド制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19042093A JP3558664B2 (ja) | 1993-07-30 | 1993-07-30 | アンチスキッド制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0740828A JPH0740828A (ja) | 1995-02-10 |
JP3558664B2 true JP3558664B2 (ja) | 2004-08-25 |
Family
ID=16257843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19042093A Expired - Fee Related JP3558664B2 (ja) | 1993-07-30 | 1993-07-30 | アンチスキッド制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3558664B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001063492A (ja) | 1999-08-27 | 2001-03-13 | Nec Corp | 車両安全制御装置の電子制御装置 |
JP5310107B2 (ja) * | 2009-02-09 | 2013-10-09 | 富士電機株式会社 | 異常監視装置 |
-
1993
- 1993-07-30 JP JP19042093A patent/JP3558664B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0740828A (ja) | 1995-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245995B2 (en) | Fault-tolerant vehicle stability control | |
JPH0976900A (ja) | 車両の挙動制御装置 | |
JP2000508992A (ja) | 自動車におけるブレーキ力分配制御方法および装置 | |
JPH0159937B2 (ja) | ||
JP4101909B2 (ja) | 動力車両において誤り信号を発生するための方法及び装置 | |
EP0304055B1 (en) | Antiskid control device | |
JP3558664B2 (ja) | アンチスキッド制御装置 | |
US20040090323A1 (en) | Method and device for treating suspected errors | |
JP3826408B2 (ja) | 車輪速センサの異常検出装置 | |
US6175798B1 (en) | Algorithm for verification of correct ABS controller installation | |
JP4620672B2 (ja) | プロセスをコントロールするための、特に走行安定性をコントロールするための方法 | |
JP3722234B2 (ja) | 車両の総合制御装置の故障処理方法 | |
JP3880638B2 (ja) | アンチスキッド制御装置 | |
JPH0820458B2 (ja) | 車輪速センサの異常検出装置 | |
JP3401989B2 (ja) | アンチスキッド制御装置 | |
JP3761095B2 (ja) | アンチスキッド制御装置 | |
JP3508614B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
JP3166425B2 (ja) | アンチスキッド制御装置の自己診断装置 | |
JP3150001B2 (ja) | アンチスキッド装置のフェールセーフ方法 | |
JPH08175370A (ja) | アンチスキッド制御装置 | |
JP3787882B2 (ja) | アンチロックブレーキ制御装置 | |
JP3276252B2 (ja) | アンチスキッド装置の故障検出方法 | |
JPH0872694A (ja) | アンチスキッド装置の故障検出方法 | |
JP3259593B2 (ja) | アンチスキッド制御装置 | |
JPH0733001A (ja) | アンチスキッド制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |