JP3557139B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3557139B2 JP3557139B2 JP37383099A JP37383099A JP3557139B2 JP 3557139 B2 JP3557139 B2 JP 3557139B2 JP 37383099 A JP37383099 A JP 37383099A JP 37383099 A JP37383099 A JP 37383099A JP 3557139 B2 JP3557139 B2 JP 3557139B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- current path
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電源装置に関し、特に、損失の少ない整流器及びスイッチング電源に関する。
【０００２】
【従来の技術】
交流電力の整流を行うときに生じる電力損失や電圧降下を軽減するため、整流素子としてショットキーダイオードを用いる手法や、同期整流を行う手法がある。
ショットキーダイオードは、順方向電圧が０．４ボルト程度であるため、順方向電圧が０．６ボルト程度である通常のシリコンダイオードを用いる場合よりも、整流により得られる直流電圧の低下量が軽減される。
【０００３】
また、同期整流は、印加された交流電圧の極性の反転に同期して、バイポーラトランジスタや電界効果トランジスタ等のトランジスタをオン及びオフすることにより、トランジスタに整流作用を行わせる手法である。トランジスタがオンしているときのトランジスタの電流路の両端間（例えば、バイポーラトランジスタのエミッタ−コレクタ間や、電界効果トランジスタのソース−ドレイン間）の電圧は、数十ミリボルト程度となる。
従って、同期整流の手法によれば、整流素子としてシリコンダイオードを用いる場合よりも、整流により得られる直流電圧の低下量が軽減される。
【０００４】
【発明が解決しようとする課題】
しかし、従来は、同期整流を行う場合、トランジスタのオン及びオフのタイミングの決定が困難であり、タイミングを決定する装置の構成は複雑で、消費電力も大きかった。
【０００５】
また、整流する対象の交流電圧の極性が、出力すべき直流電圧の極性と一致しているにもかかわらずトランジスタがオンせずに整流の効率が悪化したり、整流する対象の交流電圧の極性が出力すべき直流電圧の極性と一致していないにもかかわらずトランジスタがオンしてしまう危険が大きかった。
【０００６】
また、複数のトランジスタを用いて同期整流の手法により全波整流を行う場合、複数のトランジスタが同時にオフすることにより整流の効率が悪化する危険があった。また、複数のトランジスタが同時にオンすることにより、負荷に流れることなく同時にオンした各トランジスタの電流路に貫通電流が流れ、極めて大きな電力損失を発生する危険もあった。
更に、複数のトランジスタが同時にオンする場合は、負荷が容量性負荷であるなどのため負荷からトランジスタの電流路へと電流が逆流する危険もあった。
【０００７】
この発明は、上記実状に鑑みてなされたもので、簡単で消費電力の少ない構成で、貫通電流の発生や負荷からの電流の逆流が防止される電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明の電源装置は、一対の入力端と、前記一対の入力端から供給される電流を外部の負荷に流すための第１の電流路と、前記一対の入力端の一方の電位を基準とした他方の電圧の極性を判別し、所定の極性であると判別したときに前記第１の電流路を導通させる第１の判別手段と、前記第１の電流路が導通しているか否かを判別し、導通していないと判別したときに起電力を発生する第２の判別手段と、前記第２の判別手段が発生する起電力により発生する電流を、前記第１の電流路が導通したときに前記負荷に流れる電流と同一の向きで該負荷に流すための第２の電流路と、前記第２の判別手段が起電力を発生したか否かを判別し、発生したと判別したときに前記第２の電流路を導通させ、発生していないと判別したときに前記第２の電流路を遮断する第３の判別手段と、を備え、前記第１の電流路は、自身の一端と第１の制御端との間に所定のバイアス電圧が印加されたときにオン動作し、印加されないときにオフ動作する第１のスイッチング素子で構成され、前記第１の判別手段は、前記一対の入力端の前記一方の電位を基準とした前記他方の電圧の極性が前記所定の極性であるときに前記一対の入力端から供給される電流の一部を前記バイアス用負荷に導く第１の初期電流供給手段と、前記第１のスイッチング素子の前記一端と前記第１の制御端との間に接続され、前記第１の初期電流供給手段から導かれた電流に基づいて前記所定のバイアス電圧を発生させるバイアス用負荷と、を備えたことを特徴とする。
【０００９】
このような電源装置の構成は簡単であり、また、このような電源装置では、負荷電流が第１の電流路に供給されていないときも、第２判別手段が発生した起電力による電流が負荷に流れる。そして、第２判別手段が起電力を生じていないときは第２の電流路が遮断されるので、第２の電流路に貫通電流が流れることによる電力消費の発生も少なく、また、負荷からの電流が第２の電流路へと逆流する事態も防止される。
【００１０】
前記第１判別手段は、たとえば、
第１の制御端及び前記第１の電流路を備え、前記第１の電流路の一端と前記第１の制御端との間の電圧が所定の条件に合致したとき前記第１の電流路を飽和領域でオンし、合致しないとき実質的にオフする第１のスイッチング素子と、
前記第１の電流路の前記一端と前記第１の制御端との間に接続されたバイアス用負荷と、
各前記入力端の前記一方の電位を基準とした前記他方の電圧の極性が前記所定の極性であるとき、前記入力端から供給される電流を前記バイアス用負荷に流す第１の初期電流供給手段と、を備えることにより、第１の電流路をオン及びオフする。
第１のスイッチング素子は飽和領域でオンするので、第１のスイッチング素子がオンしているときの第１の電流路内での電圧降下は実質的に発生せず、従って電力消費が実質的に発生しない。
【００１１】
前記第１のスイッチング素子は、たとえば、前記第１の制御端として機能するゲートと、前記第１の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタより構成されていればよい。
【００１２】
前記第２判別手段は、前記第１の電流路に流れる電流を自己に通過させる第１のインダクタより構成されていてもよい。この場合、前記第１のインダクタの両端間に前記起電力を発生させる。
【００１３】
前記第３判別手段は、
第２の制御端及び前記第２の電流路を備え、前記第２の電流路の一端と前記第２の制御端との間の電圧が所定の条件に合致したとき前記第２の電流路を飽和領域でオンし、合致しないとき実質的にオフする第２のスイッチング素子と、
前記第２の電流路に並列に接続されており、前記第１のインダクタが起電力を発生したとき前記第１のインダクタに電流を流す第２の初期電流供給手段と、
前記第１のインダクタに誘導結合された第２のインダクタと、
前記第２のインダクタが発生した電圧を前記第２の電流路の一端と前記第２の制御端との間に印加するバイアス電圧印加手段と、を備えることにより、第２の電流路をオン及びオフし、第１の電流路がオフしている間、負荷に電流を供給する。
第２のスイッチング素子は飽和領域でオンするので、第２のスイッチング素子がオンしているときの第２の電流路内での電圧降下は実質的に発生せず、従って電力消費が実質的に発生しない。
【００１４】
前記バイアス電圧印加手段は、前記起電力の大きさが所定の値を超えたか否かを判別し、超えたと判別したとき、前記第２のインダクタが発生した電圧を前記第２の電流路の一端と前記第２の制御端との間に印加するものとすれば、負荷に印加される電圧が過小な値となる事態が防止され、また、負荷から電流が逆流する事態も防止される。
【００１５】
前記第２のスイッチング素子は、たとえば、前記第２の制御端として機能するゲートと、前記第２の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタより構成されていればよい。
【００１６】
前記電源装置は、
一次巻線と、前記一次巻線に誘導結合された二次巻線とを備える変成器と、
外部より供給される直流電圧を、前記一次巻線の両端間に周期的に断続して印加する手段と、を備えていてもよく、
この場合、前記二次巻線の両端は、各前記入力端に１対１に接続されていれば、この電源装置は、外部より供給される直流電圧の電圧を変換する直流−直流変換装置として機能する。
【００１７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を、整流器を例として説明する。
図１は、この発明の実施の形態にかかる整流器の構成を示す回路図である。図示するように、この整流器は、変成器Ｔ１と、トランジスタＴＲ１、ＴＲ２、ＦＥＴ１及びＦＥＴ２と、ダイオードＤ１及びＤ２と、抵抗器Ｒ１〜Ｒ４と、コンデンサＣとより構成されており、一対の入力端と、正極及び負極からなる出力端とを備えている。
【００１８】
変成器Ｔ１は、パルストランス等より構成され、互いに巻数が実質的に等しい一次巻線ｗ１及び二次巻線ｗ２を備える。
変成器Ｔ１の一次巻線ｗ１の一端は、この整流器の入力端の一方に接続されており、他端は、この整流器の出力端の正極に接続されている。
変成器Ｔ１の二次巻線ｗ２の一端は、トランジスタＦＥＴ１の後述するソースに接続されており、他端は、トランジスタＴＲ２の後述するエミッタに接続されている。
【００１９】
ただし、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ１のソースに接続される方の端は、一次巻線ｗ１に交流電流が流れたとき、一次巻線ｗ１の両端のうちこの整流器の入力端に接続されている方の端の電圧と同相で電圧が変化するように選ばれている。
【００２０】
トランジスタＴＲ１は、ＰＮＰ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ１のベースは、抵抗器Ｒ２を介して、この整流器の出力端の正極に接続されている。トランジスタＴＲ１のエミッタは、この整流器の入力端の一方と変成器Ｔ１の一次巻線ｗ１の一端との接続点に接続されている。トランジスタＴＲ１のコレクタは、抵抗器Ｒ１を介して、この整流器の出力端の負極に接続されている。
【００２１】
トランジスタＴＲ２は、ＰＮＰ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ２のベースは、抵抗器Ｒ４を介して、この整流器の出力端の正極に接続されている。トランジスタＴＲ２のエミッタは、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端に接続されている。トランジスタＴＲ２のコレクタは、抵抗器Ｒ３を介して、この整流器の出力端の負極に接続されている。
【００２２】
トランジスタＦＥＴ１は、ｎチャネルエンハンスメント型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）より構成され、ゲート、ソース及びドレインを備える。
トランジスタＦＥＴ１のゲートは、トランジスタＴＲ１のコレクタに接続されている。トランジスタＦＥＴ１のソースは、この整流器の出力端の負極に接続されており、ドレインは、この整流器の入力端の他方（すなわち、変成器Ｔ１の一次巻線ｗ１に接続されていない方）に接続されている。
【００２３】
トランジスタＦＥＴ２は、ｎチャネルエンハンスメント型ＭＯＳＦＥＴより構成され、ゲート、ソース及びドレインを備える。
トランジスタＦＥＴ２のゲートは、トランジスタＴＲ２のコレクタに接続されている。トランジスタＦＥＴ２のソースは、この整流器の出力端の負極に接続されている。トランジスタＦＥＴ２のドレインは、この整流器の入力端の上述の一方と変成器Ｔ１の一次巻線ｗ１の一端との接続点に接続されている。
【００２４】
そして、トランジスタＦＥＴ１のドレインとソースとの間には、ソースからドレインに向かう向きが順方向になるようにして、ダイオードＤ１が接続されている。また、トランジスタＦＥＴ２のドレインとソースとの間には、ソースからドレインに向かう向きが順方向になるようにして、ダイオードＤ２が接続されている。
【００２５】
抵抗器Ｒ１は、トランジスタＦＥＴ１のゲート−ソース間にバイアス電圧を印加するためのものであり、また、トランジスタＴＲ１のコレクタ−エミッタ間に流れる電流の大きさを制限するためのものでもある。抵抗器Ｒ１は、上述の通り、トランジスタＴＲ１のコレクタとこの整流器の出力端の負極との間に接続されている。（換言すれば、トランジスタＦＥＴ１のゲートとソースとの間に接続されている。）
【００２６】
抵抗器Ｒ１の抵抗値は、後述する動作においてトランジスタＴＲ１のエミッタ−コレクタ間に電流が流れたとき、抵抗器Ｒ１の両端間に、トランジスタＦＥＴ１を飽和領域でオンさせるに足る電圧が発生するよう選ばれている。
【００２７】
抵抗器Ｒ２は、トランジスタＴＲ１のベースにバイアス電流を供給するためのものであり、上述の通り、トランジスタＴＲ１のベースと、この整流器の出力端の正極との間に接続されている。
【００２８】
抵抗器Ｒ３は、トランジスタＦＥＴ２のゲート−ソース間にバイアス電圧を印加するためのものであり、また、トランジスタＴＲ２のコレクタ−エミッタ間に流れる電流の大きさを制限するためのものでもある。抵抗器Ｒ３は、上述の通り、トランジスタＴＲ２のコレクタとこの整流器の出力端の負極との間に接続されている。（換言すれば、トランジスタＦＥＴ２のゲートとソースとの間に接続されている。）
【００２９】
抵抗器Ｒ４は、トランジスタＴＲ２のベースにバイアス電流を供給するためのものであり、上述の通り、トランジスタＴＲ２のベースと、この整流器の出力端の正極との間に接続されている。
【００３０】
コンデンサＣは、この整流器の出力端の正極及び負極の間に接続されている。
【００３１】
この整流器の一対の入力端に、図１に示すように、整流する対象の交流電圧を発生する外部の交流電源ＡＣＶの一対の出力端を１対１に接続し、この整流器の出力端の両極間に、直流電流を供給する対象の外部の負荷Ｚを接続したとする。この場合、変成器Ｔ１の一次巻線ｗ１の両端のうちこの整流器の入力端に接続されている方の端は交流電源ＡＣＶに接続され、この整流器の出力端の正極に接続されている方の端は負荷Ｚに接続される。
【００３２】
そして、この整流器の各入力端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端に比べて高電位になると、交流電源ＡＣＶから、変成器Ｔ１の一次巻線ｗ１、コンデンサＣ、ダイオードＤ１のアノード及びカソードを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。
【００３３】
この結果、変成器Ｔ１の一次巻線ｗ１の両端間には、交流電源ＡＣＶに接続されている方の端が他方の端に比べて正極性となる向きに電圧が発生する。このため、交流電源ＡＣＶと変成器Ｔ１の一次巻線ｗ１との接続点に接続されているトランジスタＴＲ１のエミッタは、抵抗器Ｒ２を介してこの整流器の出力端の正極に接続されたトランジスタＴＲ１のベースに比べて正極性となる。従って、トランジスタＴＲ１がオンする。
【００３４】
トランジスタＴＲ１がオンすると、交流電源ＡＣＶから、トランジスタＴＲ１のエミッタ及びコレクタ、抵抗器Ｒ１、ダイオードＤ１のアノード及びカソードを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。この結果、抵抗器Ｒ１の両端間には、トランジスタＦＥＴ１のゲートをトランジスタＦＥＴ１のソースに比べて高電位とする向きの電圧降下が発生する。従って、トランジスタＦＥＴ１がオンし、トランジスタＦＥＴ１のドレイン−ソース間の電圧は実質的に０となる（すなわち、トランジスタＦＥＴ１は飽和領域でオンする）。
【００３５】
この結果、交流電源ＡＣＶから、変成器Ｔ１の一次巻線ｗ１、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、トランジスタＦＥＴ１のソース及びドレインを順に経て交流電源ＡＣＶに戻る電流が流れるようになり、負荷Ｚに電流が供給される。また、負荷Ｚに並列に接続されているコンデンサＣにも電流が流れ、コンデンサＣが充電される。
【００３６】
一方、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１を経てコンデンサＣに向かう電流が流れる結果、変成器Ｔ１の二次巻線ｗ２の両端間には、トランジスタＴＲ２のエミッタに接続されている方の端が他方の端に比べて負極性となる向きに電圧が発生する。この結果、トランジスタＴＲ２のエミッタは、この整流器の出力端の負極より低電位となる。
【００３７】
一方、トランジスタＴＲ２のベースは、抵抗器Ｒ４を介してこの整流器の出力端の正極に接続されている。また、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１に向かう電流は、この整流器の出力端の正極から、負荷ＺやコンデンサＣを経てこの整流器の出力端の負極に流れ込んでいる。従って、トランジスタＴＲ２のベースは、この整流器の出力端の負極より高電位である。従って、トランジスタＴＲ２のエミッタはベースより低電位となり、トランジスタＴＲ２はオフする。
【００３８】
そして、トランジスタＴＲ２がオフしていると、抵抗器Ｒ３に電流を供給する経路は実質的に断たれるので、抵抗器Ｒ３の両端間には実質的に電圧降下が発生しない。このため、トランジスタＦＥＴ２のゲート−ドレイン間の電圧はほぼ０となり、従って、トランジスタＦＥＴ２はオフ状態を保つ。これにより、交流電源ＡＣＶからトランジスタＦＥＴ２のドレイン−ソース間を経て交流電源ＡＣＶに戻る貫通電流が発生することが防止される。
【００３９】
次に、交流電源ＡＣＶの両端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端の電位が他方の端の電位以下になったとする。
この場合、この整流器の出力端の各極の電位は、充電されたコンデンサＣがこの整流器の出力端の両端間に接続されているため、交流電源ＡＣＶの両端のうち変成器Ｔ１の一次巻線ｗ１に接続されている方の端の電位が他方の端の電位以下になる直前の電位を実質的に保つ。従って、交流電源ＡＣＶと変成器Ｔ１の一次巻線ｗ１との接続点の電位は、整流器の出力端の正極の電位以下になる。
【００４０】
すると、トランジスタＴＲ１のベースの電位はトランジスタＴＲ１のエミッタの電位以上となり、トランジスタＴＲ１にベース電流が実質的に流れなくなる。従って、トランジスタＴＲ１はオフする。
この結果、抵抗器Ｒ１には実質的に電流が流れなくなるので、抵抗器Ｒ１の両端間には実質的に電圧降下が発生しない。従って、トランジスタＦＥＴ１もオフする。
【００４１】
トランジスタＦＥＴ１がオフする結果、交流電源ＡＣＶには実質的に電流が流れなくなり、変成器Ｔ１の一次巻線ｗ１からコンデンサＣ及び負荷Ｚへ電流が流れることも実質的になくなる。
【００４２】
一方、変成器Ｔ１の一次巻線ｗ１への電流の供給が断たれると、変成器Ｔ１の一次巻線ｗ１の両端間には逆起電力が生じる。この結果、変成器Ｔ１の一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端は、他方の端に比べて負極性となる。すると、変成器Ｔ１の一次巻線ｗ１から、コンデンサＣ、ダイオードＤ２のアノード及びカソードを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れるようになる。
【００４３】
そして、変成器Ｔ１の二次巻線ｗ２にも、相互誘導によって、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より高電位とする向きの起電力が誘起される。変成器Ｔ１の一次巻線ｗ１及び二次巻線ｗ２の巻数は互いに実質的に等しいので、変成器Ｔ１の二次巻線ｗ２に生じる起電力の大きさは、一次巻線ｗ１に生じる逆起電力の大きさに実質的に等しい。
【００４４】
従って、変成器Ｔ１の一次巻線ｗ１に生じる逆起電力の大きさが、この整流器の出力端の両極間の電圧の大きさを超えると、トランジスタＴＲ２のエミッタは、抵抗器Ｒ４を介してこの整流器の出力端の正極に接続されているトランジスタＴＲ２のベースより高電位となり、従ってトランジスタＴＲ２はオンする。
【００４５】
そして、トランジスタＴＲ２がオンすると、変成器Ｔ１の二次巻線ｗ２から、トランジスタＴＲ２のエミッタ及びコレクタ、抵抗器Ｒ３を順に経て変成器Ｔ１の二次巻線ｗ２に戻る電流が流れるようになる。このため、抵抗器Ｒ３の両端間には、トランジスタＦＥＴ２のゲートをソースより高電位とする向きの電圧降下が生じる。
このため、トランジスタＦＥＴ２は飽和領域でオンし、トランジスタＦＥＴ２のドレイン−ソース間の電圧はほぼ０となる。
【００４６】
この結果、変成器Ｔ１の一次巻線ｗ１から、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、トランジスタＦＥＴ２のソース及びドレインを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れるようになり、引き続き負荷Ｚに電流が供給される。
【００４７】
その後、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰して、この整流器の出力端の両極間の電圧の大きさ以下になると、トランジスタＴＲ２のエミッタは、トランジスタＴＲ２のベースより低電位となり、従ってトランジスタＴＲ２はオフする。この結果、抵抗器Ｒ３の両端間には実質的に電圧降下が生じなくなるので、トランジスタＦＥＴ２もオフする。
【００４８】
トランジスタＦＥＴ１がオフしており、交流電源ＡＣＶから負荷Ｚへの電流の供給が実質的に行われていない状態で、トランジスタＦＥＴ２もオフすれば、例えば負荷Ｚが容量性負荷であるために、負荷Ｚからこの整流器の出力端の正極に正極性の電圧が印加されても、コンデンサＣを充電する電流がコンデンサＣに流れる他は、この整流器内部に、負荷Ｚから供給される電流が流れることは実質的にない。
【００４９】
以下、交流電源ＡＣＶの各端の極性が反転する度に、この整流器は以上説明した動作を繰り返し、自己の出力端の正極から負荷Ｚを経て自己の出力端の負極へと電流が流れるように、負荷Ｚに電流を供給する。すなわち、この整流器は整流作用を行う。
【００５０】
なお、この発明の実施の形態にかかる整流器の構成は上述のものに限られない。
例えば、ダイオードＤ１は、トランジスタＦＥＴ１が有する寄生ダイオードであってもよく、同様に、ダイオードＤ２は、トランジスタＦＥＴ２が有する寄生ダイオードであってもよい。
【００５１】
また、一次巻線ｗ１の巻数と二次巻線ｗ２の巻数とは互いに等しい値である必要はない。一次巻線ｗ１と二次巻線ｗ２との巻数比は、一次巻線ｗ１の両端間に発生する上述の逆起電力の大きさがこの整流器の両端間の電圧の大きさを超える値になったとき、トランジスタＴＲ２をオンさせるに足る電圧が発生するように選ばれていればよい。
例えば、トランジスタＴＲ２をオンさせるためにトランジスタＴＲ２のベース−エミッタ間に印加させるべき電圧が大きく、一次巻線ｗ１と二次巻線ｗ２との巻数比が１対１の場合では一次巻線ｗ１の両端間の逆起電力の大きさがこの整流器の両端間の電圧の大きさを超えてもトランジスタＴＲ２をオンしない、という場合は、二次巻線ｗ２の巻数を、一次巻線ｗ１の巻数より多くすればよい。
また、変成器Ｔ１の一次巻線ｗ１に生じる起電力が大きく、一次巻線ｗ１と二次巻線ｗ２との巻数比が１対１の場合では二次巻線ｗ２の両端間に生じた起電力によりトランジスタＴＲ２が破壊されるおそれがある、という場合は、二次巻線ｗ２の巻数を、一次巻線ｗ１の巻数より少なくすればよい。
【００５２】
なお、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰してトランジスタＦＥＴ２がオフした後、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１への電流の供給が開始されると、供給開始の瞬間、変成器Ｔ１の一次巻線ｗ１の両端間には起電力が発生する。この起電力の向きは、一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端を他方の端に比べて正極性とするような向きとなる。従って、変成器Ｔ１の二次巻線ｗ２には、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より低電位とする向きの起電力が誘起される。一方、充電されたコンデンサＣによって、この整流器の出力端の正極は負極より高電位に保たれる。このため、トランジスタＴＲ２のエミッタ−ベース間には、この整流器の出力端の両極間の電圧と、変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加され、トランジスタＴＲ２の破壊を招くおそれがある。
【００５３】
そこで、図１の整流器は、この整流器の出力端の両極間の電圧と、変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧によるトランジスタＴＲ２の破壊を防止するため、保護用のダイオードを備えるようにしてもよい。この場合、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端は、トランジスタＴＲ２のエミッタではなく保護用のダイオードのアノードに接続され、トランジスタＴＲ２のエミッタは、保護用のダイオードのカソードに接続されるものとする。
図１の整流器が保護用のダイオードを備える場合、変成器Ｔ１の二次巻線ｗ２に、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より低電位とする向きの起電力が誘起されると、保護用のダイオードが逆バイアスされる。このため、トランジスタＴＲ２のエミッタ−ベース間に、この整流器の出力端の両極間の電圧と変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加されるという事態が防止される。従って、トランジスタＴＲ２の破壊が防止される。
【００５４】
また、図２に示すように、トランジスタＦＥＴ１及びＦＥＴ２はｐチャネルエンハンスメント型ＭＯＳＦＥＴより構成されていてもよい。
ただし、この場合、図２に示すように、トランジスタＴＲ１及びＴＲ２はいずれもＮＰＮ型バイポーラトランジスタより構成されているものとする。また、ダイオードＤ１は、トランジスタＦＥＴ１のドレインからソースに向かう向きが順方向になるようにしてトランジスタＦＥＴ１のドレイン−ソース間に接続されるものとし、ダイオードＤ２は、トランジスタＦＥＴ２のドレインからソースに向かう向きが順方向になるようにしてトランジスタＦＥＴ２のドレイン−ソース間に接続されるものとする。
また、図２に示すように、トランジスタＦＥＴ１及びＦＥＴ２はｐチャネルエンハンスメント型ＭＯＳＦＥＴより構成されている場合、図１の構成においてこの整流器の出力端の正極に接続されていた箇所はこの整流器の負極に接続され、図１の構成においてこの整流器の出力端の負極に接続されていた箇所はこの整流器の正極に接続されるものとする。
【００５５】
図２の整流器の動作は、この整流器の各部を流れる電流の向きが図１の構成における向きと逆になる点を除き、実質的に図１の構成の動作と同一である。
すなわち、図２の整流器の各入力端に交流電源ＡＣＶの各出力端を１対１に接続し、この整流器の出力端の両極間に負荷Ｚを接続したとすると、この整流器の各入力端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端に比べて低電位になったとき、交流電源ＡＣＶから、ダイオードＤ１のアノード及びカソード、コンデンサＣ、変成器Ｔ１の一次巻線ｗ１を順に経て交流電源ＡＣＶに戻る電流が流れる。この結果、トランジスタＴＲ１のエミッタはトランジスタＴＲ１のベースに比べて負極性となり、従ってトランジスタＴＲ１がオンする。
【００５６】
トランジスタＴＲ１がオンすると、交流電源ＡＣＶから、ダイオードＤ１のアノード及びカソード、抵抗器Ｒ１、トランジスタＴＲ１のコレクタ及びエミッタを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。この結果、抵抗器Ｒ１の両端間には、トランジスタＦＥＴ１のゲートをトランジスタＦＥＴ１のソースより低電位とするような向きの電圧降下が発生する。従って、トランジスタＦＥＴ１が飽和領域でオンする。従って、交流電源ＡＣＶから、トランジスタＦＥＴ１のドレイン及びソース、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、変成器Ｔ１の一次巻線ｗ１を順に経て交流電源ＡＣＶに戻る電流が流れる。
【００５７】
一方、一次巻線ｗ１に流れる電流により変成器Ｔ１の二次巻線ｗ２の両端間に誘起される電圧により、トランジスタＴＲ２のエミッタは、この整流器の出力端の負極より高電位となる。また、トランジスタＴＲ２のベースは、この整流器の出力端の負極より低電位である。従って、トランジスタＴＲ２のエミッタはベースより高電位となり、トランジスタＴＲ２はオフする。このため、トランジスタＦＥＴ２はオフ状態を保つ。
【００５８】
次に、交流電源ＡＣＶの両端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端より高電位になったとすると、交流電源ＡＣＶには実質的に電流が流れなくなる。一方、変成器Ｔ１の一次巻線ｗ１の両端間には逆起電力が生じる。
この結果、変成器Ｔ１の一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端は、他方の端に比べて正極性となる。すると、変成器Ｔ１の一次巻線ｗ１から、ダイオードＤ２のアノード及びカソード及びコンデンサＣを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れ、二次巻線ｗ２には、トランジスタＴＲ２のエミッタをこの整流器の出力端の正極より低電位とする向きの起電力が誘起される。変成器Ｔ１の一次巻線ｗ１に生じる逆起電力の大きさがこの整流器の出力端の両極間の電圧の大きさを超えると、トランジスタＴＲ２のエミッタはこの整流器の出力端の負極より低電位となり、トランジスタＴＲ２はオンする。
【００５９】
そして、トランジスタＴＲ２がオンすると、変成器Ｔ１の二次巻線ｗ２から、抵抗器Ｒ３、トランジスタＴＲ２のコレクタ及びエミッタを順に経て変成器Ｔ１の二次巻線ｗ２に戻る電流が流れ、抵抗器Ｒ３の両端間には、トランジスタＦＥＴ２のゲートをソースより低電位とする向きの電圧降下が生じる。このため、トランジスタＦＥＴ２は飽和領域でオンし、トランジスタＦＥＴ２のドレイン−ソース間の電圧はほぼ０となる。この結果、変成器Ｔ１の一次巻線ｗ１から、トランジスタＦＥＴ２のドレイン及びソース、整流器の出力端の正極、負荷Ｚ及びこの整流器の出力端の負極を順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れる。
その後、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰して、この整流器の出力端の両極間の電圧の大きさ以下になるとトランジスタＴＲ２はオフし、更にトランジスタＦＥＴ２もオフする。
図２の整流器も、以上説明した動作を繰り返すことにより整流作用を行う。
【００６０】
なお、図２の整流器も、保護用のダイオードを備えるようにしてもよい。この場合、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端は、トランジスタＴＲ２のエミッタではなく保護用のダイオードのカソードに接続され、トランジスタＴＲ２のエミッタは、保護用のダイオードのアノードに接続されるものとする。
【００６１】
図２の整流器が保護用のダイオードを備える場合、変成器Ｔ１の二次巻線ｗ２に、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より高電位とする向きの起電力が誘起されると、保護用のダイオードが逆バイアスされる。このため、トランジスタＴＲ２のエミッタ−ベース間に、この整流器の出力端の両極間の電圧と変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加されるという事態が防止され、トランジスタＴＲ２の破壊が防止される。
【００６２】
また、図３に示すように、この整流器は、図１の構成に加え、更に変成器Ｔ２と、トランジスタＴＲ３と、トリガ発振器ＴＲＧとを備えていてもよい。図３の構成を有することにより、後述するように、この構成は直流−直流変換器として機能する。
【００６３】
変成器Ｔ２は、パルストランス等より構成され、一次巻線及び二次巻線を備える。変成器Ｔ２の一次巻線は、トランジスタＴＲ３の後述するコレクタ及びエミッタを両端とする電流路に直列に接続され、直列回路を形成している。変成器Ｔ２の二次巻線の両端は、図１の構成における両入力端に１対１に接続される。
【００６４】
トランジスタＴＲ３は、ＮＰＮ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ３のベースは、トリガ発振器ＴＲＧの後述する出力端に接続されている。トランジスタＴＲ３のコレクタ及びエミッタを両端とする電流路は、上述の通り、変成器Ｔ２の一次巻線に直列に接続され、直列回路を形成している。
【００６５】
トリガ発振器ＴＲＧは、無安定マルチバイブレータ等より構成されており、出力端を備え、矩形波を自己の出力端より発生する。トリガ発振器ＴＲＧが発生する矩形波がハイレベルにあるとき、トランジスタＴＲ３のエミッタの電位を基準とした場合のこの矩形波の電圧は、トランジスタＴＲ３がオンするような値である。一方、この矩形波がローレベルにあるとき、トランジスタＴＲ３のエミッタの電位を基準とした場合のこの矩形波の電圧は、トランジスタＴＲ３がオフするような値である。
トリガ発振器ＴＲＧの出力端は、上述の通り、トランジスタＴＲ３のベースに接続されている。
【００６６】
変成器Ｔ２の一次巻線とトランジスタＴＲ３のコレクタ−エミッタ間の電流路とが形成する直列回路の両端のうち、トランジスタＴＲ３のコレクタに近い方の端に、図３に示すように、電圧の変換を行う対象の直流電圧を発生する外部の直流電源ＤＣＶの正極を接続し、他方の端に直流電源ＤＣＶの負極を接続したとする。そして、トリガ発振器ＴＲＧが自己の出力端より矩形波を出力したとする。
このとき、トランジスタＴＲ３は、トリガ発振器ＴＲＧが発生する矩形波の周期でオン及びオフを繰り返す。
【００６７】
変成器Ｔ２の一次巻線の両端のうち、トランジスタＱ１がオンしているとき高電位になる方の端（つまり、直流電源ＤＣＶの正極に近い方の端）は、トランジスタＱ１がオフすると、変成器Ｔ２の一次巻線に生じる逆起電力のため、他方の端（つまり、直流電源ＤＣＶの負極に近い方の端）に比べて低電位となる。
【００６８】
従って、トランジスタＱ１が周期的にオン及びオフを繰り返すことにより、変成器Ｔ２の一次巻線の各端の電圧の極性は周期的に反転する。この結果、変成器Ｔ２の二次巻線にも起電力が誘起され、変成器Ｔ２の二次巻線の各端の電圧の極性も、周期的に反転する。
そして、図３の構成の直流−直流変換器のうち、図１の構成と実質的に同一である部分は、図１の構成と実質的に同一の動作を行うことにより、変成器Ｔ２の二次巻線に発生した電圧を整流する。
【００６９】
図３の直流−直流変換器の出力端の両極間に発生する電圧は、直流電源ＤＣＶが発生する電圧や、トランジスタＱ１がオン及びオフする周期や、１周期当たりでオンする期間とオフする期間の長さの比や、変成器Ｔ２の一次巻線と二次巻線の巻数比や、変成器Ｔ１の一次巻線ｗ１の自己インダクタンス等により決まる。
なお、図３の直流−直流変換器において、図１の構成と共通する部分の構成は、図２の構成と実質的に同一であってもよい。
【００７０】
【発明の効果】
以上説明したように、この発明によれば、簡単で消費電力の少ない構成で、貫通電流の発生や負荷からの電流の逆流が防止される電源装置が実現される。
【図面の簡単な説明】
【図１】この発明の実施の実施の形態にかかる整流器の構成を示す回路図である。
【図２】図１の整流器の変形例の構成を示す回路図である。
【図３】図１の構成の変形例である直流−直流変換器を示す回路図である。
【符号の説明】
ＡＣＶ 交流電源
Ｃ コンデンサ
Ｄ１、Ｄ２ ダイオード
ＤＣＶ 直流電源
Ｔ１、Ｔ２ 変成器
ＴＲ１〜ＴＲ３、ＦＥＴ１、ＦＥＴ２ トランジスタ
Ｒ１〜Ｒ４ 抵抗器
ｗ１ 一次巻線
ｗ２ 二次巻線
Ｚ 負荷
【発明の属する技術分野】
この発明は、電源装置に関し、特に、損失の少ない整流器及びスイッチング電源に関する。
【０００２】
【従来の技術】
交流電力の整流を行うときに生じる電力損失や電圧降下を軽減するため、整流素子としてショットキーダイオードを用いる手法や、同期整流を行う手法がある。
ショットキーダイオードは、順方向電圧が０．４ボルト程度であるため、順方向電圧が０．６ボルト程度である通常のシリコンダイオードを用いる場合よりも、整流により得られる直流電圧の低下量が軽減される。
【０００３】
また、同期整流は、印加された交流電圧の極性の反転に同期して、バイポーラトランジスタや電界効果トランジスタ等のトランジスタをオン及びオフすることにより、トランジスタに整流作用を行わせる手法である。トランジスタがオンしているときのトランジスタの電流路の両端間（例えば、バイポーラトランジスタのエミッタ−コレクタ間や、電界効果トランジスタのソース−ドレイン間）の電圧は、数十ミリボルト程度となる。
従って、同期整流の手法によれば、整流素子としてシリコンダイオードを用いる場合よりも、整流により得られる直流電圧の低下量が軽減される。
【０００４】
【発明が解決しようとする課題】
しかし、従来は、同期整流を行う場合、トランジスタのオン及びオフのタイミングの決定が困難であり、タイミングを決定する装置の構成は複雑で、消費電力も大きかった。
【０００５】
また、整流する対象の交流電圧の極性が、出力すべき直流電圧の極性と一致しているにもかかわらずトランジスタがオンせずに整流の効率が悪化したり、整流する対象の交流電圧の極性が出力すべき直流電圧の極性と一致していないにもかかわらずトランジスタがオンしてしまう危険が大きかった。
【０００６】
また、複数のトランジスタを用いて同期整流の手法により全波整流を行う場合、複数のトランジスタが同時にオフすることにより整流の効率が悪化する危険があった。また、複数のトランジスタが同時にオンすることにより、負荷に流れることなく同時にオンした各トランジスタの電流路に貫通電流が流れ、極めて大きな電力損失を発生する危険もあった。
更に、複数のトランジスタが同時にオンする場合は、負荷が容量性負荷であるなどのため負荷からトランジスタの電流路へと電流が逆流する危険もあった。
【０００７】
この発明は、上記実状に鑑みてなされたもので、簡単で消費電力の少ない構成で、貫通電流の発生や負荷からの電流の逆流が防止される電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明の電源装置は、一対の入力端と、前記一対の入力端から供給される電流を外部の負荷に流すための第１の電流路と、前記一対の入力端の一方の電位を基準とした他方の電圧の極性を判別し、所定の極性であると判別したときに前記第１の電流路を導通させる第１の判別手段と、前記第１の電流路が導通しているか否かを判別し、導通していないと判別したときに起電力を発生する第２の判別手段と、前記第２の判別手段が発生する起電力により発生する電流を、前記第１の電流路が導通したときに前記負荷に流れる電流と同一の向きで該負荷に流すための第２の電流路と、前記第２の判別手段が起電力を発生したか否かを判別し、発生したと判別したときに前記第２の電流路を導通させ、発生していないと判別したときに前記第２の電流路を遮断する第３の判別手段と、を備え、前記第１の電流路は、自身の一端と第１の制御端との間に所定のバイアス電圧が印加されたときにオン動作し、印加されないときにオフ動作する第１のスイッチング素子で構成され、前記第１の判別手段は、前記一対の入力端の前記一方の電位を基準とした前記他方の電圧の極性が前記所定の極性であるときに前記一対の入力端から供給される電流の一部を前記バイアス用負荷に導く第１の初期電流供給手段と、前記第１のスイッチング素子の前記一端と前記第１の制御端との間に接続され、前記第１の初期電流供給手段から導かれた電流に基づいて前記所定のバイアス電圧を発生させるバイアス用負荷と、を備えたことを特徴とする。
【０００９】
このような電源装置の構成は簡単であり、また、このような電源装置では、負荷電流が第１の電流路に供給されていないときも、第２判別手段が発生した起電力による電流が負荷に流れる。そして、第２判別手段が起電力を生じていないときは第２の電流路が遮断されるので、第２の電流路に貫通電流が流れることによる電力消費の発生も少なく、また、負荷からの電流が第２の電流路へと逆流する事態も防止される。
【００１０】
前記第１判別手段は、たとえば、
第１の制御端及び前記第１の電流路を備え、前記第１の電流路の一端と前記第１の制御端との間の電圧が所定の条件に合致したとき前記第１の電流路を飽和領域でオンし、合致しないとき実質的にオフする第１のスイッチング素子と、
前記第１の電流路の前記一端と前記第１の制御端との間に接続されたバイアス用負荷と、
各前記入力端の前記一方の電位を基準とした前記他方の電圧の極性が前記所定の極性であるとき、前記入力端から供給される電流を前記バイアス用負荷に流す第１の初期電流供給手段と、を備えることにより、第１の電流路をオン及びオフする。
第１のスイッチング素子は飽和領域でオンするので、第１のスイッチング素子がオンしているときの第１の電流路内での電圧降下は実質的に発生せず、従って電力消費が実質的に発生しない。
【００１１】
前記第１のスイッチング素子は、たとえば、前記第１の制御端として機能するゲートと、前記第１の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタより構成されていればよい。
【００１２】
前記第２判別手段は、前記第１の電流路に流れる電流を自己に通過させる第１のインダクタより構成されていてもよい。この場合、前記第１のインダクタの両端間に前記起電力を発生させる。
【００１３】
前記第３判別手段は、
第２の制御端及び前記第２の電流路を備え、前記第２の電流路の一端と前記第２の制御端との間の電圧が所定の条件に合致したとき前記第２の電流路を飽和領域でオンし、合致しないとき実質的にオフする第２のスイッチング素子と、
前記第２の電流路に並列に接続されており、前記第１のインダクタが起電力を発生したとき前記第１のインダクタに電流を流す第２の初期電流供給手段と、
前記第１のインダクタに誘導結合された第２のインダクタと、
前記第２のインダクタが発生した電圧を前記第２の電流路の一端と前記第２の制御端との間に印加するバイアス電圧印加手段と、を備えることにより、第２の電流路をオン及びオフし、第１の電流路がオフしている間、負荷に電流を供給する。
第２のスイッチング素子は飽和領域でオンするので、第２のスイッチング素子がオンしているときの第２の電流路内での電圧降下は実質的に発生せず、従って電力消費が実質的に発生しない。
【００１４】
前記バイアス電圧印加手段は、前記起電力の大きさが所定の値を超えたか否かを判別し、超えたと判別したとき、前記第２のインダクタが発生した電圧を前記第２の電流路の一端と前記第２の制御端との間に印加するものとすれば、負荷に印加される電圧が過小な値となる事態が防止され、また、負荷から電流が逆流する事態も防止される。
【００１５】
前記第２のスイッチング素子は、たとえば、前記第２の制御端として機能するゲートと、前記第２の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタより構成されていればよい。
【００１６】
前記電源装置は、
一次巻線と、前記一次巻線に誘導結合された二次巻線とを備える変成器と、
外部より供給される直流電圧を、前記一次巻線の両端間に周期的に断続して印加する手段と、を備えていてもよく、
この場合、前記二次巻線の両端は、各前記入力端に１対１に接続されていれば、この電源装置は、外部より供給される直流電圧の電圧を変換する直流−直流変換装置として機能する。
【００１７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を、整流器を例として説明する。
図１は、この発明の実施の形態にかかる整流器の構成を示す回路図である。図示するように、この整流器は、変成器Ｔ１と、トランジスタＴＲ１、ＴＲ２、ＦＥＴ１及びＦＥＴ２と、ダイオードＤ１及びＤ２と、抵抗器Ｒ１〜Ｒ４と、コンデンサＣとより構成されており、一対の入力端と、正極及び負極からなる出力端とを備えている。
【００１８】
変成器Ｔ１は、パルストランス等より構成され、互いに巻数が実質的に等しい一次巻線ｗ１及び二次巻線ｗ２を備える。
変成器Ｔ１の一次巻線ｗ１の一端は、この整流器の入力端の一方に接続されており、他端は、この整流器の出力端の正極に接続されている。
変成器Ｔ１の二次巻線ｗ２の一端は、トランジスタＦＥＴ１の後述するソースに接続されており、他端は、トランジスタＴＲ２の後述するエミッタに接続されている。
【００１９】
ただし、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ１のソースに接続される方の端は、一次巻線ｗ１に交流電流が流れたとき、一次巻線ｗ１の両端のうちこの整流器の入力端に接続されている方の端の電圧と同相で電圧が変化するように選ばれている。
【００２０】
トランジスタＴＲ１は、ＰＮＰ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ１のベースは、抵抗器Ｒ２を介して、この整流器の出力端の正極に接続されている。トランジスタＴＲ１のエミッタは、この整流器の入力端の一方と変成器Ｔ１の一次巻線ｗ１の一端との接続点に接続されている。トランジスタＴＲ１のコレクタは、抵抗器Ｒ１を介して、この整流器の出力端の負極に接続されている。
【００２１】
トランジスタＴＲ２は、ＰＮＰ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ２のベースは、抵抗器Ｒ４を介して、この整流器の出力端の正極に接続されている。トランジスタＴＲ２のエミッタは、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端に接続されている。トランジスタＴＲ２のコレクタは、抵抗器Ｒ３を介して、この整流器の出力端の負極に接続されている。
【００２２】
トランジスタＦＥＴ１は、ｎチャネルエンハンスメント型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）より構成され、ゲート、ソース及びドレインを備える。
トランジスタＦＥＴ１のゲートは、トランジスタＴＲ１のコレクタに接続されている。トランジスタＦＥＴ１のソースは、この整流器の出力端の負極に接続されており、ドレインは、この整流器の入力端の他方（すなわち、変成器Ｔ１の一次巻線ｗ１に接続されていない方）に接続されている。
【００２３】
トランジスタＦＥＴ２は、ｎチャネルエンハンスメント型ＭＯＳＦＥＴより構成され、ゲート、ソース及びドレインを備える。
トランジスタＦＥＴ２のゲートは、トランジスタＴＲ２のコレクタに接続されている。トランジスタＦＥＴ２のソースは、この整流器の出力端の負極に接続されている。トランジスタＦＥＴ２のドレインは、この整流器の入力端の上述の一方と変成器Ｔ１の一次巻線ｗ１の一端との接続点に接続されている。
【００２４】
そして、トランジスタＦＥＴ１のドレインとソースとの間には、ソースからドレインに向かう向きが順方向になるようにして、ダイオードＤ１が接続されている。また、トランジスタＦＥＴ２のドレインとソースとの間には、ソースからドレインに向かう向きが順方向になるようにして、ダイオードＤ２が接続されている。
【００２５】
抵抗器Ｒ１は、トランジスタＦＥＴ１のゲート−ソース間にバイアス電圧を印加するためのものであり、また、トランジスタＴＲ１のコレクタ−エミッタ間に流れる電流の大きさを制限するためのものでもある。抵抗器Ｒ１は、上述の通り、トランジスタＴＲ１のコレクタとこの整流器の出力端の負極との間に接続されている。（換言すれば、トランジスタＦＥＴ１のゲートとソースとの間に接続されている。）
【００２６】
抵抗器Ｒ１の抵抗値は、後述する動作においてトランジスタＴＲ１のエミッタ−コレクタ間に電流が流れたとき、抵抗器Ｒ１の両端間に、トランジスタＦＥＴ１を飽和領域でオンさせるに足る電圧が発生するよう選ばれている。
【００２７】
抵抗器Ｒ２は、トランジスタＴＲ１のベースにバイアス電流を供給するためのものであり、上述の通り、トランジスタＴＲ１のベースと、この整流器の出力端の正極との間に接続されている。
【００２８】
抵抗器Ｒ３は、トランジスタＦＥＴ２のゲート−ソース間にバイアス電圧を印加するためのものであり、また、トランジスタＴＲ２のコレクタ−エミッタ間に流れる電流の大きさを制限するためのものでもある。抵抗器Ｒ３は、上述の通り、トランジスタＴＲ２のコレクタとこの整流器の出力端の負極との間に接続されている。（換言すれば、トランジスタＦＥＴ２のゲートとソースとの間に接続されている。）
【００２９】
抵抗器Ｒ４は、トランジスタＴＲ２のベースにバイアス電流を供給するためのものであり、上述の通り、トランジスタＴＲ２のベースと、この整流器の出力端の正極との間に接続されている。
【００３０】
コンデンサＣは、この整流器の出力端の正極及び負極の間に接続されている。
【００３１】
この整流器の一対の入力端に、図１に示すように、整流する対象の交流電圧を発生する外部の交流電源ＡＣＶの一対の出力端を１対１に接続し、この整流器の出力端の両極間に、直流電流を供給する対象の外部の負荷Ｚを接続したとする。この場合、変成器Ｔ１の一次巻線ｗ１の両端のうちこの整流器の入力端に接続されている方の端は交流電源ＡＣＶに接続され、この整流器の出力端の正極に接続されている方の端は負荷Ｚに接続される。
【００３２】
そして、この整流器の各入力端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端に比べて高電位になると、交流電源ＡＣＶから、変成器Ｔ１の一次巻線ｗ１、コンデンサＣ、ダイオードＤ１のアノード及びカソードを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。
【００３３】
この結果、変成器Ｔ１の一次巻線ｗ１の両端間には、交流電源ＡＣＶに接続されている方の端が他方の端に比べて正極性となる向きに電圧が発生する。このため、交流電源ＡＣＶと変成器Ｔ１の一次巻線ｗ１との接続点に接続されているトランジスタＴＲ１のエミッタは、抵抗器Ｒ２を介してこの整流器の出力端の正極に接続されたトランジスタＴＲ１のベースに比べて正極性となる。従って、トランジスタＴＲ１がオンする。
【００３４】
トランジスタＴＲ１がオンすると、交流電源ＡＣＶから、トランジスタＴＲ１のエミッタ及びコレクタ、抵抗器Ｒ１、ダイオードＤ１のアノード及びカソードを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。この結果、抵抗器Ｒ１の両端間には、トランジスタＦＥＴ１のゲートをトランジスタＦＥＴ１のソースに比べて高電位とする向きの電圧降下が発生する。従って、トランジスタＦＥＴ１がオンし、トランジスタＦＥＴ１のドレイン−ソース間の電圧は実質的に０となる（すなわち、トランジスタＦＥＴ１は飽和領域でオンする）。
【００３５】
この結果、交流電源ＡＣＶから、変成器Ｔ１の一次巻線ｗ１、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、トランジスタＦＥＴ１のソース及びドレインを順に経て交流電源ＡＣＶに戻る電流が流れるようになり、負荷Ｚに電流が供給される。また、負荷Ｚに並列に接続されているコンデンサＣにも電流が流れ、コンデンサＣが充電される。
【００３６】
一方、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１を経てコンデンサＣに向かう電流が流れる結果、変成器Ｔ１の二次巻線ｗ２の両端間には、トランジスタＴＲ２のエミッタに接続されている方の端が他方の端に比べて負極性となる向きに電圧が発生する。この結果、トランジスタＴＲ２のエミッタは、この整流器の出力端の負極より低電位となる。
【００３７】
一方、トランジスタＴＲ２のベースは、抵抗器Ｒ４を介してこの整流器の出力端の正極に接続されている。また、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１に向かう電流は、この整流器の出力端の正極から、負荷ＺやコンデンサＣを経てこの整流器の出力端の負極に流れ込んでいる。従って、トランジスタＴＲ２のベースは、この整流器の出力端の負極より高電位である。従って、トランジスタＴＲ２のエミッタはベースより低電位となり、トランジスタＴＲ２はオフする。
【００３８】
そして、トランジスタＴＲ２がオフしていると、抵抗器Ｒ３に電流を供給する経路は実質的に断たれるので、抵抗器Ｒ３の両端間には実質的に電圧降下が発生しない。このため、トランジスタＦＥＴ２のゲート−ドレイン間の電圧はほぼ０となり、従って、トランジスタＦＥＴ２はオフ状態を保つ。これにより、交流電源ＡＣＶからトランジスタＦＥＴ２のドレイン−ソース間を経て交流電源ＡＣＶに戻る貫通電流が発生することが防止される。
【００３９】
次に、交流電源ＡＣＶの両端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端の電位が他方の端の電位以下になったとする。
この場合、この整流器の出力端の各極の電位は、充電されたコンデンサＣがこの整流器の出力端の両端間に接続されているため、交流電源ＡＣＶの両端のうち変成器Ｔ１の一次巻線ｗ１に接続されている方の端の電位が他方の端の電位以下になる直前の電位を実質的に保つ。従って、交流電源ＡＣＶと変成器Ｔ１の一次巻線ｗ１との接続点の電位は、整流器の出力端の正極の電位以下になる。
【００４０】
すると、トランジスタＴＲ１のベースの電位はトランジスタＴＲ１のエミッタの電位以上となり、トランジスタＴＲ１にベース電流が実質的に流れなくなる。従って、トランジスタＴＲ１はオフする。
この結果、抵抗器Ｒ１には実質的に電流が流れなくなるので、抵抗器Ｒ１の両端間には実質的に電圧降下が発生しない。従って、トランジスタＦＥＴ１もオフする。
【００４１】
トランジスタＦＥＴ１がオフする結果、交流電源ＡＣＶには実質的に電流が流れなくなり、変成器Ｔ１の一次巻線ｗ１からコンデンサＣ及び負荷Ｚへ電流が流れることも実質的になくなる。
【００４２】
一方、変成器Ｔ１の一次巻線ｗ１への電流の供給が断たれると、変成器Ｔ１の一次巻線ｗ１の両端間には逆起電力が生じる。この結果、変成器Ｔ１の一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端は、他方の端に比べて負極性となる。すると、変成器Ｔ１の一次巻線ｗ１から、コンデンサＣ、ダイオードＤ２のアノード及びカソードを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れるようになる。
【００４３】
そして、変成器Ｔ１の二次巻線ｗ２にも、相互誘導によって、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より高電位とする向きの起電力が誘起される。変成器Ｔ１の一次巻線ｗ１及び二次巻線ｗ２の巻数は互いに実質的に等しいので、変成器Ｔ１の二次巻線ｗ２に生じる起電力の大きさは、一次巻線ｗ１に生じる逆起電力の大きさに実質的に等しい。
【００４４】
従って、変成器Ｔ１の一次巻線ｗ１に生じる逆起電力の大きさが、この整流器の出力端の両極間の電圧の大きさを超えると、トランジスタＴＲ２のエミッタは、抵抗器Ｒ４を介してこの整流器の出力端の正極に接続されているトランジスタＴＲ２のベースより高電位となり、従ってトランジスタＴＲ２はオンする。
【００４５】
そして、トランジスタＴＲ２がオンすると、変成器Ｔ１の二次巻線ｗ２から、トランジスタＴＲ２のエミッタ及びコレクタ、抵抗器Ｒ３を順に経て変成器Ｔ１の二次巻線ｗ２に戻る電流が流れるようになる。このため、抵抗器Ｒ３の両端間には、トランジスタＦＥＴ２のゲートをソースより高電位とする向きの電圧降下が生じる。
このため、トランジスタＦＥＴ２は飽和領域でオンし、トランジスタＦＥＴ２のドレイン−ソース間の電圧はほぼ０となる。
【００４６】
この結果、変成器Ｔ１の一次巻線ｗ１から、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、トランジスタＦＥＴ２のソース及びドレインを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れるようになり、引き続き負荷Ｚに電流が供給される。
【００４７】
その後、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰して、この整流器の出力端の両極間の電圧の大きさ以下になると、トランジスタＴＲ２のエミッタは、トランジスタＴＲ２のベースより低電位となり、従ってトランジスタＴＲ２はオフする。この結果、抵抗器Ｒ３の両端間には実質的に電圧降下が生じなくなるので、トランジスタＦＥＴ２もオフする。
【００４８】
トランジスタＦＥＴ１がオフしており、交流電源ＡＣＶから負荷Ｚへの電流の供給が実質的に行われていない状態で、トランジスタＦＥＴ２もオフすれば、例えば負荷Ｚが容量性負荷であるために、負荷Ｚからこの整流器の出力端の正極に正極性の電圧が印加されても、コンデンサＣを充電する電流がコンデンサＣに流れる他は、この整流器内部に、負荷Ｚから供給される電流が流れることは実質的にない。
【００４９】
以下、交流電源ＡＣＶの各端の極性が反転する度に、この整流器は以上説明した動作を繰り返し、自己の出力端の正極から負荷Ｚを経て自己の出力端の負極へと電流が流れるように、負荷Ｚに電流を供給する。すなわち、この整流器は整流作用を行う。
【００５０】
なお、この発明の実施の形態にかかる整流器の構成は上述のものに限られない。
例えば、ダイオードＤ１は、トランジスタＦＥＴ１が有する寄生ダイオードであってもよく、同様に、ダイオードＤ２は、トランジスタＦＥＴ２が有する寄生ダイオードであってもよい。
【００５１】
また、一次巻線ｗ１の巻数と二次巻線ｗ２の巻数とは互いに等しい値である必要はない。一次巻線ｗ１と二次巻線ｗ２との巻数比は、一次巻線ｗ１の両端間に発生する上述の逆起電力の大きさがこの整流器の両端間の電圧の大きさを超える値になったとき、トランジスタＴＲ２をオンさせるに足る電圧が発生するように選ばれていればよい。
例えば、トランジスタＴＲ２をオンさせるためにトランジスタＴＲ２のベース−エミッタ間に印加させるべき電圧が大きく、一次巻線ｗ１と二次巻線ｗ２との巻数比が１対１の場合では一次巻線ｗ１の両端間の逆起電力の大きさがこの整流器の両端間の電圧の大きさを超えてもトランジスタＴＲ２をオンしない、という場合は、二次巻線ｗ２の巻数を、一次巻線ｗ１の巻数より多くすればよい。
また、変成器Ｔ１の一次巻線ｗ１に生じる起電力が大きく、一次巻線ｗ１と二次巻線ｗ２との巻数比が１対１の場合では二次巻線ｗ２の両端間に生じた起電力によりトランジスタＴＲ２が破壊されるおそれがある、という場合は、二次巻線ｗ２の巻数を、一次巻線ｗ１の巻数より少なくすればよい。
【００５２】
なお、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰してトランジスタＦＥＴ２がオフした後、交流電源ＡＣＶから変成器Ｔ１の一次巻線ｗ１への電流の供給が開始されると、供給開始の瞬間、変成器Ｔ１の一次巻線ｗ１の両端間には起電力が発生する。この起電力の向きは、一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端を他方の端に比べて正極性とするような向きとなる。従って、変成器Ｔ１の二次巻線ｗ２には、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より低電位とする向きの起電力が誘起される。一方、充電されたコンデンサＣによって、この整流器の出力端の正極は負極より高電位に保たれる。このため、トランジスタＴＲ２のエミッタ−ベース間には、この整流器の出力端の両極間の電圧と、変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加され、トランジスタＴＲ２の破壊を招くおそれがある。
【００５３】
そこで、図１の整流器は、この整流器の出力端の両極間の電圧と、変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧によるトランジスタＴＲ２の破壊を防止するため、保護用のダイオードを備えるようにしてもよい。この場合、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端は、トランジスタＴＲ２のエミッタではなく保護用のダイオードのアノードに接続され、トランジスタＴＲ２のエミッタは、保護用のダイオードのカソードに接続されるものとする。
図１の整流器が保護用のダイオードを備える場合、変成器Ｔ１の二次巻線ｗ２に、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より低電位とする向きの起電力が誘起されると、保護用のダイオードが逆バイアスされる。このため、トランジスタＴＲ２のエミッタ−ベース間に、この整流器の出力端の両極間の電圧と変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加されるという事態が防止される。従って、トランジスタＴＲ２の破壊が防止される。
【００５４】
また、図２に示すように、トランジスタＦＥＴ１及びＦＥＴ２はｐチャネルエンハンスメント型ＭＯＳＦＥＴより構成されていてもよい。
ただし、この場合、図２に示すように、トランジスタＴＲ１及びＴＲ２はいずれもＮＰＮ型バイポーラトランジスタより構成されているものとする。また、ダイオードＤ１は、トランジスタＦＥＴ１のドレインからソースに向かう向きが順方向になるようにしてトランジスタＦＥＴ１のドレイン−ソース間に接続されるものとし、ダイオードＤ２は、トランジスタＦＥＴ２のドレインからソースに向かう向きが順方向になるようにしてトランジスタＦＥＴ２のドレイン−ソース間に接続されるものとする。
また、図２に示すように、トランジスタＦＥＴ１及びＦＥＴ２はｐチャネルエンハンスメント型ＭＯＳＦＥＴより構成されている場合、図１の構成においてこの整流器の出力端の正極に接続されていた箇所はこの整流器の負極に接続され、図１の構成においてこの整流器の出力端の負極に接続されていた箇所はこの整流器の正極に接続されるものとする。
【００５５】
図２の整流器の動作は、この整流器の各部を流れる電流の向きが図１の構成における向きと逆になる点を除き、実質的に図１の構成の動作と同一である。
すなわち、図２の整流器の各入力端に交流電源ＡＣＶの各出力端を１対１に接続し、この整流器の出力端の両極間に負荷Ｚを接続したとすると、この整流器の各入力端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端に比べて低電位になったとき、交流電源ＡＣＶから、ダイオードＤ１のアノード及びカソード、コンデンサＣ、変成器Ｔ１の一次巻線ｗ１を順に経て交流電源ＡＣＶに戻る電流が流れる。この結果、トランジスタＴＲ１のエミッタはトランジスタＴＲ１のベースに比べて負極性となり、従ってトランジスタＴＲ１がオンする。
【００５６】
トランジスタＴＲ１がオンすると、交流電源ＡＣＶから、ダイオードＤ１のアノード及びカソード、抵抗器Ｒ１、トランジスタＴＲ１のコレクタ及びエミッタを順に経て交流電源ＡＣＶに戻る電流が流れるようになる。この結果、抵抗器Ｒ１の両端間には、トランジスタＦＥＴ１のゲートをトランジスタＦＥＴ１のソースより低電位とするような向きの電圧降下が発生する。従って、トランジスタＦＥＴ１が飽和領域でオンする。従って、交流電源ＡＣＶから、トランジスタＦＥＴ１のドレイン及びソース、この整流器の出力端の正極、負荷Ｚ、この整流器の出力端の負極、変成器Ｔ１の一次巻線ｗ１を順に経て交流電源ＡＣＶに戻る電流が流れる。
【００５７】
一方、一次巻線ｗ１に流れる電流により変成器Ｔ１の二次巻線ｗ２の両端間に誘起される電圧により、トランジスタＴＲ２のエミッタは、この整流器の出力端の負極より高電位となる。また、トランジスタＴＲ２のベースは、この整流器の出力端の負極より低電位である。従って、トランジスタＴＲ２のエミッタはベースより高電位となり、トランジスタＴＲ２はオフする。このため、トランジスタＦＥＴ２はオフ状態を保つ。
【００５８】
次に、交流電源ＡＣＶの両端のうち、変成器Ｔ１の一次巻線ｗ１に接続されている方の端が他方の端より高電位になったとすると、交流電源ＡＣＶには実質的に電流が流れなくなる。一方、変成器Ｔ１の一次巻線ｗ１の両端間には逆起電力が生じる。
この結果、変成器Ｔ１の一次巻線ｗ１の両端のうち交流電源ＡＣＶに接続されている方の端は、他方の端に比べて正極性となる。すると、変成器Ｔ１の一次巻線ｗ１から、ダイオードＤ２のアノード及びカソード及びコンデンサＣを順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れ、二次巻線ｗ２には、トランジスタＴＲ２のエミッタをこの整流器の出力端の正極より低電位とする向きの起電力が誘起される。変成器Ｔ１の一次巻線ｗ１に生じる逆起電力の大きさがこの整流器の出力端の両極間の電圧の大きさを超えると、トランジスタＴＲ２のエミッタはこの整流器の出力端の負極より低電位となり、トランジスタＴＲ２はオンする。
【００５９】
そして、トランジスタＴＲ２がオンすると、変成器Ｔ１の二次巻線ｗ２から、抵抗器Ｒ３、トランジスタＴＲ２のコレクタ及びエミッタを順に経て変成器Ｔ１の二次巻線ｗ２に戻る電流が流れ、抵抗器Ｒ３の両端間には、トランジスタＦＥＴ２のゲートをソースより低電位とする向きの電圧降下が生じる。このため、トランジスタＦＥＴ２は飽和領域でオンし、トランジスタＦＥＴ２のドレイン−ソース間の電圧はほぼ０となる。この結果、変成器Ｔ１の一次巻線ｗ１から、トランジスタＦＥＴ２のドレイン及びソース、整流器の出力端の正極、負荷Ｚ及びこの整流器の出力端の負極を順に経て変成器Ｔ１の一次巻線ｗ１に戻る電流が流れる。
その後、変成器Ｔ１の一次巻線ｗ１に発生した逆起電力が減衰して、この整流器の出力端の両極間の電圧の大きさ以下になるとトランジスタＴＲ２はオフし、更にトランジスタＦＥＴ２もオフする。
図２の整流器も、以上説明した動作を繰り返すことにより整流作用を行う。
【００６０】
なお、図２の整流器も、保護用のダイオードを備えるようにしてもよい。この場合、変成器Ｔ１の二次巻線ｗ２の両端のうちトランジスタＦＥＴ２のソースに接続されていない方の端は、トランジスタＴＲ２のエミッタではなく保護用のダイオードのカソードに接続され、トランジスタＴＲ２のエミッタは、保護用のダイオードのアノードに接続されるものとする。
【００６１】
図２の整流器が保護用のダイオードを備える場合、変成器Ｔ１の二次巻線ｗ２に、トランジスタＴＲ２のエミッタをこの整流器の出力端の負極より高電位とする向きの起電力が誘起されると、保護用のダイオードが逆バイアスされる。このため、トランジスタＴＲ２のエミッタ−ベース間に、この整流器の出力端の両極間の電圧と変成器Ｔ１の二次巻線ｗ２の両端間の電圧との和にあたる電圧が印加されるという事態が防止され、トランジスタＴＲ２の破壊が防止される。
【００６２】
また、図３に示すように、この整流器は、図１の構成に加え、更に変成器Ｔ２と、トランジスタＴＲ３と、トリガ発振器ＴＲＧとを備えていてもよい。図３の構成を有することにより、後述するように、この構成は直流−直流変換器として機能する。
【００６３】
変成器Ｔ２は、パルストランス等より構成され、一次巻線及び二次巻線を備える。変成器Ｔ２の一次巻線は、トランジスタＴＲ３の後述するコレクタ及びエミッタを両端とする電流路に直列に接続され、直列回路を形成している。変成器Ｔ２の二次巻線の両端は、図１の構成における両入力端に１対１に接続される。
【００６４】
トランジスタＴＲ３は、ＮＰＮ型バイポーラトランジスタより構成され、ベース、エミッタ及びコレクタを備える。
トランジスタＴＲ３のベースは、トリガ発振器ＴＲＧの後述する出力端に接続されている。トランジスタＴＲ３のコレクタ及びエミッタを両端とする電流路は、上述の通り、変成器Ｔ２の一次巻線に直列に接続され、直列回路を形成している。
【００６５】
トリガ発振器ＴＲＧは、無安定マルチバイブレータ等より構成されており、出力端を備え、矩形波を自己の出力端より発生する。トリガ発振器ＴＲＧが発生する矩形波がハイレベルにあるとき、トランジスタＴＲ３のエミッタの電位を基準とした場合のこの矩形波の電圧は、トランジスタＴＲ３がオンするような値である。一方、この矩形波がローレベルにあるとき、トランジスタＴＲ３のエミッタの電位を基準とした場合のこの矩形波の電圧は、トランジスタＴＲ３がオフするような値である。
トリガ発振器ＴＲＧの出力端は、上述の通り、トランジスタＴＲ３のベースに接続されている。
【００６６】
変成器Ｔ２の一次巻線とトランジスタＴＲ３のコレクタ−エミッタ間の電流路とが形成する直列回路の両端のうち、トランジスタＴＲ３のコレクタに近い方の端に、図３に示すように、電圧の変換を行う対象の直流電圧を発生する外部の直流電源ＤＣＶの正極を接続し、他方の端に直流電源ＤＣＶの負極を接続したとする。そして、トリガ発振器ＴＲＧが自己の出力端より矩形波を出力したとする。
このとき、トランジスタＴＲ３は、トリガ発振器ＴＲＧが発生する矩形波の周期でオン及びオフを繰り返す。
【００６７】
変成器Ｔ２の一次巻線の両端のうち、トランジスタＱ１がオンしているとき高電位になる方の端（つまり、直流電源ＤＣＶの正極に近い方の端）は、トランジスタＱ１がオフすると、変成器Ｔ２の一次巻線に生じる逆起電力のため、他方の端（つまり、直流電源ＤＣＶの負極に近い方の端）に比べて低電位となる。
【００６８】
従って、トランジスタＱ１が周期的にオン及びオフを繰り返すことにより、変成器Ｔ２の一次巻線の各端の電圧の極性は周期的に反転する。この結果、変成器Ｔ２の二次巻線にも起電力が誘起され、変成器Ｔ２の二次巻線の各端の電圧の極性も、周期的に反転する。
そして、図３の構成の直流−直流変換器のうち、図１の構成と実質的に同一である部分は、図１の構成と実質的に同一の動作を行うことにより、変成器Ｔ２の二次巻線に発生した電圧を整流する。
【００６９】
図３の直流−直流変換器の出力端の両極間に発生する電圧は、直流電源ＤＣＶが発生する電圧や、トランジスタＱ１がオン及びオフする周期や、１周期当たりでオンする期間とオフする期間の長さの比や、変成器Ｔ２の一次巻線と二次巻線の巻数比や、変成器Ｔ１の一次巻線ｗ１の自己インダクタンス等により決まる。
なお、図３の直流−直流変換器において、図１の構成と共通する部分の構成は、図２の構成と実質的に同一であってもよい。
【００７０】
【発明の効果】
以上説明したように、この発明によれば、簡単で消費電力の少ない構成で、貫通電流の発生や負荷からの電流の逆流が防止される電源装置が実現される。
【図面の簡単な説明】
【図１】この発明の実施の実施の形態にかかる整流器の構成を示す回路図である。
【図２】図１の整流器の変形例の構成を示す回路図である。
【図３】図１の構成の変形例である直流−直流変換器を示す回路図である。
【符号の説明】
ＡＣＶ 交流電源
Ｃ コンデンサ
Ｄ１、Ｄ２ ダイオード
ＤＣＶ 直流電源
Ｔ１、Ｔ２ 変成器
ＴＲ１〜ＴＲ３、ＦＥＴ１、ＦＥＴ２ トランジスタ
Ｒ１〜Ｒ４ 抵抗器
ｗ１ 一次巻線
ｗ２ 二次巻線
Ｚ 負荷
Claims (7)
- 一対の入力端と、
前記一対の入力端から供給される電流を外部の負荷に流すための第１の電流路と、
前記一対の入力端の一方の電位を基準とした他方の電圧の極性を判別し、所定の極性であると判別したときに前記第１の電流路を導通させる第１の判別手段と、
前記第１の電流路が導通しているか否かを判別し、導通していないと判別したときに起電力を発生する第２の判別手段と、
前記第２の判別手段が発生する起電力により発生する電流を、前記第１の電流路が導通したときに前記負荷に流れる電流と同一の向きで該負荷に流すための第２の電流路と、
前記第２の判別手段が起電力を発生したか否かを判別し、発生したと判別したときに前記第２の電流路を導通させ、発生していないと判別したときに前記第２の電流路を遮断する第３の判別手段と、
を備え、
前記第１の電流路は、
自身の一端と第１の制御端との間に所定のバイアス電圧が印加されたときにオン動作し、印加されないときにオフ動作する第１のスイッチング素子で構成され、
前記第１の判別手段は、
前記一対の入力端の前記一方の電位を基準とした前記他方の電圧の極性が前記所定の極性であるときに前記一対の入力端から供給される電流の一部を前記バイアス用負荷に導く第１の初期電流供給手段と、
前記第１のスイッチング素子の前記一端と前記第１の制御端との間に接続され、前記第１の初期電流供給手段から導かれた電流に基づいて前記所定のバイアス電圧を発生させるバイアス用負荷と、
を備えたことを特徴とする電源装置。 - 前記第１のスイッチング素子は、前記第１の制御端として機能するゲートと、前記第１の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタにて構成されたことを特徴とする請求項１に記載の電源装置。
- 前記第２の判別手段は、前記第１の電流路に流れる電流を自身に通過させる第１のインダクタにて構成され、前記第１のインダクタの両端間に前記起電力を発生させることを特徴とする請求項１または２に記載の電源装置。
- 前記第２の電流路は、
自身の一端と第２の制御端との間に所定の第２バイアス電圧が印加されたときにオン動作し、印加されないときにオフ動作する第２のスイッチング素子で構成され、
前記第３の判別手段は、
前記第２のスイッチング素子に接続されてなり、前記第１のインダクタが前記起電力を発生したときに前記第１のインダクタに電流を導く第２の初期電流供給手段と、
前記第１のインダクタに誘導結合された第２のインダクタと、
前記第２のインダクタが発生した電圧を前記第２のスイッチング素子の前記一端と前記第２の制御端との間に印加するバイアス電圧印加手段と、
を備えたことを特徴とする請求項３に記載の電源装置。 - 前記バイアス電圧印加手段は、前記起電力の大きさが所定の値を超えたか否かを判別し、超えたと判別したときに前記第２のインダクタが発生した電圧を前記第２のスイッチング素子の前記一端と前記第２の制御端との間に印加することを特徴とする請求項４に記載の電源装置。
- 前記第２のスイッチング素子は、前記第２の制御端として機能するゲートと、前記第２の電流路の両端として機能するドレイン及びソースを備えるエンハンスメント型電界効果トランジスタにて構成されたことを特徴とする請求項４または５に記載の電源装置。
- 一次巻線と、前記一次巻線に誘導結合された二次巻線とを備える変成器と、
外部より供給される直流電圧を、前記一次巻線の両端間に周期的に断続して印加する手段と、
を備え、
前記二次巻線の両端は、前記一対の入力端に１対１に接続されていることを特徴とする請求項１〜６のいずれか一つに記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37383099A JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37383099A JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001190065A JP2001190065A (ja) | 2001-07-10 |
| JP3557139B2 true JP3557139B2 (ja) | 2004-08-25 |
Family
ID=18502832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37383099A Expired - Fee Related JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557139B2 (ja) |
-
1999
- 1999-12-28 JP JP37383099A patent/JP3557139B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001190065A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4347423B2 (ja) | 同期整流を用いる電源 | |
| JP4158054B2 (ja) | スイッチング電源装置 | |
| JP3391384B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH11146640A (ja) | スイッチング電源用整流回路およびこの整流回路を用いたスイッチング電源 | |
| EP0736959B1 (en) | Low dissipation power controller | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JP3557139B2 (ja) | 電源装置 | |
| JP4172569B2 (ja) | スイッチング電源装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4013952B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4484006B2 (ja) | スイッチング電源装置 | |
| TW202130102A (zh) | 用於在次級同步整流器中產生控制訊號和充電直流電源的方法與裝置 | |
| JP3294794B2 (ja) | 電源装置 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP2001286130A (ja) | 力率改善回路 | |
| JP6942040B2 (ja) | 絶縁型スイッチング電源 | |
| JP3664630B2 (ja) | 電源装置 | |
| JP2004015901A (ja) | 電力変換装置 | |
| JP2003304684A (ja) | フォワードコンバータ | |
| JP3694292B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| EP1360559A2 (en) | Switching power supply | |
| JPH11206118A (ja) | 同期整流回路およびフォワード型コンバータ電源 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP3623765B2 (ja) | スイッチングコンバータ | |
| JP3693876B2 (ja) | 整流器及び整流装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |