JP2001190065A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2001190065A JP2001190065A JP37383099A JP37383099A JP2001190065A JP 2001190065 A JP2001190065 A JP 2001190065A JP 37383099 A JP37383099 A JP 37383099A JP 37383099 A JP37383099 A JP 37383099A JP 2001190065 A JP2001190065 A JP 2001190065A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current path
- current
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
発生や負荷からの電流の逆流が防止される電源装置を提
供することである。 【解決手段】 交流電源ACVの両出力端のうち変成器
T1に接続されている方が正極性になると、トランジス
タTR1及びFET1がオンして、交流電源ACVから
一次巻線w1を経て負荷Zへと電流が流れる。このとき
トランジスタTR2はオフするので、抵抗器R3には電
圧降下が生じず、トランジスタFET2はオフする。交
流電源ACVと一次巻線w1との接続点の電位が一次巻
線w1と負荷Zとの接続点の電位以下になると、トラン
ジスタTR1及びFET1がオフして一次巻線w1に逆
起電力が生じ、二次巻線w2にも等量の起電力が生じ
る。一次巻線w1の逆起電力が負荷Zの両端間の電圧に
達するとトランジスタTR2はオンし、トランジスタF
ET2もオンする。これにより一次巻線w1から負荷Z
へと電流が流れ、整流作用が行われる。
Description
し、特に、損失の少ない整流器及びスイッチング電源に
関する。
損失や電圧降下を軽減するため、整流素子としてショッ
トキーダイオードを用いる手法や、同期整流を行う手法
がある。ショットキーダイオードは、順方向電圧が0.
4ボルト程度であるため、順方向電圧が0.6ボルト程
度である通常のシリコンダイオードを用いる場合より
も、整流により得られる直流電圧の低下量が軽減され
る。
極性の反転に同期して、バイポーラトランジスタや電界
効果トランジスタ等のトランジスタをオン及びオフする
ことにより、トランジスタに整流作用を行わせる手法で
ある。トランジスタがオンしているときのトランジスタ
の電流路の両端間(例えば、バイポーラトランジスタの
エミッタ−コレクタ間や、電界効果トランジスタのソー
ス−ドレイン間)の電圧は、数十ミリボルト程度とな
る。従って、同期整流の手法によれば、整流素子として
シリコンダイオードを用いる場合よりも、整流により得
られる直流電圧の低下量が軽減される。
整流を行う場合、トランジスタのオン及びオフのタイミ
ングの決定が困難であり、タイミングを決定する装置の
構成は複雑で、消費電力も大きかった。
出力すべき直流電圧の極性と一致しているにもかかわら
ずトランジスタがオンせずに整流の効率が悪化したり、
整流する対象の交流電圧の極性が出力すべき直流電圧の
極性と一致していないにもかかわらずトランジスタがオ
ンしてしまう危険が大きかった。
流の手法により全波整流を行う場合、複数のトランジス
タが同時にオフすることにより整流の効率が悪化する危
険があった。また、複数のトランジスタが同時にオンす
ることにより、負荷に流れることなく同時にオンした各
トランジスタの電流路に貫通電流が流れ、極めて大きな
電力損失を発生する危険もあった。更に、複数のトラン
ジスタが同時にオンする場合は、負荷が容量性負荷であ
るなどのため負荷からトランジスタの電流路へと電流が
逆流する危険もあった。
ので、簡単で消費電力の少ない構成で、貫通電流の発生
や負荷からの電流の逆流が防止される電源装置を提供す
ることを目的とする。
め、この発明の電源装置は、一対の入力端と、各前記入
力端から供給される電流を外部の負荷に流すための第1
の電流路を備え、各前記入力端の一方の電位を基準とし
た他方の電圧の極性を判別し、所定の極性であると判別
したとき、前記第1の電流路を導通させる第1判別手段
と、前記第1の電流路が導通しているか否かを判別し、
導通していないと判別したとき起電力を発生する第2判
別手段と、前記第2判別手段が発生する起電力により発
生する電流を、前記第1の電流路が導通したときに前記
負荷に流れる電流と同一の向きで前記負荷に流すための
第2の電流路を備え、前記第2判別手段が起電力を発生
したか否かを判別し、発生したと判別したとき前記第2
の電流路を実質的に導通させ、発生していないと判別し
たとき前記第2の電流路を実質的に遮断する第3判別手
段と、を備える、ことを特徴とする。
また、このような電源装置では、負荷電流が第1の電流
路に供給されていないときも、第2判別手段が発生した
起電力による電流が負荷に流れる。そして、第2判別手
段が起電力を生じていないときは第2の電流路が遮断さ
れるので、第2の電流路に貫通電流が流れることによる
電力消費の発生も少なく、また、負荷からの電流が第2
の電流路へと逆流する事態も防止される。
御端及び前記第1の電流路を備え、前記第1の電流路の
一端と前記第1の制御端との間の電圧が所定の条件に合
致したとき前記第1の電流路を飽和領域でオンし、合致
しないとき実質的にオフする第1のスイッチング素子
と、前記第1の電流路の前記一端と前記第1の制御端と
の間に接続されたバイアス用負荷と、各前記入力端の前
記一方の電位を基準とした前記他方の電圧の極性が前記
所定の極性であるとき、前記入力端から供給される電流
を前記バイアス用負荷に流す第1の初期電流供給手段
と、を備えることにより、第1の電流路をオン及びオフ
する。第1のスイッチング素子は飽和領域でオンするの
で、第1のスイッチング素子がオンしているときの第1
の電流路内での電圧降下は実質的に発生せず、従って電
力消費が実質的に発生しない。
ば、前記第1の制御端として機能するゲートと、前記第
1の電流路の両端として機能するドレイン及びソースを
備えるエンハンスメント型電界効果トランジスタより構
成されていればよい。
流れる電流を自己に通過させる第1のインダクタより構
成されていてもよい。この場合、前記第1のインダクタ
の両端間に前記起電力を発生させる。
記第2の電流路を備え、前記第2の電流路の一端と前記
第2の制御端との間の電圧が所定の条件に合致したとき
前記第2の電流路を飽和領域でオンし、合致しないとき
実質的にオフする第2のスイッチング素子と、前記第2
の電流路に並列に接続されており、前記第1のインダク
タが起電力を発生したとき前記第1のインダクタに電流
を流す第2の初期電流供給手段と、前記第1のインダク
タに誘導結合された第2のインダクタと、前記第2のイ
ンダクタが発生した電圧を前記第2の電流路の一端と前
記第2の制御端との間に印加するバイアス電圧印加手段
と、を備えることにより、第2の電流路をオン及びオフ
し、第1の電流路がオフしている間、負荷に電流を供給
する。第2のスイッチング素子は飽和領域でオンするの
で、第2のスイッチング素子がオンしているときの第2
の電流路内での電圧降下は実質的に発生せず、従って電
力消費が実質的に発生しない。
の大きさが所定の値を超えたか否かを判別し、超えたと
判別したとき、前記第2のインダクタが発生した電圧を
前記第2の電流路の一端と前記第2の制御端との間に印
加するものとすれば、負荷に印加される電圧が過小な値
となる事態が防止され、また、負荷から電流が逆流する
事態も防止される。
ば、前記第2の制御端として機能するゲートと、前記第
2の電流路の両端として機能するドレイン及びソースを
備えるエンハンスメント型電界効果トランジスタより構
成されていればよい。
線に誘導結合された二次巻線とを備える変成器と、外部
より供給される直流電圧を、前記一次巻線の両端間に周
期的に断続して印加する手段と、を備えていてもよく、
この場合、前記二次巻線の両端は、各前記入力端に1対
1に接続されていれば、この電源装置は、外部より供給
される直流電圧の電圧を変換する直流−直流変換装置と
して機能する。
の実施の形態を、整流器を例として説明する。図1は、
この発明の実施の形態にかかる整流器の構成を示す回路
図である。図示するように、この整流器は、変成器T1
と、トランジスタTR1、TR2、FET1及びFET
2と、ダイオードD1及びD2と、抵抗器R1〜R4
と、コンデンサCとより構成されており、一対の入力端
と、正極及び負極からなる出力端とを備えている。
され、互いに巻数が実質的に等しい一次巻線w1及び二
次巻線w2を備える。変成器T1の一次巻線w1の一端
は、この整流器の入力端の一方に接続されており、他端
は、この整流器の出力端の正極に接続されている。変成
器T1の二次巻線w2の一端は、トランジスタFET1
の後述するソースに接続されており、他端は、トランジ
スタTR2の後述するエミッタに接続されている。
のうちトランジスタFET1のソースに接続される方の
端は、一次巻線w1に交流電流が流れたとき、一次巻線
w1の両端のうちこの整流器の入力端に接続されている
方の端の電圧と同相で電圧が変化するように選ばれてい
る。
ラトランジスタより構成され、ベース、エミッタ及びコ
レクタを備える。トランジスタTR1のベースは、抵抗
器R2を介して、この整流器の出力端の正極に接続され
ている。トランジスタTR1のエミッタは、この整流器
の入力端の一方と変成器T1の一次巻線w1の一端との
接続点に接続されている。トランジスタTR1のコレク
タは、抵抗器R1を介して、この整流器の出力端の負極
に接続されている。
ラトランジスタより構成され、ベース、エミッタ及びコ
レクタを備える。トランジスタTR2のベースは、抵抗
器R4を介して、この整流器の出力端の正極に接続され
ている。トランジスタTR2のエミッタは、変成器T1
の二次巻線w2の両端のうちトランジスタFET2のソ
ースに接続されていない方の端に接続されている。トラ
ンジスタTR2のコレクタは、抵抗器R3を介して、こ
の整流器の出力端の負極に接続されている。
ハンスメント型MOSFET(Metal-Oxide-Silicon Fi
eld Effect Transistor)より構成され、ゲート、ソー
ス及びドレインを備える。トランジスタFET1のゲー
トは、トランジスタTR1のコレクタに接続されてい
る。トランジスタFET1のソースは、この整流器の出
力端の負極に接続されており、ドレインは、この整流器
の入力端の他方(すなわち、変成器T1の一次巻線w1
に接続されていない方)に接続されている。
ハンスメント型MOSFETより構成され、ゲート、ソ
ース及びドレインを備える。トランジスタFET2のゲ
ートは、トランジスタTR2のコレクタに接続されてい
る。トランジスタFET2のソースは、この整流器の出
力端の負極に接続されている。トランジスタFET2の
ドレインは、この整流器の入力端の上述の一方と変成器
T1の一次巻線w1の一端との接続点に接続されてい
る。
とソースとの間には、ソースからドレインに向かう向き
が順方向になるようにして、ダイオードD1が接続され
ている。また、トランジスタFET2のドレインとソー
スとの間には、ソースからドレインに向かう向きが順方
向になるようにして、ダイオードD2が接続されてい
る。
ート−ソース間にバイアス電圧を印加するためのもので
あり、また、トランジスタTR1のコレクタ−エミッタ
間に流れる電流の大きさを制限するためのものでもあ
る。抵抗器R1は、上述の通り、トランジスタTR1の
コレクタとこの整流器の出力端の負極との間に接続され
ている。(換言すれば、トランジスタFET1のゲート
とソースとの間に接続されている。)
いてトランジスタTR1のエミッタ−コレクタ間に電流
が流れたとき、抵抗器R1の両端間に、トランジスタF
ET1を飽和領域でオンさせるに足る電圧が発生するよ
う選ばれている。
スにバイアス電流を供給するためのものであり、上述の
通り、トランジスタTR1のベースと、この整流器の出
力端の正極との間に接続されている。
ート−ソース間にバイアス電圧を印加するためのもので
あり、また、トランジスタTR2のコレクタ−エミッタ
間に流れる電流の大きさを制限するためのものでもあ
る。抵抗器R3は、上述の通り、トランジスタTR2の
コレクタとこの整流器の出力端の負極との間に接続され
ている。(換言すれば、トランジスタFET2のゲート
とソースとの間に接続されている。)
スにバイアス電流を供給するためのものであり、上述の
通り、トランジスタTR2のベースと、この整流器の出
力端の正極との間に接続されている。
極及び負極の間に接続されている。
ように、整流する対象の交流電圧を発生する外部の交流
電源ACVの一対の出力端を1対1に接続し、この整流
器の出力端の両極間に、直流電流を供給する対象の外部
の負荷Zを接続したとする。この場合、変成器T1の一
次巻線w1の両端のうちこの整流器の入力端に接続され
ている方の端は交流電源ACVに接続され、この整流器
の出力端の正極に接続されている方の端は負荷Zに接続
される。
成器T1の一次巻線w1に接続されている方の端が他方
の端に比べて高電位になると、交流電源ACVから、変
成器T1の一次巻線w1、コンデンサC、ダイオードD
1のアノード及びカソードを順に経て交流電源ACVに
戻る電流が流れるようになる。
端間には、交流電源ACVに接続されている方の端が他
方の端に比べて正極性となる向きに電圧が発生する。こ
のため、交流電源ACVと変成器T1の一次巻線w1と
の接続点に接続されているトランジスタTR1のエミッ
タは、抵抗器R2を介してこの整流器の出力端の正極に
接続されたトランジスタTR1のベースに比べて正極性
となる。従って、トランジスタTR1がオンする。
源ACVから、トランジスタTR1のエミッタ及びコレ
クタ、抵抗器R1、ダイオードD1のアノード及びカソ
ードを順に経て交流電源ACVに戻る電流が流れるよう
になる。この結果、抵抗器R1の両端間には、トランジ
スタFET1のゲートをトランジスタFET1のソース
に比べて高電位とする向きの電圧降下が発生する。従っ
て、トランジスタFET1がオンし、トランジスタFE
T1のドレイン−ソース間の電圧は実質的に0となる
(すなわち、トランジスタFET1は飽和領域でオンす
る)。
1の一次巻線w1、この整流器の出力端の正極、負荷
Z、この整流器の出力端の負極、トランジスタFET1
のソース及びドレインを順に経て交流電源ACVに戻る
電流が流れるようになり、負荷Zに電流が供給される。
また、負荷Zに並列に接続されているコンデンサCにも
電流が流れ、コンデンサCが充電される。
次巻線w1を経てコンデンサCに向かう電流が流れる結
果、変成器T1の二次巻線w2の両端間には、トランジ
スタTR2のエミッタに接続されている方の端が他方の
端に比べて負極性となる向きに電圧が発生する。この結
果、トランジスタTR2のエミッタは、この整流器の出
力端の負極より低電位となる。
抗器R4を介してこの整流器の出力端の正極に接続され
ている。また、交流電源ACVから変成器T1の一次巻
線w1に向かう電流は、この整流器の出力端の正極か
ら、負荷ZやコンデンサCを経てこの整流器の出力端の
負極に流れ込んでいる。従って、トランジスタTR2の
ベースは、この整流器の出力端の負極より高電位であ
る。従って、トランジスタTR2のエミッタはベースよ
り低電位となり、トランジスタTR2はオフする。
ると、抵抗器R3に電流を供給する経路は実質的に断た
れるので、抵抗器R3の両端間には実質的に電圧降下が
発生しない。このため、トランジスタFET2のゲート
−ドレイン間の電圧はほぼ0となり、従って、トランジ
スタFET2はオフ状態を保つ。これにより、交流電源
ACVからトランジスタFET2のドレイン−ソース間
を経て交流電源ACVに戻る貫通電流が発生することが
防止される。
器T1の一次巻線w1に接続されている方の端の電位が
他方の端の電位以下になったとする。この場合、この整
流器の出力端の各極の電位は、充電されたコンデンサC
がこの整流器の出力端の両端間に接続されているため、
交流電源ACVの両端のうち変成器T1の一次巻線w1
に接続されている方の端の電位が他方の端の電位以下に
なる直前の電位を実質的に保つ。従って、交流電源AC
Vと変成器T1の一次巻線w1との接続点の電位は、整
流器の出力端の正極の電位以下になる。
位はトランジスタTR1のエミッタの電位以上となり、
トランジスタTR1にベース電流が実質的に流れなくな
る。従って、トランジスタTR1はオフする。この結
果、抵抗器R1には実質的に電流が流れなくなるので、
抵抗器R1の両端間には実質的に電圧降下が発生しな
い。従って、トランジスタFET1もオフする。
流電源ACVには実質的に電流が流れなくなり、変成器
T1の一次巻線w1からコンデンサC及び負荷Zへ電流
が流れることも実質的になくなる。
の供給が断たれると、変成器T1の一次巻線w1の両端
間には逆起電力が生じる。この結果、変成器T1の一次
巻線w1の両端のうち交流電源ACVに接続されている
方の端は、他方の端に比べて負極性となる。すると、変
成器T1の一次巻線w1から、コンデンサC、ダイオー
ドD2のアノード及びカソードを順に経て変成器T1の
一次巻線w1に戻る電流が流れるようになる。
相互誘導によって、トランジスタTR2のエミッタをこ
の整流器の出力端の負極より高電位とする向きの起電力
が誘起される。変成器T1の一次巻線w1及び二次巻線
w2の巻数は互いに実質的に等しいので、変成器T1の
二次巻線w2に生じる起電力の大きさは、一次巻線w1
に生じる逆起電力の大きさに実質的に等しい。
る逆起電力の大きさが、この整流器の出力端の両極間の
電圧の大きさを超えると、トランジスタTR2のエミッ
タは、抵抗器R4を介してこの整流器の出力端の正極に
接続されているトランジスタTR2のベースより高電位
となり、従ってトランジスタTR2はオンする。
と、変成器T1の二次巻線w2から、トランジスタTR
2のエミッタ及びコレクタ、抵抗器R3を順に経て変成
器T1の二次巻線w2に戻る電流が流れるようになる。
このため、抵抗器R3の両端間には、トランジスタFE
T2のゲートをソースより高電位とする向きの電圧降下
が生じる。このため、トランジスタFET2は飽和領域
でオンし、トランジスタFET2のドレイン−ソース間
の電圧はほぼ0となる。
ら、この整流器の出力端の正極、負荷Z、この整流器の
出力端の負極、トランジスタFET2のソース及びドレ
インを順に経て変成器T1の一次巻線w1に戻る電流が
流れるようになり、引き続き負荷Zに電流が供給され
る。
した逆起電力が減衰して、この整流器の出力端の両極間
の電圧の大きさ以下になると、トランジスタTR2のエ
ミッタは、トランジスタTR2のベースより低電位とな
り、従ってトランジスタTR2はオフする。この結果、
抵抗器R3の両端間には実質的に電圧降下が生じなくな
るので、トランジスタFET2もオフする。
流電源ACVから負荷Zへの電流の供給が実質的に行わ
れていない状態で、トランジスタFET2もオフすれ
ば、例えば負荷Zが容量性負荷であるために、負荷Zか
らこの整流器の出力端の正極に正極性の電圧が印加され
ても、コンデンサCを充電する電流がコンデンサCに流
れる他は、この整流器内部に、負荷Zから供給される電
流が流れることは実質的にない。
する度に、この整流器は以上説明した動作を繰り返し、
自己の出力端の正極から負荷Zを経て自己の出力端の負
極へと電流が流れるように、負荷Zに電流を供給する。
すなわち、この整流器は整流作用を行う。
器の構成は上述のものに限られない。例えば、ダイオー
ドD1は、トランジスタFET1が有する寄生ダイオー
ドであってもよく、同様に、ダイオードD2は、トラン
ジスタFET2が有する寄生ダイオードであってもよ
い。
の巻数とは互いに等しい値である必要はない。一次巻線
w1と二次巻線w2との巻数比は、一次巻線w1の両端
間に発生する上述の逆起電力の大きさがこの整流器の両
端間の電圧の大きさを超える値になったとき、トランジ
スタTR2をオンさせるに足る電圧が発生するように選
ばれていればよい。例えば、トランジスタTR2をオン
させるためにトランジスタTR2のベース−エミッタ間
に印加させるべき電圧が大きく、一次巻線w1と二次巻
線w2との巻数比が1対1の場合では一次巻線w1の両
端間の逆起電力の大きさがこの整流器の両端間の電圧の
大きさを超えてもトランジスタTR2をオンしない、と
いう場合は、二次巻線w2の巻数を、一次巻線w1の巻
数より多くすればよい。また、変成器T1の一次巻線w
1に生じる起電力が大きく、一次巻線w1と二次巻線w
2との巻数比が1対1の場合では二次巻線w2の両端間
に生じた起電力によりトランジスタTR2が破壊される
おそれがある、という場合は、二次巻線w2の巻数を、
一次巻線w1の巻数より少なくすればよい。
た逆起電力が減衰してトランジスタFET2がオフした
後、交流電源ACVから変成器T1の一次巻線w1への
電流の供給が開始されると、供給開始の瞬間、変成器T
1の一次巻線w1の両端間には起電力が発生する。この
起電力の向きは、一次巻線w1の両端のうち交流電源A
CVに接続されている方の端を他方の端に比べて正極性
とするような向きとなる。従って、変成器T1の二次巻
線w2には、トランジスタTR2のエミッタをこの整流
器の出力端の負極より低電位とする向きの起電力が誘起
される。一方、充電されたコンデンサCによって、この
整流器の出力端の正極は負極より高電位に保たれる。こ
のため、トランジスタTR2のエミッタ−ベース間に
は、この整流器の出力端の両極間の電圧と、変成器T1
の二次巻線w2の両端間の電圧との和にあたる電圧が印
加され、トランジスタTR2の破壊を招くおそれがあ
る。
力端の両極間の電圧と、変成器T1の二次巻線w2の両
端間の電圧との和にあたる電圧によるトランジスタTR
2の破壊を防止するため、保護用のダイオードを備える
ようにしてもよい。この場合、変成器T1の二次巻線w
2の両端のうちトランジスタFET2のソースに接続さ
れていない方の端は、トランジスタTR2のエミッタで
はなく保護用のダイオードのアノードに接続され、トラ
ンジスタTR2のエミッタは、保護用のダイオードのカ
ソードに接続されるものとする。図1の整流器が保護用
のダイオードを備える場合、変成器T1の二次巻線w2
に、トランジスタTR2のエミッタをこの整流器の出力
端の負極より低電位とする向きの起電力が誘起される
と、保護用のダイオードが逆バイアスされる。このた
め、トランジスタTR2のエミッタ−ベース間に、この
整流器の出力端の両極間の電圧と変成器T1の二次巻線
w2の両端間の電圧との和にあたる電圧が印加されると
いう事態が防止される。従って、トランジスタTR2の
破壊が防止される。
ET1及びFET2はpチャネルエンハンスメント型M
OSFETより構成されていてもよい。ただし、この場
合、図2に示すように、トランジスタTR1及びTR2
はいずれもNPN型バイポーラトランジスタより構成さ
れているものとする。また、ダイオードD1は、トラン
ジスタFET1のドレインからソースに向かう向きが順
方向になるようにしてトランジスタFET1のドレイン
−ソース間に接続されるものとし、ダイオードD2は、
トランジスタFET2のドレインからソースに向かう向
きが順方向になるようにしてトランジスタFET2のド
レイン−ソース間に接続されるものとする。また、図2
に示すように、トランジスタFET1及びFET2はp
チャネルエンハンスメント型MOSFETより構成され
ている場合、図1の構成においてこの整流器の出力端の
正極に接続されていた箇所はこの整流器の負極に接続さ
れ、図1の構成においてこの整流器の出力端の負極に接
続されていた箇所はこの整流器の正極に接続されるもの
とする。
を流れる電流の向きが図1の構成における向きと逆にな
る点を除き、実質的に図1の構成の動作と同一である。
すなわち、図2の整流器の各入力端に交流電源ACVの
各出力端を1対1に接続し、この整流器の出力端の両極
間に負荷Zを接続したとすると、この整流器の各入力端
のうち、変成器T1の一次巻線w1に接続されている方
の端が他方の端に比べて低電位になったとき、交流電源
ACVから、ダイオードD1のアノード及びカソード、
コンデンサC、変成器T1の一次巻線w1を順に経て交
流電源ACVに戻る電流が流れる。この結果、トランジ
スタTR1のエミッタはトランジスタTR1のベースに
比べて負極性となり、従ってトランジスタTR1がオン
する。
源ACVから、ダイオードD1のアノード及びカソー
ド、抵抗器R1、トランジスタTR1のコレクタ及びエ
ミッタを順に経て交流電源ACVに戻る電流が流れるよ
うになる。この結果、抵抗器R1の両端間には、トラン
ジスタFET1のゲートをトランジスタFET1のソー
スより低電位とするような向きの電圧降下が発生する。
従って、トランジスタFET1が飽和領域でオンする。
従って、交流電源ACVから、トランジスタFET1の
ドレイン及びソース、この整流器の出力端の正極、負荷
Z、この整流器の出力端の負極、変成器T1の一次巻線
w1を順に経て交流電源ACVに戻る電流が流れる。
成器T1の二次巻線w2の両端間に誘起される電圧によ
り、トランジスタTR2のエミッタは、この整流器の出
力端の負極より高電位となる。また、トランジスタTR
2のベースは、この整流器の出力端の負極より低電位で
ある。従って、トランジスタTR2のエミッタはベース
より高電位となり、トランジスタTR2はオフする。こ
のため、トランジスタFET2はオフ状態を保つ。
器T1の一次巻線w1に接続されている方の端が他方の
端より高電位になったとすると、交流電源ACVには実
質的に電流が流れなくなる。一方、変成器T1の一次巻
線w1の両端間には逆起電力が生じる。この結果、変成
器T1の一次巻線w1の両端のうち交流電源ACVに接
続されている方の端は、他方の端に比べて正極性とな
る。すると、変成器T1の一次巻線w1から、ダイオー
ドD2のアノード及びカソード及びコンデンサCを順に
経て変成器T1の一次巻線w1に戻る電流が流れ、二次
巻線w2には、トランジスタTR2のエミッタをこの整
流器の出力端の正極より低電位とする向きの起電力が誘
起される。変成器T1の一次巻線w1に生じる逆起電力
の大きさがこの整流器の出力端の両極間の電圧の大きさ
を超えると、トランジスタTR2のエミッタはこの整流
器の出力端の負極より低電位となり、トランジスタTR
2はオンする。
と、変成器T1の二次巻線w2から、抵抗器R3、トラ
ンジスタTR2のコレクタ及びエミッタを順に経て変成
器T1の二次巻線w2に戻る電流が流れ、抵抗器R3の
両端間には、トランジスタFET2のゲートをソースよ
り低電位とする向きの電圧降下が生じる。このため、ト
ランジスタFET2は飽和領域でオンし、トランジスタ
FET2のドレイン−ソース間の電圧はほぼ0となる。
この結果、変成器T1の一次巻線w1から、トランジス
タFET2のドレイン及びソース、整流器の出力端の正
極、負荷Z及びこの整流器の出力端の負極を順に経て変
成器T1の一次巻線w1に戻る電流が流れる。その後、
変成器T1の一次巻線w1に発生した逆起電力が減衰し
て、この整流器の出力端の両極間の電圧の大きさ以下に
なるとトランジスタTR2はオフし、更にトランジスタ
FET2もオフする。図2の整流器も、以上説明した動
作を繰り返すことにより整流作用を行う。
ドを備えるようにしてもよい。この場合、変成器T1の
二次巻線w2の両端のうちトランジスタFET2のソー
スに接続されていない方の端は、トランジスタTR2の
エミッタではなく保護用のダイオードのカソードに接続
され、トランジスタTR2のエミッタは、保護用のダイ
オードのアノードに接続されるものとする。
る場合、変成器T1の二次巻線w2に、トランジスタT
R2のエミッタをこの整流器の出力端の負極より高電位
とする向きの起電力が誘起されると、保護用のダイオー
ドが逆バイアスされる。このため、トランジスタTR2
のエミッタ−ベース間に、この整流器の出力端の両極間
の電圧と変成器T1の二次巻線w2の両端間の電圧との
和にあたる電圧が印加されるという事態が防止され、ト
ランジスタTR2の破壊が防止される。
図1の構成に加え、更に変成器T2と、トランジスタT
R3と、トリガ発振器TRGとを備えていてもよい。図
3の構成を有することにより、後述するように、この構
成は直流−直流変換器として機能する。
され、一次巻線及び二次巻線を備える。変成器T2の一
次巻線は、トランジスタTR3の後述するコレクタ及び
エミッタを両端とする電流路に直列に接続され、直列回
路を形成している。変成器T2の二次巻線の両端は、図
1の構成における両入力端に1対1に接続される。
ラトランジスタより構成され、ベース、エミッタ及びコ
レクタを備える。トランジスタTR3のベースは、トリ
ガ発振器TRGの後述する出力端に接続されている。ト
ランジスタTR3のコレクタ及びエミッタを両端とする
電流路は、上述の通り、変成器T2の一次巻線に直列に
接続され、直列回路を形成している。
ブレータ等より構成されており、出力端を備え、矩形波
を自己の出力端より発生する。トリガ発振器TRGが発
生する矩形波がハイレベルにあるとき、トランジスタT
R3のエミッタの電位を基準とした場合のこの矩形波の
電圧は、トランジスタTR3がオンするような値であ
る。一方、この矩形波がローレベルにあるとき、トラン
ジスタTR3のエミッタの電位を基準とした場合のこの
矩形波の電圧は、トランジスタTR3がオフするような
値である。トリガ発振器TRGの出力端は、上述の通
り、トランジスタTR3のベースに接続されている。
3のコレクタ−エミッタ間の電流路とが形成する直列回
路の両端のうち、トランジスタTR3のコレクタに近い
方の端に、図3に示すように、電圧の変換を行う対象の
直流電圧を発生する外部の直流電源DCVの正極を接続
し、他方の端に直流電源DCVの負極を接続したとす
る。そして、トリガ発振器TRGが自己の出力端より矩
形波を出力したとする。このとき、トランジスタTR3
は、トリガ発振器TRGが発生する矩形波の周期でオン
及びオフを繰り返す。
ンジスタQ1がオンしているとき高電位になる方の端
(つまり、直流電源DCVの正極に近い方の端)は、ト
ランジスタQ1がオフすると、変成器T2の一次巻線に
生じる逆起電力のため、他方の端(つまり、直流電源D
CVの負極に近い方の端)に比べて低電位となる。
及びオフを繰り返すことにより、変成器T2の一次巻線
の各端の電圧の極性は周期的に反転する。この結果、変
成器T2の二次巻線にも起電力が誘起され、変成器T2
の二次巻線の各端の電圧の極性も、周期的に反転する。
そして、図3の構成の直流−直流変換器のうち、図1の
構成と実質的に同一である部分は、図1の構成と実質的
に同一の動作を行うことにより、変成器T2の二次巻線
に発生した電圧を整流する。
に発生する電圧は、直流電源DCVが発生する電圧や、
トランジスタQ1がオン及びオフする周期や、1周期当
たりでオンする期間とオフする期間の長さの比や、変成
器T2の一次巻線と二次巻線の巻数比や、変成器T1の
一次巻線w1の自己インダクタンス等により決まる。な
お、図3の直流−直流変換器において、図1の構成と共
通する部分の構成は、図2の構成と実質的に同一であっ
てもよい。
ば、簡単で消費電力の少ない構成で、貫通電流の発生や
負荷からの電流の逆流が防止される電源装置が実現され
る。
構成を示す回路図である。
る。
示す回路図である。
タ R1〜R4 抵抗器 w1 一次巻線 w2 二次巻線 Z 負荷
Claims (8)
- 【請求項1】一対の入力端と、各前記入力端から供給さ
れる電流を外部の負荷に流すための第1の電流路を備
え、各前記入力端の一方の電位を基準とした他方の電圧
の極性を判別し、所定の極性であると判別したとき、前
記第1の電流路を導通させる第1判別手段と、 前記第1の電流路が導通しているか否かを判別し、導通
していないと判別したとき起電力を発生する第2判別手
段と、 前記第2判別手段が発生する起電力により発生する電流
を、前記第1の電流路が導通したときに前記負荷に流れ
る電流と同一の向きで前記負荷に流すための第2の電流
路を備え、前記第2判別手段が起電力を発生したか否か
を判別し、発生したと判別したとき前記第2の電流路を
実質的に導通させ、発生していないと判別したとき前記
第2の電流路を実質的に遮断する第3判別手段と、を備
える、 ことを特徴とする電源装置。 - 【請求項2】前記第1判別手段は、 第1の制御端及び前記第1の電流路を備え、前記第1の
電流路の一端と前記第1の制御端との間の電圧が所定の
条件に合致したとき前記第1の電流路を飽和領域でオン
し、合致しないとき実質的にオフする第1のスイッチン
グ素子と、 前記第1の電流路の前記一端と前記第1の制御端との間
に接続されたバイアス用負荷と、 各前記入力端の前記一方の電位を基準とした前記他方の
電圧の極性が前記所定の極性であるとき、前記入力端か
ら供給される電流を前記バイアス用負荷に流す第1の初
期電流供給手段と、を備える、 ことを特徴とする請求項1に記載の電源装置。 - 【請求項3】前記第1のスイッチング素子は、前記第1
の制御端として機能するゲートと、前記第1の電流路の
両端として機能するドレイン及びソースを備えるエンハ
ンスメント型電界効果トランジスタより構成される、 ことを特徴とする請求項2に記載の電源装置。 - 【請求項4】前記第2判別手段は、前記第1の電流路に
流れる電流を自己に通過させる第1のインダクタより構
成され、前記第1のインダクタの両端間に前記起電力を
発生させる、 ことを特徴とする請求項1、2又は3に記載の電源装
置。 - 【請求項5】前記第3判別手段は、 第2の制御端及び前記第2の電流路を備え、前記第2の
電流路の一端と前記第2の制御端との間の電圧が所定の
条件に合致したとき前記第2の電流路を飽和領域でオン
し、合致しないとき実質的にオフする第2のスイッチン
グ素子と、 前記第2の電流路に並列に接続されており、前記第1の
インダクタが起電力を発生したとき前記第1のインダク
タに電流を流す第2の初期電流供給手段と、 前記第1のインダクタに誘導結合された第2のインダク
タと、 前記第2のインダクタが発生した電圧を前記第2の電流
路の一端と前記第2の制御端との間に印加するバイアス
電圧印加手段と、を備える、 ことを特徴とする請求項4に記載の電源装置。 - 【請求項6】前記バイアス電圧印加手段は、前記起電力
の大きさが所定の値を超えたか否かを判別し、超えたと
判別したとき、前記第2のインダクタが発生した電圧を
前記第2の電流路の一端と前記第2の制御端との間に印
加する、 ことを特徴とする請求項5に記載の電源装置。 - 【請求項7】前記第2のスイッチング素子は、前記第2
の制御端として機能するゲートと、 前記第2の電流路の両端として機能するドレイン及びソ
ースを備えるエンハンスメント型電界効果トランジスタ
より構成される、 ことを特徴とする請求項5又は6に記載の電源装置。 - 【請求項8】一次巻線と、前記一次巻線に誘導結合され
た二次巻線とを備える変成器と、 外部より供給される直流電圧を、前記一次巻線の両端間
に周期的に断続して印加する手段と、を備え、 前記二次巻線の両端は、各前記入力端に1対1に接続さ
れている、 ことを特徴とする請求項1乃至7のいずれか1項に記載
の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37383099A JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37383099A JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001190065A true JP2001190065A (ja) | 2001-07-10 |
JP3557139B2 JP3557139B2 (ja) | 2004-08-25 |
Family
ID=18502832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37383099A Expired - Fee Related JP3557139B2 (ja) | 1999-12-28 | 1999-12-28 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3557139B2 (ja) |
-
1999
- 1999-12-28 JP JP37383099A patent/JP3557139B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3557139B2 (ja) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4347423B2 (ja) | 同期整流を用いる電源 | |
CN114629358A (zh) | 具有有源钳位器的同步整流栅极驱动器 | |
US11881787B2 (en) | Method and system of a power converter with secondary side active clamp | |
US6597587B1 (en) | Current driven synchronous rectifier with energy recovery using hysterisis driver | |
JP4830408B2 (ja) | 電力変換装置 | |
JPH11146640A (ja) | スイッチング電源用整流回路およびこの整流回路を用いたスイッチング電源 | |
EP0736959B1 (en) | Low dissipation power controller | |
JPH06311738A (ja) | 昇圧チョッパ型スイッチング電源 | |
JP2005006477A (ja) | 自励式スイッチング電源回路 | |
JP4172569B2 (ja) | スイッチング電源装置 | |
JP2004201436A (ja) | Dc−dcコンバータにおける出力電流の逆流抑制回路、dc−dcコンバータの自励発振時保護回路、及びdc−dcコンバータの自励発振保護回路 | |
JP2004015901A (ja) | 電力変換装置 | |
JP3294794B2 (ja) | 電源装置 | |
JP2001190065A (ja) | 電源装置 | |
JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
JPH10285929A (ja) | 電気回路 | |
JP2001037219A (ja) | 電源装置及びその制御方法 | |
JP3623765B2 (ja) | スイッチングコンバータ | |
JP2002136122A (ja) | スイッチング電源装置 | |
WO2002065225A2 (en) | Switching power supply | |
JP3693876B2 (ja) | 整流器及び整流装置 | |
JP2000050625A (ja) | スイッチング電源回路 | |
JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
JP3103349B2 (ja) | 整流器及び電源装置 | |
JP2004040901A (ja) | 絶縁型電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |