JP3553914B2 - Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 - Google Patents
Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 Download PDFInfo
- Publication number
- JP3553914B2 JP3553914B2 JP2001305322A JP2001305322A JP3553914B2 JP 3553914 B2 JP3553914 B2 JP 3553914B2 JP 2001305322 A JP2001305322 A JP 2001305322A JP 2001305322 A JP2001305322 A JP 2001305322A JP 3553914 B2 JP3553914 B2 JP 3553914B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- scrambling code
- multiplication
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スペクトル拡散通信方式の送信系に係り、特に第三世代移動体端末装置などに用いられるＨＰＳＫ（Ｈｙｂｒｉｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）拡散変調回路及びこの拡散変調回路を用いた移動体通信端末装置に関する。
【０００２】
【従来の技術】
従来より、スペクトル拡散通信方式は広帯域信号を搬送波として、元の信号に比べて遥かに帯域の広い信号に変換する変調方式を採るため、干渉波や妨害波から通信を守り、通信中も雑音に紛れて通信の事実さえ秘匿できる。この特性に着目して、このスペクトラム拡散技術がＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の携帯電話などの移動体端末装置に用いられ、第三世代の移動体端末装置では、ＨＰＳＫ拡散変調回路を用いて送信データの拡散変調が行われ、これにより信号帯域幅が広帯域化されたデータがアンテナより送信される。
【０００３】
図５は従来のＨＰＳＫ拡散変調回路の構成例を示した回路図である。ＨＰＳＫ拡散変調回路は、チャネル拡散のデータコード（Ｃｄ）と制御コード（Ｃｃ）を生成するチャネライゼーションコード（Ｃｈａｎｎｅｌｉｚａｔｉｏｎ ｃｏｄｅ ）発生器１３、振幅量を決定するデータ用ゲインファクタ（βｄ）と制御用ゲインファクタ（βｃ）を生成するチャネルパワー間制御回路１４、複素拡散の同相成分（Ｃ１）と直交成分（Ｃ２）コードを生成するスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器１５、スクランブリングコード発生器１５から出力された直交成分（Ｃ２）を１／２間引きする１／２間引き（ｄｅｓｉｍａｔｉｏｎ）回路１６、チップレートでコードを発生するウオルシュコード（Ｗａｌｓｈ ｃｏｄｅ）発生器１７、個別データチャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｄａｔａ Ｃｈａｎｎｅｌ（ＤＰＤＣＨ））１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ａ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ａの乗算結果を乗算する乗算器１８ｂ、乗算器１８ｂの乗算結果とウォルシュコード発生器１７のコードＷ０を乗算する乗算器１８ｃ、乗算器１８ｃの乗算結果から後述する乗算器１８ｉの乗算結果を減算する減算器１９ａ、減算器１９ａの減算結果とスクランブリングコード発生器１５から出力される複素拡散の同相成分（Ｃ１）を乗算して出力値Ｉを算出する乗算器１８ｄ、個別制御チャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｃｏｎｔｏｒｏｌ Ｃｈａｎｎｅｌ（ＤＰＣＣＨ））１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｃ）を乗算する乗算器１８ｅ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｃ）と乗算器１８ｅの乗算結果を乗算する乗算器１８ｆ、乗算器１８ｆの乗算結果とウオルシュコード発生器１７から出力されるコードＷ０を乗算する乗算器１８ｇ，乗算器１８ｇの乗算結果と後述する乗算器１８ｊの乗算結果を加算する加算器１９ｂ、加算器１９ｂの加算結果とスクランブリングコード発生器１５から出力される複素拡散の同相成分（Ｃ１）を乗算して出力値Ｑを算出する乗算器１８ｈ、乗算器１８ｂの乗算結果と後述する乗算器１８ｋの乗算結果を乗算する乗算器１８ｉ、１／２間引き回路１６から出力される直交成分（Ｃ２）とウオルシュコード発生器１７から出力されるコードＷ１を乗算する乗算器１８ｋより構成されている。
【０００４】
次に上記ＨＰＳＫ拡散変調回路の動作について説明する。まず、出力値Ｉは以下のように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。
【０００５】
同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら算出結果である（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して、後述する複素乗算した結果の複素乗算結果の同相成分に、スクランブリングコード発生器１６の同相成分（Ｃ１）を乗算器１８ｄで乗算することにより、出力値Ｉが求まる。
【０００６】
上記した複素乗算は、ウォルシュコード発生器１７の｛１−１｝コード（Ｗ０）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８ｃで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｗ０）から、スクランブリングコード発生器１６の直交成分（Ｃ２）を１／２間引き回路１６で１／２間引きを行い、この１／２間引き結果（Ｃ２´）とウオルシュコード発生器１７の｛１−１｝コード（Ｗ１）を乗算器１８ｋで乗算し、その乗算結果（Ｃ２´×Ｗ１）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８ｉで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｃ２´×Ｗ０）を減算器１９ａで減算した結果から構成される。従って、出力値Ｉは、Ｉ＝Ｃ１（βｄ×Ｃｄ×Ｄｄ×Ｗ０−βｃ×Ｃｃ×Ｄｃ×Ｃ２´×Ｗ１）で表現できる。
【０００７】
出力値Ｑは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。
【０００８】
同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら算出結果である（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して、後述する複素乗算した結果の同相成分に、スクランブリングコード発生器１６の同相成分（Ｃ１）を乗算器１８ｈで乗算することにより、出力値Ｑが求まる。
【０００９】
上記した複素乗算は、ウオルシュコード発生器１７の｛１−１｝コード（Ｗ０）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８ｇで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｗ０）と、スクランブリングコード発生器１６の直交成分（Ｃ２）を１／２間引き回路１６で１／２間引きを行い、１／２間引き結果（Ｃ２´）とウオルシュコード発生器１７の｛１−１｝コード（Ｗ１）を乗算器１８ｋで乗算し、その乗算結果（Ｃ２´×Ｗ１）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８ｊで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｃ２´×Ｗ０）を加算器１９ｂで加算した結果により構成される。従って、出力値Ｑは、Ｑ＝Ｃ１（βｄ×Ｃｄ×Ｄｄ×Ｃ２´×Ｗ１＋βｃ×Ｃｃ×Ｄｃ×Ｗ０）で表現できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記構成のＨＰＳＫ拡散変調を実際の回路へ具現化すると、スクランブリングコード発生器１５自体に自由度は出るが、１／２間引き回路１６やウオルシュコード発生器１７などの回路が独立のブロックとしてあるため、上記した複素乗算を行うための乗算器１８が多数必要となる。それ故、ＨＰＳＫ拡散変調回路自体が複雑となって、ＨＰＳＫ拡散変調回路の回路規模が増大すると共に、乗算器が多いため、データ処理が遅くなり、且つ電力消費も大きくなるという問題がある。
【００１１】
また、スクランブリングコード発生器１５からテストに必要なデータや乗算結果、例えば入力データとスクランブリングコードとの複素乗算結果、入力データとチャネライゼーションコードとの乗算結果、入力データとゲインファクタ（β）との乗算結果が回路から出力されないため、複素演算、拡散、振幅確認などの各種テストを容易に行えないという問題がある。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その第１の目的は、回路規模が小さくでき、高速データ処理ができ、しかも低消費電力とすることができるＨＰＳＫ拡散変調回路を提供し、その第２の目的は、回路の各種テストを容易に行うことができるＨＰＳＫ拡散変調回路を提供し、その第３の目的は、小型軽量で低消費電力の移動体通信端末装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明のＨＰＳＫ拡散変調回路は、入力データを、チャネル拡散コードを生成するチャネライゼーションコード、振幅量を決定するゲインファクタ、複素拡散用のスクランブリングコードを用いて演算することにより、前記入力データをＨＰＳＫ拡散変調して出力Ｉ及び出力Ｑを算出するＨＰＳＫ拡散変調回路であって、
複素拡散の直交成分、同相成分のコードを生成するスクランブリングコード発生回路と、
前記スクランブリングコード発生回路から発生される直交成分の１／２間引きを行う１／２間引き回路と、
チップレート単位で０／１を繰返して出力する繰返し回路と、
前記スクランブリングコード発生回路から発生される同相成分と前記繰返し回路から出力される０又は１の排他的論理和をとる第１の排他的論理和回路と、
前記繰返し回路から出力される１／２間引きされた直交成分と前記第１の排他的論理和回路の出力の排他的論理和をとる第２の排他的論理和回路とを１ブロックの回路内に有して成る新たなスクランブリングコード発生回路とを備え、
前記入力データと前記チャネライゼイションコードとの乗算結果を前記ゲインファクタに乗算し、この乗算結果と前記新たなスクランブリングコード発生回路から出力される新たなスクランブリングコードである前記同相成分と前記第２の排他的論理和回路の出力である新たな直交成分との複素乗算を行うことにより、前記出力Ｉ及び出力Ｑを算出することを特徴とする。
【００１４】
本発明のＨＰＳＫ拡散変調回路は、前記チャネライゼーションコードの出力を停止する出力停止手段を設け、この出力停止手段により前記チャネライゼイションコードの出力を停止して、前記入力データと前記チャネライゼイションコードの乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果と前記スクランブリングコードとの複素乗算を行って、前記入力データと前記スクランブリングコードとの複素乗算結果を出力することを特徴とする。
【００１５】
本発明のＨＰＳＫ拡散変調回路は、前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段により前記新たなスクランブリングコードの出力を停止して、このスクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記チャネライゼーションコードを乗算し、この乗算結果と前記ゲインファクタとの乗算を行って、前記入力データと前記チャネライゼーションコードとの乗算結果を出力することを特徴とする。
【００１６】
本発明のＨＰＳＫ拡散変調回路は、前記チャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段によりチャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止して、前記入力データと前記チャネライゼイションコードの乗算をスルーすると共に、前記スクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果を出力することを特徴とする。
【００１７】
本発明のＨＰＳＫ拡散変調回路によれば、ＨＰＳＫ拡散変調を構成する回路において、複素拡散の直交成分及び同相成分のコードを生成するスクランブリングコード内に１／２間引きを行う１／２間引き回路とチップレート単位で０／１を繰返して出力する回路を持つことにより、チャネルの拡散コードを生成するチャネライゼーションコードと入力データの乗算、この乗算結果と振幅量を決定するゲインファクタ（β）との乗算、この乗算結果とスクランブリングコードとの複素乗算を構成することができ、余分な乗算回路を削除することができる。更に、チャネライゼーションコード、又はスクランブリングコードのいずれか一方又は両方をオフ（乗算をスルー）することで、各々のオフモード時に各種テストに必要な演算結果を回路外部に出力することができる。
【００１８】
本発明の移動体通信端末装置は、前記入力データを拡散変調する請求項１乃至４のいずれかに記載のＨＰＳＫ拡散変調回路と、
前記ＨＰＳＫ拡散変調回路から出力される拡散変調されたデータの帯域を制限する帯域制限フィルタ回路と、
前記帯域制限フィルタ回路から出力されるデータをアナログ信号に変換してアンテナより送信するデジタルアナログ変換回路と、
を備えたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
［第１の実施形態］
図１は、本発明のＨＰＳＫ拡散変調回路の第１の実施形態に係る構成を示した回路図である。但し、従来例と同様の部分には同一符号を付して説明する。本例のＨＰＳＫ拡散変調回路は、チャネル拡散のデータコード（Ｃｄ）と制御コード（Ｃｃ）を生成するチャネライゼーションコード（Ｃｈａｎｎｅｌｉｚａｔｉｏｎ ｃｏｄｅ ）発生器１３、振幅量を決定するデータ用ゲインファクタ（βｄ）と制御用ゲインファクタ（βｃ）を生成するチャネルパワー間制御回路１４、複素拡散の同相成分Ｓｉと直交成分Ｓｑを出力するスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器２５、個別データチャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｄａｔａ Ｃｈａｎｎｅｌ（ＤＰＤＣＨ））１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ａ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ａの乗算結果を乗算する乗算器１８ｂ、個別制御チャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｃｏｎｔｏｒｏｌ Ｃｈａｎｎｅｌ（ＤＰＣＣＨ））１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ｅ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ｅの乗算結果を乗算する乗算器１８ｆ、スクランブリングコード発生器２５の出力（Ｓｉ）と乗算器１８ｂの乗算結果を乗算する乗算器１８１、スクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器２５の出力（Ｓｑ）と乗算器１８ｆの乗算結果を乗算する乗算器１８２、スクランブリングコード発生器２５の出力（Ｓｉ）と乗算器１８ｆの乗算結果を乗算する乗算器１８３、スクランブリングコード発生器２５の出力（Ｓｑ）と乗算器１８ｂの乗算結果を乗算する乗算器１８４、乗算器１８１の乗算結果から乗算器１８２の乗算結果を減算する減算器１９ａ、乗算器１８３の乗算結果と乗算器１８４の乗算結果を加算する加算器１９ｂより構成されている。
【００２１】
図２は上記したスクランブリングコード発生器２５の詳細構成例を示した回路図である。スクランブリングコード発生器２５は、複素拡散の同相成分（Ｃ１）及び直交成分（Ｃ２）コードを生成するスクランブリングコード発生器１５と、前記直交成分（Ｃ２）コードを１／２間引く１／２間引き回路１６と、チップレート単位で０／１を繰り返し出力する０／１繰返し回路３７と、複素拡散の同相成分（Ｃ１）と０／１繰返し回路３７の出力との排他的論理和を取る排他的論理和回路３０ａと、排他的論理和回路３０ａの出力と１／２間引きされた前記直交成分（Ｃ２）コードとの排他的論理和を取り直交成分Ｓｑを出力する排他的論理和回路３０ｂを１ブロックの回路に持って構成されている。
【００２２】
次に本実施形態の動作について説明する。出力値Ｉは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら乗算結果（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して後述する複素乗算することにより出力値Ｉが算出される。
【００２３】
ここで、図２で示したスクランブリングコード発生器２５では、スクランブリングコード発生器１５から発生された複素拡散の同相成分（Ｃ１）がそのまま同相成分Ｓｉとして出力される。また、スクランブリングコード発生器１５から発生された複素拡散の直交成分（Ｃ２）は１／２間引き回路１６により１／２間引かれる。排他的論理和回路３０ａは上記同相成分（Ｃ１）と０／１繰返し回路３７から発生される０又は１との排他的論理和をとる。排他的論理和回路３０ｂは排他的論理和回路３０の出力と１／２間引かれた直交成分（Ｃ２）との排他的論理和をとり、その結果を直交成分（Ｓｑ）として出力する。
【００２４】
上記した（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対する複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と乗算器１８ｂから出力される上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８１で乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｓｉ）から、スクランブリングコード発生器２５から出力される直交成分（Ｓｑ）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８２で乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｓｑ）を減算器１９ａで減算した結果から構成される。従って、出力値Ｉは、Ｉ＝βｄ×Ｃｄ×Ｄｄ×Ｓｉ−βｃ×Ｃｃ×Ｄｃ×Ｓｑで表現できる。
【００２５】
出力値Ｑは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら乗算結果（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して後述する複素乗算を行うことにより出力値Ｑが算出される。
【００２６】
上記（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対する複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と乗算器１８ｆから出力される上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８３で乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｓｉ）と、スクランブリングコード発生器２５から出力される直交成分（Ｓｑ）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８４で乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｓｑ）とを加算器１９ｂで加算した結果から構成される。従って、出力値Ｑは、Ｑ＝βｄ×Ｃｄ×Ｄｄ×Ｓｑ＋βｃ×Ｃｃ×Ｄｃ×Ｓｉで表現できる。
【００２７】
本実施形態によれば、複素拡散の同相成分のコード（Ｃ１）、直交成分のコード（Ｃ２）を生成するスクランブリングコード発生器１５と、１／２間引きを行う１／２間引き回路１６と、チップレート単位で０／１を繰返して出力する繰返し回路３７を一体として１ブロックの回路で新たなスクランブリングコード発生器２５を構成することにより、チャネライゼーションコード発生器１３のチャネルの拡散コード（Ｃ）と入力データの乗算、この乗算結果と振幅量を決定するチャネルパワー間制御回路１４より出力するゲインファクタ（β）との乗算、この乗算結果とスクランブリングコード発生器２５のスクランブリングコード（Ｓ）との複素乗算を構成できるため、乗算器１８の数を従来例より減らすことができ、且つ１／２間引き回路やウオルシュコード発生器の独立ブロック回路を省略することができるため、ＨＰＳＫ拡散変調回路の回路規模を小さくすることができると共に、低消費電力とすることができる。しかも、乗算器が減った分、回路のデータ処理を高速化することができる。
【００２８】
［第２の実施形態］
図３は、本発明のＨＰＳＫ拡散変調回路の第２の実施形態に係る構成を示した回路図である。但し、図１に示した第１の実施形態と同様の部分には同一符号を用い、且つその説明を適宜省略する。本例のＨＰＳＫ拡散変調回路は、乗算器１８ｂの出力とＤＰＤＣＨ１１の出力値（Ｄｄ）とのいずれかを選択して乗算器１８１、１８４及び後述するセレクタ４０ｄに出力するセレクタ４０ａと、乗算器１８ｆの出力とＤＰＣＣＨ１２の出力値（Ｄｃ）とのいずれかを選択して乗算器１８２、１８３及びセレクタ４０ｃに出力するセレクタ４０ｂと、減算器１９ａの出力とセレクタ４０ｂの出力のいずれかを選択して、外部に出力するセレクタ４０ｃ、加算器１９ｂの出力とセレクタ４０ａの出力のいずれかを選択して、外部に出力するセレクタ４０ｄが挿入されている。また、チャネライゼーションコード発生器１３をオフする図示しない手段が設けられ、チャネライゼーションコード発生器１３からのコード発生を停止することができる。これらの点が第１の実施形態の異なるところで、他の構成は同様である。
【００２９】
次に本実施形態の特徴部分について説明する。チャネライゼーションコード発生器１３をオフ（ＯＦＦ）即ち、乗算器１８ａ、１８ｅの乗算をスルーする時の出力Ｉ以下のように算出される。セレクタ４０ａで、ＤＰＤＣＨ１１の出力値（Ｄｄ）と、チャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）を選択する。同時、セレクタ４０ｂで、ＤＰＣＣＨ１２の出力値（Ｄｃ）と、チャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）を選択する。これらの乗算結果（Ｄｄ×βｄ）と（Ｄｃ×βｃ）に対して後述する複素乗算することにより、出力Ｉが算出される。
【００３０】
上記した複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と上記セレクタ４０ａから出力されるＤＰＤＣＨ１１の乗算結果（Ｄｄ×βｄ）を乗算器１８１で乗算した乗算結果（Ｄｄ×βｄ×Ｓｉ）から、スクランブリングコード発生器２５の直交成分（Ｓｑ）と上記セレクタ４０ｂから出力されるＤＰＣＣＨ１２の出力値を乗算器１８１で乗算した乗算結果（Ｄｃ×βｃ×Ｓｑ）を減算器１９ａで減算した結果から構成される。即ち、出力値Ｉは、Ｉ＝βｄ×Ｄｄ×Ｓｉ−βｃ×Ｄｃ×Ｓｑで表現できる。
【００３１】
チャネライゼーションコード発生器１３をオフ、即ち乗算器１８ａ、１８ｅの乗算をスルーする時の出力Ｑは以下に述べるように算出される。セレクタ４０ａでＤＰＤＣＨ１１の出力値（Ｄｄ）と、チャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）が選択される。セレクタ４０ｂでＤＰＣＣＨ１２の出力値（Ｄｃ）と、チャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）が選択される。これら乗算結果（Ｄｄ×βｄ）と（Ｄｃ×βｃ）に対して後述する複素乗算することにより、出力Ｑが算出される。
【００３２】
上記した複素乗算は、スクランブリングコード発生器２５の直交成分（Ｓｑ）と上記セレクタ４０ａから出力されるＤＰＤＣＨ１１の乗算結果（Ｄｄ×βｄ）を乗算器１８４で乗算した乗算結果（Ｄｄ×βｄ×Ｓｑ）と、スクランブリングコード発生器２５の同相成分（Ｓｉ）と上記乗算器４０ｂから出力されるＤＰＣＣＨ１２の乗算結果（Ｄｃ×βｃ）を乗算器１８３で乗算した乗算結果（Ｄｃ×βｃ×Ｓｉ）を加算器１９ｂで加算した結果から構成される。従って、出力値Ｑは、Ｑ＝βｄ×Ｄｄ×Ｓｑ＋βｃ×Ｄｃ×Ｓｉで表現できる。
【００３３】
本実施形態によれば、チャネライゼーションコード（Ｃ）の出力をオフ、即ち乗算器１８ａ、１８ｅをスルーさせる手段を有することで、入力データと振幅量を決定するチャネルパワー間制御回路１４より出力するゲインファクタ（β）の乗算、この乗算結果とスクランブリングコード（Ｓ）との複素乗算を構成でき、それ故、回路外部に入力データとスクランブリングコードとの複素乗算結果を回路外部に出力でき、複素乗算のテスト検証を容易に行ことができる。
【００３４】
［第３の実施形態］
次に本発明のＨＰＳＫ拡散変調回路の第３の実施形態に係る動作について説明する。但し、本例のＨＰＳＫ拡散変調回路の構成は図３に示した第２の実施形態の構成と同一であるため、以降、図３を借用して説明する。本例のＨＰＳＫ拡散変調回路は、図３で示すスクランブリングコード発生器２５をオフしてそのコート出力を停止する図示されない手段が設けられている。即ち、乗算器１８１、１８２、１８３、１８４をスルーする構成である。
【００３５】
次に本実施形態の動作について説明する。スクランブリングコード発生器１５をオフする時の出力Ｉは、セレクタ４０ａで選択された、ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）となる。従って、出力値Ｉは、Ｉ＝βｄ×Ｃｄ×Ｄｄで表現できる。
【００３６】
スクランブリングコード発生器１５をオフする時の出力Ｑは、セレクタ４０ｄで選択された、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）となる。従って、出力値Ｑは、Ｑ＝βｃ×Ｃｃ×Ｄｃで表現できる。
【００３７】
本実施形態によれば、スクランブリングコード（Ｓ）の出力をオフする手段を有することで、入力データとチャネライゼーションコード（Ｃ）との乗算、この乗算結果と振幅量を決定するゲインファクタ（β）の乗算を構成でき、それ故チャネライゼーションコードと入力データの乗算結果を回路外部に出力でき、拡散のテスト検証を容易に行うことができる。
【００３８】
［第４の実施形態］
次に本発明のＨＰＳＫ拡散変調回路の第４の実施形態に係る動作について説明する。但し、本例のＨＰＳＫ拡散変調回路の構成は図３に示した第２の実施形態の構成と同一であるため、以降、図３を借用して説明する。本例のＨＰＳＫ拡散変調回路は、チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器２５をオフする図示されない手段を有している。即ち、乗算器１８ａ、１８ｅ、１８１、１８２、１８３、１８４をスルーする構成である。
【００３９】
次に本実施形態の動作について説明する。チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器１５をオフする時の出力Ｉは、セレクタ４０ｃで選択された、ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）となる。従って、出力値Ｉは、Ｉ＝βｄ×Ｄｄで表現できる。
【００４０】
チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器１５をオフする時の出力Ｑは、セレクタ４０ｄで選択された、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）となる。即ち出力値Ｑは、Ｑ＝βｃ×Ｄｃで表現できる。
【００４１】
本実施形態によれば、チャネライゼーションコード（Ｃ）の出力をオフする手段とスクランブリングコード（Ｓ）の出力をオフする手段を有することで、入力データとゲインファクタ（β）の乗算を構成でき、それ故、入力データとゲインファクタ（β）の乗算結果を回路外部に出力でき、振幅確認のテスト検証を容易に行えるができる。
【００４２】
図４は、本発明の移動体通信端末装置の一実施形態に係る構成を示したブロック図である。本例の移動体通信端末装置は、上記した第１乃至第４の実施形態で示されたＨＰＳＫ拡散変調回路のいずれかをＨＰＳＫ拡散変調回路５１として有し、ＨＰＳＫ拡散変調回路５１による拡散変調結果の帯域を制限する帯域制限フィルタ回路５２、帯域制限フィルタ回路５２により出力されるデータをアナログ信号に変換するＤ／Ａ変換回路（ＤＡＣ）５３、信号を送信するアンテナ５４を有している。
【００４３】
次に本実施形態の動作について説明する。ＣＤＭＡ無線通信で送信する送信データ１００を、ＨＰＳＫ拡散変調回路５１で拡散変調を行い、その乗算結果を帯域制限フィルタ回路５２を通して振幅一定のデータとする。この振幅一定のデータはＤ／Ａ変換回路５３でアナログ信号に変換され、アンテナ５４から送信される。
【００４４】
本実施形態によれば、ＨＰＳＫ拡散変調回路５１の回路規模が小さい分、移動体通信端末装置を小型軽量にすることができる。また、ＨＰＳＫ拡散変調回路５１の電力消費が低い分、搭載する電池などの寿命を延ばし、連続待ち受け時間などを更に長くすることができる。
【００４５】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができ、例えば本発明のＨＰＳＫ拡散変調回路は、移動体端末装置に搭載されるだけでなく、あらゆる通信装置に搭載され、同様の効果を得ることができる。
【００４６】
【発明の効果】
以上詳細に説明したように、本発明によれば、複素拡散の同相成分のコード（Ｃ１）、直交成分のコード（Ｃ２）を生成するスクランブリングコード発生器と、１／２間引きを行う１／２間引き回路と、チップレート単位で０／１を繰返して出力する繰返し回路を１ブロックの回路で構成して新たなスクランブリングコード発生器とすることにより、余分な乗算回路を削除することができるため、回路規模を小さくでき、高速データ処理ができ、且つ低消費電力とすることができる。
また、チャネライゼーションコード発生器、或いはスクランブリングコード発生器のいずれか一方又は両方をオフすることにより、各種のテストに必要な演算結果を回路外部に出力することができるため、各種テストを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明のＨＰＳＫ拡散変調回路の第１の実施形態に係る構成を示した回路図である。
【図２】図１に示したスクランブリングコード発生器の詳細構成例を示した回路図である。
【図３】本発明のＨＰＳＫ拡散変調回路の第２の実施形態に係る構成を示した回路図である。
【図４】本発明の移動体通信端末の一実施形態に係る構成を示したブロック図である。
【図５】従来のＨＰＳＫ拡散変調回路の構成例を示した回路図である。
【符号の説明】
１１ ＤＰＤＣＨ
１２ ＤＰＣＣＨ
１３ チャネライゼーションコード発生器
１４ チャネルパワー間制御回路
１５、２５ スクランブリングコード発生器
１６ １／２間引き回路
３０ａ、３０ｂ 排他的論理和回路
３７ ０／１繰返し回路
４０ａ〜４０ｄ セレクタ
５１ ＨＰＳＫ拡散変調回路
５２ 帯域制限フィルタ回路
５３ ＤＡＣ変換回路
５４ アンテナ
１８ａ、１８ｂ、１８ｅ、１８ｆ、１８１〜１８４ 乗算器
１９ａ 減算器
１９ｂ 加算器
【発明の属する技術分野】
本発明は、スペクトル拡散通信方式の送信系に係り、特に第三世代移動体端末装置などに用いられるＨＰＳＫ（Ｈｙｂｒｉｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）拡散変調回路及びこの拡散変調回路を用いた移動体通信端末装置に関する。
【０００２】
【従来の技術】
従来より、スペクトル拡散通信方式は広帯域信号を搬送波として、元の信号に比べて遥かに帯域の広い信号に変換する変調方式を採るため、干渉波や妨害波から通信を守り、通信中も雑音に紛れて通信の事実さえ秘匿できる。この特性に着目して、このスペクトラム拡散技術がＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の携帯電話などの移動体端末装置に用いられ、第三世代の移動体端末装置では、ＨＰＳＫ拡散変調回路を用いて送信データの拡散変調が行われ、これにより信号帯域幅が広帯域化されたデータがアンテナより送信される。
【０００３】
図５は従来のＨＰＳＫ拡散変調回路の構成例を示した回路図である。ＨＰＳＫ拡散変調回路は、チャネル拡散のデータコード（Ｃｄ）と制御コード（Ｃｃ）を生成するチャネライゼーションコード（Ｃｈａｎｎｅｌｉｚａｔｉｏｎ ｃｏｄｅ ）発生器１３、振幅量を決定するデータ用ゲインファクタ（βｄ）と制御用ゲインファクタ（βｃ）を生成するチャネルパワー間制御回路１４、複素拡散の同相成分（Ｃ１）と直交成分（Ｃ２）コードを生成するスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器１５、スクランブリングコード発生器１５から出力された直交成分（Ｃ２）を１／２間引きする１／２間引き（ｄｅｓｉｍａｔｉｏｎ）回路１６、チップレートでコードを発生するウオルシュコード（Ｗａｌｓｈ ｃｏｄｅ）発生器１７、個別データチャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｄａｔａ Ｃｈａｎｎｅｌ（ＤＰＤＣＨ））１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ａ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ａの乗算結果を乗算する乗算器１８ｂ、乗算器１８ｂの乗算結果とウォルシュコード発生器１７のコードＷ０を乗算する乗算器１８ｃ、乗算器１８ｃの乗算結果から後述する乗算器１８ｉの乗算結果を減算する減算器１９ａ、減算器１９ａの減算結果とスクランブリングコード発生器１５から出力される複素拡散の同相成分（Ｃ１）を乗算して出力値Ｉを算出する乗算器１８ｄ、個別制御チャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｃｏｎｔｏｒｏｌ Ｃｈａｎｎｅｌ（ＤＰＣＣＨ））１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｃ）を乗算する乗算器１８ｅ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｃ）と乗算器１８ｅの乗算結果を乗算する乗算器１８ｆ、乗算器１８ｆの乗算結果とウオルシュコード発生器１７から出力されるコードＷ０を乗算する乗算器１８ｇ，乗算器１８ｇの乗算結果と後述する乗算器１８ｊの乗算結果を加算する加算器１９ｂ、加算器１９ｂの加算結果とスクランブリングコード発生器１５から出力される複素拡散の同相成分（Ｃ１）を乗算して出力値Ｑを算出する乗算器１８ｈ、乗算器１８ｂの乗算結果と後述する乗算器１８ｋの乗算結果を乗算する乗算器１８ｉ、１／２間引き回路１６から出力される直交成分（Ｃ２）とウオルシュコード発生器１７から出力されるコードＷ１を乗算する乗算器１８ｋより構成されている。
【０００４】
次に上記ＨＰＳＫ拡散変調回路の動作について説明する。まず、出力値Ｉは以下のように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。
【０００５】
同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら算出結果である（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して、後述する複素乗算した結果の複素乗算結果の同相成分に、スクランブリングコード発生器１６の同相成分（Ｃ１）を乗算器１８ｄで乗算することにより、出力値Ｉが求まる。
【０００６】
上記した複素乗算は、ウォルシュコード発生器１７の｛１−１｝コード（Ｗ０）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８ｃで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｗ０）から、スクランブリングコード発生器１６の直交成分（Ｃ２）を１／２間引き回路１６で１／２間引きを行い、この１／２間引き結果（Ｃ２´）とウオルシュコード発生器１７の｛１−１｝コード（Ｗ１）を乗算器１８ｋで乗算し、その乗算結果（Ｃ２´×Ｗ１）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８ｉで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｃ２´×Ｗ０）を減算器１９ａで減算した結果から構成される。従って、出力値Ｉは、Ｉ＝Ｃ１（βｄ×Ｃｄ×Ｄｄ×Ｗ０−βｃ×Ｃｃ×Ｄｃ×Ｃ２´×Ｗ１）で表現できる。
【０００７】
出力値Ｑは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。
【０００８】
同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら算出結果である（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して、後述する複素乗算した結果の同相成分に、スクランブリングコード発生器１６の同相成分（Ｃ１）を乗算器１８ｈで乗算することにより、出力値Ｑが求まる。
【０００９】
上記した複素乗算は、ウオルシュコード発生器１７の｛１−１｝コード（Ｗ０）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８ｇで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｗ０）と、スクランブリングコード発生器１６の直交成分（Ｃ２）を１／２間引き回路１６で１／２間引きを行い、１／２間引き結果（Ｃ２´）とウオルシュコード発生器１７の｛１−１｝コード（Ｗ１）を乗算器１８ｋで乗算し、その乗算結果（Ｃ２´×Ｗ１）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８ｊで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｃ２´×Ｗ０）を加算器１９ｂで加算した結果により構成される。従って、出力値Ｑは、Ｑ＝Ｃ１（βｄ×Ｃｄ×Ｄｄ×Ｃ２´×Ｗ１＋βｃ×Ｃｃ×Ｄｃ×Ｗ０）で表現できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記構成のＨＰＳＫ拡散変調を実際の回路へ具現化すると、スクランブリングコード発生器１５自体に自由度は出るが、１／２間引き回路１６やウオルシュコード発生器１７などの回路が独立のブロックとしてあるため、上記した複素乗算を行うための乗算器１８が多数必要となる。それ故、ＨＰＳＫ拡散変調回路自体が複雑となって、ＨＰＳＫ拡散変調回路の回路規模が増大すると共に、乗算器が多いため、データ処理が遅くなり、且つ電力消費も大きくなるという問題がある。
【００１１】
また、スクランブリングコード発生器１５からテストに必要なデータや乗算結果、例えば入力データとスクランブリングコードとの複素乗算結果、入力データとチャネライゼーションコードとの乗算結果、入力データとゲインファクタ（β）との乗算結果が回路から出力されないため、複素演算、拡散、振幅確認などの各種テストを容易に行えないという問題がある。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その第１の目的は、回路規模が小さくでき、高速データ処理ができ、しかも低消費電力とすることができるＨＰＳＫ拡散変調回路を提供し、その第２の目的は、回路の各種テストを容易に行うことができるＨＰＳＫ拡散変調回路を提供し、その第３の目的は、小型軽量で低消費電力の移動体通信端末装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明のＨＰＳＫ拡散変調回路は、入力データを、チャネル拡散コードを生成するチャネライゼーションコード、振幅量を決定するゲインファクタ、複素拡散用のスクランブリングコードを用いて演算することにより、前記入力データをＨＰＳＫ拡散変調して出力Ｉ及び出力Ｑを算出するＨＰＳＫ拡散変調回路であって、
複素拡散の直交成分、同相成分のコードを生成するスクランブリングコード発生回路と、
前記スクランブリングコード発生回路から発生される直交成分の１／２間引きを行う１／２間引き回路と、
チップレート単位で０／１を繰返して出力する繰返し回路と、
前記スクランブリングコード発生回路から発生される同相成分と前記繰返し回路から出力される０又は１の排他的論理和をとる第１の排他的論理和回路と、
前記繰返し回路から出力される１／２間引きされた直交成分と前記第１の排他的論理和回路の出力の排他的論理和をとる第２の排他的論理和回路とを１ブロックの回路内に有して成る新たなスクランブリングコード発生回路とを備え、
前記入力データと前記チャネライゼイションコードとの乗算結果を前記ゲインファクタに乗算し、この乗算結果と前記新たなスクランブリングコード発生回路から出力される新たなスクランブリングコードである前記同相成分と前記第２の排他的論理和回路の出力である新たな直交成分との複素乗算を行うことにより、前記出力Ｉ及び出力Ｑを算出することを特徴とする。
【００１４】
本発明のＨＰＳＫ拡散変調回路は、前記チャネライゼーションコードの出力を停止する出力停止手段を設け、この出力停止手段により前記チャネライゼイションコードの出力を停止して、前記入力データと前記チャネライゼイションコードの乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果と前記スクランブリングコードとの複素乗算を行って、前記入力データと前記スクランブリングコードとの複素乗算結果を出力することを特徴とする。
【００１５】
本発明のＨＰＳＫ拡散変調回路は、前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段により前記新たなスクランブリングコードの出力を停止して、このスクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記チャネライゼーションコードを乗算し、この乗算結果と前記ゲインファクタとの乗算を行って、前記入力データと前記チャネライゼーションコードとの乗算結果を出力することを特徴とする。
【００１６】
本発明のＨＰＳＫ拡散変調回路は、前記チャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段によりチャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止して、前記入力データと前記チャネライゼイションコードの乗算をスルーすると共に、前記スクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果を出力することを特徴とする。
【００１７】
本発明のＨＰＳＫ拡散変調回路によれば、ＨＰＳＫ拡散変調を構成する回路において、複素拡散の直交成分及び同相成分のコードを生成するスクランブリングコード内に１／２間引きを行う１／２間引き回路とチップレート単位で０／１を繰返して出力する回路を持つことにより、チャネルの拡散コードを生成するチャネライゼーションコードと入力データの乗算、この乗算結果と振幅量を決定するゲインファクタ（β）との乗算、この乗算結果とスクランブリングコードとの複素乗算を構成することができ、余分な乗算回路を削除することができる。更に、チャネライゼーションコード、又はスクランブリングコードのいずれか一方又は両方をオフ（乗算をスルー）することで、各々のオフモード時に各種テストに必要な演算結果を回路外部に出力することができる。
【００１８】
本発明の移動体通信端末装置は、前記入力データを拡散変調する請求項１乃至４のいずれかに記載のＨＰＳＫ拡散変調回路と、
前記ＨＰＳＫ拡散変調回路から出力される拡散変調されたデータの帯域を制限する帯域制限フィルタ回路と、
前記帯域制限フィルタ回路から出力されるデータをアナログ信号に変換してアンテナより送信するデジタルアナログ変換回路と、
を備えたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
［第１の実施形態］
図１は、本発明のＨＰＳＫ拡散変調回路の第１の実施形態に係る構成を示した回路図である。但し、従来例と同様の部分には同一符号を付して説明する。本例のＨＰＳＫ拡散変調回路は、チャネル拡散のデータコード（Ｃｄ）と制御コード（Ｃｃ）を生成するチャネライゼーションコード（Ｃｈａｎｎｅｌｉｚａｔｉｏｎ ｃｏｄｅ ）発生器１３、振幅量を決定するデータ用ゲインファクタ（βｄ）と制御用ゲインファクタ（βｃ）を生成するチャネルパワー間制御回路１４、複素拡散の同相成分Ｓｉと直交成分Ｓｑを出力するスクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器２５、個別データチャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｄａｔａ Ｃｈａｎｎｅｌ（ＤＰＤＣＨ））１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ａ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ａの乗算結果を乗算する乗算器１８ｂ、個別制御チャネル（ Ｄｅｄｉｃａｔｅｄ Ｐｈｉｓｉｃａｌ Ｃｏｎｔｏｒｏｌ Ｃｈａｎｎｅｌ（ＤＰＣＣＨ））１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の出力であるデータコード（Ｃｄ）を乗算する乗算器１８ｅ、チャネルパワー間制御回路１４の出力であるデータ用ゲインファクタ（βｄ）と乗算器１８ｅの乗算結果を乗算する乗算器１８ｆ、スクランブリングコード発生器２５の出力（Ｓｉ）と乗算器１８ｂの乗算結果を乗算する乗算器１８１、スクランブリングコード（Ｓｃｒａｍｂｌｉｎｇ ｃｏｄｅ）発生器２５の出力（Ｓｑ）と乗算器１８ｆの乗算結果を乗算する乗算器１８２、スクランブリングコード発生器２５の出力（Ｓｉ）と乗算器１８ｆの乗算結果を乗算する乗算器１８３、スクランブリングコード発生器２５の出力（Ｓｑ）と乗算器１８ｂの乗算結果を乗算する乗算器１８４、乗算器１８１の乗算結果から乗算器１８２の乗算結果を減算する減算器１９ａ、乗算器１８３の乗算結果と乗算器１８４の乗算結果を加算する加算器１９ｂより構成されている。
【００２１】
図２は上記したスクランブリングコード発生器２５の詳細構成例を示した回路図である。スクランブリングコード発生器２５は、複素拡散の同相成分（Ｃ１）及び直交成分（Ｃ２）コードを生成するスクランブリングコード発生器１５と、前記直交成分（Ｃ２）コードを１／２間引く１／２間引き回路１６と、チップレート単位で０／１を繰り返し出力する０／１繰返し回路３７と、複素拡散の同相成分（Ｃ１）と０／１繰返し回路３７の出力との排他的論理和を取る排他的論理和回路３０ａと、排他的論理和回路３０ａの出力と１／２間引きされた前記直交成分（Ｃ２）コードとの排他的論理和を取り直交成分Ｓｑを出力する排他的論理和回路３０ｂを１ブロックの回路に持って構成されている。
【００２２】
次に本実施形態の動作について説明する。出力値Ｉは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら乗算結果（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して後述する複素乗算することにより出力値Ｉが算出される。
【００２３】
ここで、図２で示したスクランブリングコード発生器２５では、スクランブリングコード発生器１５から発生された複素拡散の同相成分（Ｃ１）がそのまま同相成分Ｓｉとして出力される。また、スクランブリングコード発生器１５から発生された複素拡散の直交成分（Ｃ２）は１／２間引き回路１６により１／２間引かれる。排他的論理和回路３０ａは上記同相成分（Ｃ１）と０／１繰返し回路３７から発生される０又は１との排他的論理和をとる。排他的論理和回路３０ｂは排他的論理和回路３０の出力と１／２間引かれた直交成分（Ｃ２）との排他的論理和をとり、その結果を直交成分（Ｓｑ）として出力する。
【００２４】
上記した（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対する複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と乗算器１８ｂから出力される上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８１で乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｓｉ）から、スクランブリングコード発生器２５から出力される直交成分（Ｓｑ）と上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８２で乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｓｑ）を減算器１９ａで減算した結果から構成される。従って、出力値Ｉは、Ｉ＝βｄ×Ｃｄ×Ｄｄ×Ｓｉ−βｃ×Ｃｃ×Ｄｃ×Ｓｑで表現できる。
【００２５】
出力値Ｑは以下に述べるように算出される。ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）が算出される。同時に、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）が算出される。これら乗算結果（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対して後述する複素乗算を行うことにより出力値Ｑが算出される。
【００２６】
上記（Ｄｄ×Ｃｄ×βｄ）と（Ｄｃ×Ｃｃ×βｃ）に対する複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と乗算器１８ｆから出力される上記ＤＰＣＣＨ１２系の乗算結果（Ｄｃ×Ｃｃ×βｃ）を乗算器１８３で乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ×Ｓｉ）と、スクランブリングコード発生器２５から出力される直交成分（Ｓｑ）と上記ＤＰＤＣＨ１１系の乗算結果（Ｄｄ×Ｃｄ×βｄ）を乗算器１８４で乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ×Ｓｑ）とを加算器１９ｂで加算した結果から構成される。従って、出力値Ｑは、Ｑ＝βｄ×Ｃｄ×Ｄｄ×Ｓｑ＋βｃ×Ｃｃ×Ｄｃ×Ｓｉで表現できる。
【００２７】
本実施形態によれば、複素拡散の同相成分のコード（Ｃ１）、直交成分のコード（Ｃ２）を生成するスクランブリングコード発生器１５と、１／２間引きを行う１／２間引き回路１６と、チップレート単位で０／１を繰返して出力する繰返し回路３７を一体として１ブロックの回路で新たなスクランブリングコード発生器２５を構成することにより、チャネライゼーションコード発生器１３のチャネルの拡散コード（Ｃ）と入力データの乗算、この乗算結果と振幅量を決定するチャネルパワー間制御回路１４より出力するゲインファクタ（β）との乗算、この乗算結果とスクランブリングコード発生器２５のスクランブリングコード（Ｓ）との複素乗算を構成できるため、乗算器１８の数を従来例より減らすことができ、且つ１／２間引き回路やウオルシュコード発生器の独立ブロック回路を省略することができるため、ＨＰＳＫ拡散変調回路の回路規模を小さくすることができると共に、低消費電力とすることができる。しかも、乗算器が減った分、回路のデータ処理を高速化することができる。
【００２８】
［第２の実施形態］
図３は、本発明のＨＰＳＫ拡散変調回路の第２の実施形態に係る構成を示した回路図である。但し、図１に示した第１の実施形態と同様の部分には同一符号を用い、且つその説明を適宜省略する。本例のＨＰＳＫ拡散変調回路は、乗算器１８ｂの出力とＤＰＤＣＨ１１の出力値（Ｄｄ）とのいずれかを選択して乗算器１８１、１８４及び後述するセレクタ４０ｄに出力するセレクタ４０ａと、乗算器１８ｆの出力とＤＰＣＣＨ１２の出力値（Ｄｃ）とのいずれかを選択して乗算器１８２、１８３及びセレクタ４０ｃに出力するセレクタ４０ｂと、減算器１９ａの出力とセレクタ４０ｂの出力のいずれかを選択して、外部に出力するセレクタ４０ｃ、加算器１９ｂの出力とセレクタ４０ａの出力のいずれかを選択して、外部に出力するセレクタ４０ｄが挿入されている。また、チャネライゼーションコード発生器１３をオフする図示しない手段が設けられ、チャネライゼーションコード発生器１３からのコード発生を停止することができる。これらの点が第１の実施形態の異なるところで、他の構成は同様である。
【００２９】
次に本実施形態の特徴部分について説明する。チャネライゼーションコード発生器１３をオフ（ＯＦＦ）即ち、乗算器１８ａ、１８ｅの乗算をスルーする時の出力Ｉ以下のように算出される。セレクタ４０ａで、ＤＰＤＣＨ１１の出力値（Ｄｄ）と、チャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）を選択する。同時、セレクタ４０ｂで、ＤＰＣＣＨ１２の出力値（Ｄｃ）と、チャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）を選択する。これらの乗算結果（Ｄｄ×βｄ）と（Ｄｃ×βｃ）に対して後述する複素乗算することにより、出力Ｉが算出される。
【００３０】
上記した複素乗算は、スクランブリングコード発生器２５の同相成分（Ｓｉ）と上記セレクタ４０ａから出力されるＤＰＤＣＨ１１の乗算結果（Ｄｄ×βｄ）を乗算器１８１で乗算した乗算結果（Ｄｄ×βｄ×Ｓｉ）から、スクランブリングコード発生器２５の直交成分（Ｓｑ）と上記セレクタ４０ｂから出力されるＤＰＣＣＨ１２の出力値を乗算器１８１で乗算した乗算結果（Ｄｃ×βｃ×Ｓｑ）を減算器１９ａで減算した結果から構成される。即ち、出力値Ｉは、Ｉ＝βｄ×Ｄｄ×Ｓｉ−βｃ×Ｄｃ×Ｓｑで表現できる。
【００３１】
チャネライゼーションコード発生器１３をオフ、即ち乗算器１８ａ、１８ｅの乗算をスルーする時の出力Ｑは以下に述べるように算出される。セレクタ４０ａでＤＰＤＣＨ１１の出力値（Ｄｄ）と、チャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）が選択される。セレクタ４０ｂでＤＰＣＣＨ１２の出力値（Ｄｃ）と、チャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）が選択される。これら乗算結果（Ｄｄ×βｄ）と（Ｄｃ×βｃ）に対して後述する複素乗算することにより、出力Ｑが算出される。
【００３２】
上記した複素乗算は、スクランブリングコード発生器２５の直交成分（Ｓｑ）と上記セレクタ４０ａから出力されるＤＰＤＣＨ１１の乗算結果（Ｄｄ×βｄ）を乗算器１８４で乗算した乗算結果（Ｄｄ×βｄ×Ｓｑ）と、スクランブリングコード発生器２５の同相成分（Ｓｉ）と上記乗算器４０ｂから出力されるＤＰＣＣＨ１２の乗算結果（Ｄｃ×βｃ）を乗算器１８３で乗算した乗算結果（Ｄｃ×βｃ×Ｓｉ）を加算器１９ｂで加算した結果から構成される。従って、出力値Ｑは、Ｑ＝βｄ×Ｄｄ×Ｓｑ＋βｃ×Ｄｃ×Ｓｉで表現できる。
【００３３】
本実施形態によれば、チャネライゼーションコード（Ｃ）の出力をオフ、即ち乗算器１８ａ、１８ｅをスルーさせる手段を有することで、入力データと振幅量を決定するチャネルパワー間制御回路１４より出力するゲインファクタ（β）の乗算、この乗算結果とスクランブリングコード（Ｓ）との複素乗算を構成でき、それ故、回路外部に入力データとスクランブリングコードとの複素乗算結果を回路外部に出力でき、複素乗算のテスト検証を容易に行ことができる。
【００３４】
［第３の実施形態］
次に本発明のＨＰＳＫ拡散変調回路の第３の実施形態に係る動作について説明する。但し、本例のＨＰＳＫ拡散変調回路の構成は図３に示した第２の実施形態の構成と同一であるため、以降、図３を借用して説明する。本例のＨＰＳＫ拡散変調回路は、図３で示すスクランブリングコード発生器２５をオフしてそのコート出力を停止する図示されない手段が設けられている。即ち、乗算器１８１、１８２、１８３、１８４をスルーする構成である。
【００３５】
次に本実施形態の動作について説明する。スクランブリングコード発生器１５をオフする時の出力Ｉは、セレクタ４０ａで選択された、ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネライゼーションコード発生器１３のデータコード（Ｃｄ）を乗算器１８ａで乗算し、その乗算結果（Ｄｄ×Ｃｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×Ｃｄ×βｄ）となる。従って、出力値Ｉは、Ｉ＝βｄ×Ｃｄ×Ｄｄで表現できる。
【００３６】
スクランブリングコード発生器１５をオフする時の出力Ｑは、セレクタ４０ｄで選択された、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネライゼーションコード発生器１３の制御コード（Ｃｃ）を乗算器１８ｅで乗算し、その乗算結果（Ｄｃ×Ｃｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×Ｃｃ×βｃ）となる。従って、出力値Ｑは、Ｑ＝βｃ×Ｃｃ×Ｄｃで表現できる。
【００３７】
本実施形態によれば、スクランブリングコード（Ｓ）の出力をオフする手段を有することで、入力データとチャネライゼーションコード（Ｃ）との乗算、この乗算結果と振幅量を決定するゲインファクタ（β）の乗算を構成でき、それ故チャネライゼーションコードと入力データの乗算結果を回路外部に出力でき、拡散のテスト検証を容易に行うことができる。
【００３８】
［第４の実施形態］
次に本発明のＨＰＳＫ拡散変調回路の第４の実施形態に係る動作について説明する。但し、本例のＨＰＳＫ拡散変調回路の構成は図３に示した第２の実施形態の構成と同一であるため、以降、図３を借用して説明する。本例のＨＰＳＫ拡散変調回路は、チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器２５をオフする図示されない手段を有している。即ち、乗算器１８ａ、１８ｅ、１８１、１８２、１８３、１８４をスルーする構成である。
【００３９】
次に本実施形態の動作について説明する。チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器１５をオフする時の出力Ｉは、セレクタ４０ｃで選択された、ＤＰＤＣＨ１１の出力値（Ｄｄ）とチャネルパワー間制御回路１４のデータ用ゲインファクタ（βｄ）を乗算器１８ｂで乗算した乗算結果（Ｄｄ×βｄ）となる。従って、出力値Ｉは、Ｉ＝βｄ×Ｄｄで表現できる。
【００４０】
チャネライゼーションコード発生器１３をオフし、且つスクランブリングコード発生器１５をオフする時の出力Ｑは、セレクタ４０ｄで選択された、ＤＰＣＣＨ１２の出力値（Ｄｃ）とチャネルパワー間制御回路１４の制御用ゲインファクタ（βｃ）を乗算器１８ｆで乗算した乗算結果（Ｄｃ×βｃ）となる。即ち出力値Ｑは、Ｑ＝βｃ×Ｄｃで表現できる。
【００４１】
本実施形態によれば、チャネライゼーションコード（Ｃ）の出力をオフする手段とスクランブリングコード（Ｓ）の出力をオフする手段を有することで、入力データとゲインファクタ（β）の乗算を構成でき、それ故、入力データとゲインファクタ（β）の乗算結果を回路外部に出力でき、振幅確認のテスト検証を容易に行えるができる。
【００４２】
図４は、本発明の移動体通信端末装置の一実施形態に係る構成を示したブロック図である。本例の移動体通信端末装置は、上記した第１乃至第４の実施形態で示されたＨＰＳＫ拡散変調回路のいずれかをＨＰＳＫ拡散変調回路５１として有し、ＨＰＳＫ拡散変調回路５１による拡散変調結果の帯域を制限する帯域制限フィルタ回路５２、帯域制限フィルタ回路５２により出力されるデータをアナログ信号に変換するＤ／Ａ変換回路（ＤＡＣ）５３、信号を送信するアンテナ５４を有している。
【００４３】
次に本実施形態の動作について説明する。ＣＤＭＡ無線通信で送信する送信データ１００を、ＨＰＳＫ拡散変調回路５１で拡散変調を行い、その乗算結果を帯域制限フィルタ回路５２を通して振幅一定のデータとする。この振幅一定のデータはＤ／Ａ変換回路５３でアナログ信号に変換され、アンテナ５４から送信される。
【００４４】
本実施形態によれば、ＨＰＳＫ拡散変調回路５１の回路規模が小さい分、移動体通信端末装置を小型軽量にすることができる。また、ＨＰＳＫ拡散変調回路５１の電力消費が低い分、搭載する電池などの寿命を延ばし、連続待ち受け時間などを更に長くすることができる。
【００４５】
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができ、例えば本発明のＨＰＳＫ拡散変調回路は、移動体端末装置に搭載されるだけでなく、あらゆる通信装置に搭載され、同様の効果を得ることができる。
【００４６】
【発明の効果】
以上詳細に説明したように、本発明によれば、複素拡散の同相成分のコード（Ｃ１）、直交成分のコード（Ｃ２）を生成するスクランブリングコード発生器と、１／２間引きを行う１／２間引き回路と、チップレート単位で０／１を繰返して出力する繰返し回路を１ブロックの回路で構成して新たなスクランブリングコード発生器とすることにより、余分な乗算回路を削除することができるため、回路規模を小さくでき、高速データ処理ができ、且つ低消費電力とすることができる。
また、チャネライゼーションコード発生器、或いはスクランブリングコード発生器のいずれか一方又は両方をオフすることにより、各種のテストに必要な演算結果を回路外部に出力することができるため、各種テストを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明のＨＰＳＫ拡散変調回路の第１の実施形態に係る構成を示した回路図である。
【図２】図１に示したスクランブリングコード発生器の詳細構成例を示した回路図である。
【図３】本発明のＨＰＳＫ拡散変調回路の第２の実施形態に係る構成を示した回路図である。
【図４】本発明の移動体通信端末の一実施形態に係る構成を示したブロック図である。
【図５】従来のＨＰＳＫ拡散変調回路の構成例を示した回路図である。
【符号の説明】
１１ ＤＰＤＣＨ
１２ ＤＰＣＣＨ
１３ チャネライゼーションコード発生器
１４ チャネルパワー間制御回路
１５、２５ スクランブリングコード発生器
１６ １／２間引き回路
３０ａ、３０ｂ 排他的論理和回路
３７ ０／１繰返し回路
４０ａ〜４０ｄ セレクタ
５１ ＨＰＳＫ拡散変調回路
５２ 帯域制限フィルタ回路
５３ ＤＡＣ変換回路
５４ アンテナ
１８ａ、１８ｂ、１８ｅ、１８ｆ、１８１〜１８４ 乗算器
１９ａ 減算器
１９ｂ 加算器
Claims (4)
- 入力データを、チャネル拡散コードを生成するチャネライゼーションコード、振幅量を決定するゲインファクタ、複素拡散用のスクランブリングコードを用いて演算することにより、前記入力データをＨＰＳＫ拡散変調して出力Ｉ及び出力Ｑを算出するＨＰＳＫ拡散変調回路であって、
複素拡散の直交成分、同相成分のコードを生成するスクランブリングコード発生回路と、
前記スクランブリングコード発生回路から発生される直交成分の１／２間引きを行う１／２間引き回路と、
チップレート単位で０／１を繰返して出力する繰返し回路と、
前記スクランブリングコード発生回路から発生される同相成分と前記繰返し回路から出力される０又は１の排他的論理和をとる第１の排他的論理和回路と、
前記１／２間引き回路から出力される１／２間引きされた直交成分と前記第１の排他的論理和回路の出力の排他的論理和をとる第２の排他的論理和回路とを１ブロックの回路内に有して成る新たなスクランブリングコード発生回路とを備え、
前記入力データと前記チャネライゼーションコードとの乗算結果を前記ゲインファクタに乗算し、この乗算結果と前記新たなスクランブリングコード発生回路から出力される新たなスクランブリングコードである前記同相成分と前記第２の排他的論理和回路の出力である新たな直交成分との複素乗算を行うことにより、前記出力Ｉ及び出力Ｑを算出するものであり、
前記チャネライゼーションコードの出力を停止する出力停止手段を設け、この出力停止手段により前記チャネライゼーションコードの出力を停止して、前記入力データと前記チャネライゼーションコードの乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果と前記スクランブリングコードとの複素乗算を行って、前記入力データと前記スクランブリングコードとの複素乗算結果を出力することを特徴とするＨＰＳＫ拡散変調回路。 - 入力データを、チャネル拡散コードを生成するチャネライゼーションコード、振幅量を決定するゲインファクタ、複素拡散用のスクランブリングコードを用いて演算することにより、前記入力データをＨＰＳＫ拡散変調して出力Ｉ及び出力Ｑを算出するＨＰＳＫ拡散変調回路であって、
複素拡散の直交成分、同相成分のコードを生成するスクランブリングコード発生回路と、
前記スクランブリングコード発生回路から発生される直交成分の１／２間引きを行う１／２間引き回路と、
チップレート単位で０／１を繰返して出力する繰返し回路と、
前記スクランブリングコード発生回路から発生される同相成分と前記繰返し回路から出力される０又は１の排他的論理和をとる第１の排他的論理和回路と、
前記１／２間引き回路から出力される１／２間引きされた直交成分と前記第１の排他的論理和回路の出力の排他的論理和をとる第２の排他的論理和回路とを１ブロックの回路内に有して成る新たなスクランブリングコード発生回路とを備え、
前記入力データと前記チャネライゼーションコードとの乗算結果を前記ゲインファクタに乗算し、この乗算結果と前記新たなスクランブリングコード発生回路から出力される新たなスクランブリングコードである前記同相成分と前記第２の排他的論理和回路の出力である新たな直交成分との複素乗算を行うことにより、前記出力Ｉ及び出力Ｑを算出するものであり、
前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段により前記新たなスクランブリングコードの出力を停止して、このスクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記チャネライゼーションコードを乗算し、この乗算結果と前記ゲインファクタとの乗算を行って、前記入力データと前記チャネライゼーションコードとの乗算結果を出力することを特徴とするＨＰＳＫ拡散変調回路。 - 入力データを、チャネル拡散コードを生成するチャネライゼーションコード、振幅量を決定するゲインファクタ、複素拡散用のスクランブリングコードを用いて演算することにより、前記入力データをＨＰＳＫ拡散変調して出力Ｉ及び出力Ｑを算出するＨＰＳＫ拡散変調回路であって、
複素拡散の直交成分、同相成分のコードを生成するスクランブリングコード発生回路と、
前記スクランブリングコード発生回路から発生される直交成分の１／２間引きを行う１／２間引き回路と、
チップレート単位で０／１を繰返して出力する繰返し回路と、
前記スクランブリングコード発生回路から発生される同相成分と前記繰返し回路から出力される０又は１の排他的論理和をとる第１の排他的論理和回路と、
前記１／２間引き回路から出力される１／２間引きされた直交成分と前記第１の排他的論理和回路の出力の排他的論理和をとる第２の排他的論理和回路とを１ブロックの回路内に有して成る新たなスクランブリングコード発生回路とを備え、
前記入力データと前記チャネライゼーションコードとの乗算結果を前記ゲインファクタに乗算し、この乗算結果と前記新たなスクランブリングコード発生回路から出力される新たなスクランブリングコードである前記同相成分と前記第２の排他的論理和回路の出力である新たな直交成分との複素乗算を行うことにより、前記出力Ｉ及び出力Ｑを算出するものであり、
前記チャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止する出力停止手段を設け、この出力停止手段によりチャネライゼーションコード及び前記新たなスクランブリングコードの出力を停止して、前記入力データと前記チャネライゼーションコードの乗算をスルーすると共に、前記スクランブリングコードを用いる乗算をスルーすることにより、前記入力データと前記ゲインファクタを乗算し、この乗算結果を出力することを特徴とするＨＰＳＫ拡散変調回路。 - 前記入力データを拡散変調する請求項１ないし３のいずれかに記載のＨＰＳＫ拡散変調回路と、
前記ＨＰＳＫ拡散変調回路から出力される拡散変調されたデータの帯域を制限する帯域制限フィルタ回路と、
前記帯域制限フィルタ回路から出力されるデータをアナログ信号に変換してアンテナより送信するデジタルアナログ変換回路と、
を備えたことを特徴とする移動体通信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305322A JP3553914B2 (ja) | 2001-10-01 | 2001-10-01 | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305322A JP3553914B2 (ja) | 2001-10-01 | 2001-10-01 | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110465A JP2003110465A (ja) | 2003-04-11 |
| JP3553914B2 true JP3553914B2 (ja) | 2004-08-11 |
Family
ID=19125132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305322A Expired - Fee Related JP3553914B2 (ja) | 2001-10-01 | 2001-10-01 | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553914B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4362090B2 (ja) | 2004-07-05 | 2009-11-11 | パナソニック株式会社 | 変調器 |
| JP5088000B2 (ja) * | 2007-06-04 | 2012-12-05 | 日本電気株式会社 | 拡散変調回路及び逆拡散変調回路 |
-
2001
- 2001-10-01 JP JP2001305322A patent/JP3553914B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003110465A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008407B2 (ja) | Ｃｄｍａシステムにおけるパイロット信号および不要トラヒック信号の消去 | |
| CA2311788C (en) | Device and method for generating spreading code and spreading channel signals using spreading code in cdma communication system | |
| JPH10341188A (ja) | 符号分割を使用して２並列チャネルを送信する方法及びこの方法を実施する装置 | |
| KR100344600B1 (ko) | 코드 분할 다중 접속 신호를 처리하기 위해 복소 의사잡음시퀀스를 생성하는 방법 및 시스템 | |
| JP3553914B2 (ja) | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 | |
| EP1233532B1 (en) | Cdma modulation method and device therefor | |
| JP5131381B2 (ja) | 送信電力制御パラメータの計算方法及び装置 | |
| JP3886709B2 (ja) | スペクトル拡散受信装置 | |
| US7742516B2 (en) | Modulator | |
| JP3661842B2 (ja) | 変調器 | |
| KR19980081587A (ko) | 직교 변조기에 제공된 피크 클립핑 회로 및 동상 및 직교신호의 피크 레벨을 클립핑하는 방법 | |
| JPH09116474A (ja) | 無線通信装置 | |
| JP3602476B2 (ja) | Ｃｄｍａ用送信装置 | |
| JP2003503934A (ja) | Ｃｄｍａ移動無線システムにおいてバンドルされたチャネルを介する伝送 | |
| JP3716953B2 (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JP3660257B2 (ja) | Ｃｄｍａ変調方法およびｃｄｍａ変調装置 | |
| JP2019169904A (ja) | 受信装置、通信装置、及び、信号対雑音比算出装置 | |
| KR100790140B1 (ko) | 3차원 디지털 변조 및 복조 장치 및 방법 | |
| JP4574440B2 (ja) | スペクトラム拡散通信装置 | |
| JP2002026745A (ja) | 無線送信機 | |
| JP2003298358A (ja) | 無線送信機用の電力増幅装置、電力増幅装置制御用プログラム、及び、無線送信機用の電力増幅方法 | |
| JPH10276103A (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JP5088000B2 (ja) | 拡散変調回路及び逆拡散変調回路 | |
| JP2003244259A (ja) | 無線送信装置 | |
| JPH0697969A (ja) | ディジタル信号処理型直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |