JP3716953B2 - ディジタル変調におけるフェージング信号生成装置 - Google Patents
ディジタル変調におけるフェージング信号生成装置 Download PDFInfo
- Publication number
- JP3716953B2 JP3716953B2 JP9458697A JP9458697A JP3716953B2 JP 3716953 B2 JP3716953 B2 JP 3716953B2 JP 9458697 A JP9458697 A JP 9458697A JP 9458697 A JP9458697 A JP 9458697A JP 3716953 B2 JP3716953 B2 JP 3716953B2
- Authority
- JP
- Japan
- Prior art keywords
- fading
- parameter
- signal
- fading parameter
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明が属する技術分野】
この発明は、ＣＤＭＡ（code division multiple access:符号分割マルチプルアクセス）方式などのディジタル変調方式の移動体通信で用いられるフェージングシミュレータにおいて、高速サンプリングデータに対して、フェージングパラメータを掛け合わせることにより、ディジタル信号処理でフェージング特性を持つ信号を生成するディジタル変調におけるフェージング信号生成装置に関する。
【０００２】
【従来の技術】
現在、ディジタル移動通信の分野では、ＦＤＭＡ（frequency division multiple access: 周波数分割マルチプルアクセス）方式やＴＤＭＡ（time division multiple access:時割マルチプルアクセス）方式より周波数の利用効率のよいＣＤＭＡ方式が注目を集めている。
【０００３】
ＣＤＭＡ方式は、送信側と受信側とで同一の拡散符号を割り当てることにより符号多重された信号を受信側で逆拡散することにより、自局の情報を取り出すことができる。異なる符号で拡散された他局信号は受信側で符号相関が取れないために、雑音とみなされる。
【０００４】
しかし、少数ユーザでＣＤＭＡ方式を採用する場合では、各局間の相関がほとんどないため正しい通信が可能であるが、多数のユーザにより多重通信すると、各ユーザ間での完全な直交性が損なわれ、他局の信号の干渉波として自局に影響を与えることになる。この干渉波を除去するためにＲＡＫＥ受信や誤り訂正方式などが用いられるが、干渉波除去機能をいかに引き出せるかがシステムの特性を左右するポイントとなる。
【０００５】
したがって、ＣＤＭＡ方式の開発評価には、疑似的に複数の干渉波を発生することのできる標準信号発生器が必要となる。この標準信号発生器は、基地局と携帯端末の両方が評価でき、任意の干渉波を発生することができるとともに、マルチパスフェージング環境を作り出すために、フェージングシミュレーション機能を有していることが要求される。
【０００６】
ここで、フェージングを得る過程について概述する。図３は直交変調回路の基本的原理構成を示すブロック図であり、図３の乗算器２１の一方の入力端に直交ベースバンド信号Ｉを入力させるとともに、乗算器２２の一方の入力端に直交ベースバンド信号Ｑを入力させ，（１）式のローカル信号ＬＯとして、
ＬＯ＝ｃｏｓωc ｔ・・・（１）
を乗算器２１の他方の入力端に入力させるとともに、このローカル信号ＬＯ＝ｃｏｓωc t を９０度移相器２３で９０度位相をシフトさせて乗算器２２の他方の入力端に次の（２）式のローカル信号ＬＯを、
ＬＯ＝−ｓｉｎωc ｔ・・・（２）
として入力させる。
【０００７】
これにより、乗算器２１において、直交ベースバンド信号Ｉとローカル信号ＬＯ＝ｃｏｓωc ｔとの乗算を行って、加算器２４の一方の入力端に出力する。同様にして、乗算器２２において、直交ベースバンド信号Ｑとローカル信号ＬＯ＝−ｓｉｎωc ｔとの乗算を行って、加算器２４の他方の入力端に出力する。
【０００８】
加算器２４では、両乗算器２１と２２の出力を加算して、次の（３）式のような加算結果、すなわち、直交変調信号（Ｓｔ）が得られる。
（Ｓｔ）＝Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ・・・（３）
【０００９】
一方、このような直交変調信号にフェージング特性をもたせるためのレイリーフェージング発生器の基本的回路構成を図４に示す。図４において、搬送波ｃｏｓω1 ｔを乗算器２５の一方の入力端に入力させるとともに、９０度移相器２６に入力させて、−ｓｉｎω1 ｔとして乗算器２７の一方の入力端に入力させる。
【００１０】
乗算器２５，２７の各他方の入力端には、それぞれ独立したガウス雑音信号ｘ（ｔ），ｙ（ｔ）を入力させる。これにより、乗算器２５では、搬送波ｃｏｓω1 ｔとガウス雑音信号ｘ（ｔ）との乗算を行う。同様にして、乗算器２７は搬送波−ｓｉｎω1 ｔとガウス雑音信号ｙ（ｔ）との乗算を行う。
【００１１】
乗算器２５，２７の各演算結果は加算器２８に出力され、加算器２８で乗算器２５，２７の各演算結果を加算することにより、次の（４）式のようなレイリーフェージングの一般式で示すようなレイリーフェージング信号ｅ（ｔ）が得られる。
ｅ（ｔ）＝ｘ（ｔ）ｃｏｓω1 ｔ−ｙ（ｔ）ｓｉｎω1 ｔ・・・（４）
このようにして得られた直交変調信号Ｓ（ｔ）とレイリーフェージング信号ｅ（ｔ）とを加え合わせる回路を構成することにより、図５に示すような上述の標準信号発生器が得られる。
【００１２】
図５は図３の直交変調回路の出力端すなわち加算器２４の出力端を、図４のレイリーフェージング発生器の入力端すなわち乗算器２５の一方の入力端と９０度移相器２６の入力端とに接続し、図４のレイリーフェージング発生器の入力信号として、直交変調回路から出力される直交変調信号を入力するようにしている。
【００１３】
図５において、図３，図４と同一部分には同一符号が付されており、直交変調回路から出力される直交変調信号Ｓ（ｔ）は前記（３）式で示したとおりである。また、レイリーフェージング発生器における乗算器２５から加算器２８に送出される乗算器２５の出力信号２９は、次の（５）式に示すようになる。
ｘ（ｔ）（Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ・・・（５）
また、乗算器２７の出力信号３０は次の（６）式に示すようになり、
−Ｉｓｉｎωc ｔ−Ｑｃｏｓωc ｔ・・・（６）
したがって、乗算器２８の出力信号は次の（７）式に示すようになる。
−ｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（７）
乗算器２５の出力信号２９、すなわち（５）式に示す信号と、乗算器２７の出力信号３０、すなわち（７）式に示す信号は加算器２８で加算されることにより、次の（８）式に示すように、レイリーフェージング信号ｅ（ｔ）が得られる。
ｅ（ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ−Ｉｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（８）
（８）式に示すレイリーフェージング信号ｅ（ｔ）が前述のフェージング特性を含む標準信号となるものである。
【００１４】
ところで、ＣＤＭＡ方式において、このようなフェージングシミュレーション機能を有する標準信号発生器を得るには、
（１）．乗算器を使用して、ハードウェアでディジタル変調信号に高速サンプリング周波数でサンプリングした高速サンプリングデータにフェージングをかける方法、
（２）．ＤＳＰ（ディジタル信号処理装置）を使用してフェージングをかける方法、
の２通りがある。
【００１５】
このうち、（１）のハードウェアでフェージングをかける方法の場合には、図６に示すように、乗算器３２を用いて、高速サンプリングデータ３３とフェージングパラメータ３４とを掛け合わせるもので、高速サンプリングデータ３３の周波数が１０ＭＨｚに対して、乗算器３２を高速なクロック信号により動作する汎用の乗算器を用い、これと同じサンプリング周波数で生成されるフェージングパラメータ３４を掛けることにより、高速サンプリングデータのフェージング特性を得るものである。
【００１６】
一方、（２）のＤＳＰを使用してフェージングをかける方法の場合においては、通常フェージングの最大周波数は２ＫＨｚ程度に設定される。したがって、信号処理におけるフェージングパラメータ算出のためのサンプリング周波数は１０ＫＨｚ程度で十分である。１０ＫＨｚ程度のサンプリング周波数のフェージングパラメータはＤＳＰで算出が可能である。
【００１７】
そこで、図７に示すように、ＤＳＰ３５でフェージングパラメータを算出して、このフェージングパラメータを低速クロック信号３８でフェージングパラメータレジスタ３７に保持させたのち、このフェージングパラメータレジスタ３７からフェージングパラメータ３４を読み出して、乗算器３２に加えることにより乗算器３２で高速サンプリングデータ３６と掛け合わせることによって、高速サンプリンデータ３６にフェージング特性をもたせるものである。
【００１８】
【発明が解決しようとする課題】
このように、（１）のハードウェアでフェージングをかける方法の場合に、フェージングパラメータ３４を得るためには、複雑な演算が必要であり、これをハードウェアで構成するには、回路構成が複雑になり、実現するのが困難である。
【００１９】
また、（２）のＤＳＰを使用してフェージングをかける方法の場合においては、１０ＭＨｚのサンプリング周波数の高速サンプリングデータ３６は０．１μｓの周期であり、フェージングパラメータ３４のサンプリング周波数が１０ＫＨｚ（０．１ｍｓの周期）では、１０００個のデータを同じフェージングパラメータ３４と乗算器３２で掛け合わせることになる。したがって、高速サンプリングデータ３６に対してフェージングパラメータ３４が階段状の変化となり、実際のフェージング特性と一致しないという課題がある。
【００２０】
この発明は、ＤＳＰで算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求めることにより、フェージングパラメータが階段状になることを防止し、簡単な回路構成でフェージング特性を満足した高速サンプリングデータにフェージング特性を加えるディジタル変調におけるフェージング信号生成装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
この目的を達成するために、この発明は、サンプリング周波数が比較的低周波数のフェージングパラメータを作成して、フェージングパラメータの初期値と増分値を算出するフェージングパラメータ作成手段１と、フェージングパラメータ作成手段１で作成したフェージングパラメータの初期値を保持する初期値レジスタ４と、フェージングパラメータ作成手段１で作成したフェージングパラメータの増分値を保持する増分値レジスタ５と、初期値レジスタ４に保持されたフェージングパラメータの初期値と増分値レジスタ５に保持されたフェージングパラメータの増分値とを用いて直線補間を行って高速サンプリング周波数のフェージングパラメータを算出する直線補間によるフェージングパラメータ生成手段７と、高速サンプリングデータ９とフェージングパラメータ生成手段７で生成されたフェージングパラメータとの乗算を行って高速サンプリングデータ９にフェージング特性をもたせたフェージング信号７を生成する乗算器８とを備える。
【００２２】
【発明の実施の形態】
次に、この発明のディジタル変調におけるフェージング信号生成装置の実施の形態について図面を参照して説明する。図１はこの発明の一実施の形態の構成を示すブロック図である。
【００２３】
図１は、ＤＳＰによるフェージングパラメータ作成手段により算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求め、このフェージングパラメータを高速サンプリングデータと掛け合わせる乗算器を使用してハードウェアで高速サンプリングデータにフェージング特性をもたせるようにする場合の実施の形態を示すものである。図１で、フェージング信号生成装置１全体は破線で包囲して示されている。
【００２４】
フェージング信号生成装置１における乗算器８の一方の入力端には、ディジタル変調信号を高速サンプリング周波数でサンプリングした高速サンプリングデータ３が入力される。乗算器８の他方の入力端には、直線補間によるパラメータ生成手段７からのフェージングパラメータが入力される。乗算器８は高速サンプリングデータ３とフェージングパラメータとの乗算を行い、高速サンプリングデータ３にフェージング特性をもたせたフェージング信号１０を生成して出力する。
【００２５】
このフェージングパラメータはＤＳＰにより作成され、１０ＫＨｚのサンプリング周波数と同じ低速クロック信号３に同期してフェージングパラメータの初期値と増分値とを算出し、この算出されたフェージングパラメータの初期値を図１におけるハードウェアである初期値レジスタ４に保持させるとともに、算出されたフェージングパラメータの増分値を同様にして、ハードウェアである増分値レジスタ５に保持する。
【００２６】
これらの初期値レジスタ４に保持されたフェージングパラメータの初期値と、増分レジスタ５に保持されたフェージングパラメータの増分値はそれぞれ高速クロック信号６により読み出されて、直線補間によるパラメータ生成手段７に送出される。
【００２７】
この場合の高速クロック信号６は、前記低速クロック信号３が１０ＫＨｚであるのに対して、デイジタル変調信号を高速でサンプリングする高速サンプリング周波数である１０ＭＨｚと同じである。
【００２８】
高速クロック信号６により、乗算器と加算器とで構成された直線補間によるパラメータ生成手段７にフェージングパラメータの初期値と、フェージングパラメータの増分が送られることにより、直線補間によるパラメータ生成手段７はフェージングパラメータが初期値から増加方向に変化する分を直線的になるように補間して、高速サンプリング周波数のフェージングパラメータを算出する。
【００２９】
補間されたフェージングパラメータは高速サンプリングデータ９に対して、階段状に変化することがなくなり、この補間されたフェージングパラメータは前記高速クロック信号６に同期して直線補間によるパラメータ生成手段７から乗算器８の他方の入力端に入力される。これにより、乗算器８は高速サンプリングデータ９と補間されたフェージングパラメータとの乗算を行い、高速サンプリングデータ９に高速サンプリング周波数の適切なフェージング特性をもつフェージング信号１０を乗算器８から出力される。したがって、実際のフェージング特性を満足したフェージング特性が得られる。
【００３０】
図２はこの発明のディジタル変調におけるフェージング信号生成装置の第２の実施の形態の構成を示すブロック図である。図２では、図１内のフェージングパラメータ作成手段２として、ＤＳＰ２ａを用いたものである。
【００３１】
また、ディジタル変調信号をＡ／Ｄ（アナログ／ディジタル）変換器２ｂで高速サンプリングしてディジタルの高速サンプリングデータ３を得る場合を示している。さらに、直線補間によるパラメータ生成手段７として、直線補間回路７ａが使用されている。
【００３２】
図２で、Ａ／Ｄ変換器２ｂにおいてディジタル変調信号を高速サンプリング周波数のクロック信号でサンプリングして、高速サンプリングデータ９を乗算器８の一方の入力端に入力させている。その他の構成と動作は図１と同様である。この図２の構成の場合も、図１の場合と同様に、簡単なハードウェアで高速サンプリング周波数の適切なフェージング特性をもつフェージング信号を生成することができる。
【００３３】
【発明の効果】
この発明のディジタル変調におけるフェージング信号生成装置によれば、フェージングパラメータ作成手段により算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求め、このフェージングパラメータを高速サンプリンデータと掛け合わせるようにしたので、簡単なハードウェアによる回路構成でフェージング信号を生成するこができる。
【図面の簡単な説明】
【図１】この発明のディジタル変調におけるフェージング信号生成装置の第１の実施の形態の構成を示すブロック図である。
【図２】この発明のディジタル変調におけるフェージング信号生成装置の第２の実施の形態の構成を示すブロック図である。
【図３】従来の直交変調回路の基本的な構成を示すブロック図である。
【図４】従来のレイリーフェージング回路の基本的な構成を示すブロック図である。
【図５】図４の直交変調回路と図５のレイリーフェージング回路とを組み合わせた従来のレイリーフェージング回路の構成を示すブロック図である。
【図６】乗算器を使用した従来のフェージング信号生成装置の構成を示すブロック図である。
【図７】ＤＳＰを使用した従来のフェージング信号生成装置の構成を示すブロック図である。
【符号の説明】
１ フェージング信号生成装置
２ フェージングパラメータ作成手段
２ａ ＤＳＰ
３ 低速クロック信号
４ 初期値レジスタ
５ 増分値レジスタ
６ 高速クロック信号
７ 直線補間によるパラメータ生成部
７ａ 直線補間回路
８，１１〜１４，１７，１８ 乗算器
１５，１６、２０ 加算器
ＦＳ フェージングシミユレーション回路
ＱＭ 直交変調回路
【発明が属する技術分野】
この発明は、ＣＤＭＡ（code division multiple access:符号分割マルチプルアクセス）方式などのディジタル変調方式の移動体通信で用いられるフェージングシミュレータにおいて、高速サンプリングデータに対して、フェージングパラメータを掛け合わせることにより、ディジタル信号処理でフェージング特性を持つ信号を生成するディジタル変調におけるフェージング信号生成装置に関する。
【０００２】
【従来の技術】
現在、ディジタル移動通信の分野では、ＦＤＭＡ（frequency division multiple access: 周波数分割マルチプルアクセス）方式やＴＤＭＡ（time division multiple access:時割マルチプルアクセス）方式より周波数の利用効率のよいＣＤＭＡ方式が注目を集めている。
【０００３】
ＣＤＭＡ方式は、送信側と受信側とで同一の拡散符号を割り当てることにより符号多重された信号を受信側で逆拡散することにより、自局の情報を取り出すことができる。異なる符号で拡散された他局信号は受信側で符号相関が取れないために、雑音とみなされる。
【０００４】
しかし、少数ユーザでＣＤＭＡ方式を採用する場合では、各局間の相関がほとんどないため正しい通信が可能であるが、多数のユーザにより多重通信すると、各ユーザ間での完全な直交性が損なわれ、他局の信号の干渉波として自局に影響を与えることになる。この干渉波を除去するためにＲＡＫＥ受信や誤り訂正方式などが用いられるが、干渉波除去機能をいかに引き出せるかがシステムの特性を左右するポイントとなる。
【０００５】
したがって、ＣＤＭＡ方式の開発評価には、疑似的に複数の干渉波を発生することのできる標準信号発生器が必要となる。この標準信号発生器は、基地局と携帯端末の両方が評価でき、任意の干渉波を発生することができるとともに、マルチパスフェージング環境を作り出すために、フェージングシミュレーション機能を有していることが要求される。
【０００６】
ここで、フェージングを得る過程について概述する。図３は直交変調回路の基本的原理構成を示すブロック図であり、図３の乗算器２１の一方の入力端に直交ベースバンド信号Ｉを入力させるとともに、乗算器２２の一方の入力端に直交ベースバンド信号Ｑを入力させ，（１）式のローカル信号ＬＯとして、
ＬＯ＝ｃｏｓωc ｔ・・・（１）
を乗算器２１の他方の入力端に入力させるとともに、このローカル信号ＬＯ＝ｃｏｓωc t を９０度移相器２３で９０度位相をシフトさせて乗算器２２の他方の入力端に次の（２）式のローカル信号ＬＯを、
ＬＯ＝−ｓｉｎωc ｔ・・・（２）
として入力させる。
【０００７】
これにより、乗算器２１において、直交ベースバンド信号Ｉとローカル信号ＬＯ＝ｃｏｓωc ｔとの乗算を行って、加算器２４の一方の入力端に出力する。同様にして、乗算器２２において、直交ベースバンド信号Ｑとローカル信号ＬＯ＝−ｓｉｎωc ｔとの乗算を行って、加算器２４の他方の入力端に出力する。
【０００８】
加算器２４では、両乗算器２１と２２の出力を加算して、次の（３）式のような加算結果、すなわち、直交変調信号（Ｓｔ）が得られる。
（Ｓｔ）＝Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ・・・（３）
【０００９】
一方、このような直交変調信号にフェージング特性をもたせるためのレイリーフェージング発生器の基本的回路構成を図４に示す。図４において、搬送波ｃｏｓω1 ｔを乗算器２５の一方の入力端に入力させるとともに、９０度移相器２６に入力させて、−ｓｉｎω1 ｔとして乗算器２７の一方の入力端に入力させる。
【００１０】
乗算器２５，２７の各他方の入力端には、それぞれ独立したガウス雑音信号ｘ（ｔ），ｙ（ｔ）を入力させる。これにより、乗算器２５では、搬送波ｃｏｓω1 ｔとガウス雑音信号ｘ（ｔ）との乗算を行う。同様にして、乗算器２７は搬送波−ｓｉｎω1 ｔとガウス雑音信号ｙ（ｔ）との乗算を行う。
【００１１】
乗算器２５，２７の各演算結果は加算器２８に出力され、加算器２８で乗算器２５，２７の各演算結果を加算することにより、次の（４）式のようなレイリーフェージングの一般式で示すようなレイリーフェージング信号ｅ（ｔ）が得られる。
ｅ（ｔ）＝ｘ（ｔ）ｃｏｓω1 ｔ−ｙ（ｔ）ｓｉｎω1 ｔ・・・（４）
このようにして得られた直交変調信号Ｓ（ｔ）とレイリーフェージング信号ｅ（ｔ）とを加え合わせる回路を構成することにより、図５に示すような上述の標準信号発生器が得られる。
【００１２】
図５は図３の直交変調回路の出力端すなわち加算器２４の出力端を、図４のレイリーフェージング発生器の入力端すなわち乗算器２５の一方の入力端と９０度移相器２６の入力端とに接続し、図４のレイリーフェージング発生器の入力信号として、直交変調回路から出力される直交変調信号を入力するようにしている。
【００１３】
図５において、図３，図４と同一部分には同一符号が付されており、直交変調回路から出力される直交変調信号Ｓ（ｔ）は前記（３）式で示したとおりである。また、レイリーフェージング発生器における乗算器２５から加算器２８に送出される乗算器２５の出力信号２９は、次の（５）式に示すようになる。
ｘ（ｔ）（Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ・・・（５）
また、乗算器２７の出力信号３０は次の（６）式に示すようになり、
−Ｉｓｉｎωc ｔ−Ｑｃｏｓωc ｔ・・・（６）
したがって、乗算器２８の出力信号は次の（７）式に示すようになる。
−ｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（７）
乗算器２５の出力信号２９、すなわち（５）式に示す信号と、乗算器２７の出力信号３０、すなわち（７）式に示す信号は加算器２８で加算されることにより、次の（８）式に示すように、レイリーフェージング信号ｅ（ｔ）が得られる。
ｅ（ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ−Ｉｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（８）
（８）式に示すレイリーフェージング信号ｅ（ｔ）が前述のフェージング特性を含む標準信号となるものである。
【００１４】
ところで、ＣＤＭＡ方式において、このようなフェージングシミュレーション機能を有する標準信号発生器を得るには、
（１）．乗算器を使用して、ハードウェアでディジタル変調信号に高速サンプリング周波数でサンプリングした高速サンプリングデータにフェージングをかける方法、
（２）．ＤＳＰ（ディジタル信号処理装置）を使用してフェージングをかける方法、
の２通りがある。
【００１５】
このうち、（１）のハードウェアでフェージングをかける方法の場合には、図６に示すように、乗算器３２を用いて、高速サンプリングデータ３３とフェージングパラメータ３４とを掛け合わせるもので、高速サンプリングデータ３３の周波数が１０ＭＨｚに対して、乗算器３２を高速なクロック信号により動作する汎用の乗算器を用い、これと同じサンプリング周波数で生成されるフェージングパラメータ３４を掛けることにより、高速サンプリングデータのフェージング特性を得るものである。
【００１６】
一方、（２）のＤＳＰを使用してフェージングをかける方法の場合においては、通常フェージングの最大周波数は２ＫＨｚ程度に設定される。したがって、信号処理におけるフェージングパラメータ算出のためのサンプリング周波数は１０ＫＨｚ程度で十分である。１０ＫＨｚ程度のサンプリング周波数のフェージングパラメータはＤＳＰで算出が可能である。
【００１７】
そこで、図７に示すように、ＤＳＰ３５でフェージングパラメータを算出して、このフェージングパラメータを低速クロック信号３８でフェージングパラメータレジスタ３７に保持させたのち、このフェージングパラメータレジスタ３７からフェージングパラメータ３４を読み出して、乗算器３２に加えることにより乗算器３２で高速サンプリングデータ３６と掛け合わせることによって、高速サンプリンデータ３６にフェージング特性をもたせるものである。
【００１８】
【発明が解決しようとする課題】
このように、（１）のハードウェアでフェージングをかける方法の場合に、フェージングパラメータ３４を得るためには、複雑な演算が必要であり、これをハードウェアで構成するには、回路構成が複雑になり、実現するのが困難である。
【００１９】
また、（２）のＤＳＰを使用してフェージングをかける方法の場合においては、１０ＭＨｚのサンプリング周波数の高速サンプリングデータ３６は０．１μｓの周期であり、フェージングパラメータ３４のサンプリング周波数が１０ＫＨｚ（０．１ｍｓの周期）では、１０００個のデータを同じフェージングパラメータ３４と乗算器３２で掛け合わせることになる。したがって、高速サンプリングデータ３６に対してフェージングパラメータ３４が階段状の変化となり、実際のフェージング特性と一致しないという課題がある。
【００２０】
この発明は、ＤＳＰで算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求めることにより、フェージングパラメータが階段状になることを防止し、簡単な回路構成でフェージング特性を満足した高速サンプリングデータにフェージング特性を加えるディジタル変調におけるフェージング信号生成装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
この目的を達成するために、この発明は、サンプリング周波数が比較的低周波数のフェージングパラメータを作成して、フェージングパラメータの初期値と増分値を算出するフェージングパラメータ作成手段１と、フェージングパラメータ作成手段１で作成したフェージングパラメータの初期値を保持する初期値レジスタ４と、フェージングパラメータ作成手段１で作成したフェージングパラメータの増分値を保持する増分値レジスタ５と、初期値レジスタ４に保持されたフェージングパラメータの初期値と増分値レジスタ５に保持されたフェージングパラメータの増分値とを用いて直線補間を行って高速サンプリング周波数のフェージングパラメータを算出する直線補間によるフェージングパラメータ生成手段７と、高速サンプリングデータ９とフェージングパラメータ生成手段７で生成されたフェージングパラメータとの乗算を行って高速サンプリングデータ９にフェージング特性をもたせたフェージング信号７を生成する乗算器８とを備える。
【００２２】
【発明の実施の形態】
次に、この発明のディジタル変調におけるフェージング信号生成装置の実施の形態について図面を参照して説明する。図１はこの発明の一実施の形態の構成を示すブロック図である。
【００２３】
図１は、ＤＳＰによるフェージングパラメータ作成手段により算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求め、このフェージングパラメータを高速サンプリングデータと掛け合わせる乗算器を使用してハードウェアで高速サンプリングデータにフェージング特性をもたせるようにする場合の実施の形態を示すものである。図１で、フェージング信号生成装置１全体は破線で包囲して示されている。
【００２４】
フェージング信号生成装置１における乗算器８の一方の入力端には、ディジタル変調信号を高速サンプリング周波数でサンプリングした高速サンプリングデータ３が入力される。乗算器８の他方の入力端には、直線補間によるパラメータ生成手段７からのフェージングパラメータが入力される。乗算器８は高速サンプリングデータ３とフェージングパラメータとの乗算を行い、高速サンプリングデータ３にフェージング特性をもたせたフェージング信号１０を生成して出力する。
【００２５】
このフェージングパラメータはＤＳＰにより作成され、１０ＫＨｚのサンプリング周波数と同じ低速クロック信号３に同期してフェージングパラメータの初期値と増分値とを算出し、この算出されたフェージングパラメータの初期値を図１におけるハードウェアである初期値レジスタ４に保持させるとともに、算出されたフェージングパラメータの増分値を同様にして、ハードウェアである増分値レジスタ５に保持する。
【００２６】
これらの初期値レジスタ４に保持されたフェージングパラメータの初期値と、増分レジスタ５に保持されたフェージングパラメータの増分値はそれぞれ高速クロック信号６により読み出されて、直線補間によるパラメータ生成手段７に送出される。
【００２７】
この場合の高速クロック信号６は、前記低速クロック信号３が１０ＫＨｚであるのに対して、デイジタル変調信号を高速でサンプリングする高速サンプリング周波数である１０ＭＨｚと同じである。
【００２８】
高速クロック信号６により、乗算器と加算器とで構成された直線補間によるパラメータ生成手段７にフェージングパラメータの初期値と、フェージングパラメータの増分が送られることにより、直線補間によるパラメータ生成手段７はフェージングパラメータが初期値から増加方向に変化する分を直線的になるように補間して、高速サンプリング周波数のフェージングパラメータを算出する。
【００２９】
補間されたフェージングパラメータは高速サンプリングデータ９に対して、階段状に変化することがなくなり、この補間されたフェージングパラメータは前記高速クロック信号６に同期して直線補間によるパラメータ生成手段７から乗算器８の他方の入力端に入力される。これにより、乗算器８は高速サンプリングデータ９と補間されたフェージングパラメータとの乗算を行い、高速サンプリングデータ９に高速サンプリング周波数の適切なフェージング特性をもつフェージング信号１０を乗算器８から出力される。したがって、実際のフェージング特性を満足したフェージング特性が得られる。
【００３０】
図２はこの発明のディジタル変調におけるフェージング信号生成装置の第２の実施の形態の構成を示すブロック図である。図２では、図１内のフェージングパラメータ作成手段２として、ＤＳＰ２ａを用いたものである。
【００３１】
また、ディジタル変調信号をＡ／Ｄ（アナログ／ディジタル）変換器２ｂで高速サンプリングしてディジタルの高速サンプリングデータ３を得る場合を示している。さらに、直線補間によるパラメータ生成手段７として、直線補間回路７ａが使用されている。
【００３２】
図２で、Ａ／Ｄ変換器２ｂにおいてディジタル変調信号を高速サンプリング周波数のクロック信号でサンプリングして、高速サンプリングデータ９を乗算器８の一方の入力端に入力させている。その他の構成と動作は図１と同様である。この図２の構成の場合も、図１の場合と同様に、簡単なハードウェアで高速サンプリング周波数の適切なフェージング特性をもつフェージング信号を生成することができる。
【００３３】
【発明の効果】
この発明のディジタル変調におけるフェージング信号生成装置によれば、フェージングパラメータ作成手段により算出したフェージングパラメータの初期値と増分値を求めて直線補間を行い、高速サンプリング周波数のフェージングパラメータを求め、このフェージングパラメータを高速サンプリンデータと掛け合わせるようにしたので、簡単なハードウェアによる回路構成でフェージング信号を生成するこができる。
【図面の簡単な説明】
【図１】この発明のディジタル変調におけるフェージング信号生成装置の第１の実施の形態の構成を示すブロック図である。
【図２】この発明のディジタル変調におけるフェージング信号生成装置の第２の実施の形態の構成を示すブロック図である。
【図３】従来の直交変調回路の基本的な構成を示すブロック図である。
【図４】従来のレイリーフェージング回路の基本的な構成を示すブロック図である。
【図５】図４の直交変調回路と図５のレイリーフェージング回路とを組み合わせた従来のレイリーフェージング回路の構成を示すブロック図である。
【図６】乗算器を使用した従来のフェージング信号生成装置の構成を示すブロック図である。
【図７】ＤＳＰを使用した従来のフェージング信号生成装置の構成を示すブロック図である。
【符号の説明】
１ フェージング信号生成装置
２ フェージングパラメータ作成手段
２ａ ＤＳＰ
３ 低速クロック信号
４ 初期値レジスタ
５ 増分値レジスタ
６ 高速クロック信号
７ 直線補間によるパラメータ生成部
７ａ 直線補間回路
８，１１〜１４，１７，１８ 乗算器
１５，１６、２０ 加算器
ＦＳ フェージングシミユレーション回路
ＱＭ 直交変調回路
Claims (2)
- サンプリング周波数が比較的低周波数のフェージングパラメータを作成して、フェージングパラメータの初期値と増分値を算出するフェージングパラメータ作成手段(1) と、
前記フェージングパラメータ作成手段(1) で作成したフェージングパラメータの初期値を保持する初期値レジスタ(4) と、
前記フェージングパラメータ作成手段(1) で作成したフェージングパラメータの増分値を保持する増分値レジスタ(5) と、
前記初期値レジスタ(4) に保持されたフェージングパラメータの初期値と前記増分値レジスタ(5) に保持されたフェージングパラメータの増分値とを用いて直線補間を行って高速サンプリング周波数のフェージングパラメータを算出する直線補間によるフェージングパラメータ生成手段(7) と、
前記高速サンプリングデータ(9) と前記フェージングパラメータ生成手段(7) で生成されたフェージングパラメータとの乗算を行って前記高速サンプリングデータ(9) にフェージング特性をもたせたフェージング信号(7) を生成する乗算器(8) と、
を備えることを特徴とするディジタル変調におけるフェージング信号生成装置。 - 請求項１記載のディジタル変調におけるフェージング信号生成装置において、
前記フェージングパラメータ作成手段(2) は、ディジタル信号処理装置(11)であることを特徴とするディジタル変調におけるフェージング信号生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458697A JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458697A JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276171A JPH10276171A (ja) | 1998-10-13 |
| JP3716953B2 true JP3716953B2 (ja) | 2005-11-16 |
Family
ID=14114389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9458697A Expired - Fee Related JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716953B2 (ja) |
-
1997
- 1997-03-28 JP JP9458697A patent/JP3716953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10276171A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101018075B (zh) | 用于在无线通信系统中消除导频干扰的方法和装置 | |
| RU2202154C2 (ru) | Устройство для определения относительной величины для части информационного сигнала в системе связи, устройство и способ для определения величины информационного сигнала, синфазного с пилот-сигналом | |
| EP0332290B1 (en) | Equaliser for radio receiver | |
| JP3204925B2 (ja) | Ｃｄｍａ通信システムにおける信号受信装置 | |
| RU2004112788A (ru) | Абонентское устройство и способ его использования в системе беспроводной связи | |
| JPH10117156A (ja) | 直接変換基準送信スペクトル拡散信号システム | |
| KR20030067341A (ko) | Ｉｓ-2000 시스템에서의 기지국내 동기식 복조장치 | |
| JP2000261397A (ja) | フレーム同期回路及びフレームタイミング抽出方法 | |
| JP2001069040A (ja) | 逆拡散器とタイミング検出装置とチャネル推定装置および周波数誤差測定方法とａｆｃ制御方法 | |
| KR100344600B1 (ko) | 코드 분할 다중 접속 신호를 처리하기 위해 복소 의사잡음시퀀스를 생성하는 방법 및 시스템 | |
| EP1075090B1 (en) | A CDMA demodulating method and demodulator | |
| JP4354629B2 (ja) | Ｒａｋｅ合成回路 | |
| JP3716953B2 (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JP3886709B2 (ja) | スペクトル拡散受信装置 | |
| Mohammed et al. | A residual phase noise compensation method for IEEE 802.15. 4 compliant dual-mode receiver for diverse low power IoT applications | |
| JP2895398B2 (ja) | 同期捕捉方法 | |
| JPH10276103A (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JP2655116B2 (ja) | Ｃｄｍａ送受信機 | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2714226B2 (ja) | スペクトラム拡散通信システム | |
| Wickert et al. | Rate-line detection using higher-order spectra | |
| JP3696105B2 (ja) | 干渉除去装置、無線端末装置及び干渉除去方法 | |
| JP3553914B2 (ja) | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 | |
| JP2661471B2 (ja) | スペクトラム拡散復調装置 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040107 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |