JPH10276171A - ディジタル変調におけるフェージング信号生成装置 - Google Patents
ディジタル変調におけるフェージング信号生成装置Info
- Publication number
- JPH10276171A JPH10276171A JP9458697A JP9458697A JPH10276171A JP H10276171 A JPH10276171 A JP H10276171A JP 9458697 A JP9458697 A JP 9458697A JP 9458697 A JP9458697 A JP 9458697A JP H10276171 A JPH10276171 A JP H10276171A
- Authority
- JP
- Japan
- Prior art keywords
- fading
- parameter
- signal
- fading parameter
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で高速サンプリング周波数の適切
なフェージング特性を有するフェージング信号を生成す
るディジタル変調におけるフェージング信号生成装置を
提供すること。 【解決手段】 フェージングパラメータ作成手段２にお
いて、サンプリング周波数が低周波数のフェージングパ
ラメータを作成して、フェージングパラメータの初期値
と増分値を算出し、この初期値と増分値をそれぞれ初期
値レジスタ４、増分値レジスタ５に保持し、高速クロッ
ク信号６で初期値レジスタ４、増分値レジスタ５から初
期値と増分値とを読み出し、直線補間によるパラメータ
生成手段７で直線補間を行って、フェージングパラメー
タを作成し、このフェージングパラメータと高速サンプ
リングデータ９とを乗算器８で乗算してフェージング特
性を有するフェージング信号１０を生成する。
なフェージング特性を有するフェージング信号を生成す
るディジタル変調におけるフェージング信号生成装置を
提供すること。 【解決手段】 フェージングパラメータ作成手段２にお
いて、サンプリング周波数が低周波数のフェージングパ
ラメータを作成して、フェージングパラメータの初期値
と増分値を算出し、この初期値と増分値をそれぞれ初期
値レジスタ４、増分値レジスタ５に保持し、高速クロッ
ク信号６で初期値レジスタ４、増分値レジスタ５から初
期値と増分値とを読み出し、直線補間によるパラメータ
生成手段７で直線補間を行って、フェージングパラメー
タを作成し、このフェージングパラメータと高速サンプ
リングデータ９とを乗算器８で乗算してフェージング特
性を有するフェージング信号１０を生成する。
Description
【０００１】
【発明が属する技術分野】この発明は、ＣＤＭＡ（code
division multiple access:符号分割マルチプルアクセ
ス）方式などのディジタル変調方式の移動体通信で用い
られるフェージングシミュレータにおいて、高速サンプ
リングデータに対して、フェージングパラメータを掛け
合わせることにより、ディジタル信号処理でフェージン
グ特性を持つ信号を生成するディジタル変調におけるフ
ェージング信号生成装置に関する。
division multiple access:符号分割マルチプルアクセ
ス）方式などのディジタル変調方式の移動体通信で用い
られるフェージングシミュレータにおいて、高速サンプ
リングデータに対して、フェージングパラメータを掛け
合わせることにより、ディジタル信号処理でフェージン
グ特性を持つ信号を生成するディジタル変調におけるフ
ェージング信号生成装置に関する。
【０００２】
【従来の技術】現在、ディジタル移動通信の分野では、
ＦＤＭＡ（frequency division multiple access: 周波
数分割マルチプルアクセス）方式やＴＤＭＡ（time div
isionmultiple access:時割マルチプルアクセス）方式
より周波数の利用効率のよいＣＤＭＡ方式が注目を集め
ている。
ＦＤＭＡ（frequency division multiple access: 周波
数分割マルチプルアクセス）方式やＴＤＭＡ（time div
isionmultiple access:時割マルチプルアクセス）方式
より周波数の利用効率のよいＣＤＭＡ方式が注目を集め
ている。
【０００３】ＣＤＭＡ方式は、送信側と受信側とで同一
の拡散符号を割り当てることにより符号多重された信号
を受信側で逆拡散することにより、自局の情報を取り出
すことができる。異なる符号で拡散された他局信号は受
信側で符号相関が取れないために、雑音とみなされる。
の拡散符号を割り当てることにより符号多重された信号
を受信側で逆拡散することにより、自局の情報を取り出
すことができる。異なる符号で拡散された他局信号は受
信側で符号相関が取れないために、雑音とみなされる。
【０００４】しかし、少数ユーザでＣＤＭＡ方式を採用
する場合では、各局間の相関がほとんどないため正しい
通信が可能であるが、多数のユーザにより多重通信する
と、各ユーザ間での完全な直交性が損なわれ、他局の信
号の干渉波として自局に影響を与えることになる。この
干渉波を除去するためにＲＡＫＥ受信や誤り訂正方式な
どが用いられるが、干渉波除去機能をいかに引き出せる
かがシステムの特性を左右するポイントとなる。
する場合では、各局間の相関がほとんどないため正しい
通信が可能であるが、多数のユーザにより多重通信する
と、各ユーザ間での完全な直交性が損なわれ、他局の信
号の干渉波として自局に影響を与えることになる。この
干渉波を除去するためにＲＡＫＥ受信や誤り訂正方式な
どが用いられるが、干渉波除去機能をいかに引き出せる
かがシステムの特性を左右するポイントとなる。
【０００５】したがって、ＣＤＭＡ方式の開発評価に
は、疑似的に複数の干渉波を発生することのできる標準
信号発生器が必要となる。この標準信号発生器は、基地
局と携帯端末の両方が評価でき、任意の干渉波を発生す
ることができるとともに、マルチパスフェージング環境
を作り出すために、フェージングシミュレーション機能
を有していることが要求される。
は、疑似的に複数の干渉波を発生することのできる標準
信号発生器が必要となる。この標準信号発生器は、基地
局と携帯端末の両方が評価でき、任意の干渉波を発生す
ることができるとともに、マルチパスフェージング環境
を作り出すために、フェージングシミュレーション機能
を有していることが要求される。
【０００６】ここで、フェージングを得る過程について
概述する。図３は直交変調回路の基本的原理構成を示す
ブロック図であり、図３の乗算器２１の一方の入力端に
直交ベースバンド信号Ｉを入力させるとともに、乗算器
２２の一方の入力端に直交ベースバンド信号Ｑを入力さ
せ，（１）式のローカル信号ＬＯとして、 ＬＯ＝ｃｏｓωc ｔ・・・（１） を乗算器２１の他方の入力端に入力させるとともに、こ
のローカル信号ＬＯ＝ｃｏｓωc t を９０度移相器２３
で９０度位相をシフトさせて乗算器２２の他方の入力端
に次の（２）式のローカル信号ＬＯを、 ＬＯ＝−ｓｉｎωc ｔ・・・（２） として入力させる。
概述する。図３は直交変調回路の基本的原理構成を示す
ブロック図であり、図３の乗算器２１の一方の入力端に
直交ベースバンド信号Ｉを入力させるとともに、乗算器
２２の一方の入力端に直交ベースバンド信号Ｑを入力さ
せ，（１）式のローカル信号ＬＯとして、 ＬＯ＝ｃｏｓωc ｔ・・・（１） を乗算器２１の他方の入力端に入力させるとともに、こ
のローカル信号ＬＯ＝ｃｏｓωc t を９０度移相器２３
で９０度位相をシフトさせて乗算器２２の他方の入力端
に次の（２）式のローカル信号ＬＯを、 ＬＯ＝−ｓｉｎωc ｔ・・・（２） として入力させる。
【０００７】これにより、乗算器２１において、直交ベ
ースバンド信号Ｉとローカル信号ＬＯ＝ｃｏｓωc ｔと
の乗算を行って、加算器２４の一方の入力端に出力す
る。同様にして、乗算器２２において、直交ベースバン
ド信号Ｑとローカル信号ＬＯ＝−ｓｉｎωc ｔとの乗算
を行って、加算器２４の他方の入力端に出力する。
ースバンド信号Ｉとローカル信号ＬＯ＝ｃｏｓωc ｔと
の乗算を行って、加算器２４の一方の入力端に出力す
る。同様にして、乗算器２２において、直交ベースバン
ド信号Ｑとローカル信号ＬＯ＝−ｓｉｎωc ｔとの乗算
を行って、加算器２４の他方の入力端に出力する。
【０００８】加算器２４では、両乗算器２１と２２の出
力を加算して、次の（３）式のような加算結果、すなわ
ち、直交変調信号（Ｓｔ）が得られる。 （Ｓｔ）＝Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ・・・（３）
力を加算して、次の（３）式のような加算結果、すなわ
ち、直交変調信号（Ｓｔ）が得られる。 （Ｓｔ）＝Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ・・・（３）
【０００９】一方、このような直交変調信号にフェージ
ング特性をもたせるためのレイリーフェージング発生器
の基本的回路構成を図４に示す。図４において、搬送波
ｃｏｓω1 ｔを乗算器２５の一方の入力端に入力させる
とともに、９０度移相器２６に入力させて、−ｓｉｎω
1 ｔとして乗算器２７の一方の入力端に入力させる。
ング特性をもたせるためのレイリーフェージング発生器
の基本的回路構成を図４に示す。図４において、搬送波
ｃｏｓω1 ｔを乗算器２５の一方の入力端に入力させる
とともに、９０度移相器２６に入力させて、−ｓｉｎω
1 ｔとして乗算器２７の一方の入力端に入力させる。
【００１０】乗算器２５，２７の各他方の入力端には、
それぞれ独立したガウス雑音信号ｘ（ｔ），ｙ（ｔ）を
入力させる。これにより、乗算器２５では、搬送波ｃｏ
ｓω1 ｔとガウス雑音信号ｘ（ｔ）との乗算を行う。同
様にして、乗算器２７は搬送波−ｓｉｎω1 ｔとガウス
雑音信号ｙ（ｔ）との乗算を行う。
それぞれ独立したガウス雑音信号ｘ（ｔ），ｙ（ｔ）を
入力させる。これにより、乗算器２５では、搬送波ｃｏ
ｓω1 ｔとガウス雑音信号ｘ（ｔ）との乗算を行う。同
様にして、乗算器２７は搬送波−ｓｉｎω1 ｔとガウス
雑音信号ｙ（ｔ）との乗算を行う。
【００１１】乗算器２５，２７の各演算結果は加算器２
８に出力され、加算器２８で乗算器２５，２７の各演算
結果を加算することにより、次の（４）式のようなレイ
リーフェージングの一般式で示すようなレイリーフェー
ジング信号ｅ（ｔ）が得られる。 ｅ（ｔ）＝ｘ（ｔ）ｃｏｓω1 ｔ−ｙ（ｔ）ｓｉｎω1 ｔ・・・（４） このようにして得られた直交変調信号Ｓ（ｔ）とレイリ
ーフェージング信号ｅ（ｔ）とを加え合わせる回路を構
成することにより、図５に示すような上述の標準信号発
生器が得られる。
８に出力され、加算器２８で乗算器２５，２７の各演算
結果を加算することにより、次の（４）式のようなレイ
リーフェージングの一般式で示すようなレイリーフェー
ジング信号ｅ（ｔ）が得られる。 ｅ（ｔ）＝ｘ（ｔ）ｃｏｓω1 ｔ−ｙ（ｔ）ｓｉｎω1 ｔ・・・（４） このようにして得られた直交変調信号Ｓ（ｔ）とレイリ
ーフェージング信号ｅ（ｔ）とを加え合わせる回路を構
成することにより、図５に示すような上述の標準信号発
生器が得られる。
【００１２】図５は図３の直交変調回路の出力端すなわ
ち加算器２４の出力端を、図４のレイリーフェージング
発生器の入力端すなわち乗算器２５の一方の入力端と９
０度移相器２６の入力端とに接続し、図４のレイリーフ
ェージング発生器の入力信号として、直交変調回路から
出力される直交変調信号を入力するようにしている。
ち加算器２４の出力端を、図４のレイリーフェージング
発生器の入力端すなわち乗算器２５の一方の入力端と９
０度移相器２６の入力端とに接続し、図４のレイリーフ
ェージング発生器の入力信号として、直交変調回路から
出力される直交変調信号を入力するようにしている。
【００１３】図５において、図３，図４と同一部分には
同一符号が付されており、直交変調回路から出力される
直交変調信号Ｓ（ｔ）は前記（３）式で示したとおりで
ある。また、レイリーフェージング発生器における乗算
器２５から加算器２８に送出される乗算器２５の出力信
号２９は、次の（５）式に示すようになる。 ｘ（ｔ）（Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ） ＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ・・・（５） また、乗算器２７の出力信号３０は次の（６）式に示す
ようになり、 −Ｉｓｉｎωc ｔ−Ｑｃｏｓωc ｔ・・・（６） したがって、乗算器２８の出力信号は次の（７）式に示
すようになる。 −ｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（７） 乗算器２５の出力信号２９、すなわち（５）式に示す信
号と、乗算器２７の出力信号３０、すなわち（７）式に
示す信号は加算器２８で加算されることにより、次の
（８）式に示すように、レイリーフェージング信号ｅ
（ｔ）が得られる。 ｅ（ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ −Ｉｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（８） （８）式に示すレイリーフェージング信号ｅ（ｔ）が前
述のフェージング特性を含む標準信号となるものであ
る。
同一符号が付されており、直交変調回路から出力される
直交変調信号Ｓ（ｔ）は前記（３）式で示したとおりで
ある。また、レイリーフェージング発生器における乗算
器２５から加算器２８に送出される乗算器２５の出力信
号２９は、次の（５）式に示すようになる。 ｘ（ｔ）（Ｉｃｏｓωc ｔ−Ｑｓｉｎωc ｔ） ＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ・・・（５） また、乗算器２７の出力信号３０は次の（６）式に示す
ようになり、 −Ｉｓｉｎωc ｔ−Ｑｃｏｓωc ｔ・・・（６） したがって、乗算器２８の出力信号は次の（７）式に示
すようになる。 −ｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（７） 乗算器２５の出力信号２９、すなわち（５）式に示す信
号と、乗算器２７の出力信号３０、すなわち（７）式に
示す信号は加算器２８で加算されることにより、次の
（８）式に示すように、レイリーフェージング信号ｅ
（ｔ）が得られる。 ｅ（ｔ）＝Ｉｘ（ｔ）ｃｏｓωc ｔ−Ｑｘ（ｔ）ｓｉｎωc ｔ −Ｉｙ（ｔ）ｓｉｎωc ｔ−Ｑｙ（ｔ）ｃｏｓωc ｔ・・・（８） （８）式に示すレイリーフェージング信号ｅ（ｔ）が前
述のフェージング特性を含む標準信号となるものであ
る。
【００１４】ところで、ＣＤＭＡ方式において、このよ
うなフェージングシミュレーション機能を有する標準信
号発生器を得るには、（１）．乗算器を使用して、ハー
ドウェアでディジタル変調信号に高速サンプリング周波
数でサンプリングした高速サンプリングデータにフェー
ジングをかける方法、（２）．ＤＳＰ（ディジタル信号
処理装置）を使用してフェージングをかける方法、の２
通りがある。
うなフェージングシミュレーション機能を有する標準信
号発生器を得るには、（１）．乗算器を使用して、ハー
ドウェアでディジタル変調信号に高速サンプリング周波
数でサンプリングした高速サンプリングデータにフェー
ジングをかける方法、（２）．ＤＳＰ（ディジタル信号
処理装置）を使用してフェージングをかける方法、の２
通りがある。
【００１５】このうち、（１）のハードウェアでフェー
ジングをかける方法の場合には、図６に示すように、乗
算器３２を用いて、高速サンプリングデータ３３とフェ
ージングパラメータ３４とを掛け合わせるもので、高速
サンプリングデータ３３の周波数が１０ＭＨｚに対し
て、乗算器３２を高速なクロック信号により動作する汎
用の乗算器を用い、これと同じサンプリング周波数で生
成されるフェージングパラメータ３４を掛けることによ
り、高速サンプリングデータのフェージング特性を得る
ものである。
ジングをかける方法の場合には、図６に示すように、乗
算器３２を用いて、高速サンプリングデータ３３とフェ
ージングパラメータ３４とを掛け合わせるもので、高速
サンプリングデータ３３の周波数が１０ＭＨｚに対し
て、乗算器３２を高速なクロック信号により動作する汎
用の乗算器を用い、これと同じサンプリング周波数で生
成されるフェージングパラメータ３４を掛けることによ
り、高速サンプリングデータのフェージング特性を得る
ものである。
【００１６】一方、（２）のＤＳＰを使用してフェージ
ングをかける方法の場合においては、通常フェージング
の最大周波数は２ＫＨｚ程度に設定される。したがっ
て、信号処理におけるフェージングパラメータ算出のた
めのサンプリング周波数は１０ＫＨｚ程度で十分であ
る。１０ＫＨｚ程度のサンプリング周波数のフェージン
グパラメータはＤＳＰで算出が可能である。
ングをかける方法の場合においては、通常フェージング
の最大周波数は２ＫＨｚ程度に設定される。したがっ
て、信号処理におけるフェージングパラメータ算出のた
めのサンプリング周波数は１０ＫＨｚ程度で十分であ
る。１０ＫＨｚ程度のサンプリング周波数のフェージン
グパラメータはＤＳＰで算出が可能である。
【００１７】そこで、図７に示すように、ＤＳＰ３５で
フェージングパラメータを算出して、このフェージング
パラメータを低速クロック信号３８でフェージングパラ
メータレジスタ３７に保持させたのち、このフェージン
グパラメータレジスタ３７からフェージングパラメータ
３４を読み出して、乗算器３２に加えることにより乗算
器３２で高速サンプリングデータ３６と掛け合わせるこ
とによって、高速サンプリンデータ３６にフェージング
特性をもたせるものである。
フェージングパラメータを算出して、このフェージング
パラメータを低速クロック信号３８でフェージングパラ
メータレジスタ３７に保持させたのち、このフェージン
グパラメータレジスタ３７からフェージングパラメータ
３４を読み出して、乗算器３２に加えることにより乗算
器３２で高速サンプリングデータ３６と掛け合わせるこ
とによって、高速サンプリンデータ３６にフェージング
特性をもたせるものである。
【００１８】
【発明が解決しようとする課題】このように、（１）の
ハードウェアでフェージングをかける方法の場合に、フ
ェージングパラメータ３４を得るためには、複雑な演算
が必要であり、これをハードウェアで構成するには、回
路構成が複雑になり、実現するのが困難である。
ハードウェアでフェージングをかける方法の場合に、フ
ェージングパラメータ３４を得るためには、複雑な演算
が必要であり、これをハードウェアで構成するには、回
路構成が複雑になり、実現するのが困難である。
【００１９】また、（２）のＤＳＰを使用してフェージ
ングをかける方法の場合においては、１０ＭＨｚのサン
プリング周波数の高速サンプリングデータ３６は０．１
μｓの周期であり、フェージングパラメータ３４のサン
プリング周波数が１０ＫＨｚ（０．１ｍｓの周期）で
は、１０００個のデータを同じフェージングパラメータ
３４と乗算器３２で掛け合わせることになる。したがっ
て、高速サンプリングデータ３６に対してフェージング
パラメータ３４が階段状の変化となり、実際のフェージ
ング特性と一致しないという課題がある。
ングをかける方法の場合においては、１０ＭＨｚのサン
プリング周波数の高速サンプリングデータ３６は０．１
μｓの周期であり、フェージングパラメータ３４のサン
プリング周波数が１０ＫＨｚ（０．１ｍｓの周期）で
は、１０００個のデータを同じフェージングパラメータ
３４と乗算器３２で掛け合わせることになる。したがっ
て、高速サンプリングデータ３６に対してフェージング
パラメータ３４が階段状の変化となり、実際のフェージ
ング特性と一致しないという課題がある。
【００２０】この発明は、ＤＳＰで算出したフェージン
グパラメータの初期値と増分値を求めて直線補間を行
い、高速サンプリング周波数のフェージングパラメータ
を求めることにより、フェージングパラメータが階段状
になることを防止し、簡単な回路構成でフェージング特
性を満足した高速サンプリングデータにフェージング特
性を加えるディジタル変調におけるフェージング信号生
成装置を提供することを目的とする。
グパラメータの初期値と増分値を求めて直線補間を行
い、高速サンプリング周波数のフェージングパラメータ
を求めることにより、フェージングパラメータが階段状
になることを防止し、簡単な回路構成でフェージング特
性を満足した高速サンプリングデータにフェージング特
性を加えるディジタル変調におけるフェージング信号生
成装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】この目的を達成するため
に、この発明は、サンプリング周波数が比較的低周波数
のフェージングパラメータを作成して、フェージングパ
ラメータの初期値と増分値を算出するフェージングパラ
メータ作成手段１と、フェージングパラメータ作成手段
１で作成したフェージングパラメータの初期値を保持す
る初期値レジスタ４と、フェージングパラメータ作成手
段１で作成したフェージングパラメータの増分値を保持
する増分値レジスタ５と、初期値レジスタ４に保持され
たフェージングパラメータの初期値と増分値レジスタ５
に保持されたフェージングパラメータの増分値とを用い
て直線補間を行って高速サンプリング周波数のフェージ
ングパラメータを算出する直線補間によるフェージング
パラメータ生成手段７と、高速サンプリングデータ９と
フェージングパラメータ生成手段７で生成されたフェー
ジングパラメータとの乗算を行って高速サンプリングデ
ータ９にフェージング特性をもたせたフェージング信号
７を生成する乗算器８とを備える。
に、この発明は、サンプリング周波数が比較的低周波数
のフェージングパラメータを作成して、フェージングパ
ラメータの初期値と増分値を算出するフェージングパラ
メータ作成手段１と、フェージングパラメータ作成手段
１で作成したフェージングパラメータの初期値を保持す
る初期値レジスタ４と、フェージングパラメータ作成手
段１で作成したフェージングパラメータの増分値を保持
する増分値レジスタ５と、初期値レジスタ４に保持され
たフェージングパラメータの初期値と増分値レジスタ５
に保持されたフェージングパラメータの増分値とを用い
て直線補間を行って高速サンプリング周波数のフェージ
ングパラメータを算出する直線補間によるフェージング
パラメータ生成手段７と、高速サンプリングデータ９と
フェージングパラメータ生成手段７で生成されたフェー
ジングパラメータとの乗算を行って高速サンプリングデ
ータ９にフェージング特性をもたせたフェージング信号
７を生成する乗算器８とを備える。
【００２２】
【発明の実施の形態】次に、この発明のディジタル変調
におけるフェージング信号生成装置の実施の形態につい
て図面を参照して説明する。図１はこの発明の一実施の
形態の構成を示すブロック図である。
におけるフェージング信号生成装置の実施の形態につい
て図面を参照して説明する。図１はこの発明の一実施の
形態の構成を示すブロック図である。
【００２３】図１は、ＤＳＰによるフェージングパラメ
ータ作成手段により算出したフェージングパラメータの
初期値と増分値を求めて直線補間を行い、高速サンプリ
ング周波数のフェージングパラメータを求め、このフェ
ージングパラメータを高速サンプリングデータと掛け合
わせる乗算器を使用してハードウェアで高速サンプリン
グデータにフェージング特性をもたせるようにする場合
の実施の形態を示すものである。図１で、フェージング
信号生成装置１全体は破線で包囲して示されている。
ータ作成手段により算出したフェージングパラメータの
初期値と増分値を求めて直線補間を行い、高速サンプリ
ング周波数のフェージングパラメータを求め、このフェ
ージングパラメータを高速サンプリングデータと掛け合
わせる乗算器を使用してハードウェアで高速サンプリン
グデータにフェージング特性をもたせるようにする場合
の実施の形態を示すものである。図１で、フェージング
信号生成装置１全体は破線で包囲して示されている。
【００２４】フェージング信号生成装置１における乗算
器８の一方の入力端には、ディジタル変調信号を高速サ
ンプリング周波数でサンプリングした高速サンプリング
データ３が入力される。乗算器８の他方の入力端には、
直線補間によるパラメータ生成手段７からのフェージン
グパラメータが入力される。乗算器８は高速サンプリン
グデータ３とフェージングパラメータとの乗算を行い、
高速サンプリングデータ３にフェージング特性をもたせ
たフェージング信号１０を生成して出力する。
器８の一方の入力端には、ディジタル変調信号を高速サ
ンプリング周波数でサンプリングした高速サンプリング
データ３が入力される。乗算器８の他方の入力端には、
直線補間によるパラメータ生成手段７からのフェージン
グパラメータが入力される。乗算器８は高速サンプリン
グデータ３とフェージングパラメータとの乗算を行い、
高速サンプリングデータ３にフェージング特性をもたせ
たフェージング信号１０を生成して出力する。
【００２５】このフェージングパラメータはＤＳＰによ
り作成され、１０ＫＨｚのサンプリング周波数と同じ低
速クロック信号３に同期してフェージングパラメータの
初期値と増分値とを算出し、この算出されたフェージン
グパラメータの初期値を図１におけるハードウェアであ
る初期値レジスタ４に保持させるとともに、算出された
フェージングパラメータの増分値を同様にして、ハード
ウェアである増分値レジスタ５に保持する。
り作成され、１０ＫＨｚのサンプリング周波数と同じ低
速クロック信号３に同期してフェージングパラメータの
初期値と増分値とを算出し、この算出されたフェージン
グパラメータの初期値を図１におけるハードウェアであ
る初期値レジスタ４に保持させるとともに、算出された
フェージングパラメータの増分値を同様にして、ハード
ウェアである増分値レジスタ５に保持する。
【００２６】これらの初期値レジスタ４に保持されたフ
ェージングパラメータの初期値と、増分レジスタ５に保
持されたフェージングパラメータの増分値はそれぞれ高
速クロック信号６により読み出されて、直線補間による
パラメータ生成手段７に送出される。
ェージングパラメータの初期値と、増分レジスタ５に保
持されたフェージングパラメータの増分値はそれぞれ高
速クロック信号６により読み出されて、直線補間による
パラメータ生成手段７に送出される。
【００２７】この場合の高速クロック信号６は、前記低
速クロック信号３が１０ＫＨｚであるのに対して、デイ
ジタル変調信号を高速でサンプリングする高速サンプリ
ング周波数である１０ＭＨｚと同じである。
速クロック信号３が１０ＫＨｚであるのに対して、デイ
ジタル変調信号を高速でサンプリングする高速サンプリ
ング周波数である１０ＭＨｚと同じである。
【００２８】高速クロック信号６により、乗算器と加算
器とで構成された直線補間によるパラメータ生成手段７
にフェージングパラメータの初期値と、フェージングパ
ラメータの増分が送られることにより、直線補間による
パラメータ生成手段７はフェージングパラメータが初期
値から増加方向に変化する分を直線的になるように補間
して、高速サンプリング周波数のフェージングパラメー
タを算出する。
器とで構成された直線補間によるパラメータ生成手段７
にフェージングパラメータの初期値と、フェージングパ
ラメータの増分が送られることにより、直線補間による
パラメータ生成手段７はフェージングパラメータが初期
値から増加方向に変化する分を直線的になるように補間
して、高速サンプリング周波数のフェージングパラメー
タを算出する。
【００２９】補間されたフェージングパラメータは高速
サンプリングデータ９に対して、階段状に変化すること
がなくなり、この補間されたフェージングパラメータは
前記高速クロック信号６に同期して直線補間によるパラ
メータ生成手段７から乗算器８の他方の入力端に入力さ
れる。これにより、乗算器８は高速サンプリングデータ
９と補間されたフェージングパラメータとの乗算を行
い、高速サンプリングデータ９に高速サンプリング周波
数の適切なフェージング特性をもつフェージング信号１
０を乗算器８から出力される。したがって、実際のフェ
ージング特性を満足したフェージング特性が得られる。
サンプリングデータ９に対して、階段状に変化すること
がなくなり、この補間されたフェージングパラメータは
前記高速クロック信号６に同期して直線補間によるパラ
メータ生成手段７から乗算器８の他方の入力端に入力さ
れる。これにより、乗算器８は高速サンプリングデータ
９と補間されたフェージングパラメータとの乗算を行
い、高速サンプリングデータ９に高速サンプリング周波
数の適切なフェージング特性をもつフェージング信号１
０を乗算器８から出力される。したがって、実際のフェ
ージング特性を満足したフェージング特性が得られる。
【００３０】図２はこの発明のディジタル変調における
フェージング信号生成装置の第２の実施の形態の構成を
示すブロック図である。図２では、図１内のフェージン
グパラメータ作成手段２として、ＤＳＰ２ａを用いたも
のである。
フェージング信号生成装置の第２の実施の形態の構成を
示すブロック図である。図２では、図１内のフェージン
グパラメータ作成手段２として、ＤＳＰ２ａを用いたも
のである。
【００３１】また、ディジタル変調信号をＡ／Ｄ（アナ
ログ／ディジタル）変換器２ｂで高速サンプリングして
ディジタルの高速サンプリングデータ３を得る場合を示
している。さらに、直線補間によるパラメータ生成手段
７として、直線補間回路７ａが使用されている。
ログ／ディジタル）変換器２ｂで高速サンプリングして
ディジタルの高速サンプリングデータ３を得る場合を示
している。さらに、直線補間によるパラメータ生成手段
７として、直線補間回路７ａが使用されている。
【００３２】図２で、Ａ／Ｄ変換器２ｂにおいてディジ
タル変調信号を高速サンプリング周波数のクロック信号
でサンプリングして、高速サンプリングデータ９を乗算
器８の一方の入力端に入力させている。その他の構成と
動作は図１と同様である。この図２の構成の場合も、図
１の場合と同様に、簡単なハードウェアで高速サンプリ
ング周波数の適切なフェージング特性をもつフェージン
グ信号を生成することができる。
タル変調信号を高速サンプリング周波数のクロック信号
でサンプリングして、高速サンプリングデータ９を乗算
器８の一方の入力端に入力させている。その他の構成と
動作は図１と同様である。この図２の構成の場合も、図
１の場合と同様に、簡単なハードウェアで高速サンプリ
ング周波数の適切なフェージング特性をもつフェージン
グ信号を生成することができる。
【００３３】
【発明の効果】この発明のディジタル変調におけるフェ
ージング信号生成装置によれば、フェージングパラメー
タ作成手段により算出したフェージングパラメータの初
期値と増分値を求めて直線補間を行い、高速サンプリン
グ周波数のフェージングパラメータを求め、このフェー
ジングパラメータを高速サンプリンデータと掛け合わせ
るようにしたので、簡単なハードウェアによる回路構成
でフェージング信号を生成するこができる。
ージング信号生成装置によれば、フェージングパラメー
タ作成手段により算出したフェージングパラメータの初
期値と増分値を求めて直線補間を行い、高速サンプリン
グ周波数のフェージングパラメータを求め、このフェー
ジングパラメータを高速サンプリンデータと掛け合わせ
るようにしたので、簡単なハードウェアによる回路構成
でフェージング信号を生成するこができる。
【図１】この発明のディジタル変調におけるフェージン
グ信号生成装置の第１の実施の形態の構成を示すブロッ
ク図である。
グ信号生成装置の第１の実施の形態の構成を示すブロッ
ク図である。
【図２】この発明のディジタル変調におけるフェージン
グ信号生成装置の第２の実施の形態の構成を示すブロッ
ク図である。
グ信号生成装置の第２の実施の形態の構成を示すブロッ
ク図である。
【図３】従来の直交変調回路の基本的な構成を示すブロ
ック図である。
ック図である。
【図４】従来のレイリーフェージング回路の基本的な構
成を示すブロック図である。
成を示すブロック図である。
【図５】図４の直交変調回路と図５のレイリーフェージ
ング回路とを組み合わせた従来のレイリーフェージング
回路の構成を示すブロック図である。
ング回路とを組み合わせた従来のレイリーフェージング
回路の構成を示すブロック図である。
【図６】乗算器を使用した従来のフェージング信号生成
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図７】ＤＳＰを使用した従来のフェージング信号生成
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
１ フェージング信号生成装置 ２ フェージングパラメータ作成手段 ２ａ ＤＳＰ ３ 低速クロック信号 ４ 初期値レジスタ ５ 増分値レジスタ ６ 高速クロック信号 ７ 直線補間によるパラメータ生成部 ７ａ 直線補間回路 ８，１１〜１４，１７，１８ 乗算器 １５，１６、２０ 加算器 ＦＳ フェージングシミユレーション回路 ＱＭ 直交変調回路
Claims (2)
- 【請求項１】 サンプリング周波数が比較的低周波数の
フェージングパラメータを作成して、フェージングパラ
メータの初期値と増分値を算出するフェージングパラメ
ータ作成手段(1) と、 前記フェージングパラメータ作成手段(1) で作成したフ
ェージングパラメータの初期値を保持する初期値レジス
タ(4) と、 前記フェージングパラメータ作成手段(1) で作成したフ
ェージングパラメータの増分値を保持する増分値レジス
タ(5) と、 前記初期値レジスタ(4) に保持されたフェージングパラ
メータの初期値と前記増分値レジスタ(5) に保持された
フェージングパラメータの増分値とを用いて直線補間を
行って高速サンプリング周波数のフェージングパラメー
タを算出する直線補間によるフェージングパラメータ生
成手段(7) と、 前記高速サンプリングデータ(9) と前記フェージングパ
ラメータ生成手段(7)で生成されたフェージングパラメ
ータとの乗算を行って前記高速サンプリングデータ(9)
にフェージング特性をもたせたフェージング信号(7) を
生成する乗算器(8) と、を備えることを特徴とするディ
ジタル変調におけるフェージング信号生成装置。 - 【請求項２】 請求項１記載のディジタル変調における
フェージング信号生成装置において、 前記フェージングパラメータ作成手段(2) は、ディジタ
ル信号処理装置(11)であることを特徴とするディジタル
変調におけるフェージング信号生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458697A JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9458697A JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276171A true JPH10276171A (ja) | 1998-10-13 |
| JP3716953B2 JP3716953B2 (ja) | 2005-11-16 |
Family
ID=14114389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9458697A Expired - Fee Related JP3716953B2 (ja) | 1997-03-28 | 1997-03-28 | ディジタル変調におけるフェージング信号生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716953B2 (ja) |
-
1997
- 1997-03-28 JP JP9458697A patent/JP3716953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3716953B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0332290B1 (en) | Equaliser for radio receiver | |
| EP0454913A1 (en) | Compensating for distortion in a communication channel | |
| US5945885A (en) | Digital baseband modulator adaptable to different modulation types | |
| JPH0723023A (ja) | 符号分割多元接続装置 | |
| JPH10163924A (ja) | 遅延相関基準送信スペクトル拡散信号方式用の直接変換受信器 | |
| KR100344600B1 (ko) | 코드 분할 다중 접속 신호를 처리하기 위해 복소 의사잡음시퀀스를 생성하는 방법 및 시스템 | |
| EP1677446A1 (en) | Frequency combining apparatus and frequency combining method | |
| JP3716953B2 (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JPH10276103A (ja) | ディジタル変調におけるフェージング信号生成装置 | |
| JPH11298374A (ja) | 疑似雑音符号発生回路及びその初期化方法 | |
| JP2895398B2 (ja) | 同期捕捉方法 | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2714226B2 (ja) | スペクトラム拡散通信システム | |
| JPH0888589A (ja) | Ｃｄｍａ移動通信システムの移動局および検波方法 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JP3696105B2 (ja) | 干渉除去装置、無線端末装置及び干渉除去方法 | |
| JP3553914B2 (ja) | Ｈｐｓｋ拡散変調回路及び移動体通信端末装置 | |
| JP2782395B2 (ja) | スペクトラム拡散方式受信装置 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| JP2002111543A (ja) | マッチドフィルタ及びそれを用いた受信機 | |
| JP2972997B2 (ja) | Ｃｄｍａ信号の変調解析装置 | |
| JP3733920B2 (ja) | 位置検出機能を備えた無線端末装置 | |
| JP2661471B2 (ja) | スペクトラム拡散復調装置 | |
| US20020131385A1 (en) | Device and method for processing a digital data signal in a CDMA radio transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040107 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |