JP3550195B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法 Download PDFInfo
- Publication number
- JP3550195B2 JP3550195B2 JP27008794A JP27008794A JP3550195B2 JP 3550195 B2 JP3550195 B2 JP 3550195B2 JP 27008794 A JP27008794 A JP 27008794A JP 27008794 A JP27008794 A JP 27008794A JP 3550195 B2 JP3550195 B2 JP 3550195B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- forming
- conductive
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 33
- 239000003989 dielectric material Substances 0.000 claims 7
- 239000011247 coating layer Substances 0.000 claims 2
- -1 BPTEOS Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000003079 width control Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、集積回路とそれらの製造のための方法に関するものである。
【０００２】
【従来の技術】
典型的な集積回路はしばしば、個々のトランジスタを互いに接続する導電性のランナを含んでいる。この導体はしばしば、アルミニウムのような導電材料のブランケット層を誘電性基体上に堆積することで形成される。導電材料の上部にはパターン化されたフォトレジストが形成される。このパターン化されたフォトレジストは、導電材料のその後の異方性エッチングのためのマスクとして使用される。多くの場合、幾つかの導電材料の層が連続してエッチングされ、多層化された導体を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ライン幅の制御およびパターン感度が、上記のように導電材料の幾つかの層をエッチングする際にしばしば直面する問題となる。
本発明は、導電材料の幾つかの層をエッチングする際におけるライン幅の制御およびパターン感度等を改善することができる集積回路の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記した問題は、図示的に、以下のことを含む発明の方法によって軽減することができる：
基体を覆う少なくとも１つの導電層を形成すること；
導電層を覆う材料層を形成すること；
材料層の上にパターン化されたフォトレジストを形成すること；
パターン化されたフォトレジストを第１のマスクとして使用し、材料層を通して少なくとも部分的にエッチングし、これにより隆起形を作ること；
フォトレジストを取除くこと；
隆起形をマスクとして用いて導電層をエッチングし、これにより基体上に隆起した導電形を形成し、次いで隆起形を取除くこと。
【０００５】
【実施例】
図１において、参照符号１１は、典型的には誘電体である、基体を示している。しばしば、基体１１はケイ素の酸化物またはオキシ窒化ケイ素である。一般的には、基体という用語は、他の本体または層がその上に形成される本体または層を意味する。誘電体１１は、ケイ素基体内に形成された多数のトランジスタを被覆する。
【０００６】
参照符号１３は、以下に詳述するが、図示的には、アルミニウム、銅あるいはタングステンである、金属の層を示している。導電性の、バリヤおよび非反射性のいろいろな層を、層１３に代えて用いても良い。
【０００７】
参照符号１５は、プラズマ強化型（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ） ＴＥＯＳプロセスにより形成される、ケイ素の酸化物を示す。層１５は、３価の燐がドープされている。３価の燐の典型的なドーピングレベルは、２〜６重量％である。３価の燐に加えて、ホウ素（２〜６％）を追加しても良い。参照符号１７は、パターン化されたフォトレジストを示す。
【０００８】
図２において、層１５は、パターン化されたフォトレジスト１７をマスクとして使用して異方性でエッチングされる。部分的なエッチングによって隆起形１５が層１５内に生成される。隆起形１９の生成後にフォトレジスト１７は取除かれる。層１５の部分的なエッチングにより、隆起形１９が生成され、またこれに続くフォトレジスト１７の除去は、フォトレジスト１７を決まった場所において層１５を完全にエッチングするエッチングプロセスよりも、パターン感度が少ないエッチングプロセスであることが、知見された。このようにして、隆起形１９をマスクとして使用した場合、隔離された形および近接して配置された形の双方が良好な鮮明度でエッチングされた。
【０００９】
層１５内でドーピングを使用することは有利である。仮にドーピングされていない二酸化ケイ素を層１５に使用した場合、フォトレジスト１７内のナトリウムが層１５内に入り込んでデバイスの性能を最終的に落としてしまう。実験によれば、層１５内におけるナトリウムの存在がしばしば、デバイスのベーク回復停止（ｂａｋｅ−ｒｅｃｏｖｅｒａｂｌｅ ｆａｉｌｕｒｅ）の原因となる。
【００１０】
図３に移り、図２の隆起形１９は、層１５の残りを更に異方性エッチングするためおよび層１３の追加の異方性エッチングのためのマスクとして使用され、これによってパターン化された金属ランナ２１が形成される。隆起形１９は取除かれる。
【００１１】
図４、５に、本発明の他の実施例を示した。参照符号１１は、上記した基体を示す。参照符号３１は、チタンの層であり、典型的には１００〜１０００オングストロームの厚さを有する。参照符号３３は、窒化チタンの層を示し、典型的には１００〜１０００オングストロームの厚さを有する。参照符号３５は、アルミニウムの層であり、典型的には２０００〜１０，０００オングストロームの厚さを有する。参照符号３７は、窒化チタンの層であり、非反射コーティングを利用しており、典型的には５０〜５００オングストロームの厚さを有する。選択的に、層３７を同様な厚さのチタン・タングステンとしても良い。参照符号１５は、ＴＥＯＳから形成され、３価の燐を２〜６重量％ドーピングした、酸化ケイ素の層である。参照符号１７は、パターン化されたフォトレジストである。層１５は、アルミニウムの溶融点より下の温度において行われる、プラズマ強化された化学蒸着により形成しても良い。層３３と３１の目的は、ストレス誘発および／または電子移動誘発停止を防止するのを補助することにある。
【００１２】
層１５は、パターン化されたフォトレジスト１７をマスクとして使用して部分的にエッチングされる。典型的には、層１５から離れて少なくとも５００オングストロームがエッチングされ、これにより、図２に示した隆起形１９と同様な隆起形が生成される。この隆起形をマスクとして利用し、またフォトレジスト１７を取除くことで、図５の構造が得られる。参照符号１３１はチタンの残りを示し；参照符号１３３は窒化チタンの層３１の残りを示し；参照符号１３５はアルミニウムの層３５の残りを示し；参照符号１３７は窒化チタンの層３７の残りを示し；並びに参照符号１１５は二酸化ケイ素の層１５の残りを示す。層１１５、１３７、１３５、１３３並びに１３１のエッチングされた積重体は、ランナの積重体を示し、参照符号１４０で示した。続くプロセスは、例えば、層１１５を取除き（所望により）、次いで基体１１と積重体１４０の露出部を誘電体層により被覆することを含むものである。層１１５は、ＣＦ４ を使用した湿式または下流乾式エッチング技術を使用して、取除かれる。どのような取除き技術が使用された場合でも、下層の導体および基体に対して良好な選択性を持つべきである。ドーピングされた二酸化ケイ素の層１１５を、図５に示した積重体の上部上に残存することが好ましい。選択的には、層１１５を取除いても良い。しかしながら、層１３７がなく、また層１１５が積重体１４０上に残存した場合、続く水洗浄の間に下層のアルミニウムが燐酸（層１１５内の３価の燐により形成される）により損傷を受ける。
【００１３】
層１５の部分的なエッチングにより、積重体１４０のような積重体をエッチングするためのより良いライン幅制御をすることができる。更に、これは、異方性反応イオンエッチングにおけるパターン依存を除去する補助となる。層１１５内に存在するドーパントはナトリウム・ゲッタとして機能し、これによってフォトレジストからのナトリウムにより回路性能が干渉されることが防止される。
【００１４】
層１５は、ＢＰＴＥＯＳ、ＢＰＳＧ、ＰＳＧ、ＰＰＥＴＥＯＳ、並びにスピン・オン・ガラスを含むその他のいろいろな材料から選択することができる。層１５は、そのドーピングが底部から上部に次第に増大する酸化ケイ素でも良い。層１５は、ＴＥＯＳ、シラン、並びにＤＡＤＢＳを含む様々な前駆物質から形成しても良い。または、層１５は、ドーピングされた石英ガラスでも良い。層１５を取除くために、乾式エッチングあるいは非緩衝ＨＦ内でのエッチングのような、上記した技術に加えて種々の技術を使用しても良い。
【００１５】
必要ならば、層１５を２層構造としても良い。例えば、層１５は３価の燐をドーピングした酸化ケイ素の下に酸化ケイ素がある２層構造とすることもできる。基本的に、層１５は、ドーピングされない酸化ケイ素の層の上にドーピングされた酸化ケイ素の層を有する２層構造としても良い。選択的に、層１５は、プラズマ強化型の３価の燐をドーピングしたＴＥＯＳ酸化物の下のプラズマ強化型の非ドーピングＴＥＯＳ酸化物でも良い。あるいは、層１５は、プラズマ強化型ＴＥＯＳの下の窒化ケイ素でも良い。スピン・オン・グラス（ＳＯＧ）をＴＥＯＳ酸化物に代えて用いても良い。ＤＡＤＢＳあるいはシランのような他の前駆物質も使用できる。重要なことは、どのような層が最も上にある場合でも、その層が下層の基体１１および他の下層に対して良好なエッチング選択性を示すことである。
【００１６】
【発明の効果】
本発明の集積回路の製造方法によれば、導電材料の幾つかの層をエッチングする際におけるライン幅の制御およびパターン感度等を改善することができる。
【図面の簡単な説明】
【図１】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図２】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図３】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図４】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図５】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【符号の説明】
１１ 基体
１５ 酸化ケイ素
１７ フォトレジスト
１９ 隆起形
【産業上の利用分野】
本発明は、集積回路とそれらの製造のための方法に関するものである。
【０００２】
【従来の技術】
典型的な集積回路はしばしば、個々のトランジスタを互いに接続する導電性のランナを含んでいる。この導体はしばしば、アルミニウムのような導電材料のブランケット層を誘電性基体上に堆積することで形成される。導電材料の上部にはパターン化されたフォトレジストが形成される。このパターン化されたフォトレジストは、導電材料のその後の異方性エッチングのためのマスクとして使用される。多くの場合、幾つかの導電材料の層が連続してエッチングされ、多層化された導体を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ライン幅の制御およびパターン感度が、上記のように導電材料の幾つかの層をエッチングする際にしばしば直面する問題となる。
本発明は、導電材料の幾つかの層をエッチングする際におけるライン幅の制御およびパターン感度等を改善することができる集積回路の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記した問題は、図示的に、以下のことを含む発明の方法によって軽減することができる：
基体を覆う少なくとも１つの導電層を形成すること；
導電層を覆う材料層を形成すること；
材料層の上にパターン化されたフォトレジストを形成すること；
パターン化されたフォトレジストを第１のマスクとして使用し、材料層を通して少なくとも部分的にエッチングし、これにより隆起形を作ること；
フォトレジストを取除くこと；
隆起形をマスクとして用いて導電層をエッチングし、これにより基体上に隆起した導電形を形成し、次いで隆起形を取除くこと。
【０００５】
【実施例】
図１において、参照符号１１は、典型的には誘電体である、基体を示している。しばしば、基体１１はケイ素の酸化物またはオキシ窒化ケイ素である。一般的には、基体という用語は、他の本体または層がその上に形成される本体または層を意味する。誘電体１１は、ケイ素基体内に形成された多数のトランジスタを被覆する。
【０００６】
参照符号１３は、以下に詳述するが、図示的には、アルミニウム、銅あるいはタングステンである、金属の層を示している。導電性の、バリヤおよび非反射性のいろいろな層を、層１３に代えて用いても良い。
【０００７】
参照符号１５は、プラズマ強化型（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ） ＴＥＯＳプロセスにより形成される、ケイ素の酸化物を示す。層１５は、３価の燐がドープされている。３価の燐の典型的なドーピングレベルは、２〜６重量％である。３価の燐に加えて、ホウ素（２〜６％）を追加しても良い。参照符号１７は、パターン化されたフォトレジストを示す。
【０００８】
図２において、層１５は、パターン化されたフォトレジスト１７をマスクとして使用して異方性でエッチングされる。部分的なエッチングによって隆起形１５が層１５内に生成される。隆起形１９の生成後にフォトレジスト１７は取除かれる。層１５の部分的なエッチングにより、隆起形１９が生成され、またこれに続くフォトレジスト１７の除去は、フォトレジスト１７を決まった場所において層１５を完全にエッチングするエッチングプロセスよりも、パターン感度が少ないエッチングプロセスであることが、知見された。このようにして、隆起形１９をマスクとして使用した場合、隔離された形および近接して配置された形の双方が良好な鮮明度でエッチングされた。
【０００９】
層１５内でドーピングを使用することは有利である。仮にドーピングされていない二酸化ケイ素を層１５に使用した場合、フォトレジスト１７内のナトリウムが層１５内に入り込んでデバイスの性能を最終的に落としてしまう。実験によれば、層１５内におけるナトリウムの存在がしばしば、デバイスのベーク回復停止（ｂａｋｅ−ｒｅｃｏｖｅｒａｂｌｅ ｆａｉｌｕｒｅ）の原因となる。
【００１０】
図３に移り、図２の隆起形１９は、層１５の残りを更に異方性エッチングするためおよび層１３の追加の異方性エッチングのためのマスクとして使用され、これによってパターン化された金属ランナ２１が形成される。隆起形１９は取除かれる。
【００１１】
図４、５に、本発明の他の実施例を示した。参照符号１１は、上記した基体を示す。参照符号３１は、チタンの層であり、典型的には１００〜１０００オングストロームの厚さを有する。参照符号３３は、窒化チタンの層を示し、典型的には１００〜１０００オングストロームの厚さを有する。参照符号３５は、アルミニウムの層であり、典型的には２０００〜１０，０００オングストロームの厚さを有する。参照符号３７は、窒化チタンの層であり、非反射コーティングを利用しており、典型的には５０〜５００オングストロームの厚さを有する。選択的に、層３７を同様な厚さのチタン・タングステンとしても良い。参照符号１５は、ＴＥＯＳから形成され、３価の燐を２〜６重量％ドーピングした、酸化ケイ素の層である。参照符号１７は、パターン化されたフォトレジストである。層１５は、アルミニウムの溶融点より下の温度において行われる、プラズマ強化された化学蒸着により形成しても良い。層３３と３１の目的は、ストレス誘発および／または電子移動誘発停止を防止するのを補助することにある。
【００１２】
層１５は、パターン化されたフォトレジスト１７をマスクとして使用して部分的にエッチングされる。典型的には、層１５から離れて少なくとも５００オングストロームがエッチングされ、これにより、図２に示した隆起形１９と同様な隆起形が生成される。この隆起形をマスクとして利用し、またフォトレジスト１７を取除くことで、図５の構造が得られる。参照符号１３１はチタンの残りを示し；参照符号１３３は窒化チタンの層３１の残りを示し；参照符号１３５はアルミニウムの層３５の残りを示し；参照符号１３７は窒化チタンの層３７の残りを示し；並びに参照符号１１５は二酸化ケイ素の層１５の残りを示す。層１１５、１３７、１３５、１３３並びに１３１のエッチングされた積重体は、ランナの積重体を示し、参照符号１４０で示した。続くプロセスは、例えば、層１１５を取除き（所望により）、次いで基体１１と積重体１４０の露出部を誘電体層により被覆することを含むものである。層１１５は、ＣＦ４ を使用した湿式または下流乾式エッチング技術を使用して、取除かれる。どのような取除き技術が使用された場合でも、下層の導体および基体に対して良好な選択性を持つべきである。ドーピングされた二酸化ケイ素の層１１５を、図５に示した積重体の上部上に残存することが好ましい。選択的には、層１１５を取除いても良い。しかしながら、層１３７がなく、また層１１５が積重体１４０上に残存した場合、続く水洗浄の間に下層のアルミニウムが燐酸（層１１５内の３価の燐により形成される）により損傷を受ける。
【００１３】
層１５の部分的なエッチングにより、積重体１４０のような積重体をエッチングするためのより良いライン幅制御をすることができる。更に、これは、異方性反応イオンエッチングにおけるパターン依存を除去する補助となる。層１１５内に存在するドーパントはナトリウム・ゲッタとして機能し、これによってフォトレジストからのナトリウムにより回路性能が干渉されることが防止される。
【００１４】
層１５は、ＢＰＴＥＯＳ、ＢＰＳＧ、ＰＳＧ、ＰＰＥＴＥＯＳ、並びにスピン・オン・ガラスを含むその他のいろいろな材料から選択することができる。層１５は、そのドーピングが底部から上部に次第に増大する酸化ケイ素でも良い。層１５は、ＴＥＯＳ、シラン、並びにＤＡＤＢＳを含む様々な前駆物質から形成しても良い。または、層１５は、ドーピングされた石英ガラスでも良い。層１５を取除くために、乾式エッチングあるいは非緩衝ＨＦ内でのエッチングのような、上記した技術に加えて種々の技術を使用しても良い。
【００１５】
必要ならば、層１５を２層構造としても良い。例えば、層１５は３価の燐をドーピングした酸化ケイ素の下に酸化ケイ素がある２層構造とすることもできる。基本的に、層１５は、ドーピングされない酸化ケイ素の層の上にドーピングされた酸化ケイ素の層を有する２層構造としても良い。選択的に、層１５は、プラズマ強化型の３価の燐をドーピングしたＴＥＯＳ酸化物の下のプラズマ強化型の非ドーピングＴＥＯＳ酸化物でも良い。あるいは、層１５は、プラズマ強化型ＴＥＯＳの下の窒化ケイ素でも良い。スピン・オン・グラス（ＳＯＧ）をＴＥＯＳ酸化物に代えて用いても良い。ＤＡＤＢＳあるいはシランのような他の前駆物質も使用できる。重要なことは、どのような層が最も上にある場合でも、その層が下層の基体１１および他の下層に対して良好なエッチング選択性を示すことである。
【００１６】
【発明の効果】
本発明の集積回路の製造方法によれば、導電材料の幾つかの層をエッチングする際におけるライン幅の制御およびパターン感度等を改善することができる。
【図面の簡単な説明】
【図１】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図２】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図３】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図４】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【図５】本発明の図示的な実施例を有した集積回路の一部の断面図である。
【符号の説明】
１１ 基体
１５ 酸化ケイ素
１７ フォトレジスト
１９ 隆起形
Claims (12)
- 基体（例えば１１）を覆う少なくとも１つの導電層を形成し、
前記導電層（例えば１３）を覆う誘電材料層（例えば１５）を形成し、
前記材料層（例えば１５）の上にパターン化されたフォトレジスト（例えば１７）を形成することを含み、
前記パターン化されたフォトレジスト（例えば１７）を第１のマスクとして使用し、前記誘電材料層（例えば１５）を通して少なくとも部分的にエッチングし、これにより隆起形（例えば１９）を作り、
前記フォトレジストを取除き、
前記隆起形をマスクとして用いて前記導電層（例えば１３）をエッチングし、これにより前記基体上に隆起した導電部を形成することを特徴とする集積回路の製造方法。 - 前記導電性の材料（例えば１３）が、銅、アルミニウム、タングステン、並びに耐熱性のケイ化金属からなる群から選ばれるものであることを特徴とする請求項１記載の製造方法。
- 前記導電層（例えば３５、３３）と前記誘電材料層（例えば１５）との間に非反射性コーティング（例えば３７）が形成されており、前記非反射性コーティング（例えば３７）が前記導電層の前にエッチングされることを特徴とする請求項１記載の製造方法。
- 前記非反射性コーティング（例えば３７）が窒化チタンおよびチタン・タングステンからなる群から選ばれるものであることを特徴とする請求項３記載の製造方法。
- 窒化チタンの層（例えば３３）が導電性の前記誘電材料層と前記基体との間に形成されており、前記窒化チタンの層が前記導電層の後にエッチングされることを特徴とする請求項１記載の製造方法。
- チタンの層（例えば３１）が前記窒化チタン（例えば３３）の層と前記基体との間に形成されており、前記チタンの層（例えば３１）が前記窒化チタンの層（例えば３３）の後にエッチングされることを特徴とする請求項５記載の製造方法。
- 前記誘電材料層（例えば１５）が、３価の燐をドーピングした酸化物、ＢＰＴＥＯＳ、ＢＰＳＧ、ＰＳＧ、ＰＰＥＴＥＯＳ、並びにスピン・オン・ガラスからなる群から選ばれることを特徴とする請求項１記載の製造方法。
- 前記誘電材料層（例えば１５）が２層構造であり、前記２層構造が、プラズマ強化型の３価の燐をドーピングした酸化ケイ素の下のプラズマ強化型の非ドーピング酸化ケイ素、プラズマ強化型のドーピングされた酸化ケイ素の下の窒化ケイ素、並びにドーピングされた酸化ケイ素の下の非ドーピングの酸化ケイ素からなる群から選ばれることを特徴とする請求項１記載の製造方法。
- 前記誘電材料層（例えば１５）が、そのドーピングが底部から上部に徐々に増大する酸化ケイ素であることを特徴とする請求項１記載の製造方法。
- 集積回路の製造方法であって、
基板（例えば、１１）上にチタンの層（例えば、３１）を形成するステップと、
該窒化チタン層上にアルミニウムの層（例えば、３５）を形成するステップと、
酸化ケイ素の層（例えば、１５）を形成するステップと、
該二酸化ケイ素の層上にパターン化されたフォトレジスト（例えば、１７）を形成し、該パターン化されたフォトレジストを第１のマスクとして使用して該二酸化ケイ素の層を通して部分的にエッチングし、これによって隆起形を作るステップと、
該フォトレジストを取り除くステップと、
二酸化ケイ素の被覆層を有する導電性ランナを形成するために、該隆起形をマスクとして使用して該アルミニウム層及び該チタン層をエッチングするステップと、
適所に残存する酸化ケイ素の被覆層で該集積回路の製造を完了するステップとからなることを特徴とする製造方法。 - 酸化シリコン層は、３価の燐でドープされていることを特徴とする請求項１０の製造方法。
- 窒化チタンの第２の層は、二酸化ケイ素及びアルミニウム層間に形成され、該窒化チタンの第２の層もまた前記隆起形をマスクとして使用して前記エッチングステップの間にエッチングされることを特徴とする請求項１０の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/147,368 US5439847A (en) | 1993-11-05 | 1993-11-05 | Integrated circuit fabrication with a raised feature as mask |
| US147368 | 1993-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07258868A JPH07258868A (ja) | 1995-10-09 |
| JP3550195B2 true JP3550195B2 (ja) | 2004-08-04 |
Family
ID=22521295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27008794A Expired - Lifetime JP3550195B2 (ja) | 1993-11-05 | 1994-11-04 | 集積回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5439847A (ja) |
| EP (1) | EP0652588B1 (ja) |
| JP (1) | JP3550195B2 (ja) |
| KR (1) | KR100330438B1 (ja) |
| DE (1) | DE69426618D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434132B1 (ko) * | 1995-07-14 | 2004-09-08 | 텍사스 인스트루먼츠 인코포레이티드 | 중간층리쏘그래피 |
| US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
| US6133146A (en) * | 1996-05-09 | 2000-10-17 | Scb Technologies, Inc. | Semiconductor bridge device and method of making the same |
| US5950106A (en) * | 1996-05-14 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of patterning a metal substrate using spin-on glass as a hard mask |
| US6133635A (en) * | 1997-06-30 | 2000-10-17 | Philips Electronics North America Corp. | Process for making self-aligned conductive via structures |
| US6281585B1 (en) | 1997-06-30 | 2001-08-28 | Philips Electronics North America Corporation | Air gap dielectric in self-aligned via structures |
| US6420099B1 (en) * | 1999-08-02 | 2002-07-16 | Infineon Technologies Ag | Tungsten hard mask for dry etching aluminum-containing layers |
| US6261967B1 (en) * | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
| US6772692B2 (en) * | 2000-05-24 | 2004-08-10 | Lifesparc, Inc. | Electro-explosive device with laminate bridge |
| US7538034B2 (en) * | 2006-12-22 | 2009-05-26 | Qimonda Ag | Integrated circuit having a metal element |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4382827A (en) * | 1981-04-27 | 1983-05-10 | Ncr Corporation | Silicon nitride S/D ion implant mask in CMOS device fabrication |
| JPS6245071A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置の製造方法 |
| JPS62241376A (ja) * | 1986-04-11 | 1987-10-22 | Seiko Epson Corp | Ｍｏｓ型半導体装置の製造方法 |
| US4676869A (en) * | 1986-09-04 | 1987-06-30 | American Telephone And Telegraph Company At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
| US4820611A (en) * | 1987-04-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Titanium nitride as an antireflection coating on highly reflective layers for photolithography |
| JP2585064B2 (ja) * | 1987-06-12 | 1997-02-26 | ヒューレット・パッカード・カンパニー | タングステン構造形成方法 |
| US4786609A (en) * | 1987-10-05 | 1988-11-22 | North American Philips Corporation, Signetics Division | Method of fabricating field-effect transistor utilizing improved gate sidewall spacers |
| KR910006093B1 (ko) * | 1988-06-30 | 1991-08-12 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| DE69012555T2 (de) * | 1990-07-25 | 1995-04-06 | International Business Machines Corp., Armonk, N.Y. | Methode zur Herstellung von mikromechanischen Sensoren für AFM/STM/MFM-Profilometrie und mikromechanischer AFM/STM/MFM-Sensorkopf. |
| US5211804A (en) * | 1990-10-16 | 1993-05-18 | Oki Electric Industry, Co., Ltd. | Method for dry etching |
| KR960000375B1 (ko) * | 1991-01-22 | 1996-01-05 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| US5217570A (en) * | 1991-01-31 | 1993-06-08 | Sony Corporation | Dry etching method |
| US5204280A (en) * | 1992-04-09 | 1993-04-20 | International Business Machines Corporation | Process for fabricating multiple pillars inside a dram trench for increased capacitor surface |
| US5264076A (en) * | 1992-12-17 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit process using a "hard mask" |
-
1993
- 1993-11-05 US US08/147,368 patent/US5439847A/en not_active Expired - Lifetime
-
1994
- 1994-10-26 DE DE69426618T patent/DE69426618D1/de not_active Expired - Lifetime
- 1994-10-26 EP EP94307856A patent/EP0652588B1/en not_active Expired - Lifetime
- 1994-11-04 JP JP27008794A patent/JP3550195B2/ja not_active Expired - Lifetime
- 1994-11-04 KR KR1019940028839A patent/KR100330438B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015610A (ko) | 1995-06-17 |
| EP0652588A2 (en) | 1995-05-10 |
| KR100330438B1 (ko) | 2002-11-27 |
| EP0652588A3 (en) | 1997-02-19 |
| JPH07258868A (ja) | 1995-10-09 |
| US5439847A (en) | 1995-08-08 |
| EP0652588B1 (en) | 2001-01-24 |
| DE69426618D1 (de) | 2001-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997790A (en) | Process for forming a self-aligned contact structure | |
| US6387765B2 (en) | Method for forming an extended metal gate using a damascene process | |
| KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
| EP0858103B1 (en) | Method for etching Pt film of semiconductor device | |
| JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
| JP2000077625A5 (ja) | ||
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP3550195B2 (ja) | 集積回路の製造方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| JP2003500829A (ja) | 特異なディープトレンチを形成する過程 | |
| KR100366171B1 (ko) | 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법 | |
| US20040121593A1 (en) | Method for manufacturing semiconductor device through use of mask material | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| TWI707429B (zh) | 半導體元件的製造方法 | |
| JPH07335757A (ja) | 半導体装置およびその製造方法 | |
| JP2001223270A (ja) | ビットラインの製造方法 | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100439027B1 (ko) | 셀프 얼라인 콘택형성방법 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| KR100240613B1 (ko) | 반도체장치의 배선들의 접촉 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |