JP3545178B2 - 断線試験方法 - Google Patents

断線試験方法 Download PDF

Info

Publication number
JP3545178B2
JP3545178B2 JP28231997A JP28231997A JP3545178B2 JP 3545178 B2 JP3545178 B2 JP 3545178B2 JP 28231997 A JP28231997 A JP 28231997A JP 28231997 A JP28231997 A JP 28231997A JP 3545178 B2 JP3545178 B2 JP 3545178B2
Authority
JP
Japan
Prior art keywords
tape carrier
disconnection
liquid crystal
crystal panel
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28231997A
Other languages
English (en)
Other versions
JPH11118866A (ja
Inventor
健司 豊沢
琢郎 浅津
知彦 岩根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28231997A priority Critical patent/JP3545178B2/ja
Priority to TW087115772A priority patent/TW565728B/zh
Priority to US09/161,478 priority patent/US6670696B2/en
Priority to KR1019980040781A priority patent/KR100275906B1/ko
Publication of JPH11118866A publication Critical patent/JPH11118866A/ja
Application granted granted Critical
Publication of JP3545178B2 publication Critical patent/JP3545178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、適正な柔軟性を有するソルダレジストを使用したTCP半導体装置の配線パターンの断線試験方法に関するものである。
【0002】
【従来の技術】
柔軟な折り曲げ性を有するTCP(Tape Carrier Package)半導体装置をフレックスTCP半導体装置と呼ぶ。フレックスTCP半導体装置は、特に額縁サイズの小さい液晶パネルのドライバ半導体のパッケージとして使用されている。
【0003】
液晶パネルは年々大型化される傾向にあり、現在はノートPC(Personal Computer )用に13インチを越えるものも生産されている。従って、大型液晶パネル用のフレックスTCP半導体装置の開発が望まれている。
【0004】
図7(a)に、現行技術でのフレックスTCP半導体装置101の平面構造、同図(b)にそのA−A’線断面図をそれぞれ示す。
【0005】
フレックスTCP半導体装置101は、フィルム状のポリイミド基材102を用いて作製したテープキャリア103にドライバICチップ104を電気的に接合した構成である。
【0006】
テープキャリア103は、スリット105・105と、インナーリード106…、入力側アウターリード107…、出力側アウターリード108…及びテストパッド109を形成する銅配線パターンと、上記スリット105・105及び銅配線パターンを絶縁被覆するエポキシ系ソルダレジスト110…、ポリイミド系ソルダレジスト111・111、ポリイミド系ソルダレジスト112・112と、ポリイミド基材102の引出し・位置合わせに使用されるスプロケットホール113…とから構成される。
【0007】
特に、銅配線パターン上には、ヤング率が380±80kgf/mmの硬いエポキシ系ソルダレジスト110…と、ヤング率が50±20kgf/mmの柔軟性を有するポリイミド系ソルダレジスト111・111との2種類のソルダレジストを使用する。エポキシ系ソルダレジスト110…は、ヤング率が大きいことを利用してポリイミド系ソルダレジスト111・111のブリード(印刷後に溶剤成分を主体にソルダレジストが流れ出したもの)の発生を阻止する役割と、後述するテープキャリア103作製時のスズメッキ形成工程において、ポリイミド系ソルダレジスト111・111のエッジが剥がれることを防止する役割とを持つ。これにより、ポリイミド系ソルダレジスト111・111のパターニング精度を向上させる。
【0008】
また、スリット105・105の下面(銅配線パターンが形成されている面の裏側)には、ポリイミド系ソルダレジスト112・112が形成される。
【0009】
一方、ドライバICチップ104は、Auバンプ114…を介してインナーリード106…に電気的に接続されており、その接続点の周辺は樹脂115によって封止されている。
【0010】
次に、図8を用いて、上記の構造のフレックスTCP半導体装置101におけるテープキャリア103の作製プロセスを説明する。
【0011】
まず、ポリイミド基材102(ユーピレックス;宇部興産の商標)の表面に接着剤を塗布し(工程1)、デバイスホール、スリット105・105、スプロケットホール113…等を形成すべく上記ポリイミド基材102を金型で打ち抜く(工程2)。
【0012】
次に、18μm、25μm、35μm厚の銅箔のうち、いずれかをポリイミド基材102にラミネートする(工程3)。スリット105・105には、まず、後に銅配線パターンが形成される面に対して反対側からポリイミド系ソルダレジスト112・112を形成する(工程4)。そして、エッチングマスクとしてのフォトレジストを銅箔表面に塗布し(工程5)、露光によって目的のパターンを焼き付け(工程6)て現像する(工程7)。デバイスホールにもエッチングマスクとしてのフォトレジストを形成し(工程8)た後、銅箔エッチング液に浸漬して所望の銅配線パターンを形成する(工程9)。このようにして銅配線パターンを形成した後、全てのフォトレジストを有機溶剤あるいはドライエッチングによって剥離する(工程10)。
【0013】
次に、ポリイミド基材102の銅配線パターンを形成した面上において、後で形成するポリイミド系ソルダレジスト111・111を両側から挟む位置に、25μm厚程度のエポキシ系ソルダレジスト110…を印刷して形成する(工程11)。その後、折り曲げ部であるスリット105・105を覆うように25μm厚程度のポリイミド系ソルダレジスト111・111を印刷して形成する(工程12)。
【0014】
次いで、露出している銅箔表面に、無電解メッキ法により0.2μm〜0.6μm厚程度のスズメッキを形成し、スズメッキ後はホイスカが発生しないようにキュア(熱処理)を施す(工程13)。
【0015】
最後に、以上の工程により作製されたテープキャリア103を出荷する(工程14)。
【0016】
また、従来のフレックスTCP半導体装置として、図7とは異なる構造のものがある。これは、ヤング率が200±50kgf/mmの硬い1種類のエポキシ系ソルダレジストのみを銅配線パターンに形成するものである。このフレックスTCP半導体装置は、上記のようにヤング率が大きいソルダレジストを使用しているため、図7の構造のフレックスTCP半導体装置101と比較して、実装時の折り曲げに対する柔軟性に劣る。
【0017】
次に、図10(a)を用いてフレックスTCP半導体装置101…の液晶パネル201及びPWB(Printed Wiring Board)基板202への実装方法について説明する。一般に、フレックスTCP半導体装置のTFT液晶への実装に際しては、解像度にもよるが、例えば12.1インチサイズで1024ドット×768ドットの液晶パネルの場合、13個程度のフレックスTCP半導体装置をドライバとして片側パネルの額縁のソース側に設ける。
【0018】
まず、液晶パネル201に、異方性・導電性接着剤であるACF(Anisotropic Conductive Film )を仮圧着する。ACFは、1.2mmから3mm程度までの種類の幅があり、液晶パネルの額縁のサイズに合わせて適宜選択される。従って、例えば、額縁の幅が狭ければ、ACFも幅の狭いものを選択する。ACFを仮圧着するには、ACFを液晶パネルに貼り付けたまま、90℃に加熱したツールを2秒程度押し当てる。このとき、ACFは熱によって反応して硬化するが、後に本圧着することができるようにするため、完全には硬化させない。
【0019】
ACFの仮圧着が終了した時点で、ACFに付着させていたスペーサを剥がし、そこにフレックスTCP半導体装置101…の出力側アウターリード108…を仮圧着する。このとき、フレックスTCP半導体装置101…と液晶パネル201とを、それぞれに形成されたアライメントマークを用いて位置合わせする。
【0020】
フレックスTCP半導体装置101…は、この仮圧着前に、リール状につながった状態にあるため、金型で打ち抜いて個片にしておく。そして、仮圧着時には、100℃に加熱したツールを10kgf/cmの荷重で3秒押し当てるが、ACFを完全には硬化させない。
【0021】
フレックスTCP半導体装置101…の仮圧着後に本圧着を行う。本圧着は、全てのフレックスTCP半導体装置101…に一括して、200℃に加熱したツールを35kgf/cmの荷重で20秒押し当てて実施する。
【0022】
液晶パネル201にフレックスTCP半導体装置101…を実装すると、今度はフレックスTCP半導体装置101…の入力側アウターリード107…をPWB基板202に実装する。PWB基板202への実装方法として、ハンダ付けによる方法とACFによる方法とがある。ACFによる実装方法では、PWB基板202をアライメントし、全てのフレックスTCP半導体装置101…を一括して実装する。このとき、PWB基板202と、液晶パネル201を構成するガラス基板との熱膨張係数の違いによって、フレックスTCP半導体装置101…に熱応力が集中する。
【0023】
フレックスTCP半導体装置101…は、このような熱応力が加わった状態で、PWB基板202が液晶パネル201の裏側へ配置されるべく折り曲げられるため、さらにフレックスTCP半導体装置101…の銅配線パターンに応力が集中する。この熱応力は、特に液晶パネル201が大型になるにつれて大きくなる。
【0024】
また、図9に示すようなスリットのないストレート型のTCP半導体装置121を、図10(b)に示すように折り曲げないで実装する方法がある。但し、この方法では、フレックスTCP半導体装置101の場合のように液晶パネル201の額縁サイズを小さくすることができない。従って、ノートPCのような決められた大きさの機器内に少しでも大きな液晶パネルを搭載しようとする場合に不利となる。
【0025】
次に、フレックスTCP半導体装置101の銅配線パターンの断線試験方法について図11(a)(b)を用いて説明する。従来は、図11(a)に示すようなテスト用パターンであるTEG(Test Element Group)131を作製し、同図(b)に示すMIT(Massachusetts Institute of Technology )試験方法で上記TEG131を折り曲げ、銅配線パターン132の断線を試験していた。
【0026】
この試験方法では、例えば、両端を治具135・135で挟んだTEG131に100gの錘を載せ、1mm幅のスリット133の部分を折り曲げ半径0.3mm〜0.4mmで90°から0°に折り曲げ、さらに180°に戻して折り曲げる。0°から180°に折り曲げたらそれを一回の折り曲げとカウントし、スリット133上に形成された銅配線パターン132が断線するまで繰り返し、断線に到る折り曲げ回数を求める。断線するまでの折り曲げ回数が多い程、折り曲げに対する耐性が良好であると判定する。上記耐性はTEG131に使用するソルダレジスト134によって変化し、これまでは、このMIT試験方法で20回以上断線しないようなソルダレジスト134を使用していた。
【0027】
【発明が解決しようとする課題】
ところが、図7に示すような2種類のソルダレジストを使用するフレックスTCP半導体装置101では、最初に形成するエポキシ系ソルダレジスト110…のパターニング精度が±0.2mmであり、その後に形成するポリイミド系ソルダレジスト111・111のパターニング精度が±0.3mmである。従って、2種類のソルダレジストが接触する部分のパターニング精度は±0.5mmと悪かった。
【0028】
また、フレックスTCP半導体装置101では、硬いエポキシ系ソルダレジスト110…を使用するため、フレックスTCP半導体装置101自身が硬くなり、柔軟性を損なうことになる。その上、フレックスTCP半導体装置101上に硬いソルダレジストを形成すると、フレックスTCP半導体装置101に反りが発生するため、フレックスTCP半導体装置101をアセンブリ工程で順調に搬送することができなかった。この反りは、特にフレックスTCP半導体装置101の幅が48mm以上のときに発生しやすい。
【0029】
さらに、フレックスTCP半導体装置101では、2種類のソルダレジストを形成するため、テープキャリア103の作製工程が複雑になって歩留りが低下すると共に、ソルダレジスト工程を2回繰り返すことで、テープキャリア103の作製に要する時間が長くなっていた。従って、テープキャリア103の作製コストが高くなっていた。
【0030】
ソルダレジストとしてポリイミド系ソルダレジストのみをフレックスTCP半導体装置上に形成すると、フレックスTCP半導体装置の反りと、テープキャリアの作製コストが高くなることとを解決することができる。しかし、ポリイミド系ソルダレジストはチクソ性が低いため、図12に示すように、パターンエッジ141にブリード142が発生してしまう。チクソ性とは、撹拌によって粘度が低下し、放置すると粘度が増大する性質の尺度である。例えばソルダレジストのチクソ性が高いと、印刷時には粘度が低いためパターニング精度が良く、印刷後には粘度が増大するためブリードが発生しにくくなる。
【0031】
従って、チクソ性が低いとソルダレジスト143のパターンエッジ141が正確に印刷されず、テープキャリアの作製に支障を来す。さらには、テープキャリアのデバイスホール内のインナーリード144…へソルダレジスト143が流れ出し、ILB(Inner Lead Bonding )工程でボンディングすることができないという不都合も生じる。
【0032】
また、ソルダレジストとしてポリイミド系ソルダレジストのみを用いたフレックスTCP半導体装置のインナーリードを樹脂封止する工程において、ポリイミド系ソルダレジストはエポキシ系の液状樹脂に対する密着性が低く、フレックスTCP半導体装置を作製することが困難である。
【0033】
以上の問題点に加え、フレックスTCP半導体装置101の銅配線パターンの断線を試験するMIT試験方法にも問題点がある。すなわち、MIT試験では、断線箇所は図11(b)に示すようにスリット133のエッジ付近であるが、フレックスTCP半導体装置101…を液晶パネル201及びPWB基板202に実装した後、折り曲げることによって発生する断線箇所とは異なる。実装して折り曲げた場合に発生する断線箇所は、図13に示すように、液晶パネル201とフレックスTCP半導体装置101…とが接合する部分のエッジ付近である。
【0034】
また、大型液晶パネルになる程、液晶パネル201とPWB基板202との熱膨張係数の差によって起こるフレックスTCP半導体装置101…への応力が増大し、銅配線パターンにこの応力が集中して断線しやすくなる。例えば、断線不良は、10.4インチ液晶パネルを用いる際にはほとんど発生しないが、11.3インチ以上の大型の液晶パネルを用いる際には顕在化してくる。
【0035】
つまり、MIT試験では、スリット133における断線不良を検出することはできても、フレックスTCP半導体装置101…の実装時の折り曲げ耐性を適正に評価することはできない。従って、例えば、1種類のエポキシ系ソルダレジストを使用するフレックスTCP半導体装置の方が、2種類のソルダレジストを使用するフレックスTCP半導体装置よりMIT試験では良好な結果が得られているにも係わらず、実際に液晶パネルに実装すると1種類のエポキシ系ソルダレジストを使用したものの方が断線しやすいといったようなことが起こる。
【0036】
このように、従来の断線試験方法では、大型液晶パネルに最適なフレックスTCP半導体装置の製造方法を決定することができない。また、フレックスTCP半導体装置を液晶パネルに実装して評価していたのでは、通常液晶パネル実装工程で発生する断線不良はPPMオーダーで低く、短時間で合理的に評価することができない。従って、断線不良が顕在化すると予想される15インチ以上の大型液晶パネル表示装置を、高い歩留りで製造する方法を簡便に求めることができない。
【0037】
本発明は上記従来の問題点に鑑みなされたものであって、その目的は、フレックスTCP半導体装置の実用的な断線試験方法を提供することにある。
【0038】
【課題を解決するための手段】
請求項1に係る発明の断線試験方法は、上記課題を解決するために、絶縁テープに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの金属配線パターンが断線する周期数を求めることを特徴としている。
【0039】
上記の発明では、テープキャリアパッケージ半導体装置を構成するテープキャリアの金属配線パターンの断線試験方法として、テープキャリアと同等の構造の試験用テープキャリアを作製し、これを液晶パネルと回路基板とが対向するように湾曲させた状態で、一定の周期で変化する温度環境に曝して断線する周期数を求めるという手法をとる。
【0040】
試験用テープキャリアを上記のように湾曲させることにより、テープキャリアパッケージ半導体装置を実際に液晶パネルに実装した状態に近づけることができる。この状態で、試験用テープキャリアを一定の周期で変化する温度環境に曝すと、断線する箇所が液晶パネル実装工程で発生する断線箇所と一致すると共に、断線不良発生が加速される。
【0041】
従って、テープキャリアパッケージ半導体装置の液晶パネル実装工程で発生する断線不良を、上記の断線試験を行うことで短時間で確実に確認することができる。
【0042】
請求項2に係る発明の断線試験方法は、上記課題を解決するために、絶縁テープにスリットが形成されるとともに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを上記スリットの部分で湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの試験用金属配線パターンが断線する周期数を求めることを特徴としている。
【0043】
上記の発明では、テープキャリアパッケージ半導体装置を構成するテープキャリアの金属配線パターンの断線試験方法として、テープキャリアと同等の構造の試験用テープキャリアを作製し、これを液晶パネルと回路基板とが対向するようにスリットの部分で湾曲させた状態で、一定の周期で変化する温度環境に曝して断線する周期数を求めるという手法をとる。
【0044】
試験用テープキャリアを上記のように湾曲させることにより、テープキャリアパッケージ半導体装置を実際に液晶パネルに実装した状態に近づけることができる。この状態で、試験用テープキャリアを一定の周期で変化する温度環境に曝すと、断線する箇所が液晶パネル実装工程で発生する断線箇所と一致すると共に、断線不良発生が加速される。
【0045】
従って、テープキャリアパッケージ半導体装置の液晶パネル実装工程で発生する断線不良を、上記の断線試験を行うことで短時間で確実に確認することができる。
【0046】
請求項3に係る発明の断線試験方法は、上記課題を解決するために、請求項1または2に記載の断線試験方法において、上記温度環境が85℃と−30℃とを30分ずつ繰り返す周期を有することを特徴としている。
【0047】
請求項4に係る発明の断線試験方法は、上記課題を解決するために、請求項1ないし3のいずれかに記載の断線試験方法において、上記絶縁保護膜が1種類のソルダレジストであることを特徴としている。
【0048】
請求項5に係る発明の断線試験方法は、上記課題を解決するために、請求項4に記載の断線試験方法において、上記ソルダレジストのヤング率が5kgf/mm 〜70kgf/mm の範囲にあることを特徴としている。
【0049】
請求項6に係る発明の断線試験方法は、上記課題を解決するために、請求項4または5に記載の断線試験方法において、上記ソルダレジストの厚みが5μm〜45μmの範囲にあることを特徴としている。
【0050】
請求項7に係る発明の断線試験方法は、上記課題を解決するために、請求項4ないし6のいずれかに記載の断線試験方法において、上記ソルダレジストが、その粘度を決定するフィラーを10wt%〜40wt%の範囲で含有することを特徴としている。
【0051】
請求項8に係る発明の断線試験方法は、上記課題を解決するために、請求項4ないし7のいずれかに記載の断線試験方法において、上記ソルダレジストが、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなることを特徴としている。
【0052】
請求項9に係る発明の断線試験方法は、上記課題を解決するために、請求項4ないし8のいずれかに記載の断線試験方法において、上記テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって上記液状樹脂の端部が上記ソルダレジストの上面と70°以下の角度をなすように覆われることを特徴としている。
【0053】
【発明の実施の形態】
発明の断線試験方法の実施の形態について図1に基づいて説明すれば、以下の通りである。
【0054】
図1(a)に、本実施の形態の断線試験方法に用いられるテープキャリアとしてのTEG1を示す。TEG1は、実際に実装されるTCP半導体装置の代わりに断線試験用に用いるテストパターンである。TEG1は、絶縁テープとしてのポリイミド基材2、スリット3、金属配線パターンとしての銅配線パターン4、電極パッド5・5、及び絶縁保護膜としてのソルダレジスト6から構成される。
【0055】
また、スリット3の裏側には同図(c)に示すように、ポリイミド系ソルダレジスト7が塗布されている。
【0056】
上記TEG1の主要部の寸法は図1(a)に示すとおりであるが、これに限定されるものではなく、TEG1の実デバイスに相当するTCP半導体装置の寸法に応じて適宜変更される。但し、TEG1を形成するにあたり、銅配線パターン4に使用される銅箔の種類・厚み、ポリイミド基材2と銅箔とを接着する接着剤の種類・厚み、ソルダレジスト6の種類・厚み、スリット3の寸法等は、実際に使用されるTCP半導体装置と等しくした。特に、銅箔には電解銅箔を使用し、厚みは1/2オンス、配線パターン幅は35μm、配線パターンピッチは70μmである。また、接着剤には東レ(株)の#7100(商品名)を使用した。
【0057】
電極パッド5・5は、銅配線パターン4が断線すると、これをすぐに確認できるようにするために設けてある。断線不良を確認するには、断線試験の後にオープンチェッカを電極パッド5・5に接触させるだけでよい。
【0058】
なお、工程を簡略化する目的で、TEG1へのドライバICチップのアセンブリを省略してある。
【0059】
次に、図1(b)(c)に示すように上記の構成のTEG1…を液晶パネル11と回路基板としてのPWB基板12とに接合して折り曲げる。接合工程は以下のようになる。
【0060】
まず、液晶パネル11にACF13を仮圧着する。この仮圧着では、90℃に加熱したツールを10kgf/cmの荷重をかけて2秒間、ACF13に押し当てる。その後、ACF13に付着しているスペーサを剥がし、TEG1…をアライメントして仮圧着する。この仮圧着は、上述の仮圧着と同様の条件で行う。
【0061】
次いで、200℃に加熱したツールを35kgf/cmの荷重をかけて20秒間TEG1…に押し当て、TEG1…と液晶パネル11とを本圧着する。
【0062】
液晶パネル11は13.8インチ大で厚みが1.1mmのガラスを用いて作製されている。また、圧着装置は全て市販されているものである。
【0063】
次に、PWB基板12にACF13を接合する。このとき、液晶パネル11と同様の条件でACF13を仮圧着し、その後、ACF13のスペーサを剥がしてTEG1…とPWB基板12とをアライメントし、全てのTEG1…を一括して本圧着する。PWB基板12の厚みは0.5mmである。
【0064】
TEG1…を液晶パネル11とPWB基板12とに接合した後、液晶パネル11とPWB基板12とが所定の間隔で対向するようにTEG1…を湾曲させ、断線試験用のサンプルを数個作製する。このサンプルを側面から見た図が図1(c)である。
【0065】
上記のように湾曲させた状態で、温度サイクル槽に入れて銅配線パターン4の断線試験を行う。温度サイクル槽を、85℃と−30℃との2通りの温度を30分ずつ繰り返すように設定し、1時間で1サイクル(周期)とカウントする。様々なソルダレジストの場合についてサンプルを作製してこの断線試験方法を適用し、それぞれのサンプルにおいて断線が発生するサイクル数を求めた結果の一例を表1に示す。
【0066】
【表1】
Figure 0003545178
【0067】
試験を行ったサンプルは、ヤング率が200kgf/mmのエポキシ系ソルダレジストを形成したTEG(サンプル1)、ヤング率が50kgf/mmのポリイミド系ソルダレジストの両端にヤング率が380kgf/mmのエポキシ系ソルダレジストを形成したTEG(サンプル2)、ヤング率が15kgf/mmのポリイミド系ソルダレジストを形成したTEG(サンプル3)、ヤング率が33kgf/mmのウレタン系ソルダレジストを形成したTEG(サンプル4)、及びヤング率が200kgf/mmのエポキシ系ソルダレジストを形成したTCP半導体装置(サンプル5)である。
【0068】
なお、サンプル5は、サンプル1ないし4のTEGと異なり、実際に液晶パネル表示装置に使用されるTCP半導体装置である。また、ソルダレジストの厚みは全て25μmに統一してある。
【0069】
表1において、断線に到る温度サイクル数の欄中に示されている分数は、分母が試験を行ったサンプル数を、分子がそのうち断線が発生したサンプル数を表す。まず、全ての断線箇所は、実デバイスであるTCP半導体装置の場合と一致した。また、サンプル1が20サイクルで断線するのに対して、サンプル5が500サイクルで断線することから、本実施の形態の断線試験方法の加速係数は25倍であることが分かる。従って、この断線試験方法によれば、実デバイスの断線モードを短時間で再現することができる。
【0070】
一方、実用的な耐断線性として、200サイクル以内で断線が発生しないことが必要であるが、表1よりサンプル3・4がこの条件を満たしていることが分かる。さらに、ヤング率の小さいソルダレジストを使用する方が断線しにくい結果となっている。なお、サンプル2では、試験中にブリードが発生し、パターニング精度が悪化することが判明した。従って、上記の耐断線性を確保しながらブリードが発生しないようなソルダレジストを使用する必要がある。
【0071】
そこで、このようなソルダレジストの条件を求めるため、チクソ性を決定するフィラー量を変えたサンプルを作製して、断線試験を行った。この結果、フィラー量が10wt%〜40wt%のソルダレジストを使用すれば、200サイクル以上でも上記の耐断線性とブリードの阻止とが両立することが分かった。
【0072】
フィラー量が10wt%より少ないソルダレジストでは、断線試験において500サイクル以上で大きなブリードが発生し、フィラー量が40wt%より多いソルダレジストではヤング率が大きくなり、ソルダレジストの柔軟性が低下して200サイクル以内で断線してしまう。フィラー量が10wt%〜40wt%のソルダレジストのヤング率は5kgf/mm〜70kgf/mmであった。
【0073】
なお、ヤング率を5kgf/mm〜70kgf/mmの範囲に設定するには、ソルダレジスト内の重合成分からなる主材料のヤング率を1kgf/mm以下にするのが効果的である。
【0074】
以上の断線試験結果より、ヤング率が5kgf/mm〜70kgf/mmの範囲内にあり、フィラー量が10wt%〜40wt%の範囲内にあるソルダレジストを使用すれば、実用に耐え得るTCP半導体装置を製造できる効果のあることが分かった。
【0075】
また、ヤング率とフィラー量を上記範囲内に設定すれば、ゴム系・ポリイミド系・エポキシ系・シリコーン系・ウレタン系ソルダレジストのうちいずれかを1種類だけ使用することで上記の効果が得られる。さらに、上記の断線試験においては形成する絶縁保護膜の厚みを25μmとしたが、これに限らず、5μm〜45μmの範囲内であれば同等の効果が得られることも分かった。
【0076】
次に、本実施の形態の断線試験方法に対する比較例として、表2にMIT試験方法による耐断線性の試験結果を示す。
【0077】
【表2】
Figure 0003545178
【0078】
試験を行ったサンプルは、ヤング率が200kgf/mmのエポキシ系ソルダレジストを形成したTEG(サンプル1’)、ヤング率が50kgf/mmのポリイミド系ソルダレジストの両端にヤング率が380kgf/mmのエポキシ系ソルダレジストを形成したTEG(サンプル2’)、ヤング率が15kgf/mmのポリイミド系ソルダレジストを形成したTEG(サンプル3’)、及びヤング率が33kgf/mmのウレタン系ソルダレジストを形成したTEG(サンプル4’)である。サンプルは各々10個ずつ作製し、これらのサンプルに対して断線に到る折り曲げ回数の平均値を求めた。
【0079】
各TEGは、本実施の形態の断線試験方法におけるTEG1と形状が異なっているが、ソルダレジストの種類はサンプル1’ないし4’がそれぞれサンプル1ないし4に相当する。
【0080】
このMIT試験方法では、断線箇所がスリット上に設けられている銅配線パターンに限られ、実デバイスとしてのTCP半導体装置の断線箇所に一致しない結果となった。また、サンプル1’はサンプル2’よりも耐断線性が高い結果となっており、本実施の形態の断線試験方法においてサンプル2がサンプル1より高い耐断線性を示すことと逆の結果である。
【0081】
このことは、折り曲げてもソルダレジストに亀裂が入ったり割れたりしないサンプル1’がサンプル2’よりもMIT試験の結果が良好であるにも係わらず、これらに用いるソルダレジストを実際にTCP半導体装置に適用して液晶パネル及びPWB基板に実装すると、サンプル1’のソルダレジストを適用したものの方がサンプル2’のソルダレジストを適用したものより断線しやすいという事実に一致する。
【0082】
このように、MIT試験方法では、実デバイスにおける断線モードを再現することができない
【0083】
次に、テープキャリアパッケージ半導体装置について図2ないし図5を用いて説明すれば、以下の通りである。なお、説明の便宜上、前記の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【0084】
本実施の形態におけるTCP半導体装置(テープキャリアパッケージ半導体装置)はフレックスTCP半導体装置である。図2(a)に、フレックスTCP半導体装置21の平面構造、同図(b)にそのC−C’線断面図をそれぞれ示す。
【0085】
フレックスTCP半導体装置21は、絶縁テープとしてのポリイミド基材22を用いて作製したテープキャリア23に駆動用半導体素子としてのドライバICチップ24を電気的に接合した構成である。
【0086】
テープキャリア23は、スリット25・25と、インナーリード26…、入力側アウターリード27…、出力側アウターリード28…、及びテストパッド29からなる金属配線パターンとしての銅配線パターンと、スリット25・25及び上記銅配線パターンを絶縁被覆する絶縁保護膜としてのポリイミド系ソルダレジスト30及びポリイミド系ソルダレジスト31・31と、ポリイミド基材22の送り出し・位置合わせに用いられるスプロケットホール32…とから構成される。
【0087】
また、ドライバICチップ24は、Auバンプ33…を介してインナーリード26…と電気的に接続されると共に、この接続部周辺が樹脂34によって封止されている。
【0088】
次に、図3を用いて、上記の構造のフレックスTCP半導体装置21におけるテープキャリア23の作製プロセスを説明する。
【0089】
まず、ポリイミド基材22(ユーピレックス;宇部興産の商標)の表面に接着剤を塗布し(工程1)、デバイスホール、スリット25・25、スプロケットホール32…を形成すべくポリイミド基材22を金型で打ち抜く(工程2)。
【0090】
次に、18μm、25μm、35μm厚の銅箔のうち、いずれかをポリイミド基材22にラミネートする(工程3)。スリット25・25には、まず、後に銅配線パターンが形成される面に対して反対側からポリイミド系ソルダレジスト31・31を形成する(工程4)。
【0091】
そして、エッチングマスクとしてのフォトレジストを銅箔表面に塗布し(工程5)、露光によって目的のパターンを焼き付け(工程6)て現像する(工程7)。デバイスホールにもエッチングマスクとしてのフォトレジストを形成し(工程8)た後、銅箔エッチング液に浸漬して所望の銅配線パターンを形成する(工程9)。このようにして銅配線パターンを形成した後、全てのフォトレジストを有機溶剤あるいはドライエッチングによって剥離する(工程10)。
【0092】
次に、ポリイミド基材22の銅配線パターンを形成した面上において、折り曲げ部であるスリット25・25を覆うように、フィラー量が30wt%、ヤング率が15kgf/mmで25μm厚のポリイミド系ソルダレジスト30を印刷し、2時間程度キュアを行う(工程11)。
【0093】
この工程11においては、フィラー量が10wt%〜40wt%の範囲にあり、ヤング率が5kgf/mm〜70kgf/mmの範囲にあるソルダレジストを1種類だけ使用するため、前述の断線試験結果より、銅配線パターンが断線しにくくなると共に、図4に示すようにブリードの発生がなくパターニング精度を±0.2mmに向上させることができる。また、フレックスTCP半導体装置21の反りを1mm以下に抑制し、後のアセンブリ工程でフレックスTCP半導体装置21を順調に搬送することができる。
【0094】
さらに、ソルダレジストを1回だけ形成するため、ソルダレジストを2回形成する場合と比較してテープキャリア23の作製日数を1日短縮することができ、QTAT(Quick Turn Around Time)に大きく貢献できるようになる。その上、テープキャリア23の作製コストを10%〜20%低く抑えることができる。
【0095】
次いで、露出している銅箔表面に、無電解メッキ法により0.2μm〜0.6μm厚のスズメッキを形成し、スズメッキ後はホイスカが発生しないようにキュアを施す(工程12)。
【0096】
次に、以上の工程により作製されたテープキャリア23のインナーリード26…にドライバICチップ24をAuバンプ33…を介して接合する(工程13)。そして、この接合部の周辺を樹脂34で封止し(工程14)、フレックスTCP半導体装置21が完成する。
【0097】
樹脂封止を行う工程14において、樹脂34はポリイミド系ソルダレジスト30のエッジ部分を覆うように形成される。このとき、樹脂34とポリイミド系ソルダレジスト30との密着性が問題になる。液状樹脂の溶剤成分を変化させてこの密着性との相関を調べたところ、レベリング剤としてシリコーン等を混入させ、溶剤成分を10wt%以下としたときに、図5に示すように液状樹脂がポリイミド系ソルダレジストに接触する接触角が70°以下となって、密着性が良好になることが分かった。しかも、このように溶剤成分を低減しても、樹脂を所望の位置に流し込むことができる。
【0098】
また、絶縁保護膜に、ゴムあるいはエポキシ系・シリコーン系・ウレタン系ソルダレジストのいずれを使用しても、液状樹脂の接触角が70°以下のときに密着性が良好であった。
【0099】
従って、工程14において、ポリイミド系ソルダレジスト30への接触角が70°以下となるように樹脂34を形成することで、フレックスTCP半導体装置21の製造歩留りが大きく向上する
【0100】
次に、液晶パネル表示装置について図6を用いて説明すれば、以下の通りである。なお、説明の便宜上、前記の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。
【0101】
図6に示すように、本実施の形態における液晶パネル表示装置51は、前述したフレックスTCP半導体装置21…、液晶パネル52、PWB基板53、バックライト54、及びベゼル55から構成される。
【0102】
以下に、液晶パネル表示装置51を製造する手順について説明する。
【0103】
まず、液晶パネル52に、ACFを仮圧着する。ACFは、1.2mmから3mm程度までの種類の幅があり、液晶パネル52の額縁のサイズに合わせて適宜選択される。従って、例えば、額縁の幅が狭ければ、ACFも幅の狭いものを選択する。ACFを仮圧着するには、ACFを液晶パネル52に貼り付けたまま、90℃に加熱したツールを2秒程度押し当てる。このとき、ACFは熱によって反応して硬化するが、後に本圧着することができるようにするため、完全には硬化させない。
【0104】
ACFの仮圧着が終了した時点で、ACFに付着していたスペーサを剥がし、そこにフレックスTCP半導体装置21…の出力側アウターリード28…を仮圧着する。このとき、フレックスTCP半導体装置21…と液晶パネル52とを、それぞれに形成されたアライメントマークを用いて位置合わせする。フレックスTCP半導体装置21…は、この仮圧着前に、リール状につながった状態にあるため、金型で打ち抜いて個片にしておく。そして、仮圧着時には、100℃に加熱したツールを10kgf/cmの荷重で3秒押し当てるが、ACFを完全には硬化させない。
【0105】
フレックスTCP半導体装置21…の仮圧着が終了すると次に本圧着を行う。
【0106】
本圧着は、全てのフレックスTCP半導体装置21…に一括して、200℃に加熱したツールを35kgf/cmの荷重で20秒押し当てて実施する。
【0107】
液晶パネル52にフレックスTCP半導体装置21…を実装すると、今度はフレックスTCP半導体装置21…の入力側アウターリード27…を回路基板としてのPWB基板53に実装する。PWB基板53への実装方法として、ハンダ付けによる方法とACFによる方法とがある。ACFによる実装方法では、PWB基板53をアライメントし、全てのフレックスTCP半導体装置21…を一括して実装する。
【0108】
その後、液晶パネル52の裏側に光源となるバックライト54を実装し、フレックスTCP半導体装置21…、液晶パネル52、PWB基板53、及びバックライト54からなるユニット全体をベゼル55で覆う。
【0109】
以上のようにして液晶パネル表示装置51が製造される。この液晶パネル表示装置51には、前述したように、耐断線性が高く、製造歩留りの良いフレックスTCP半導体装置21…を使用している。従って、15インチ以上の大型液晶パネル表示装置を歩留り良く低コストで製造することができる。
【0110】
(1)なお、テープキャリアパッケージ半導体装置は、絶縁テープに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有すると共に、一端が上記液晶パネルに接続され、他端が液晶パネル駆動用の信号を出力する回路基板に接続されるテープキャリアパッケージ半導体装置において、上記絶縁保護膜が、前述の断線試験方法によって、上記試験用金属配線パターンが所定の周期数以下で断線しないと特定された材料からなるようにすることができる。
【0111】
これによれば、テープキャリアに形成される絶縁保護膜は、前述の断線試験方法によって、試験用金属配線パターンが所定の周期数以下で断線しないと特定された材料からなる。
【0112】
これにより、テープキャリアパッケージ半導体装置を液晶パネルに実装しても、金属配線パターンは断線しにくいものとなる。
【0113】
(2)また、テープキャリアパッケージ半導体装置は、(1)のテープキャリアパッケージ半導体装置において、上記絶縁保護膜が、85℃と−30℃とを3 0分ずつ繰り返す周期を有する前述の断線試験方法によって上記試験用金属配線パターンが200周期以下で断線しないと特定された1種類のソルダレジストであるようにすることができる。
【0114】
これによれば、絶縁テープ上に形成された絶縁保護膜は、1種類のソルダレジストである。このソルダレジストは、85℃と−30℃とを30分ずつ、すなわち60分の周期を持つ温度環境に曝される断線試験によって、金属配線パターンが200周期数以下で断線しないような柔軟性を有する。
【0115】
従って、テープキャリアパッケージ半導体装置を液晶パネルに実装しても金属配線パターンは断線しにくい。さらには、テープキャリアパッケージ半導体装置に反りが発生しにくくなると共に、絶縁保護膜の形成を1回の工程で終了させるため、テープキャリアの製造コストを低く抑えることができる。
【0116】
(3)また、テープキャリアパッケージ半導体装置は、(2)のテープキャリアパッケージ半導体装置において、上記ソルダレジストのヤング率が5kgf/mm 〜70kgf/mm の範囲にあるようにすることができる。
【0117】
これによれば、ヤング率が5kgf/mm 〜70kgf/mm の範囲にあれば、ソルダレジストは非常に柔軟な絶縁保護膜として機能する。
【0118】
従って、テープキャリアパッケージ半導体装置を液晶パネルに実装しても金属配線パターンは非常に断線しにくい。さらには、テープキャリアパッケージ半導体装置に反りが発生しにくくなると共に、テープキャリアの製造コストを低く抑えることができる。
【0119】
(4)また、テープキャリアパッケージ半導体装置は、(3)のテープキャリアパッケージ半導体装置において、上記ソルダレジストの厚みが5μm〜45μmの範囲にあるようにすることができる。
【0120】
これによれば、ヤング率が5kgf/mm 〜70kgf/mm の範囲にあり、厚みが5μm〜45μmの範囲内にあれば、ソルダレジストは非常に柔軟な絶縁保護膜として機能する。
【0121】
(5)また、テープキャリアパッケージ半導体装置は、(2)ないし(4)のいずれかのテープキャリアパッケージ半導体装置において、上記ソルダレジストが、その粘度を決定するフィラーを10wt%〜40wt%の範囲で含有するようにすることができる。
【0122】
これによれば、ソルダレジストは、フィラーを10wt%〜40wt%の範囲で含有しており、印刷時に粘度が低いものとなる。
【0123】
従って、ソルダレジストのチクソ性が高まり、印刷時にソルダレジストのエッジにブリードが発生しにくく、パターニング精度が向上する。
【0124】
(6)また、テープキャリアパッケージ半導体装置は、(2)ないし(5)のいずれかのテープキャリアパッケージ半導体装置において、上記ソルダレジストは、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなるようにすることができる。
【0125】
これによれば、ソルダレジストは、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなる柔軟性の高い絶縁保護膜となる。
【0126】
(7)また、テープキャリアパッケージ半導体装置は、(2)ないし(6)のいずれかのテープキャリアパッケージ半導体装置において、上記テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって上記液状樹脂の端部が上記ソルダレジストの上面と70°以下 の角度をなすように覆われるようにすることができる。
【0127】
これによれば、テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって覆われる。この状態で、液状樹脂は端部が上記ソルダレジストの上面と70°以下の角度をなすように形成される。
【0128】
これにより、液状樹脂とソルダレジストとの密着性が高まり、テープキャリアパッケージ半導体装置を歩留り良く製造することができる。
【0129】
(8)また、液晶パネル表示装置は、絶縁テープに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有すると共に、一端が上記液晶パネルに接続され、他端が液晶パネル駆動用の信号を出力する回路基板に接続されるテープキャリアパッケージ半導体装置を備える液晶パネル表示装置において、上記絶縁保護膜が、前述の断線試験方法によって、上記試験用金属配線パターンが所定の周期数以下で断線しないと特定された材料からなるようにすることができる。
【0130】
これによれば、テープキャリアに形成される絶縁保護膜は、前述の断線試験方法によって、試験用金属配線パターンが所定の周期数以下で断線しないと特定された材料からなる。
【0131】
これにより、テープキャリアパッケージ半導体装置を大型の液晶パネルに実装しても、金属配線パターンは断線しにくいものとなり、歩留り良く大型の液晶パネル表示装置を提供することができる。
【0132】
(9)また、液晶パネル表示装置は、(8)の液晶パネル表示装置において、上記絶縁保護膜が、85℃と−30℃とを30分ずつ繰り返す周期を有する前述 の断線試験方法によって上記試験用金属配線パターンが200周期以下で断線しないと特定された1種類のソルダレジストであるようにすることができる。
【0133】
これによれば、絶縁テープ上に形成された絶縁保護膜は、1種類のソルダレジストである。このソルダレジストは、85℃と−30℃とを30分ずつ、すなわち60分の周期を持つ温度環境に曝される断線試験によって、金属配線パターンが200周期数以下で断線しないような柔軟性を有する。
【0134】
従って、テープキャリアパッケージ半導体装置を大型の液晶パネルに実装しても金属配線パターンは断線しにくい。さらには、テープキャリアパッケージ半導体装置に反りが発生しにくくなると共に、絶縁保護膜の形成を1回の工程で終了させるため、テープキャリアの製造コストを低く抑えることができる。
【0135】
この結果、歩留り良く大型の液晶パネル表示装置を提供することができる。
【0136】
(10)また、液晶パネル表示装置は、(9)の液晶パネル表示装置において、上記ソルダレジストのヤング率が5kgf/mm 〜70kgf/mm の範囲にあるようにすることができる。
【0137】
これによれば、ヤング率が5kgf/mm 〜70kgf/mm の範囲にあれば、ソルダレジストは非常に柔軟な絶縁保護膜として機能する。
【0138】
従って、テープキャリアパッケージ半導体装置を液晶パネルに実装しても金属配線パターンは非常に断線しにくい。さらには、テープキャリアパッケージ半導体装置に反りが発生しにくくなると共に、テープキャリアの製造コストを低く抑えることができる。
【0139】
この結果、歩留り良く大型の液晶パネル表示装置を提供することができる。
【0140】
(11)また、液晶パネル表示装置は、(10)の液晶パネル表示装置において、上記ソルダレジストの厚みが5μm〜45μmの範囲にあるようにすることができる。
【0141】
これによれば、ヤング率が5kgf/mm 〜70kgf/mm の範囲にあり、厚みが5μm〜45μmの範囲にあれば、ソルダレジストは非常に柔軟な絶縁保護膜として機能する。
【0142】
従って、テープキャリアパッケージ半導体装置を液晶パネルに実装しても金属配線パターンは非常に断線しにくい。さらには、TCP半導体装置に反りが発生しにくくなると共に、テープキャリアの製造コストを低く抑えることができる。
【0143】
この結果、歩留り良く大型の液晶パネル表示装置を提供することができる。
【0144】
(12)また、液晶パネル表示装置は、(9)ないし(11)のいずれかの液晶パネル表示装置において、上記ソルダレジストが、その粘度を決定するフィラーを10wt%〜40wt%の範囲で含有するようにすることができる。
【0145】
これによれば、ソルダレジストは、フィラーを10wt%〜40wt%の範囲で含有しており、印刷時に粘度が低いものとなる。
【0146】
従って、ソルダレジストのチクソ性が高まり、印刷時にソルダレジストのエッジにブリードが発生しにくく、パターニング精度が向上する。
【0147】
この結果、歩留り良く液晶パネル表示装置を提供することができる。
【0148】
(13)また、液晶パネル表示装置は、(9)ないし(12)のいずれかの液晶パネル表示装置において、上記ソルダレジストが、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなるよ うにすることができる。
【0149】
これによれば、ソルダレジストは、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなる柔軟性の高い絶縁保護膜となる。
【0150】
従って、テープキャリアパッケージ半導体装置の金属配線パターンが断線しにくくなり、歩留り良く大型の液晶パネル表示装置を提供することができる。
【0151】
(14)また、液晶パネル表示装置は、(9)ないし(13)のいずれかの液晶パネル表示装置において、上記テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって上記液状樹脂の端部が上記ソルダレジストの上面と70°以下の角度をなすように覆われるようにすることができる。
【0152】
これによれば、テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって覆われる。この状態で、液状樹脂は端部が上記ソルダレジストの上面と70°以下の角度をなすように形成される。
【0153】
これにより、液状樹脂とソルダレジストとの密着性が高まり、テープキャリアパッケージ半導体装置を歩留り良く製造することができる。従って、歩留り良く液晶パネル表示装置を提供することができる。
【0154】
【発明の効果】
請求項1に係る発明の断線試験方法は、以上のように、絶縁テープに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの試験用金属配線パターンが断線する周期数を求めるものである。
【0155】
それゆえ、テープキャリアを上記のように湾曲させることにより、テープキャリアと駆動用半導体素子とから構成されるテープキャリアパッケージ半導体装置を、実際に液晶パネルに実装した状態に近づけることができる。この状態で、テープキャリアを一定の周期で変化する温度環境に曝すと、断線する箇所が液晶パネル実装工程で発生する断線箇所と一致すると共に、断線不良発生が加速される。
【0156】
この結果、液晶パネル実装工程で発生する断線不良を、上記の断線試験を行うことで短時間で確実に確認することができるという効果を奏する。
【0157】
請求項2に係る発明の断線試験方法は、以上のように、絶縁テープにスリットが形成されるとともに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを上記スリットの部分で湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの試験用金属配線パターンが断線する周期数を求めるものである。
【0158】
それゆえ、テープキャリアを上記のように湾曲させることにより、テープキャ リアと駆動用半導体素子とから構成されるテープキャリアパッケージ半導体装置を、実際に液晶パネルに実装した状態に近づけることができる。この状態で、テープキャリアを一定の周期で変化する温度環境に曝すと、断線する箇所が液晶パネル実装工程で発生する断線箇所と一致すると共に、断線不良発生が加速される。
【0159】
この結果、液晶パネル実装工程で発生する断線不良を、上記の断線試験を行うことで短時間で確実に確認することができるという効果を奏する。
【図面の簡単な説明】
【図1】(a)、(b)及び(c)は、本発明の実施の形態における断線試験方法を説明する説明図である。
【図2】本発明の実施の形態におけるテープキャリアパッケージ半導体装置の構造を示し、(a)は平面図、(b)は(a)のC−C’線断面図である。
【図3】図2のテープキャリアパッケージ半導体装置を製造する工程を説明するフロー図である。
【図4】図2のテープキャリアパッケージ半導体装置においてブリードが発生しないことを説明する説明図である。
【図5】図2のテープキャリアパッケージ半導体装置において液状樹脂とソルダレジストとの密着性を説明する説明図である。
【図6】本発明の実施の形態における液晶パネル表示装置の構造を示す構造図である。
【図7】従来のテープキャリアパッケージ半導体装置の構造を示し、(a)は平面図、(b)は(a)のA−A’線断面図である。
【図8】図7のテープキャリアパッケージ半導体装置のテープキャリアを作製する工程を説明するフロー図である。
【図9】従来のテープキャリアパッケージ半導体装置の構造を示し、(a)は平面図、(b)は(a)のB−B’線断面図である。
【図10】(a)は図7のテープキャリアパッケージ半導体装置の実装時の状態、(b)は図9のテープキャリアパッケージ半導体装置の実装時の状態をそれぞれ説明する説明図である。
【図11】(a)及び(b)は、従来の断線試験方法を説明する説明図である。
【図12】従来のテープキャリアパッケージ半導体装置においてブリードが発生することを説明する説明図である。
【図13】図7のテープキャリアパッケージ半導体装置の実装時における断線発生箇所を説明する説明図である。
【符号の説明】
1 TEG(テープキャリア)
2 ポリイミド基材(絶縁テープ)
スリット
4 銅配線パターン(金属配線パターン)
6 ソルダレジスト(絶縁保護膜)
11 液晶パネル
12 PWB基板(回路基板)
21 フレックスTCP半導体装置(テープキャリアパッケージ半導
体装置)
22 ポリイミド基材(絶縁テープ)
23 テープキャリア
24 ドライバICチップ(駆動用半導体素子)
25 スリット
26 インナーリード(金属配線パターン)
27 入力側アウターリード(金属配線パターン)
28 出力側アウターリード(金属配線パターン)
29 テストパッド(金属配線パターン)
30 ポリイミド系ソルダレジスト(ソルダレジスト、絶縁保護膜)
34 樹脂(液状樹脂)
51 液晶パネル表示装置
52 液晶パネル
53 PWB基板(回路基板)

Claims (9)

  1. 絶縁テープに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、
    上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの試験用金属配線パターンが断線する周期数を求めることを特徴とする断線試験方法。
  2. 絶縁テープにスリットが形成されるとともに金属配線パターン及び上記金属配線パターンを絶縁被覆する絶縁保護膜が設けられたテープキャリアと、液晶パネルを駆動する駆動用半導体素子とを有するテープキャリアパッケージ半導体装置の上記テープキャリアと同等の構造の試験用テープキャリアを断線試験する断線試験方法において、
    上記試験用テープキャリアの一端は液晶パネルに接続されると共に他端は液晶パネル駆動用の信号を出力する回路基板に接続され、上記液晶パネルと上記回路基板とが対向するように上記試験用テープキャリアを上記スリットの部分で湾曲させた状態で、一定の周期で変化する温度環境に曝して上記試験用テープキャリアの試験用金属配線パターンが断線する周期数を求めることを特徴とする断線試験方法。
  3. 上記温度環境が85℃と−30℃とを30分ずつ繰り返す周期を有することを特徴とする請求項1または2に記載の断線試験方法。
  4. 上記絶縁保護膜が1種類のソルダレジストであることを特徴とする請求項1ないし3のいずれかに記載の断線試験方法。
  5. 上記ソルダレジストのヤング率が5kgf/mm 〜70kgf/mm の範囲にあることを特徴とする請求項4に記載の断線試験方法。
  6. 上記ソルダレジストの厚みが5μm〜45μmの範囲にあることを特徴とする請求項4または5に記載の断線試験方法。
  7. 上記ソルダレジストが、その粘度を決定するフィラーを10wt%〜40wt%の範囲で含有することを特徴とする請求項4ないし6のいずれかに記載の断線試験方法。
  8. 上記ソルダレジストが、ゴム系、ポリイミド系、エポキシ系、シリコーン系、あるいはウレタン系のうちいずれかの材料からなることを特徴とする請求項4ないし7のいずれかに記載の断線試験方法。
  9. 上記テープキャリアと上記駆動用半導体素子とが電気的に接続された部分の周囲は、絶縁性を有する液状樹脂によって上記液状樹脂の端部が上記ソルダレジストの上面と70°以下の角度をなすように覆われることを特徴とする請求項4ないし8のいずれかに記載の断線試験方法。
JP28231997A 1997-10-15 1997-10-15 断線試験方法 Expired - Fee Related JP3545178B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28231997A JP3545178B2 (ja) 1997-10-15 1997-10-15 断線試験方法
TW087115772A TW565728B (en) 1997-10-15 1998-09-22 Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
US09/161,478 US6670696B2 (en) 1997-10-15 1998-09-28 Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
KR1019980040781A KR100275906B1 (ko) 1997-10-15 1998-09-30 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28231997A JP3545178B2 (ja) 1997-10-15 1997-10-15 断線試験方法

Publications (2)

Publication Number Publication Date
JPH11118866A JPH11118866A (ja) 1999-04-30
JP3545178B2 true JP3545178B2 (ja) 2004-07-21

Family

ID=17650869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28231997A Expired - Fee Related JP3545178B2 (ja) 1997-10-15 1997-10-15 断線試験方法

Country Status (1)

Country Link
JP (1) JP3545178B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073966A (ja) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd プリント配線基板および半導体装置
JP5091513B2 (ja) * 2007-03-19 2012-12-05 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20090067744A (ko) 2007-12-21 2009-06-25 엘지전자 주식회사 연성 필름

Also Published As

Publication number Publication date
JPH11118866A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
KR100634239B1 (ko) 보강판 부착 장치 및 부착 방법
US5288950A (en) Flexible wiring board and method of preparing the same
KR100275906B1 (ko) 테이프 캐리어 패키지 반도체장치와 이를 이용한 액정패널 표시장치 및 그의 단선 시험방법
JPH027180B2 (ja)
JP2809522B2 (ja) 液晶表示素子とフレキシブル基板の接続方法
US6589376B1 (en) Method and composition for mounting an electronic component and device formed therewith
JP3804269B2 (ja) フレキシブル配線基板の接合構造
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JP2001127216A (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
JP5125314B2 (ja) 電子装置
JP3442978B2 (ja) テープキャリアパッケージ半導体装置及びそれを用いた液晶パネル表示装置
JP3545178B2 (ja) 断線試験方法
JP2004140384A (ja) プリント配線基板の接続方法
JP3250000B2 (ja) 液晶表示パネルの端子接続構造およびその端子接続方法
JP3813766B2 (ja) プリント配線基板の接続構造
JPH10335760A (ja) フレキシブル配線板の製造方法
JPS63299242A (ja) 半導体装置の接続方法
JP2000098413A (ja) 表示装置の製造方法
JP2000012625A (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
JP2002217246A (ja) テープキャリア及びそれを用いた半導体装置
JPS6119196A (ja) プリント板接着構造
JP4135375B2 (ja) 回路基板用部材および回路基板の製造方法
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法
JPH11274673A (ja) 配線基板及びフラットパネルディスプレイ用モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees