JP3544849B2 - インバータ装置の通信用オプション装置およびこれを用いた通信システム - Google Patents
インバータ装置の通信用オプション装置およびこれを用いた通信システム Download PDFInfo
- Publication number
- JP3544849B2 JP3544849B2 JP01555998A JP1555998A JP3544849B2 JP 3544849 B2 JP3544849 B2 JP 3544849B2 JP 01555998 A JP01555998 A JP 01555998A JP 1555998 A JP1555998 A JP 1555998A JP 3544849 B2 JP3544849 B2 JP 3544849B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- inverter
- inverter device
- data
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、インバータ装置に接続されて該インバータ装置と共に使用される通信用オプション装置、ならびに上記通信用オプション装置を用いた通信システムに関する。
【0002】
【発明が解決しようとする課題】
インバータ装置は、一般的には、その用途あるいは規格などにしたがって、汎用機種(低機能機種)のものと、高機能機種のものとに大別されている。以下、汎用機種のインバータ装置について、図16を参照して説明すると共に、高機能機種のインバータ装置について、図17を参照して説明する。
【0003】
図16において、汎用機種のインバータ装置1は、一般的には、シリアル接続インタフェース部としてのシリアルデータ通信部2を備えた構成となっており、そのシリアルデータ通信部2には、例えばパラメータ書込み装置3、拡張パネル4が接続されると共に、パーソナルコンピュータ5がRS−232C通信インタフェース装置6を介して接続され、さらに、プログラマブルコントローラ7がRS−485通信インタフェース装置8を介して接続されるようになっている。
【0004】
一方、図17において、高機能機種のインバータ装置11は、一般的には、上記したシリアルデータ通信部2に加えて、パラレル接続インタフェース部としてのパラレルデータ通信部12をも備えた構成となっている。そして、そのパラレルデータ通信部12には、例えば拡張端子台オプション装置13、速度制御オプション装置14、高速通信装置15,16ならびにネットワーク通信装置17,18がバス接続により接続されるようになっている。
【0005】
この場合、高速通信装置15には、メーカ専用のプログラマブルコントローラ19が接続され、そのプログラマブルコントローラ19には、システムドライブ20が接続されるようになっている。また、高速通信装置16には、上記プログラマブルコントローラ19と同様のプログラマブルコントローラ21が接続され、そのプログラマブルコントローラ21には、コントロールセンタ22が接続されるようになっている。これにより、インバータ装置11は、それらメーカ専用のプログラマブルコントローラ19,21からの指令にしたがって、メーカ専用のプロトコルに準じて動作可能になっている。
【0006】
また、ネットワーク通信装置17,18には、それぞれオープンネットワーク23が接続されるようになっている。これにより、インバータ装置11は、上記したメーカ専用のプロトコルに加えて、そのオープンネットワーク23からの指令にしたがって、公開されたメーカ共通のプロトコルに準じても動作可能になっている。
【0007】
ところで、近年、インバータ装置を用いた通信システムにおいては、多様化ならびに高機能化が進んでおり、それに伴って、上述した汎用機種のインバータ装置1と高機能機種のインバータ装置11とを混在して一つの通信システムを構成し、それら汎用機種のインバータ装置1と高機能機種のインバータ装置11との双方を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させる構成が考えられている。
【0008】
さて、この場合、高機能機種のインバータ装置11には、前述したように、パラレルデータ通信部12が設けられていることから、高機能機種のインバータ装置11に、高速通信装置15,16を介してメーカ専用のプログラマブルコントローラ19,21を接続したり、あるいはネットワーク通信装置17,18を介してオープンネットワーク23を接続することは可能である。つまり、高機能機種のインバータ装置11を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させることは可能である。
【0009】
ところが、汎用機種のインバータ装置1には、上記したパラレルデータ通信部12に相当するインタフェース部が設けられていないことから、汎用機種のインバータ装置1に、高速通信装置15,16を介してメーカ専用のプログラマブルコントローラ19,21を接続したり、あるいはネットワーク通信装置17,18を介してオープンネットワーク23を接続することは不可能である。つまり、汎用機種のインバータ装置1を、メーカ専用のプロトコルあるいはメーカ共通のプロトコルにしたがって動作させることは不可能である。
【0010】
そのため、このような構成では、通信システム側、すなわち、プログラマブルコントローラ19,21あるいはオープンネットワーク23側において、汎用機種のインバータ装置1との間で通信を実現するインタフェース部を用意する必要がある。
【0011】
具体的には、プログラマブルコントローラ19,21には、それぞれ高速通信装置15,16とのインターフェース部に加えて、汎用機種のインバータ装置1とのインタフェース部を用意する必要があり、また、オープンネットワーク23には、ネットワーク通信装置17,18とのインターフェース部に加えて、汎用機種のインバータ装置1とのインタフェース部を用意する必要がある。
【0012】
しかしながら、これでは、プログラマブルコントローラ19,21あるいはオープンネットワーク23において、汎用機種と高機能機種という相違はあるものの、インバータ装置という制御上、同一の階層に位置するインバータ装置1とインバータ装置11との双方に対して、それぞれに対応して異なるインタフェース部を用意することになるので、通信システム全体では、制御が複雑になると共に、負荷が増大し、また、コストが高くなるという問題がある。
【0013】
このような問題に対しては、汎用機種のインバータ装置1と高機能機種のインバータ装置11とを混在することなく、高機能機種のインバータ装置11のみで通信システムを構成することが考えられる。
【0014】
ところが、これでは、汎用機種のインバータ装置1で、充分、対応可能な部分に、高機能機種のインバータ装置11を採用する場合が生じることになり、そうなると、通信システム全体としては、無駄が生じたり、コストが高くなるという問題が生じることになる。
【0015】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、インバータ装置に接続されて該インバータ装置と共に使用されるものにおいて、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができるインバータ装置の通信用オプション装置、ならびに上記インバータ装置の通信用オプション装置を用いた通信システムを提供することにある。
【0016】
【課題を解決するための手段】
本発明のインバータ装置の通信用オプション装置は、
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置が使用される場合に両者の間に接続されるインバータ装置の通信用オプション装置であって、
シリアルデータをシリアル通信可能なシリアルデータ通信手段と、
パラレルデータをパラレル通信可能なパラレルデータ通信手段と、
前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータをパラレルデータに変換して前記パラレルデータ通信手段を介して前記パラレルデータ通信用のオプション装置に送信可能であると共に、前記パラレルデータ通信用のオプション装置から前記パラレルデータ通信手段を介して与えられたパラレルデータをシリアルデータに変換して前記シリアルデータ通信手段を介して前記インバータ装置に送信可能なデータ変換手段とを備え、
前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信状態が通信待機状態、データ送信中あるいはデータ受信中かを識別する通信状態識別手段を備えて構成したところに特徴を有する(請求項1)。
【0017】
上記構成のインバータ装置の通信用オプション装置によれば、インバータ装置からシリアルデータ通信手段を介してシリアルデータが与えられると、データ変換手段は、そのシリアルデータをパラレルデータに変換し、パラレルデータ通信手段を介してパラレルデータ通信用のオプション装置に送信する。また、パラレルデータ通信用のオプション装置からパラレルデータ通信手段を介してパラレルデータが与えられると、データ変換手段は、そのパラレルデータをシリアルデータに変換し、シリアルデータ通信手段を介してインバータ装置に送信する。
【0018】
しかして、上記したインバータ装置の通信用オプション装置を、汎用機種のインバータ装置、つまり、パラレルデータ通信用のオプション装置とのインタフェース部を備えていないインバータ装置に接続することにより、該汎用機種のインバータ装置を、高機能機種のインバータ装置、つまり、パラレルデータ通信用のオプション装置とのインタフェース部を備えたインバータ装置と同様に、パラレルデータ通信用のオプション装置との間で通信させることが可能となる。
【0019】
この場合、汎用機種のインバータ装置に、上記したインバータ装置の通信用オプション装置を接続することにより、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、通信ネットワーク側(プログラマブルコントローラあるいはオープンネットワーク)において、汎用機種のインバータ装置と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなる。また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【0020】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【0022】
また、上記構成のインバータ装置の通信用オプション装置において、
前記データ変換手段を、前記インバータ装置との間で通信されているシリアルデータの通信速度を識別する通信速度識別手段を備えて構成しても良い(請求項2)。
【0023】
また、上記構成のインバータ装置の通信用オプション装置において、
前記シリアルデータ通信手段を、複数のインバータ装置の個々に対応可能となるように複数設けても良い(請求項3)。
【0024】
また、上記構成のインバータ装置の通信用オプション装置において、
シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたシリアルデータ通信用のオプション装置が使用される場合に両者の間に接続され、
シリアルデータをシリアル通信可能な補助シリアルデータ通信手段を備え、
前記データ変換手段を、前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータを前記補助シリアルデータ通信手段を介して前記シリアルデータ通信用のオプション装置に送信可能であると共に、前記シリアルデータ通信用のオプション装置から前記補助シリアルデータ通信手段を介して与えられたシリアルデータを前記シリアルデータ通信手段を介して前記インバータ装置に送信可能に構成しても良い(請求項4)。
【0025】
また、上記構成のインバータ装置の通信用オプション装置において、
前記補助シリアルデータ通信手段を、RS−485規格に準拠するように構成しても良い(請求項5)。
【0029】
さらに、本発明の通信システムとして、
インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置と、請求項1ないし5のいずれかに記載したインバータ装置の通信用オプション装置との間でデータ通信を行うように構成しても良い(請求項6)。
【0030】
上記構成の通信システムによれば、上記したインバータ装置の通信用オプション装置を採用することにより、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【0031】
【発明の実施の形態】
以下、本発明の第1実施例について、図1ないし図7を参照して説明する。◎図1において、インバータ装置31は、交流電源装置32から電源が与えられ、その電源に基づいて電動機(インダクションモータ)33を駆動するようになっている。また、インバータ装置31は、所謂汎用機種のものであって、外部との間でデータ通信するためのインタフェース部としては、シリアルデータ通信部34を備えており、このシリアルデータ通信部34を介して外部との間でシリアルデータを通信可能に構成されている。
【0032】
通信用オプション装置35は、上記したインバータ装置31とシリアル通信ライン36により接続されており、シリアルデータ通信手段としてのシリアルデータ通信部37、インタフェース回路部38、データ変換手段、演算手段、通信状態識別手段ならびに通信速度識別手段としてのCPU39、パラレルデータ通信手段としてのパラレルデータ通信部40を備えて構成されている。
【0033】
シリアルデータ通信部37は、インバータ装置31のシリアルデータ通信部34からシリアル通信ライン36によりシリアルデータが与えられると、そのシリアルデータをインタフェース回路部38を介してCPU39に出力すると共に、CPU39からインタフェース回路部38を介してシリアルデータが与えられると、そのシリアルデータをシリアル通信ライン36によりインバータ装置31のシリアルデータ通信部34に出力するようになっている。
【0034】
インタフェース回路部38は、シリアルデータ通信部37からシリアルデータが与えられると、そのシリアルデータをレベル変換してCPU39に出力すると共に、CPU39からシリアルデータが与えられると、そのシリアルデータをレベル変換してシリアルデータ通信部37に出力するようになっている。
【0035】
CPU39は、演算機能を有するマイクロコントローラを主体として構成されている。このCPU39は、シリアルデータ通信部37からインタフェース回路部38を介してシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、そのパラレルデータをパラレルデータ通信部40に出力すると共に、パラレルデータ通信部40からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、そのシリアルデータをインタフェース回路部38を介してシリアルデータ通信部37に出力するようになっている。
【0036】
また、このCPU39は、上記したシリアル通信ライン36の通信状態(シリアル通信状態)や該シリアル通信ライン36を転送するシリアルデータの通信速度(シリアル通信速度)を識別可能で、それらの識別結果に基づいて動作するようにもなっている。尚、このCPU39については、後に、図3を参照して詳述する。
【0037】
パラレルデータ通信部40は、CPU39からパラレルデータが与えられると、そのパラレルデータを後述するオプション装置41(本発明でいうパラレルデータ通信用のオプション装置)のパラレルデータ通信部42に出力すると共に、オプション装置41のパラレルデータ通信部42からパラレルデータが与えられると、そのパラレルデータをCPU39に出力するようになっている。
【0038】
上記したオプション装置41は、前述した「発明が解決しようとする課題」で説明した拡張端子台オプション装置13、速度制御オプション装置14、高速通信装置15,16ならびにネットワーク装置17,18(図17参照)のうちのいずれかに相当するもので、パラレルデータ通信部42は、高機能機種のインバータ装置11とのインタフェース部に相当するものである。尚、この第1実施例では、オプション装置41は、ネットワーク装置17,18のいずれかであるとして説明する。
【0039】
オプション装置41は、上記した通信用オプション装置35とパラレル通信ライン43により接続されており、上記したパラレルデータ通信部42の他に、デュアルポートRAM(DPRAM)44、CPU45、インタフェース回路部46ならびにネットワークインタフェース部47を備えて構成されている。そして、このオプション装置41は、ネットワークインタフェース部47を介して、オープンネットワーク48が接続されるようになっている。
【0040】
デュアルポートRAM44には、図2に示すように、所定の各アドレス(図2では、番号として示している)に、オプション装置41からインバータ装置31に出力されるインバータ指令値が格納されていると共に、インバータ装置31からオプション装置41に出力される該インバータ装置31の状態データが格納されるようになっている。
【0041】
具体的には、アドレス「1」,「2」にはインバータ指令値が格納されており、それぞれアドレス「1」には運転指令群が格納され、アドレス「2」には周波数指令が格納されている。また、アドレス「3」〜「7」にはインバータ装置31の状態データが格納されるようになっており、それぞれアドレス「3」にはインバータ運転周波数が格納され、アドレス「4」にはインバータ状態(トリップコード)が格納され、アドレス「5」にはインバータ電流値が格納され、アドレス「6」にはインバータ電圧値が格納され、さらには、アドレス「7」にはインバータ負荷量が格納されるようになっている。
【0042】
しかして、通信用オプション装置35のCPU39は、オプション装置41のデュアルポートRAM44のアドレス「1」,「2」に格納されているインバータ指令値をパラレル通信ライン43によりパラレルデータとして読出し、そのパラレルデータをシリアルデータに変換し、シリアル通信ライン36によりインバータ装置31に出力するようになっている。これを受けて、インバータ装置31は、オプション装置41から送信されたインバータ指令値にしたがって動作することが可能となる。
【0043】
また、通信用オプション装置35のCPU39は、インバータ装置31から上記インバータ装置31の状態データをシリアル通信ライン36によりシリアルデータとして読出し、そのシリアルデータをパラレルデータに変換し、パラレル通信ライン43によりオプション装置41に出力するようになっている。これを受けて、オプション装置41は、インバータ装置31から送信されたインバータ装置31の状態データをデュアルポートRAM44のアドレス「3」〜「7」に格納することが可能となる。
【0044】
尚、上記したデュアルポートRAM44のアドレス「8」には、前述したシリアル通信ライン36の通信状態(シリアル通信状態)が格納されるようになっている。この場合、アドレス「8」には、例えばシリアル通信ライン36が通信待機状態であるときには「0」、インバータ装置31から通信用オプション装置35にシリアルデータが出力されているとき、つまり、通信用オプション装置35のCPU39がデータ受信中であるときには「1」、通信用オプション装置35からインバータ装置31にシリアルデータが出力されているとき、つまり、通信用オプション装置35のCPU39がデータ送信中であるときには「2」が格納されるようになっている。
【0045】
次いで、上記通信用オプション装置35のCPU39の内部構成について、図3を参照して説明する。
CPU39は、送受信部49、通信データ作成部50、書込みデータ変換部51、デュアルポートRAM(DPRAM)書込み部52、デュアルポートRAM(DPRAM)読出し部53、読出しデータ変換部54、通信データデコード部55ならびに制御部56を備えて構成されている。
【0046】
送受信部49は、CPU39の内部において、シリアルデータ通信部37との間のシリアルデータ通信を制御するもので、シリアルデータ通信部37からインタフェース回路部38を介してシリアルデータが与えられると、そのシリアルデータを通信データ作成部50に出力すると共に、通信データデコード部55からシリアルデータが与えられると、そのシリアルデータをインタフェース回路部38を介してシリアルデータ通信部37に出力するようになっている。
【0047】
通信データ作成部50は、実質的に、シリアル−パラレル変換を行うもので、送受信部49からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、書込みデータ変換部51に出力するようになっている。
【0048】
書込みデータ変換部51は、通信データ作成部50からパラレルデータが与えられると、そのパラレルデータを上記オプション装置41のデュアルポートRAM44に書込むための書込みデータとして、デュアルポートRAM書込み部52に出力するようになっている。そして、デュアルポートRAM書込み部52は、書込みデータ変換部51から書込みデータが与えられると、その書込みデータをデュアルポートRAM44に書込むようになっている。
【0049】
しかして、以上に説明した一連の処理により、オプション装置41においては、インバータ装置31から送信されたインバータ装置31の状態データを、デュアルポートRAM44に格納することが可能となる。
【0050】
また、デュアルポートRAM読出し部53は、オプション装置41のデュアルポートRAM44から上記インバータ指令値を読出しデータとして読出し、読出しデータ変換部54に出力するようになっている。読出しデータ変換部54は、デュアルポートRAM読出し部53から読出しデータが与えられると、その読出しデータをパラレルデータとして、通信データデコード部55に出力するようになっている。
【0051】
そして、通信データデコード部55は、実質的に、パラレル−シリアル変換を行うもので、読出しデータ変換部54からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、送受信部49に出力するようになっている。
【0052】
しかして、以上に説明した一連の処理により、インバータ装置31においては、オプション装置41から送信されたインバータ指令値にしたがって動作することが可能となる。
【0053】
制御部56は、それら送受信部49、通信データ作成部50、書込みデータ変換部51、デュアルポートRAM書込み部52、デュアルポートRAM読出し部53、読出しデータ変換部54ならびに通信データデコード部55を、それぞれ前述した処理を行うように制御するようになっている。
【0054】
次に、上記構成の作用について、具体的には、上記通信用オプション装置35のCPU39が実行する処理について、図4および図5、図7に示すフローチャートも参照して説明する。
【0055】
この場合、CPU39は、所定の割込み条件が成立したときに、メインルーチン(図示せず)から抜けて、図4のフローチャートに示す通信処理に移行するようになっている。
【0056】
さて、通信処理に移行したCPU39は、最初に、スキャンポインタの値をチェックする(ステップS1)。ここで、スキャンポインタとは、前述したオプション装置41のデュアルポートRAM44のアドレス(図2参照)に対応するものである。
【0057】
CPU39は、スキャンポインタの値が「1」,「2」であるときには(ステップS1において「1」,「2」と判断)、デュアルポートRAM44に格納されているインバータ指令値を読出し、そのインバータ指令値をインバータ装置31に送信する処理を実行する。
【0058】
具体的には、CPU39は、デュアルポートRAM読出し部53により、デュアルポートRAM44から上記インバータ指令値を読出しデータとして読出す(ステップS2)。つまり、CPU39は、スキャンポインタが「1」のときには、運転指令群を読出しデータとして読出し、スキャンポインタが「2」のときには、周波数指令を読出しデータとして読出す。
【0059】
次いで、CPU39は、読出しデータ変換部54により、デュアルポートRAM読出し部53により読出した読出しデータをパラレルデータとして、通信データデコード部55に与え、通信データデコード部55により、そのパラレルデータをシリアルデータに変換する(ステップS3)。
【0060】
そして、CPU39は、送受信部49により、送信コマンドを設定し(ステップS4)、その送信コマンドに基づいて、上記インバータ指令値をインタフェース回路部38を介してシリアルデータ通信部37に出力し、シリアル通信ライン36によりインバータ装置31に送信する(ステップS5)。
【0061】
これにより、CPU39は、オプション装置41のデュアルポートRAM44に格納されているインバータ指令値を読出し、そのインバータ指令値をパラレルデータからシリアルデータに変換して、インバータ装置31に送信することが可能となる。
【0062】
これに対して、CPU39は、スキャンポインタの値が「3」〜「7」であるときには(ステップS1において「3」〜「7」と判断)、インバータ装置31に設定されているインバータ装置31の状態データを読出し、そのインバータ装置31の状態データをオプション装置41に送信する処理を実行する。
【0063】
具体的には、CPU39は、送受信部49により、送信コマンドを設定し(ステップS6)、その送信コマンドに基づいて、インバータ装置31から上記インバータ装置31の状態データを読出す(ステップS7)。つまり、CPU39は、スキャンポインタが「3」のときには、インバータ運転周波数を読出し、スキャンポインタが「4」のときには、インバータ状態(トリップコード)を読出し、スキャンポインタが「5」のときには、インバータ電流値を読出し、スキャンポインタが「6」のときには、インバータ電圧値を読出し、さらには、スキャンポインタが「7」のときには、インバータ負荷量を読出す。
【0064】
次いで、CPU39は、そのインバータ装置31の状態データを通信データ作成部50に与え、通信データ作成部50により、そのシリアルデータをパラレルデータに変換する(ステップS8)。
【0065】
その後、CPU39は、書込みデータ変換部51により、パラレルデータを書込みデータとして、デュアルポートRAM書込み部52に出力し、デュアルポートRAM書込み部52により、その書込みデータをデュアルポートRAM44に書込む(ステップS9)。
【0066】
これにより、CPU39は、インバータ装置31に設定されている状態データを読出し、その状態データをシリアルデータからパラレルデータに変換して、オプション装置41に送信し、デュアルポートRAM44に格納することが可能となる。
【0067】
そして、CPU39は、ステップS2〜S5に説明した処理、つまり、インバータ指令値をインバータ装置31に送信する処理、あるいはステップS6〜S9に説明した処理、つまり、インバータ装置31の状態データをオプション装置41に送信してデュアルポートRAM44に格納する処理が完了すると、スキャンポインタをインクリメントする(ステップS10)。
【0068】
次いで、CPU39は、スキャンポインタの値を判断し、スキャンポインタの値が「8」以上であるときには(ステップS11で「YES」と判断)、スキャンポインタの値を初期化し(「1」に再設定する、ステップS12)、メインルーチンに復帰(リターン)する。これに対して、CPU39は、スキャンポインタの値が「8」未満であるときには(ステップS11で「NO」と判断)、スキャンポインタの値を初期化することなく、メインルーチンに復帰する。
【0069】
しかして、CPU39が、以上に説明した通信処理を定期的に繰返して実行することにより、インバータ装置31とオプション装置41との間で、定期的にデータ通信を行うことが可能となる。
【0070】
ところで、この場合、CPU39は、図4のフローチャートに示した処理に限らず、図5のフローチャートに示した処理をも行うことができるようになっている。
【0071】
すなわち、この場合は、CPU39は、図5に示すように、インバータ指令値をインバータ装置31に送信する処理において、送信コマンドを設定したのち(ステップS4)、オプション装置41のデュアルポートRAM44のアドレス「8」に、自己(CPU39)がインバータ装置31にデータ送信中であることを示す「2」を設定する(ステップS21)。
【0072】
また、CPU39は、インバータ装置31の状態データをオプション装置41に送信する処理において、送信コマンドを設定したのち(ステップS6)、オプション装置41のデュアルポートRAM44のアドレス「8」に、自己(CPU39)がインバータ装置31からデータ受信中であることを示す「1」を設定する(ステップS22)。
【0073】
これにより、CPU39は、シリアル通信ライン36が通信待機状態であるか、インバータ装置31にデータ送信中であるか、あるいはインバータ装置31からデータ受信中であるかを識別することが可能となるので、その識別結果に応じて、インバータ装置31との間のシリアル通信ライン36によるシリアルデータ通信と、オプション装置41との間のパラレル通信ライン43によるパラレルデータ通信との間で調停を行うことができるなど、自己を制御することができる。
【0074】
尚、この場合、図6に示すように、前述したオプション装置41のデュアルポートRAM44のアドレス「8」に、シリアル通信ライン36の通信状態(シリアル通信状態)に代えて、前述したシリアルデータの通信速度(シリアル通信速度)を格納することもでき、このようにすれば、CPU39は、このシリアル通信速度を識別することによって、その識別結果に応じて、自己を制御することができる。
【0075】
また、この場合、CPU39は、図4ならびに図5のフローチャートに示した処理に限らず、図7のフローチャートに示した処理をも行うことができるようになっている。
【0076】
すなわち、この場合、CPU39は、図7に示すように、インバータ指令値をインバータ装置31に送信する処理(ステップS2〜S5)、あるいはインバータ装置31の状態データをオプション装置41に送信してデュアルポートRAM44に格納する処理(ステップS6〜S9)が完了したのち、該当するスキャンポインタに対応した処理が完了したことをデュアルポートRAM44に書込む(ステップS31)。これにより、CPU39は、いずれのスキャンポインタに対応した処理が行われたかを認識することができる。
【0077】
このように第1実施例によれば、通信用オプション装置35を、インバータ装置31からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、そのパラレルデータをオプション装置41に送信すると共に、オプション装置41からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、そのシリアルデータをインバータ装置31に送信するように構成したので、この通信用オプション装置35を、汎用機種のインバータ装置、つまり、オプション装置41とのインタフェース部を備えていないインバータ装置31に接続することにより、その汎用機種のインバータ装置31を、高機能機種のインバータ装置、つまり、オプション装置41とのインタフェース部を備えたインバータ装置と同様に、オプション装置41との間で通信させることが可能となる。
【0078】
この場合、インバータ装置31に、上記した通信用オプション装置35を接続することにより、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置31と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、オープンネットワーク48などの通信ネットワーク側において、汎用機種のインバータ装置31と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなり、また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【0079】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【0080】
特に、この第1実施例では、CPU39を、マイクロコントロ−ラを主体として構成したので、通信用オプション装置35にあっては、簡単な構成により、シリアル−パラレル変換あるいはパラレル−シリアル変換を実行することができ、さらには、他の演算処理をも実行することができる。
【0081】
そして、その場合、他の演算処理として、CPU39を、インバータ装置31と通信用オプション装置35との間において、シリアル通信ライン36の通信状態(シリアル通信状態)やシリアルデータの通信速度(シリアル通信速度)を識別し、それらの識別結果に基づいて動作するように構成したので、インバータ装置31との間のシリアルデータ通信と、オプション装置41との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【0082】
また、オプション装置41を、オープンネットワーク48に接続される構成としたので、ネットワーク通信を採用することによって、例えばインバータ装置31を遠隔制御したりすることが可能になるなど、利便性の向上を図ることができる。
【0083】
次に、本発明の第2実施例について、図8ないし図11を参照して説明する。尚、第1実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第2実施例に示す通信用オプション装置61は、4個の汎用機種のインバータ装置62〜65の個々に対応するように、4個のシリアルデータ通信部66〜69ならびに4個のインタフェース回路部70〜73を備えて構成されている。シリアルデータ通信部66〜69は、それぞれ第1実施例に説明したシリアルデータ通信部37と同様の構成となっており、また、インタフェース回路部70〜73は、それぞれ第1実施例に説明したインタフェース回路部38と同様の構成となっている。
【0084】
そして、通信用オプション装置61は、それぞれシリアル通信ライン74〜77により上記したインバータ装置62〜65との間でシリアルデータ通信を行うようになっている。尚、図8では、各インバータ装置62〜65に接続される交流電源装置や電動機(インダクションモータ)は、省略している。
【0085】
オプション装置41のデュアルポートRAM44には、4個のインバータ装置62〜65に対応して、図9に示すように、装置アドレス(図9では、装置番号として示している)が規定されており、各装置アドレスに対応して、第1実施例に説明したアドレス規定されている。尚、ここでは、アドレス「1」には新たに装置番号が格納されるようになっており、それに伴って、第1実施例に説明したアドレス「1」〜「8」に格納されていたデータは、それぞれアドレス「2」〜「9」に格納されるようになっている。
【0086】
また、この場合、4個のインバータ装置62〜65の個々に対応して、デュアルポートRAM44に装置アドレスを規定する構成に代えて、装置アドレスを規定しない構成とすることもできる。
【0087】
具体的には、オプション装置41のデュアルポートRAM44には、図10に示すように、アドレス「1」には装置番号が格納され、また、アドレス「4」には新たに書込み完了モニタが格納され、アドレス「10」には新たに読込み完了モニタが格納されるようになっている。この場合、それに伴って、第1実施例に説明したアドレス「1」,「2」に格納されていたデータは、アドレス「2」,「3」に格納され、アドレス「3」〜「7」に格納されるデータは、アドレス「5」〜「9」に格納されるようになっている。
【0088】
さて、この場合、オプション装置41のCPU45は、アドレス「4」に、書込みが未完了であることを示す「0」を格納することによって、アドレス「1」の装置番号、アドレス「2」の運転指令群ならびにアドレス「3」の周波数指令を書込むことが可能となり、書込みが完了したときに、アドレス「4」に、書込みが完了したことを示す「1」を格納するようになっている。
【0089】
これを受けて、通信用オプション装置61のCPU39は、アドレス「4」に、書込みが完了したことを示す「1」が格納されていることを確認したのち、アドレス「10」に、読込みが未完了であることを示す「0」を格納することによって、アドレス「1」に書込まれた装置番号に対応するインバータ装置に、アドレス「2」に書込まれた運転指令群ならびにアドレス「3」に書込まれた周波数指令を送信することが可能となる。
【0090】
次いで、CPU39は、インバータ装置62〜65のうちの該アドレス「1」に書込まれた装置番号に対応するインバータ装置からインバータ運転周波数、インバータ状態(トリップコード)、インバータ電流値、インバータ電圧値ならびにインバータ負荷量を読込み、それらを対応するアドレス「5」〜「9」に格納することが可能となり、格納が完了したときに、アドレス「10」に、読込みが完了したことを示す「1」を格納するようになっている。
【0091】
このように、アドレス「1」に格納される装置番号を可変にし、アドレス「4」に格納される書込み完了モニタ、アドレス「10」に格納される読込み完了モニタを順次変更することにより、通信用オプション装置61と複数のインバータ装置62〜65との間でシリアルデータ通信を行うことが可能となる。
【0092】
また、この通信用オプション装置61は、補助シリアルデータ通信手段としてのシリアルデータ通信部78を備えており、このシリアルデータ通信部78は、インタフェース回路部79を介してCPU39に接続されている。
【0093】
シリアルデータ通信部78は、第1実施例に説明したインバータ装置31のシリアルデータ通信部34(図1参照)ならびに上記したインバータ装置62〜65のシリアルデータ通信部80〜83とは異なり、RS−485規格に準拠したものとなっている。つまり、このシリアルデータ通信部80〜83には、複数のシリアルデータ通信用のオプション装置としての端末装置(最大で1本の通信ライン上に32組のドライバ・レシーバ)を接続することができるようになっている。
【0094】
次に、上記通信用オプション装置61ならびにオプション装置41の機械的な構成について、図11を参照して説明する。通信用オプション装置61ならびにオプション装置41は、略同じ大きさの箱型形状をなしており、ねじ84,85により一体化される構成となっている。
【0095】
そして、それら通信用オプション装置61ならびにオプション装置41は、上記4個のインバータ装置62〜65のうちの例えばインバータ装置62に、それぞれ穴部86,86ならびに87,87を介してねじ止めされることによって、該インバータ装置62に装着されるようになっている。尚、図11では、インバータ装置62は、省略している。
【0096】
このように第2実施例によれば、通信用オプション装置61を、複数のシリアルデータ通信部66〜69を備えて構成したので、複数の汎用機種のインバータ装置62〜65を接続する場合であっても、前述した第1実施例と同様の作用効果を得ることができる。
【0097】
特に、この第2実施例では、シリアルデータ通信部78を備えた構成としたので、上記通信用オプション装置61に、パラレルデータ通信用のオプション装置41に加えて、シリアルデータ通信用のオプション装置をも接続することができ、その場合、そのシリアルデータ通信部78をRS−485規格に準拠した構成としたので、複数のシリアルデータ通信用のオプション装置を接続することができる。
【0098】
また、通信用オプション装置61を、オプション装置41に隣接して配設し、例えばインバータ装置62に対して、該オプション装置41と略同様の装着状態により装着するように構成したので、周知の方法により、簡単に装着することができる。
【0099】
次に、本発明の第3実施例について、図12を参照して説明する。尚、第2実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第3実施例に示す通信用オプション装置91は、前述した第2実施例に説明した通信用オプション装置61に、装置番号設定部92を備えて構成されている。この装置番号設定部92は、CPU39に代わって、インバータ装置62〜65のうちから、通信可能なインバータ装置を設定するようになっている。
【0100】
この第3実施例によれば、前述した第2実施例と同様の作用効果を得ることができる。特に、この第3実施例では、装置番号を設定するにあたって、装置番号設定部92を設けた構成としたので、その分、CPU39において負荷の軽減化を図ることができる。
【0101】
次に、本発明の第4実施例について、図13および図14を参照して説明する。尚、第1実施例と同一部分には同一符号を付して説明を省略し、以下、異なる部分について説明する。
この第4実施例に示す通信用オプション装置101は、前述した第1実施例に説明した通信用オプション装置35に、電源入力手段としての電源入力部102ならびに電源供給手段としての電源供給部103を備えて構成されている。この電源入力部102は、前述した交流電源装置32とは異なる交流電源装置104から電源が与えられるようになっている。
【0102】
また、電源供給部103は、電源入力部102に与えられた電源を、自己(通信用オプション装置101)、インバータ装置31あるいはオプション装置41に供給するようになっている。
【0103】
尚、図14は、上記した通信用オプション装置101ならびにオプション装置41の機械的な構成を示している。
【0104】
この第4実施例によれば、前述した第1実施例と同様の作用効果を得ることができる。特に、この第4実施例では、外部から通信用オプション装置101に電源が与えられ、その電源が自己(通信用オプション装置101)、インバータ装置31あるいはオプション装置41に供給される構成としたので、別途、自己に電源を供給する装置を不要とすることができると共に、必要に応じて、適宜、それらの電源を強化することもできる。
【0105】
次いで、これまでに説明した第1実施例〜第4実施例に示した通信用オプション装置35,61,91ならびに101を採用してネットワークが構成される通信システムについて、図15を参照して説明する。尚、この場合、その一例として、第2実施例で説明した通信用オプション装置61を採用した場合を代表して説明する。
【0106】
図15において、インバータ装置111は、前述した「発明が解決しようとする課題」で説明したインバータ装置1と同様のもので、つまり、汎用機種のインバータ装置である。このインバータ装置111は、シリアルデータ通信部112を備えて構成されており、そのシリアルデータ通信部112には、パラメータ書込み装置113、拡張パネル114が接続されていると共に、パーソナルコンピュータ115がRS−232C通信インタフェース装置116を介して接続され、さらには、プログラマブルコントローラ117がRS−485通信インタフェース装置118を介して接続されている。
【0107】
インバータ装置119は、前述した「発明が解決しようとする課題」で説明したインバータ装置11と同様のもので、つまり、高機能機種のインバータ装置である。このインバータ装置119は、シリアルデータ通信部120ならびにパラレルデータ通信部121を備えて構成されており、そのパラレルデータ通信部121には、拡張端子台オプション装置122、速度制御オプション装置123、高速通信装置124,125ならびにネットワーク通信装置126,127がバス接続により接続されている。
【0108】
そして、高速通信装置124には、メーカ専用のプログラマブルコントローラ128が接続され、そのプログラマブルコントローラ128には、システムドライブ129が接続されている。また、高速通信装置125には、プログラマブルコントローラ130が接続され、そのプログラマブルコントローラ130には、コントロールセンタ131が接続されている。また、ネットワーク通信装置126,127には、それぞれオープンネットワーク132が接続されている。
【0109】
通信用オプション装置61は、シリアル通信ライン133により上記した汎用機種のインバータ装置111に接続されていると共に、前述したように、パラレル通信ライン133によりパラレルデータ通信用のオプション装置としてのネットワーク通信装置134に接続されている。そして、このネットワーク通信装置134には、上記したオープンネットワーク132が接続されている。
【0110】
このような構成とすることにより、汎用機種のインバータ装置111と高機能機種のインバータ装置119とを混在して一つの通信システムを構成し、それら汎用機種のインバータ装置111と高機能機種のインバータ装置119とを、オープンネットワーク132からの指令にしたがって動作させることができる。
【0111】
本発明は、上記した実施例にのみ限定されるものでなく、次のように変形または拡張することができる。
第2実施例ならびに第3実施例において、インバータ装置の個数は、4個に限ることはなく、それ以外の個数を接続可能な構成としても良い。
【0112】
【発明の効果】
以上の説明によって明らかなように、請求項1記載のインバータ装置の通信用オプション装置によれば、インバータ装置からシリアルデータが与えられると、そのシリアルデータをパラレルデータに変換し、パラレルデータ通信用のオプション装置に送信すると共に、パラレルデータ通信用のオプション装置からパラレルデータが与えられると、そのパラレルデータをシリアルデータに変換し、インバータ装置に送信するように構成したので、このインバータ装置の通信用オプション装置を、汎用機種のインバータ装置に接続することにより、その汎用機種のインバータ装置を、高機能機種のインバータ装置と同様に、パラレルデータ通信用のオプション装置との間で通信させることが可能となる。
【0113】
この場合、インバータ装置という制御上、同一の階層に位置する汎用機種のインバータ装置と高機能機種のインバータ装置との双方を制御することが可能となるので、通信システム全体では、従来とは異なって、通信ネットワーク側において、汎用機種のインバータ装置と高機能機種のインバータ装置との双方に対応するインタフェース部を用意する必要はなくなり、また、通信システムを高機能機種のインバータ装置のみで構成する必要もなくなる。
【0114】
これによって、通信システム全体として、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。また、インバータ装置との間のシリアルデータ通信と、パラレルデータ通信用のオプション装置との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【0117】
請求項2記載のインバータ装置の通信用オプション装置によれば、データ変換手段に、シリアルデータの通信速度を識別する通信速度識別手段を設けて構成したので、上記した請求項1記載のものと同様に、インバータ装置との間のシリアルデータ通信と、パラレルデータ通信用のオプション装置との間のパラレルデータ通信との間で調停を行うことができるなど、自己を制御することが可能となり、処理にあたって効率の向上を図ることができる。
【0118】
請求項3記載のインバータ装置の通信用オプション装置によれば、シリアルデータ通信手段を、複数のインバータ装置の個々に対応可能となるように複数設けたので、複数のインバータ装置を接続する場合であっても、前述した請求項1と同様の作用効果を得ることができる。
【0119】
請求項4記載のインバータ装置の通信用オプション装置によれば、インバータ装置と制御可能な関係に設けられたシリアルデータ通信用の通信用オプション装置との間でシリアルデータをシリアル通信可能な補助シリアルデータ通信手段を設け、インバータ装置から与えられたシリアルデータをシリアルデータ通信用のオプション装置に送信可能であると共に、シリアルデータ通信用のオプション装置から与えられたシリアルデータをインバータ装置に送信可能に構成したので、パラレルデータ通信用のオプション装置に加えて、シリアルデータ通信用のオプション装置をも接続することができる。
【0120】
請求項5記載のインバータ装置の通信用オプション装置によれば、補助シリアルデータ通信手段を、RS−485規格に準拠するように構成したので、複数のシリアルデータ通信用のオプション装置を接続することができる。
【0124】
請求項6記載の通信システムによれば、インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用の通信用オプション装置と、請求項1ないし5のいずれかに記載のインバータ装置の通信用オプション装置との間でデータ通信を行うように構成したので、制御の簡素化を図ることができると共に、負荷の軽減化を図ることができ、さらには、コストの低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例における通信システムの要部を示すブロック構成図
【図2】デュアルポートRAMの内部構成を示す図
【図3】インバータ装置の通信用オプション装置のブロック構成図
【図4】制御内容を示すフローチャート(その1)
【図5】制御内容を示すフローチャート(その2)
【図6】図2相当図
【図7】制御内容を示すフローチャート(その3)
【図8】本発明の第2実施例を示す図1相当図
【図9】図2相当図
【図10】図2相当図
【図11】インバータ装置の通信用オプション装置およびオプション装置の外観斜視図
【図12】本発明の第3実施例を示す図1相当図
【図13】本発明の第4実施例を示す図1相当図
【図14】図11相当図
【図15】通信システムの全体構成図
【図16】従来例を示す図15相当図
【図17】他の従来例を示す図15相当図
【符号の説明】
図面中、31はインバータ装置、35は通信用オプション装置、37はシリアルデータ通信部(シリアルデータ通信手段)、39はCPU(データ変換手段、演算手段、通信状態識別手段、通信速度識別手段)、40はパラレルデータ通信部(パラレルデータ通信手段)、41はオプション装置(パラレルデータ通信用のオプション装置)、48はオープンネットワーク、61は通信用オプション装置、62〜65はインバータ装置、66〜69はシリアルデータ通信部(シリアルデータ通信手段)、78はシリアルデータ通信部(補助シリアルデータ通信手段)、91は通信用オプション装置、101は通信用オプション装置、102は電源入力部(電源入力手段)、103は電源供給部(電源供給手段)、111はインバータ装置、119はインバータ装置、132はオープンネットワークである。
Claims (6)
- シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置が使用される場合に両者の間に接続されるインバータ装置の通信用オプション装置であって、
シリアルデータをシリアル通信可能なシリアルデータ通信手段と、
パラレルデータをパラレル通信可能なパラレルデータ通信手段と、
前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータをパラレルデータに変換して前記パラレルデータ通信手段を介して前記パラレルデータ通信用のオプション装置に送信可能であると共に、前記パラレルデータ通信用のオプション装置から前記パラレルデータ通信手段を介して与えられたパラレルデータをシリアルデータに変換して前記シリアルデータ通信手段を介して前記インバータ装置に送信可能なデータ変換手段とを備え、
前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信状態が通信待機状態、データ送信中あるいはデータ受信中かを識別する通信状態識別手段を備えてなることを特徴とするインバータ装置の通信用オプション装置。 - 前記データ変換手段は、前記インバータ装置との間で通信されているシリアルデータの通信速度を識別する通信速度識別手段を備えたことを特徴とする請求項1記載のインバータ装置の通信用オプション装置。
- 前記シリアルデータ通信手段は、複数のインバータ装置の個々に対応可能となるように複数設けられていることを特徴とする請求項1または2記載のインバータ装置の通信用オプション装置。
- シリアル通信インタフェース搭載のインバータ装置に対して前記インバータ装置と制御可能な関係に設けられたシリアルデータ通信用のオプション装置が使用される場合に両者の間に接続され、
シリアルデータをシリアル通信可能な補助シリアルデータ通信手段を備え、
前記データ変換手段は、前記インバータ装置から前記シリアルデータ通信手段を介して与えられたシリアルデータを前記補助シリアルデータ通信手段を介して前記シリアルデータ通信用のオプション装置に送信可能であると共に、前記シリアルデータ通信用のオプション装置から前記補助シリアルデータ通信手段を介して与えられたシリアルデータを前記シリアルデータ通信手段を介して前記インバータ装置に送信可能に構成されていることを特徴とする請求項1ないし3のいずれかに記載のインバータ装置の通信用オプション装置。 - 前記補助シリアルデータ通信手段は、RS−485規格に準拠するように構成されていることを特徴とする請求項4記載のインバータ装置の通信用オプション装置。
- インバータ装置と、このインバータ装置と制御可能な関係に設けられたパラレルデータ通信用のオプション装置と、請求項1ないし5のいずれかに記載したインバータ装置の通信用オプション装置との間でデータ通信を行うことを特徴とする通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01555998A JP3544849B2 (ja) | 1998-01-28 | 1998-01-28 | インバータ装置の通信用オプション装置およびこれを用いた通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01555998A JP3544849B2 (ja) | 1998-01-28 | 1998-01-28 | インバータ装置の通信用オプション装置およびこれを用いた通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11215834A JPH11215834A (ja) | 1999-08-06 |
JP3544849B2 true JP3544849B2 (ja) | 2004-07-21 |
Family
ID=11892124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01555998A Expired - Fee Related JP3544849B2 (ja) | 1998-01-28 | 1998-01-28 | インバータ装置の通信用オプション装置およびこれを用いた通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3544849B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3775416B2 (ja) | 2003-02-10 | 2006-05-17 | オムロン株式会社 | インバータ装置 |
EP1894113B1 (de) * | 2005-06-23 | 2020-06-03 | Hilscher Gesellschaft für Systemautomation mbH | Verfahren zur datenkommunikation von busteilnehmern eines offenen automatisierungssystems |
GB2497969B (en) * | 2011-12-23 | 2018-08-29 | Reinhausen Maschf Scheubeck | Switching control system signalling techniques |
GB2497967B (en) * | 2011-12-23 | 2018-02-21 | Reinhausen Maschf Scheubeck | Fault-tolerant control systems |
JP6001962B2 (ja) * | 2012-08-29 | 2016-10-05 | 東芝シュネデール・インバータ株式会社 | インバータ装置 |
JP6412698B2 (ja) * | 2014-02-17 | 2018-10-24 | 東芝シュネデール・インバータ株式会社 | 電力変換装置 |
KR20170115696A (ko) * | 2016-04-08 | 2017-10-18 | 엘에스산전 주식회사 | 인버터 시스템 |
JP2023065005A (ja) * | 2021-10-27 | 2023-05-12 | 株式会社日立産機システム | クレーン装置 |
-
1998
- 1998-01-28 JP JP01555998A patent/JP3544849B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11215834A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2296066B1 (en) | Gateway having an input/output scanner | |
JP3544849B2 (ja) | インバータ装置の通信用オプション装置およびこれを用いた通信システム | |
JP4390835B2 (ja) | サーボモータ制御システム | |
JP3133732B2 (ja) | マルチスレーブバスラインシステム及びシリアル転送方法 | |
JP2001156872A (ja) | 通信プロトコル変換システム、モニタ装置 | |
JP5029906B2 (ja) | I/oシステム | |
JPH11150876A (ja) | パ−ソナルコンピュ−タの電源供給方法および電源供給装置 | |
JP2021129134A (ja) | 通信システム及び代行入出力ユニット | |
CN113194048B (zh) | 一种动态切换cpu与gpu拓扑的装置及使用方法 | |
CN212541067U (zh) | 一种基于sam9x60的物联网人机界面系统 | |
JPH01135150A (ja) | ネットワークのノードアドレス設定方式 | |
CN209823420U (zh) | 直流电源控制系统 | |
JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
JPH07200010A (ja) | プログラマブルコントローラおよびその排他制御交信方法 | |
JP2005184551A (ja) | 通信装置、通信制御方法及び通信制御プログラム | |
JPH07245636A (ja) | プロトコルコンバータ | |
JP4099352B2 (ja) | 空気調和機及びインターフェース | |
CN211293729U (zh) | 远程控制多功能plc实验箱 | |
CN214895656U (zh) | 一种显示芯片测试设备 | |
JPH07135686A (ja) | 多重データ伝送装置 | |
JPH10290268A (ja) | 同期式シリアル通信回路と通信方法 | |
JP2002290492A (ja) | 通信コントローラ | |
KR20020069244A (ko) | 비네트워크 컴플리언트 링크를 통해 네트워크에 노드들을접속하기 위한 시스템 및 방법 | |
JP3478088B2 (ja) | 通信装置 | |
JPH11266287A (ja) | 分散制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |