CN113194048B - 一种动态切换cpu与gpu拓扑的装置及使用方法 - Google Patents
一种动态切换cpu与gpu拓扑的装置及使用方法 Download PDFInfo
- Publication number
- CN113194048B CN113194048B CN202110422685.9A CN202110422685A CN113194048B CN 113194048 B CN113194048 B CN 113194048B CN 202110422685 A CN202110422685 A CN 202110422685A CN 113194048 B CN113194048 B CN 113194048B
- Authority
- CN
- China
- Prior art keywords
- gpu
- cpu
- signal
- switch
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种动态切换CPU与GPU拓扑的方法,应用于服务器,所述服务器包括CPU模块及GPU模块,所述CPU模块上设有上行信号包的发出端,所述GPU模块上设有所述上行信号包的接收端,其特征在于,所述方法包括:设置拓扑结构,配置判断策略,并将所述判断策略发送至交换机单元;所述交换机单元根据所述判断策略判断所述上行信号包的发出端类别;所述交换机单元根据所述发出端类别对所述拓扑结构执行动态切换拓扑模式操作,通过上述方式,本发明能够实现转换拓扑结构时,不会造成链路的空闲,且可以根据客户的需要,通过设置模块可以远程修改拓扑结构,免去了开箱调整线缆的麻烦。
Description
技术领域
本发明涉及服务器拓扑系统设计技术领域,特别是涉及一种动态切换CPU与GPU拓扑的装置及使用方法。
背景技术
在现有技术中,在服务器内部设计CPU与GPU的连接关系时,由于为了尺寸的极限设计,CPU与GPU为固定的,所以在切换CPU与GPU协同运算的模式时,往往会造成PCIE线路的浪费,无法达到PCIE port数的最大化。
现有技术中,服务器的均衡模式与级联模式在进行切换时,往往会造成x16链路的浪费,例如图中均衡模式中右侧外围的x16链路造成了浪费,而当切换到级联模式时,图1中左侧外围虚线部分x16链路也是没有利用到的。
所以设计一种拓扑系统,可以完全的利用PCIE链路,在切换拓扑模式情况下,也不会浪费PCIE链路。
在现有技术中,申请号为CN202010890148.2的,发明名称为一种CPU拓扑装置、电子设备及拓扑切换方法,此发明方案中介绍了根据切换信号进行切换拓扑模式的相关技术,但此方案无法进行动态切换,且并未解决链路浪费的问题。
发明内容
本发明主要解决的是切换CPU与GPU拓扑结构时,PCIE port浪费,且无法动态切换拓扑模式的问题。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种动态切换CPU与GPU拓扑的方法,应用于服务器,所述服务器包括CPU模块、GPU模块、上行信号包的发出端和接收端,所述方法包括:
设置拓扑结构,配置判断策略,将所述判断策略发送至交换机单元;
所述交换机单元根据所述判断策略判断所述上行信号包的发出端类别;
所述交换机单元根据所述发出端类别对所述拓扑结构执行动态切换拓扑模式操作。
进一步,所述设置拓扑结构的步骤进一步包括:
将所述CPU模块通过所述交换机单元与所述GPU模块相连;所述交换机单元包括主交换机以及分别与主交换机连接的第一交换机和第二交换机;
所述上行信号包的发送端包括所述CPU模块的第一CPU、第二CPU和所述交换机单元的第一交换机;
所述上行信号包的接收端包括所述GPU模块的第一GPU、第二GPU和PCIE插槽。
进一步,所述上行信号包包括上行信号及其类别标识码;
所述交换机单元根据所述判断策略判断所述上行信号包的发出端类别的步骤进一步包括:所述主交换机根据所述类别标识码判断所述上行信号的类别及其发出端类别。
进一步,所述交换机单元根据所述发出端类别对所述拓扑结构执行动态切换拓扑模式操作的步骤进一步包括:
切换均衡模式:若所述类别标识码为第一类别标识码,则判断上行信号的类别为第二均衡信号,当所述主交换机接收到所述第二CPU发送的所述上行信号包时,则切换拓扑模式为均衡模式;
切换普通模式:若所述类别标识码为第二类别标识码,则判断上行信号的类别为普通信号,当所述主交换机接收到所述第一CPU发送的所述上行信号包时,则切换拓扑模式为普通模式;
切换级联模式:若所述类别标识码为第三类别标识码,则判断上行信号的类别为级联信号,当所述主交换机接收到所述第一交换机发送的所述上行信号包时,则切换拓扑模式为级联模式。
进一步,所述切换均衡模式的步骤进一步包括:
所述第一CPU将所述第二均衡信号同步生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并将所述第一均衡信号发送至所述第一GPU;
所述主交换机接收所述第二均衡信号,并将所述第二均衡信号发送至所述第二GPU;
所述主交换机分别接收所述普通信号及所述级联信号,并将所述普通信号及所述级联信号导入至所述PCIE插槽。
进一步,所述切换普通模式的步骤进一步包括:
所述主交换机接收所述普通信号,并通过所述第二交换机将所述普通信号发送至第二GPU;
所述第一CPU生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并发送至所述第一GPU;
所述主交换机分别接收所述第二均衡信号及所述级联信号,并将所述第二均衡信号及所述级联信号导入至所述第一PCIE插槽。
进一步,所述切换级联模式的步骤进一步包括:
所述第一CPU生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并发送至所述第一GPU;
所述第一GPU根据所述第一均衡信号生成所述级联信号,所述第一交换机将所述级联信号发送至主交换机,所述主交换机通过所述第二交换机将所述级联信号发送至所述第二GPU;
所述主交换机分别接收所述第二均衡信号及所述普通信号,并将所述第二均衡信号及所述普通信号导入至所述PCIE插槽。
本发明提供一种动态切换CPU与GPU拓扑的装置,包括:设置模块、局域交换模块、BMC、CPU模块及GPU模块;
所述设置模块与所述局域交换模块通过TCP或者IP协议相连,所述局域交换模块与所述BMC相连;
所述CPU模块分别与所述BMC和所述GPU模块相连;
所述设置模块用于向所述交换机单元输入判断策略;
所述交换机单元用于根据所述判断策略判断上行信号包的发出端类别,并根据所述发出端类别动态切换拓扑模式。
进一步,所述CPU模块包括第一CPU、第二CPU、及CPU端子;
所述GPU模块包括GPU端子、交换机单元和PCIE总线单元;
所述CPU端子分别与所述第一CPU和第二CPU相连;
所述第一CPU通过所述CPU端子与所述交换机单元连接;
所述GPU端子一端与所述CPU端子相连,另一端与所述交换机单元相连;
进一步,所述交换机单元包括主交换机以及分别与主交换机连接的第一交换机和第二交换机;
所述PCIE总线单元包括第一GPU、第二GPU和PCIE插槽;
所述主交换机分别与所述BMC和所述PCIE插槽相连;
所述GPU端子分别与所述第一交换机和所述CPU端子相连;
所述第二GPU与所述第二交换机相连;
所述第一交换机与所述第一GPU相连。
本发明的有益效果是:
1、本发明所述的动态切换CPU与GPU拓扑的方法,可以实现根据服务器集群的需要调整判断策略,并根据上行信号的发出端切换拓扑模式,且无PCIE链路的浪费。
2、本发明所述的动态切换CPU与GPU拓扑的装置,可以实现转换拓扑结构时,不会造成链路的空闲,且可以根据客户的需要,通过设置模块可以远程修改拓扑结构,免去了开箱调整线缆的麻烦。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明背景技术所述的现有技术拓扑图;
图2是本发明实施例1所述的动态切换CPU与GPU拓扑的方法的示意图;
图3是本发明实施例1所述的动态切换CPU与GPU拓扑的方法的上行信号与拓扑模式关系表图;
图4是本发明实施例1所述的动态切换CPU与GPU拓扑的方法的拓扑模式示意图;
图5是本发明实施例2所述的动态切换CPU与GPU拓扑的装置的拓扑图;
图6是本发明实施例2所述的动态切换CPU与GPU拓扑的装置的链路连接拓扑图;
图7是本发明实施例2所述的动态切换CPU与GPU拓扑的装置的链路序号示意图
图8是本发明实施例2所述动态切换CPU与GPU拓扑的装置的CPU模块拓扑图;
图9是本发明实施例2所述动态切换CPU与GPU拓扑的装置的GPU模块拓扑图;
图10是本发明实施例2所述动态切换CPU与GPU拓扑的装置的交换机单元拓扑图;
图11是本发明实施例2所述动态切换CPU与GPU拓扑的装置的PCIE总线单元拓扑图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象,而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可包括没有列出的步骤或单元。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
需要说明的是,在本发明的描述中,
CPU(Central Processing Unit)是中央处理器、
BMC(Baseboard Management Controller)是基板管理控制器、
PCIE(peripheral component interconnect express)是高速串行计算机扩展总线、
GPU(Graphics Processing Unit)是图形处理器、
TCP(Transmission Control Protocol)是传输控制协议、
IP(Internet Protocol)是网际互连协议、
P2P(point-to-point)是点对点。
实施例1
本发明实施例提供一种动态切换CPU与GPU拓扑的方法,请参阅图2,包括以下步骤:
本实施例所提到的方法应用于服务器中的CPU模块以及GPU模块之间,为了去除CPU与GPU之间的空闲PCIE链路,本实施例中,CPU模块上设有上行信号包的发出端,GPU模块上设有上行信号包的接收端,且为了更加的优化实施例,服务器管理人员可以通过外部的技术手段,例如TCP或者IP方式控制服务器上的BMC,从而控制到GPU模块。
上行信号包中包含了上行信号及其类别表示码,为了方便说明,本实施例中共计有三种上行信号,这三种上行信号都有其各自独特的类别表示码,该类别表示码的设计可以采用数字ID的形式,也可以用异或的方式来实现,具体的实现方式,不属于本发明所要探讨的问题,所以不再赘述。
该GPU模块上设有交换机单元及上行信号包接收端,交换机单元包括主交换机、第一交换机及第二交换机;接收端,即将进行上行信号的运算,或者直接采取空置方式,不去计算上行信号,接收端包括第一GPU、第二GPU、第一PCIE插槽及第二PCIE插槽。
S100、将判断策略导入至GPU模块的主交换机;
本实施例中主交换机作为核心的工作部件,所以服务器管理人员可以根据需,将判断策略发送至主交换机,主交换机可以依照判断策略,根据上行信号的发出端类别,判断服务器管理人员现在需要切换哪种拓扑模式,如图3,该图片为本实施例中,我们所需要主交换机切换拓扑结构的示意图。
S200、主交换机根据判断策略判断上行信号的发出端类别,根据发出端类别配置拓扑模式;
在这一步骤中,我们可以根据上行信号的独特的类别表示码判断上行信号的类别及其发出端类别。
本实施例中的根据上行信号的发出端判断需要切换的拓扑模式,需要说明的是,虽然本实施只提出了三种上行信号的发出端,但是不应当狭义理解,本实施例中的上行信号发出端分别为第二CPU、第一CPU及第一交换机,因拓扑结构为硬件连接,所以只要服务器上电,那么自然主交换机可以同时接受到来自第二CPU、第一CPU及第一交换机的信号,为了方便说明,将来自第二CPU的上行信号命名为均衡信号,那么自然第二CPU发出的上行信号包所包含的类表示码设为第一类别标识码,同样,CPU与GPU运算该均衡信号的拓扑结构命名为均衡模式,同理将来自第一CPU的上行信号命名为普通信号,第一CPU发送的上行信号包所包含的类别标识码设为第二类别标识码,同样CPU与GPU运算该普通信号的拓扑结构命名为普通模式,同理将来自第一交换机的上行信号命名为级联信号,那么第一交换机发送的上行信号包所包含的类别标识码设为第三类别标识码。
本实施例中第二CPU、第一CPU进行输出上行信号时,可以将为了保证信号传输的稳定,将第二CPU、第一CPU处设置若干端子。
同样,GPU模块也可以设置若干接收上行信号的端子。
S300、主交换机根据拓扑模式执行切换操作,如图4;
S301、均衡模式;
当主交换机判断上行信号包携带的类别标识码为第一标识码,则该上行信号的发出端类别为所述第二CPU,则判断当前的需要切换的拓扑模式为均衡模式,则主交换机切换拓扑模式为均衡模式,第二CPU发送的上行信号为均衡信号;
因为本实施例中有两个CPU,所以均衡信号的含义为,所有的CPU都参与运算,并将同样位宽的上行信号发送至GPU,即当前第一CPU与第二CPU同时发出均衡信号,但是主交换机需要认定第二CPU作为上行信号的发起端,第一CPU将第二CPU的均衡信号同步,同样也生成均衡信号,为了方便说明,将第二CPU发出的均衡信号设为第二均衡信号,将第一CPU发出的均衡信号设为第一均衡信号。
当服务器的拓扑模式为均衡模式时,第一交换机直接接收第一CPU的第一均衡信号,并将第一均衡信号发送至第一GPU;
主交换机接收第二CPU的第二均衡信号,并将第二均衡信号发送至第二GPU;
主交换机接收普通信号,并将普通信号导入至第二PCIE插槽;
主交换机接收级联信号,并将级联信号导入至第一PCIE插槽。
通过架空信号的方式,可以使得不浪费PCIE链路。
S302、普通模式;
若主交换机判断上行信号包携带的类别标识码为第二标识码,那么该上行信号的发出端类别为第一CPU,则切换拓扑模式为普通模式,第一CPU发送的上行信号为普通信号。
此时第一CPU即发送普通信号,又发送第一均衡信号。
当拓扑模式为普通模式时,主交换机接收普通信号,并将级联信号发送至第二交换机,第二交换机将普通信号发送至第二GPU;
第一交换机接收第一均衡信号,并将第一均衡信号发送至第一GPU;
主交换机接收第二均衡信号,并将第二均衡信号导入至第二PCIE插槽;
主交换机接收级联信号,并将级联信号导入至第一PCIE插槽。
S303、级联模式;
若主交换机判断上行信号包携带的类别标识码为第三标识码,则该上行信号的发出端类别为第一交换机,则切换拓扑模式为级联模式,第一交换机发送的上行信号为级联信号。
此时第一CPU还是发送第一均衡信号。
当拓扑模式为级联模式时,第一交换机接收第一均衡信号,并将第一均衡信号发送至第一GPU;
第一GPU根据第一均衡信号生成级联信号,并将级联信号返回至第一交换机;
第一交换机将级联信号发送至主交换机,主交换机将级联信号发送至所述第二交换机,第二交换机将级联信号发送至第二GPU;
主交换机将所述第二均衡信号导入至第二PCIE插槽;
主交换机将所述普通信号导入至第一PCIE插槽。
实施例2
所以本发明实施例提供一种动态切换CPU与GPU拓扑的装置,请参阅图5-图11,包括:设置模块、局域交换模块、BMC、CPU模块、GPU模块;
设置模块通过TCP或者IP协议与局域交换模块连接。
局域交换模块与CPU模块连接。
BMC与主交换机通过I2C连接。
BMC应用于CPU模块。
GPU模块包括第一GPU端子、第二GPU端子、第三GPU端子、PCIE交换机单元及PCIE总线单元。
CPU模块包括第一CPU、第二CPU,第一CPU对应的第一CPU端子A、第一CPU端子B,第二CPU对应的第二CPU端子。
PCIE交换机单元包括主交换机、第一交换机及第二交换机,而且主交换机设有判断策略,通过判断策略主交换机识别上行信号的发出端,在本实施例中第一交换机共有x80链路,第二交换机共有x96链路,需要说明的是,链路数量并不能局限本发明的保护范围。
本实施例的拓扑结构共分为三类,下面将逐一进行介绍,需要说明的是,本发明所提到的均衡模式、普通模式及级联模式并非只是限定了这三种模式,将这三种模式进行简单堆叠应同样属于我们所要保护的范围。
在现有技术中,双CPU的服务器系统,均衡模式的拓扑结构为从第一CPU或者第二CPU中分别引出一个x16链路;而普通模式和级联模式均为从单一的CPU引出链路,例如可以由第一CPU引出x16链路,也可以由第二CPU引出x16链路,普通模式与级联模式的区别在于普通模式的上行链路为两条x16链路,而级联模式只有一条x16链路,但是级联模式的P2P更加的优化。
本实施例中,将PCIE总线单元分为第二GPU、第一GPU、第一PCIE插槽及第二PCIE插槽。
需要说明的是第二GPU及第一GPU的连接方式为x64链路,即在图2-图5中,一条与第二GPU及第一GPU连接的线代表x64的PCIE链路,其余的链路每一条代表x16链路。
为了方便说明,主交换机共计设有x240链路,将链路用数组形式进行表示,[0:95]为与第一交换机进行链接的链路,[96:175]为与第二交换机进行链接的链路,[176:191]为与第一PCIE插槽进行链接的链路,[192:207]为与第二PCIE插槽进行链接的链路,[208:223]为与第三GPU端子连接的链路,[224:239]为与第二GPU端子连接的链路。
为了方便描述,将[0:95]命名为第一链路,将[96:175]命名为第二链路,将[176:191]命名为第三链路,将[192:207]命名为第四链路,[208:223]命名为第五链路,[224:239]命名为第六链路。
均衡模式:
BMC控制主交换机进行判断,若主交换机识别上行信号的发出端为第二CPU,则当前的拓扑结构为均衡模式,即第一CPU及第二CPU分别通过x16链路与第一CPU端子A、第二CPU端子相连,然后上行信号继续通过第一CPU端子A、第二CPU端子向GPU模块传输,为了方便说明将该上行信号命名为均衡信号,GPU模块的第一GPU端子及第三GPU端子接收均衡信号,第三GPU端子与主交换机通过第五链路进行均衡信号的信号传输,通过第二链路将均衡信号传输至第二交换机,第二交换机将均衡信号发送至第二GPU,同时第一GPU端子将均衡信号直接传输至第一交换机。
为了方便说明将来自第一GPU端子的均衡信号命名为第一均衡信号,将来自第三GPU端子的均衡信号命名为第二均衡信号。
因为第一CPU端子B也因为硬件连接的原因,通过第二GPU端子与PCIE交换机相连,为了避免信号的干扰,主交换机识别来自第二GPU端子的信号,为了方便说明,将该信号命名为普通信号,该普通信号通过第六链路进行发送至主交换机,因为主交换机与第一交换机的信号传输方向为双向,为了方便说明,将来自第一交换机的信号命名为级联信号,所以主交换机也同样将来自第一交换机的级联信号通过第三链路发送至第一PCIE插槽,将第一CPU端子B的上行信号发送至第二PCIE插槽。
普通模式:
BMC控制主交换机进行判断,若主交换机识别上行信号的发出端为第一CPU时,则当前的拓扑结构为普通模式,即将均衡模式下,主交换机接收的来自第二GPU端子的普通信号,该普通信号通过第六链路传输,并且主交换机将第六链路的普通信号发送至第二GPU。
主交换机同时将获取的通过第五链路进行传输的第五均衡信号通过第四链路导向第二PCIE插槽。
主交换机将获取通过第一链路传输的级联信号,将该级联信号通过第三链路发送至第三PCIE插槽。
而在普通模式下,第一均衡信号同样还是直接传输至第一交换机,第一交换机直接与第一GPU沟通,将第一均衡信号发送至第一GPU。
级联模式:
若主交换机识别上行信号的发出端为第一交换机时,则当前的拓扑结构为级联模式,即第一交换机将级联信号发送至主交换机及第一GPU。
第一交换机此时还是接受第一均衡信号,但是第一GPU将第一均衡信号处理后,生成级联信号,并返回至第一交换机,第一交换机通过第一链路将信号发送主交换机,主交换机将级联信号发送至第二交换机,第二交换机将级联信号传输至第二GPU。
同时,主交换机将接收到的来自第三GPU端子及第二GPU端子的第一均衡信号及普通信号发送至第二PCIE插槽及第一PCIE插槽。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种动态切换CPU与GPU拓扑的方法,应用于服务器,所述服务器包括CPU模块、GPU模块、上行信号包的发出端和接收端,其特征在于,所述方法包括:
设置拓扑结构,配置判断策略,将所述判断策略发送至交换机单元;
所述交换机单元根据所述判断策略判断所述上行信号包的发出端类别;
所述交换机单元根据所述发出端类别对所述拓扑结构执行动态切换拓扑模式操作;
所述设置拓扑结构的步骤进一步包括:
将所述CPU模块通过所述交换机单元与所述GPU模块相连;所述交换机单元包括主交换机以及分别与主交换机连接的第一交换机和第二交换机;
所述上行信号包的发送端包括所述CPU模块的第一CPU、第二CPU和所述交换机单元的第一交换机;
所述上行信号包的接收端包括所述GPU模块的第一GPU、第二GPU和PCIE插槽;
所述上行信号包包括上行信号及其类别标识码;
所述交换机单元根据所述判断策略判断所述上行信号包的发出端类别的步骤进一步包括:所述主交换机根据所述类别标识码判断所述上行信号的类别及其发出端类别;
所述交换机单元根据所述发出端类别对所述拓扑结构执行动态切换拓扑模式操作的步骤进一步包括:
切换均衡模式:若所述类别标识码为第一类别标识码,则判断上行信号的类别为第二均衡信号,当所述主交换机接收到所述第二CPU发送的所述上行信号包时,则切换拓扑模式为均衡模式;
切换普通模式:若所述类别标识码为第二类别标识码,则判断上行信号的类别为普通信号,当所述主交换机接收到所述第一CPU发送的所述上行信号包时,则切换拓扑模式为普通模式;
切换级联模式:若所述类别标识码为第三类别标识码,则判断上行信号的类别为级联信号,当所述主交换机接收到所述第一交换机发送的所述上行信号包时,则切换拓扑模式为级联模式。
2.根据权利要求1所述的动态切换CPU与GPU拓扑的方法,其特征在于:所述切换均衡模式的步骤进一步包括:
所述第一CPU将所述第二均衡信号同步生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并将所述第一均衡信号发送至所述第一GPU;
所述主交换机接收所述第二均衡信号,并将所述第二均衡信号发送至所述第二GPU;
所述主交换机分别接收所述普通信号及所述级联信号,并将所述普通信号及所述级联信号导入至所述PCIE插槽。
3.根据权利要求1所述的动态切换CPU与GPU拓扑的方法,其特征在于:所述切换普通模式的步骤进一步包括:
所述主交换机接收所述普通信号,并通过所述第二交换机将所述普通信号发送至第二GPU;
所述第一CPU生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并发送至所述第一GPU;
所述主交换机分别接收所述第二均衡信号及所述级联信号,并将所述第二均衡信号及所述级联信号导入至所述PCIE插槽。
4.根据权利要求1所述的动态切换CPU与GPU拓扑的方法,其特征在于:所述切换级联模式的步骤进一步包括:
所述第一CPU生成第一均衡信号;
所述第一交换机接收所述第一均衡信号,并发送至所述第一GPU;
所述第一GPU根据所述第一均衡信号生成所述级联信号,所述第一交换机将所述级联信号发送至主交换机,所述主交换机通过所述第二交换机将所述级联信号发送至所述第二GPU;
所述主交换机分别接收所述第二均衡信号及所述普通信号,并将所述第二均衡信号及所述普通信号导入至所述PCIE插槽。
5.一种动态切换CPU与GPU拓扑的装置,采用权利要求1所述的方法,其特征在于,包括:设置模块、局域交换模块、BMC、CPU模块及GPU模块;
所述设置模块与所述局域交换模块通过TCP或者IP协议相连,所述局域交换模块与所述BMC相连;
所述CPU模块分别与所述BMC和所述GPU模块相连;
所述设置模块用于向交换机单元输入判断策略;
所述交换机单元用于根据所述判断策略判断上行信号包的发出端类别,并根据所述发出端类别动态切换拓扑模式。
6.根据权利要求5所述的动态切换CPU与GPU拓扑的装置,其特征在于:
所述CPU模块包括第一CPU、第二CPU、及CPU端子;
所述GPU模块包括GPU端子、交换机单元和PCIE总线单元;
所述CPU端子分别与所述第一CPU和第二CPU相连;
所述第一CPU通过所述CPU端子与所述交换机单元连接;
所述GPU端子一端与所述CPU端子相连,另一端与所述交换机单元相连。
7.根据权利要求6所述的动态切换CPU与GPU拓扑的装置,其特征在于:所述交换机单元包括主交换机以及分别与主交换机连接的第一交换机和第二交换机;
所述PCIE总线单元包括第一GPU、第二GPU和PCIE插槽;
所述主交换机分别与所述BMC和所述PCIE插槽相连;
所述GPU端子分别与所述第一交换机和所述CPU端子相连;
所述第二GPU与所述第二交换机相连;
所述第一交换机与所述第一GPU相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110422685.9A CN113194048B (zh) | 2021-04-16 | 2021-04-16 | 一种动态切换cpu与gpu拓扑的装置及使用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110422685.9A CN113194048B (zh) | 2021-04-16 | 2021-04-16 | 一种动态切换cpu与gpu拓扑的装置及使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113194048A CN113194048A (zh) | 2021-07-30 |
CN113194048B true CN113194048B (zh) | 2023-05-26 |
Family
ID=76977507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110422685.9A Active CN113194048B (zh) | 2021-04-16 | 2021-04-16 | 一种动态切换cpu与gpu拓扑的装置及使用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113194048B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115208843B (zh) * | 2022-07-13 | 2023-06-30 | 天津津航计算技术研究所 | 一种板级国产交换机级联实现系统及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN211628241U (zh) * | 2019-10-12 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种通过软件切换拓扑的pcie总线结构 |
CN112000468A (zh) * | 2020-08-03 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种基于侦测调节模块的gpu管理装置、方法及gpu服务器 |
US10887183B1 (en) * | 2019-09-18 | 2021-01-05 | Virtustream Ip Holding Company Llc | System and method for topological redundancy |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013154529A1 (en) * | 2012-04-09 | 2013-10-17 | Hewlett-Packard Development Company, L.P. | Associating an identifier for a virtual machine with a published network configuration service type |
CN108845970B (zh) * | 2018-05-30 | 2021-07-27 | 郑州云海信息技术有限公司 | 一种自由切换gpu服务器拓扑的装置及方法 |
CN109002411B (zh) * | 2018-07-24 | 2021-04-27 | 郑州云海信息技术有限公司 | 自动配置gpu扩展箱的方法、系统及可自动配置的gpu扩展箱 |
CN110347625B (zh) * | 2019-09-06 | 2020-02-18 | 深圳市同泰怡信息技术有限公司 | 一种无线缆切换gpu拓扑的方法、装置以及设备 |
CN111737184B (zh) * | 2020-05-29 | 2022-08-12 | 苏州浪潮智能科技有限公司 | 一种ai服务器计算单元架构及实现方法 |
CN112181888A (zh) * | 2020-08-28 | 2021-01-05 | 苏州浪潮智能科技有限公司 | 一种cpu拓扑装置、电子设备及拓扑切换方法 |
-
2021
- 2021-04-16 CN CN202110422685.9A patent/CN113194048B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10887183B1 (en) * | 2019-09-18 | 2021-01-05 | Virtustream Ip Holding Company Llc | System and method for topological redundancy |
CN211628241U (zh) * | 2019-10-12 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种通过软件切换拓扑的pcie总线结构 |
CN112000468A (zh) * | 2020-08-03 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种基于侦测调节模块的gpu管理装置、方法及gpu服务器 |
Also Published As
Publication number | Publication date |
---|---|
CN113194048A (zh) | 2021-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101529401A (zh) | 用于在网络上分配usb集线器功能的方法和装置 | |
JPS61196645A (ja) | 通信プロトコル変換を実行する装置およびその実行方法 | |
CN106444536B (zh) | 柔性伺服驱动系统 | |
CN108800446A (zh) | 空调系统及空调系统中机组间的通信方法 | |
US8295298B2 (en) | Device with ethernet switch function and single ethernet connector | |
CN113194048B (zh) | 一种动态切换cpu与gpu拓扑的装置及使用方法 | |
CN107168045B (zh) | 一种基于EtherCAT的通信冗余控制系统 | |
CN110851386B (zh) | 一种接口配置设备 | |
CN207853917U (zh) | 一种从机、通讯扩展卡及组网系统 | |
CN106657115A (zh) | 一种变频器控制系统及其协议转换卡 | |
WO2020258917A1 (zh) | 一种数据交换芯片及服务器 | |
CN115442178B (zh) | 多轴伺服总线控制电路及多轴伺服系统 | |
CN201820120U (zh) | 自适应多总线执行机构控制器 | |
CN105159158A (zh) | 适用于微小卫星的电总线 | |
CN114640184A (zh) | 一种主从自适应储能装置和控制方法 | |
CN114138354A (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
US6912210B1 (en) | Data communication system and communication device used | |
KR100235668B1 (ko) | 론웍스 네트워크 신호 변환장치 | |
JP2003340773A (ja) | ロボット制御システム | |
CN111181828B (zh) | 一种实现can总线通讯星型连接的装置 | |
CN114338265B (zh) | 一种基于ttp/c总线的程序下载系统及方法 | |
KR101175149B1 (ko) | 멀티드롭 광 중계 제어 방법 및 멀티드롭 광 중계기 | |
CN107317735A (zh) | 控制站用网络拓扑装置、方法和仪控系统 | |
JP4321156B2 (ja) | コンピュータ間のネットワーク通信方法とその装置 | |
WO1988009532A1 (en) | Serial data link for numerical control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |