JP3541690B2 - 発光素子の製造方法 - Google Patents
発光素子の製造方法 Download PDFInfo
- Publication number
- JP3541690B2 JP3541690B2 JP25827398A JP25827398A JP3541690B2 JP 3541690 B2 JP3541690 B2 JP 3541690B2 JP 25827398 A JP25827398 A JP 25827398A JP 25827398 A JP25827398 A JP 25827398A JP 3541690 B2 JP3541690 B2 JP 3541690B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- light
- semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子及び表示素子に関するものであり、特に薄膜半導体を活性層とした薄型パネル構造を有し、自発光性、高速応答性、細密画素性、高耐環境性及びアセンブリーレス作製法において優れた特徴を有する発光素子及び表示素子に関するものである。
【０００２】
【従来の技術】
第１の従来例としてIII-V族化合物半導体の単結晶層（エピタキシャル成長層）を活性領域として用いた、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）について述べる。直接遷移型半導体であるガリウム砒素（ＧａＡｓ）等のIII-V族化合物半導体あるいはIII-V族混晶半導体を用いてｐ−ｎ接合を形成し、ダイオードとして順方向電圧を印加すれば、少数キャリアとしてｐ−型領域にドリフトした電子とｐ−型領域多数キャリアである正孔の輻射再結合が、ｐ−ｎ接合面近傍で効率的に起こるので発光が可能となる。
【０００３】
これが所謂注入型ＬＥＤの原理である。このＬＥＤの発光波長は構成する化合物半導体の種類あるいは混晶比により決まる。
【０００４】
活性領域単結晶層は、単結晶基板上にエピタキシャル成長を行うことで形成する。このエピタキシャル成長は従来成長速度が速いとされる、液相エピタキシャル成長が用いられてきたが、最近ではガスソースMBEのように、有機金属ガスを原料としたMBE法を用いて、数原子層レベルの膜厚制御を行い高性能の超格子素子の作製も行われるようになってきた。
【０００５】
第２の従来例として、II-VI族半導体の粉末を誘電体中に分散させ、これを直流電流注入により励起する方式が、例えば、"プロシーディングス オブ インスティチュート フォア エレクトリック アンドエレクトロニクス エンジニアズ"（A. Vecht, Proc. IEEE Vol. 61, 902 (1973)）に記載されている。この方法では、硫化亜鉛（ZnS）にマンガン（Mn）を賦活することにより蛍光体としてから粉末化する。
【０００６】
次にこの粉末体の表面を銅（Cu）で被覆したものを誘電体中に分散させ、これを透明電極を介してガラス基板上に塗布する。上部には金属電極を接続する。さらに、高電界を印加するフォーミング処理により、誘電体下部の透明電極側にフォーミング蛍光体層が形成され、この素子は直流電流励起による可視発光が可能になる。
【０００７】
【発明が解決しようとする課題】
しかしながら、第１の従来例では基板上に単結晶成長を行うために、分子線エピタキシャル成長（MBE）や有機金属化学的気相成長（MOCVD）が用いられている。MBE法は10-11 Torrレベルの超高真空を必要とする上に成長速度が遅いため、作製プロセスとしてのコストが高いといえる。
【０００８】
また、MOCVD法はハロゲン、ハイドライド、クロライド、などの有害な特殊高圧ガスをふんだんに使用するため、安全対策上のコストが多大である。最も早く実用化した単結晶成長法は、液相エピタキシャル法であるが、この方法であると成長領域での原料原子・分子の数密度が大きすぎて充分な成長速度は得られるものの、精密な膜厚制御をすることができない欠点がある。
【０００９】
次に第２の従来技術では、活性粒子としてII-VI族半導体が用いられる。ところが、発光素子に用いられるII-VI族半導体には、Cd、Sr、S、Se、Teなどの稀少埋蔵量ないし有害な元素が含まれるといった本質的課題を有する。
【００１０】
本発明は上記の課題に鑑みなされたものであって、安全で低コストなプロセスで作製することが可能であって、かつ完成材料・素子としても必ずしも有害物質を含む必要のない、発光素子・表示素子とその製造方法等を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII- Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法であって、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行うことで非輻射再結合中心の数を減少させ、発光効率を増大させることを特徴とした発光素子の製造方法である。
【００１２】
これにより、安全かつ低コストな作製プロセスを用いて、簡単な素子構造が得られるとともに、結晶粒径もしくは非輻射再結合中心の形態を調整し、発光特性を改善あるいは制御することができる。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII-Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法であって、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行うことで非輻射再結合中心の数を減少させ、発光効率を増大させることを特徴とした発光素子の製造方法であり、これにより、簡素な素子構造の発光素子を実現することが可能で、半導体薄膜の再結晶化を行い、結晶粒径を調整するとともに、非輻射再結合中心の数を減少させ、発光効率を増大させるといった改善、ないしは発光波長を調整するといった機能制御することも可能である。
【００１６】
ここで、請求項２記載のように、半導体薄膜の結晶性が、多結晶あるいは非晶質であると、より安全かつ低コストなプロセスを用いて、簡素な素子構造の発光素子を作製することができる。
【００１７】
また、上記の発光素子を、画素として２次元的に配列し、各々の画素の発光輝度を独立に制御するよう配置することで、画像を現す表示素子を構成することができる。
【００１９】
（実施の形態１）
次に、本発明の第１の実施例について説明をする。図１に、本実施例における発光素子の断面構造を示す。図１において、ガラス基板１１の表面に、下部電極として膜厚100 nmの珪化タングステン層１２が形成されている。この珪化タングステン層１２の上層に、窒素（Ｎ）が高濃度（1018 cm-3台）にドープされた多結晶状のガリウム燐（ＧａＰ）薄膜１３が、膜厚300 nmで形成されている。
【００２０】
ＧａＰ薄膜１３はＮがドーピングされていることにより、所謂アイソエレクトロニックトラップを形成しており、束縛励起子の形成とその再結合による高効率の可視発光が可能となっている。そして、ＮドープＧａＰ薄膜１３の上層には、上部透明電極として可視光透過率９０％以上の酸化インジウム−錫（ＩＴＯ）層１４が、膜厚150 nmで被着されている。なお、このＩＴＯの組成は、約Ｉｎ2Ｏ3−（10 mol%）ＳｎＯ2とした。
【００２１】
また、珪化タングステン層１２は、下部電極としての低抵抗性を有しており、さらにＧａＰ薄膜１３において発生した光の前方への反射率を確保する反射層として機能する。
【００２２】
本実施例における発光素子の動作を説明する。下部反射電極の珪化タングステン層１２に正、上部透明電極のＩＴＯ層１４には負の直流電圧を印加することで、ＩＴＯ層１４から電子がＧａＰ薄膜１３中に注入される。ＩＴＯは通常n型の導電性を有している。ＧａＰ薄膜１３に注入された電子は、多結晶構造の粒界付近で散乱される過程で、衝突電離により電子-正孔対を生成する。これらの電子-正孔対は、あらかじめ形成されていたＮドープによるアイソエレクトロニックトラップに束縛されることで、束縛励起子となり再結合の過程で効率のよい可視発光を呈することができる。この際の発光波長は565 nm付近（光子エネルギー2.2 eVに相当）であり、黄緑色に相当する。
【００２３】
なお、本実施例では下部電極材料として、珪化タングステンを用いたが、さらに低抵抗性を優先する場合には、珪化チタンニウムあるいは珪化コバルトを用いることもできる。
【００２４】
（実施の形態２）
次に、本発明の第２の実施例について説明をする。図２に、本実施例におけるモノクローム表示素子の１画素分の断面構造、その等価回路及び画素の配列回路を示す。図２（ａ）において、モノクローム表示素子の１画素分の素子２１は、実施例１と同様な素子を基本として構成されている。ここで、上部透明電極として機能するＩＴＯ薄膜は、可視光透過率90%以上のＩＴＯ薄膜２４を使用し、下部電極としては、前方への発光エネルギー反射促進のためと低抵抗率の実現のため、珪化タングステン薄膜２２を用いた。
【００２５】
なお、等価回路としては、図２（ｂ）で示すように、容量と抵抗が並列接続されたものと考えてよい。活性半導体薄膜としては、NドープのＧａＰ多結晶薄膜を用いている。この際の励起子発光エネルギーは、2.2 eVであり、黄緑色を呈した。
【００２６】
そして、図２（ｃ）に示されるような、上記１画素を格子状に規則正しくマトリックス状に配列して構成されるモノクローム表示パネルを作製した。ここで、本実施例では、基本的駆動方式として、共通電極群分割と、時間分割で駆動するマルチプレックス駆動方式を採用し、さらに、各画素には能動素子を接続させない、単純マトリックス駆動方式を採用した。
【００２７】
このような構成のＸ−Ｙマトリックス型表示パネルにおいて、走査（Ｙ）電極の片側に付加された接地端子への導通ゲートを順次走査的にオンしてゆき、他方の信号（Ｘ）電極には、表示パターンに対応しかつ設定されたコントラストに対応する選択・非選択電圧を同時に印加して動作させた。本実施例における表示用画素は、非メモリー性なので、走査（Ｙ）電極側の走査を繰り返し、累積応答効果により全画面が構成されることになる。
【００２８】
以上により、本実施例では、特に１インチ以下の小型の表示素子に最適な各画素のレスポンスが非常に速い（1μ秒オーダー）鮮やかな黄緑色で発光するモノクローム表示パネルを実現することができた。
【００２９】
なお、さらに画質の向上を必要とする場合は、各画素にドライバー用ＭＯＳトランジスタを付加したアクテイブマトリックス駆動法が有効であることはもちろんである。
【００３０】
（実施の形態３）
次に本発明の第３の実施例として、第１、第２の実施例において用いられている、半導体多結晶薄膜活性層の製造方法について、図３を用いて説明する。先ずガラス基板３１（廉価な低温ガラスの名称）に下部電極と反射膜の役割を兼ねる、硅化タングステン層３２を150 nmの厚さで堆積する。
【００３１】
堆積方法は、到達真空度が10-8 Torrで特殊高圧ガスを使用せず、堆積速度の大きいＤＣマグネトロンスパッタ法を用いている。ガラス基板３１には、可視透過率が高く耐熱性も高い石英、あるいは耐熱性は低くなるが比較的廉価なコーニング7059を用いる。
【００３２】
ターゲットとしては組成比ＷＳｉ2.7の高純度燒結品、スパッタガスは高純度アルゴン（Ar）をガス圧8 mTorr導入、基板温度を200℃、とすると、化学量論組成ＷＳｉ2.0に近く、残留応力の少ない良質な膜質を得ることができる。先ずはこの硅化タングステン層３２の上層に堆積半導体薄膜３３を形成する。堆積法は、ターゲットとして窒素（Ｎ）があらかじめドープされた焼結多結晶ガリウム燐（ＧａＰ）を用いた、スパッタ堆積法を用いる。
【００３３】
さらに、スパッタ堆積プロセス中には、アルゴン（Ａｒ）を主体としたスパッタガス中に窒素（Ｎ2）を混入させてドープ量を調整する。多結晶半導体ターゲットは高抵抗率の場合が多いので、ＲＦマグネトロンスパッタ法を用いる。堆積されるガリウム燐（ＧａＰ）薄膜の結晶性は、スパッタガスの種類と圧力すなわち媒質としてのスパッタガスの密度によって決まる。この密度が低いと非晶質になり、密度が上がると微結晶化し、さらに密度が上がると微結晶の粒径が大きくなる傾向を持つ。
【００３４】
本実施例では、アルゴン（Ａｒ）ガス圧を5 mTorrとし、平均粒径約10 nmの微結晶体薄膜を300 nm堆積し、堆積半導体薄膜３３とした（図３(a)）。
【００３５】
次に、この堆積直後は微結晶体の堆積半導体薄膜３３を、大粒径化するとともに、表面格子再配列を促進し表面特有の欠陥準位に基づく非輻射再結合中心を減少させるために、短時輻射アニールを行う。
【００３６】
本実施例では、ガラス基板への熱負荷を軽減する目的で、堆積半導体薄膜３３に優先的に吸収され、硅化タングステン層３２には大部分反射される波長の塩化キセノン（ＸｅＣｌ）エキシマレーザを励起光として採用している。
【００３７】
このレーザは、波長308 nm、パルス幅20 nsレベルのパルス動作をするので、この点からもガラス基板３１や他の素子領域にかかる熱的負荷を調整／軽減するのに適している。
【００３８】
一般に、優先的再結晶化が起こる温度は、その材料の融点（絶対温度）の約0.6倍であるとされている。ガリウム燐（ＧａＰ）の融点は1456℃であるので、1000℃のアニール温度に到達すれば顕著な再結晶化に伴う、粒径増大や表面格子再配列の促進をみることができる。
【００３９】
本実施例では、ガリウム燐（ＧａＰ）微結晶体の堆積半導体薄膜３３が、1 μ秒未満のオーダーで950℃に到達するように、ＸｅＣｌエキシマレーザによるアニールを窒素ガス中で行うことで、目的を達成した。
【００４０】
この熱処理により、堆積半導体薄膜３３は、粒径の増大と表面格子再配列による粒界近傍の非輻射再結合中心の除去がなされて、発光素子としての半導体薄膜活性層３４に改質する（図３(b)）。
【００４１】
ＸｅＣｌエキシマレーザ光（波長308 nm、光子エネルギー4.03 eV）がＧａＰの堆積半導体薄膜３３に照射された場合、その吸収係数を考えると、上層表面約100 nmで大半の光エネルギーが吸収されてしまう。本実施例において、ＧａＰの堆積半導体薄膜３３の厚さは300 nmであるので、この下層部までは熱伝導によって昇温する。ＧａＰの熱拡散率を鑑みると、厚さ300 nmの堆積半導体薄膜３３が一様に950℃に到達するには、100 ｎs程度の時間で充分である。
【００４２】
下部電極の硅化タングステン層３２の融点は2165℃であるので、例え熱伝導の影響により950℃に到達しても、顕著な再結晶化を起こさず堆積当初の高反射率を保つことができる。
【００４３】
【発明の効果】
以上のように、本発明によれば、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII-Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法とすることで、簡素な素子構造の発光素子を実現可能となるとともに、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行い、結晶粒径を調整するとともに、非輻射再結合中心の数を減少させ、発光効率を増大させるといった改善、ないしは発光波長を調整するといった機能制御することも可能となる。
【００４４】
ここで、半導体薄膜の結晶性が、多結晶あるいは非晶質であると、より安全かつ低コストなプロセスを用いて、発光素子を作製することができる。
【００４５】
また、前記簡素な素子構造の発光素子を、画素として２次元的に配列し、各々の画素の発光輝度を独立に制御するよう配置することで、画像を現す表示素子を構成することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における発光素子の断面構造図
【図２】本発明の第２の実施例におけるモノクローム表示素子の構造図
【図３】本発明の第３の実施例における半導体薄膜活性層の製造方法を示す断面構造図
【符号の説明】
１１ ガラス基板
１２ 硅化タングステン（ＷＳｉ2）層
１３ ガリウム燐（ＧａＰ）多結晶薄膜
１４ 酸化インジウム（ＩＴＯ）錫層
２１ １画素の素子
２２ 硅化タングステン（ＷＳｉ2）層
２３ ガリウム燐（ＧａＰ）多結晶薄膜
２４ 酸化インジウム（ＩＴＯ）錫層
３１ ガラス基板
３２ 硅化タングステン（ＷＳｉ2）層
３３ 堆積半導体薄膜
３４ 半導体薄膜活性層
【発明の属する技術分野】
本発明は、発光素子及び表示素子に関するものであり、特に薄膜半導体を活性層とした薄型パネル構造を有し、自発光性、高速応答性、細密画素性、高耐環境性及びアセンブリーレス作製法において優れた特徴を有する発光素子及び表示素子に関するものである。
【０００２】
【従来の技術】
第１の従来例としてIII-V族化合物半導体の単結晶層（エピタキシャル成長層）を活性領域として用いた、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）について述べる。直接遷移型半導体であるガリウム砒素（ＧａＡｓ）等のIII-V族化合物半導体あるいはIII-V族混晶半導体を用いてｐ−ｎ接合を形成し、ダイオードとして順方向電圧を印加すれば、少数キャリアとしてｐ−型領域にドリフトした電子とｐ−型領域多数キャリアである正孔の輻射再結合が、ｐ−ｎ接合面近傍で効率的に起こるので発光が可能となる。
【０００３】
これが所謂注入型ＬＥＤの原理である。このＬＥＤの発光波長は構成する化合物半導体の種類あるいは混晶比により決まる。
【０００４】
活性領域単結晶層は、単結晶基板上にエピタキシャル成長を行うことで形成する。このエピタキシャル成長は従来成長速度が速いとされる、液相エピタキシャル成長が用いられてきたが、最近ではガスソースMBEのように、有機金属ガスを原料としたMBE法を用いて、数原子層レベルの膜厚制御を行い高性能の超格子素子の作製も行われるようになってきた。
【０００５】
第２の従来例として、II-VI族半導体の粉末を誘電体中に分散させ、これを直流電流注入により励起する方式が、例えば、"プロシーディングス オブ インスティチュート フォア エレクトリック アンドエレクトロニクス エンジニアズ"（A. Vecht, Proc. IEEE Vol. 61, 902 (1973)）に記載されている。この方法では、硫化亜鉛（ZnS）にマンガン（Mn）を賦活することにより蛍光体としてから粉末化する。
【０００６】
次にこの粉末体の表面を銅（Cu）で被覆したものを誘電体中に分散させ、これを透明電極を介してガラス基板上に塗布する。上部には金属電極を接続する。さらに、高電界を印加するフォーミング処理により、誘電体下部の透明電極側にフォーミング蛍光体層が形成され、この素子は直流電流励起による可視発光が可能になる。
【０００７】
【発明が解決しようとする課題】
しかしながら、第１の従来例では基板上に単結晶成長を行うために、分子線エピタキシャル成長（MBE）や有機金属化学的気相成長（MOCVD）が用いられている。MBE法は10-11 Torrレベルの超高真空を必要とする上に成長速度が遅いため、作製プロセスとしてのコストが高いといえる。
【０００８】
また、MOCVD法はハロゲン、ハイドライド、クロライド、などの有害な特殊高圧ガスをふんだんに使用するため、安全対策上のコストが多大である。最も早く実用化した単結晶成長法は、液相エピタキシャル法であるが、この方法であると成長領域での原料原子・分子の数密度が大きすぎて充分な成長速度は得られるものの、精密な膜厚制御をすることができない欠点がある。
【０００９】
次に第２の従来技術では、活性粒子としてII-VI族半導体が用いられる。ところが、発光素子に用いられるII-VI族半導体には、Cd、Sr、S、Se、Teなどの稀少埋蔵量ないし有害な元素が含まれるといった本質的課題を有する。
【００１０】
本発明は上記の課題に鑑みなされたものであって、安全で低コストなプロセスで作製することが可能であって、かつ完成材料・素子としても必ずしも有害物質を含む必要のない、発光素子・表示素子とその製造方法等を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII- Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法であって、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行うことで非輻射再結合中心の数を減少させ、発光効率を増大させることを特徴とした発光素子の製造方法である。
【００１２】
これにより、安全かつ低コストな作製プロセスを用いて、簡単な素子構造が得られるとともに、結晶粒径もしくは非輻射再結合中心の形態を調整し、発光特性を改善あるいは制御することができる。
【００１５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII-Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法であって、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行うことで非輻射再結合中心の数を減少させ、発光効率を増大させることを特徴とした発光素子の製造方法であり、これにより、簡素な素子構造の発光素子を実現することが可能で、半導体薄膜の再結晶化を行い、結晶粒径を調整するとともに、非輻射再結合中心の数を減少させ、発光効率を増大させるといった改善、ないしは発光波長を調整するといった機能制御することも可能である。
【００１６】
ここで、請求項２記載のように、半導体薄膜の結晶性が、多結晶あるいは非晶質であると、より安全かつ低コストなプロセスを用いて、簡素な素子構造の発光素子を作製することができる。
【００１７】
また、上記の発光素子を、画素として２次元的に配列し、各々の画素の発光輝度を独立に制御するよう配置することで、画像を現す表示素子を構成することができる。
【００１９】
（実施の形態１）
次に、本発明の第１の実施例について説明をする。図１に、本実施例における発光素子の断面構造を示す。図１において、ガラス基板１１の表面に、下部電極として膜厚100 nmの珪化タングステン層１２が形成されている。この珪化タングステン層１２の上層に、窒素（Ｎ）が高濃度（1018 cm-3台）にドープされた多結晶状のガリウム燐（ＧａＰ）薄膜１３が、膜厚300 nmで形成されている。
【００２０】
ＧａＰ薄膜１３はＮがドーピングされていることにより、所謂アイソエレクトロニックトラップを形成しており、束縛励起子の形成とその再結合による高効率の可視発光が可能となっている。そして、ＮドープＧａＰ薄膜１３の上層には、上部透明電極として可視光透過率９０％以上の酸化インジウム−錫（ＩＴＯ）層１４が、膜厚150 nmで被着されている。なお、このＩＴＯの組成は、約Ｉｎ2Ｏ3−（10 mol%）ＳｎＯ2とした。
【００２１】
また、珪化タングステン層１２は、下部電極としての低抵抗性を有しており、さらにＧａＰ薄膜１３において発生した光の前方への反射率を確保する反射層として機能する。
【００２２】
本実施例における発光素子の動作を説明する。下部反射電極の珪化タングステン層１２に正、上部透明電極のＩＴＯ層１４には負の直流電圧を印加することで、ＩＴＯ層１４から電子がＧａＰ薄膜１３中に注入される。ＩＴＯは通常n型の導電性を有している。ＧａＰ薄膜１３に注入された電子は、多結晶構造の粒界付近で散乱される過程で、衝突電離により電子-正孔対を生成する。これらの電子-正孔対は、あらかじめ形成されていたＮドープによるアイソエレクトロニックトラップに束縛されることで、束縛励起子となり再結合の過程で効率のよい可視発光を呈することができる。この際の発光波長は565 nm付近（光子エネルギー2.2 eVに相当）であり、黄緑色に相当する。
【００２３】
なお、本実施例では下部電極材料として、珪化タングステンを用いたが、さらに低抵抗性を優先する場合には、珪化チタンニウムあるいは珪化コバルトを用いることもできる。
【００２４】
（実施の形態２）
次に、本発明の第２の実施例について説明をする。図２に、本実施例におけるモノクローム表示素子の１画素分の断面構造、その等価回路及び画素の配列回路を示す。図２（ａ）において、モノクローム表示素子の１画素分の素子２１は、実施例１と同様な素子を基本として構成されている。ここで、上部透明電極として機能するＩＴＯ薄膜は、可視光透過率90%以上のＩＴＯ薄膜２４を使用し、下部電極としては、前方への発光エネルギー反射促進のためと低抵抗率の実現のため、珪化タングステン薄膜２２を用いた。
【００２５】
なお、等価回路としては、図２（ｂ）で示すように、容量と抵抗が並列接続されたものと考えてよい。活性半導体薄膜としては、NドープのＧａＰ多結晶薄膜を用いている。この際の励起子発光エネルギーは、2.2 eVであり、黄緑色を呈した。
【００２６】
そして、図２（ｃ）に示されるような、上記１画素を格子状に規則正しくマトリックス状に配列して構成されるモノクローム表示パネルを作製した。ここで、本実施例では、基本的駆動方式として、共通電極群分割と、時間分割で駆動するマルチプレックス駆動方式を採用し、さらに、各画素には能動素子を接続させない、単純マトリックス駆動方式を採用した。
【００２７】
このような構成のＸ−Ｙマトリックス型表示パネルにおいて、走査（Ｙ）電極の片側に付加された接地端子への導通ゲートを順次走査的にオンしてゆき、他方の信号（Ｘ）電極には、表示パターンに対応しかつ設定されたコントラストに対応する選択・非選択電圧を同時に印加して動作させた。本実施例における表示用画素は、非メモリー性なので、走査（Ｙ）電極側の走査を繰り返し、累積応答効果により全画面が構成されることになる。
【００２８】
以上により、本実施例では、特に１インチ以下の小型の表示素子に最適な各画素のレスポンスが非常に速い（1μ秒オーダー）鮮やかな黄緑色で発光するモノクローム表示パネルを実現することができた。
【００２９】
なお、さらに画質の向上を必要とする場合は、各画素にドライバー用ＭＯＳトランジスタを付加したアクテイブマトリックス駆動法が有効であることはもちろんである。
【００３０】
（実施の形態３）
次に本発明の第３の実施例として、第１、第２の実施例において用いられている、半導体多結晶薄膜活性層の製造方法について、図３を用いて説明する。先ずガラス基板３１（廉価な低温ガラスの名称）に下部電極と反射膜の役割を兼ねる、硅化タングステン層３２を150 nmの厚さで堆積する。
【００３１】
堆積方法は、到達真空度が10-8 Torrで特殊高圧ガスを使用せず、堆積速度の大きいＤＣマグネトロンスパッタ法を用いている。ガラス基板３１には、可視透過率が高く耐熱性も高い石英、あるいは耐熱性は低くなるが比較的廉価なコーニング7059を用いる。
【００３２】
ターゲットとしては組成比ＷＳｉ2.7の高純度燒結品、スパッタガスは高純度アルゴン（Ar）をガス圧8 mTorr導入、基板温度を200℃、とすると、化学量論組成ＷＳｉ2.0に近く、残留応力の少ない良質な膜質を得ることができる。先ずはこの硅化タングステン層３２の上層に堆積半導体薄膜３３を形成する。堆積法は、ターゲットとして窒素（Ｎ）があらかじめドープされた焼結多結晶ガリウム燐（ＧａＰ）を用いた、スパッタ堆積法を用いる。
【００３３】
さらに、スパッタ堆積プロセス中には、アルゴン（Ａｒ）を主体としたスパッタガス中に窒素（Ｎ2）を混入させてドープ量を調整する。多結晶半導体ターゲットは高抵抗率の場合が多いので、ＲＦマグネトロンスパッタ法を用いる。堆積されるガリウム燐（ＧａＰ）薄膜の結晶性は、スパッタガスの種類と圧力すなわち媒質としてのスパッタガスの密度によって決まる。この密度が低いと非晶質になり、密度が上がると微結晶化し、さらに密度が上がると微結晶の粒径が大きくなる傾向を持つ。
【００３４】
本実施例では、アルゴン（Ａｒ）ガス圧を5 mTorrとし、平均粒径約10 nmの微結晶体薄膜を300 nm堆積し、堆積半導体薄膜３３とした（図３(a)）。
【００３５】
次に、この堆積直後は微結晶体の堆積半導体薄膜３３を、大粒径化するとともに、表面格子再配列を促進し表面特有の欠陥準位に基づく非輻射再結合中心を減少させるために、短時輻射アニールを行う。
【００３６】
本実施例では、ガラス基板への熱負荷を軽減する目的で、堆積半導体薄膜３３に優先的に吸収され、硅化タングステン層３２には大部分反射される波長の塩化キセノン（ＸｅＣｌ）エキシマレーザを励起光として採用している。
【００３７】
このレーザは、波長308 nm、パルス幅20 nsレベルのパルス動作をするので、この点からもガラス基板３１や他の素子領域にかかる熱的負荷を調整／軽減するのに適している。
【００３８】
一般に、優先的再結晶化が起こる温度は、その材料の融点（絶対温度）の約0.6倍であるとされている。ガリウム燐（ＧａＰ）の融点は1456℃であるので、1000℃のアニール温度に到達すれば顕著な再結晶化に伴う、粒径増大や表面格子再配列の促進をみることができる。
【００３９】
本実施例では、ガリウム燐（ＧａＰ）微結晶体の堆積半導体薄膜３３が、1 μ秒未満のオーダーで950℃に到達するように、ＸｅＣｌエキシマレーザによるアニールを窒素ガス中で行うことで、目的を達成した。
【００４０】
この熱処理により、堆積半導体薄膜３３は、粒径の増大と表面格子再配列による粒界近傍の非輻射再結合中心の除去がなされて、発光素子としての半導体薄膜活性層３４に改質する（図３(b)）。
【００４１】
ＸｅＣｌエキシマレーザ光（波長308 nm、光子エネルギー4.03 eV）がＧａＰの堆積半導体薄膜３３に照射された場合、その吸収係数を考えると、上層表面約100 nmで大半の光エネルギーが吸収されてしまう。本実施例において、ＧａＰの堆積半導体薄膜３３の厚さは300 nmであるので、この下層部までは熱伝導によって昇温する。ＧａＰの熱拡散率を鑑みると、厚さ300 nmの堆積半導体薄膜３３が一様に950℃に到達するには、100 ｎs程度の時間で充分である。
【００４２】
下部電極の硅化タングステン層３２の融点は2165℃であるので、例え熱伝導の影響により950℃に到達しても、顕著な再結晶化を起こさず堆積当初の高反射率を保つことができる。
【００４３】
【発明の効果】
以上のように、本発明によれば、絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII-Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法とすることで、簡素な素子構造の発光素子を実現可能となるとともに、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行い、結晶粒径を調整するとともに、非輻射再結合中心の数を減少させ、発光効率を増大させるといった改善、ないしは発光波長を調整するといった機能制御することも可能となる。
【００４４】
ここで、半導体薄膜の結晶性が、多結晶あるいは非晶質であると、より安全かつ低コストなプロセスを用いて、発光素子を作製することができる。
【００４５】
また、前記簡素な素子構造の発光素子を、画素として２次元的に配列し、各々の画素の発光輝度を独立に制御するよう配置することで、画像を現す表示素子を構成することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における発光素子の断面構造図
【図２】本発明の第２の実施例におけるモノクローム表示素子の構造図
【図３】本発明の第３の実施例における半導体薄膜活性層の製造方法を示す断面構造図
【符号の説明】
１１ ガラス基板
１２ 硅化タングステン（ＷＳｉ2）層
１３ ガリウム燐（ＧａＰ）多結晶薄膜
１４ 酸化インジウム（ＩＴＯ）錫層
２１ １画素の素子
２２ 硅化タングステン（ＷＳｉ2）層
２３ ガリウム燐（ＧａＰ）多結晶薄膜
２４ 酸化インジウム（ＩＴＯ）錫層
３１ ガラス基板
３２ 硅化タングステン（ＷＳｉ2）層
３３ 堆積半導体薄膜
３４ 半導体薄膜活性層
Claims (2)
- 絶縁体または金属で構成される基板表面上に、活性層であってキャリアの走行方向には均質なIII-Ｖ族半導体薄膜が直接接触した構造の発光素子を製造する方法であって、半導体薄膜の堆積後に、塩化キセノン（ＸｅＣｌ）エキシマレーザを輻射源とし、前記半導体の材料の融点（絶対温度）の０．６倍を超える温度で、且つ保持時間が１μ秒未満である短時輻射加熱を施すことにより、半導体薄膜の再結晶化を行うことで非輻射再結合中心の数を減少させ、発光効率を増大させることを特徴とした発光素子の製造方法。
- 半導体薄膜の結晶性が、多結晶あるいは非晶質である請求項１記載の発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25827398A JP3541690B2 (ja) | 1998-09-11 | 1998-09-11 | 発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25827398A JP3541690B2 (ja) | 1998-09-11 | 1998-09-11 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091627A JP2000091627A (ja) | 2000-03-31 |
| JP3541690B2 true JP3541690B2 (ja) | 2004-07-14 |
Family
ID=17317962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25827398A Expired - Fee Related JP3541690B2 (ja) | 1998-09-11 | 1998-09-11 | 発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541690B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4094804B2 (ja) * | 2000-10-17 | 2008-06-04 | 三星エスディアイ株式会社 | 有機ｅｌ装置の製造方法 |
| KR100450767B1 (ko) * | 2002-02-05 | 2004-10-01 | 한국전자통신연구원 | 광 크로스 커넥터용 광스위치의 거울면 반사도 개선방법 |
| FR2839505B1 (fr) * | 2002-05-07 | 2005-07-15 | Univ Claude Bernard Lyon | Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede |
-
1998
- 1998-09-11 JP JP25827398A patent/JP3541690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091627A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4781821B2 (ja) | 量子ドット分散発光素子およびその製造方法 | |
| JP4784959B2 (ja) | 電界効果トランジスタ型発光素子 | |
| TWI436496B (zh) | 量子點發光裝置 | |
| US6288417B1 (en) | Light-emitting devices including polycrystalline gan layers and method of forming devices | |
| JP2001094150A (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| US20230246115A1 (en) | The Preparation Method and Application of An Er Doped Ga2O3 Film | |
| US6828594B2 (en) | Semiconductor light emission element, semiconductor composite element and process for producing semiconductor light emission element | |
| JP2788531B2 (ja) | 有機錯体発光素子 | |
| TW200541070A (en) | Semiconductor material and semiconductor element using the same | |
| JP3541690B2 (ja) | 発光素子の製造方法 | |
| JP2003060235A (ja) | Ｉｉ−ｖｉ族化合物半導体結晶および光電変換機能素子 | |
| JPH02196475A (ja) | 薄膜型発光素子 | |
| US7923288B2 (en) | Zinc oxide thin film electroluminescent devices | |
| JPH02207488A (ja) | 薄膜型発光素子 | |
| JP2837223B2 (ja) | 有機発光素子 | |
| JPH02139893A (ja) | 発光素子 | |
| JPH08250764A (ja) | 半導体発光素子 | |
| JP2001226200A (ja) | 低抵抗ｐ型単結晶ＺｎＳおよびその製造方法 | |
| JP3137631B2 (ja) | 発光素子 | |
| JPH1027923A (ja) | ３族窒化物半導体発光素子 | |
| JP3102867B2 (ja) | 発光素子 | |
| JPH0513815A (ja) | 発光素子およびその製造方法 | |
| Mishima et al. | Low threshold voltage ZnSe: Mn thin-film electroluminescent cells prepared by molecular-beam growth method | |
| JPH02262380A (ja) | 半導体発光素子 | |
| Kobayashi et al. | Modulation‐doped ZnSe: Mn dc thin‐film electroluminescent devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |