JP3539554B2 - 自動利得制御回路を備えた復調器 - Google Patents
自動利得制御回路を備えた復調器 Download PDFInfo
- Publication number
- JP3539554B2 JP3539554B2 JP2000188615A JP2000188615A JP3539554B2 JP 3539554 B2 JP3539554 B2 JP 3539554B2 JP 2000188615 A JP2000188615 A JP 2000188615A JP 2000188615 A JP2000188615 A JP 2000188615A JP 3539554 B2 JP3539554 B2 JP 3539554B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- difference
- error
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、デジタル無線通信システムに設ける復調器に関し、特に自動利得制御回路を備えた復調器に関するものである。
【0002】
【従来の技術】
図7は従来のデジタル無線通信システムを構成する復調器の一例を示すブロック図である。
この復調器102は、QPSK(Quadrature Phase Shift Keying)方式またはQAM(Quadrature Amplitude Modulation)方式で変調された信号を復調するものであり、図7に示したように、直交検波手段104、A/D変換器106、108、AGC回路110、112(自動利得制御回路)、複素乗算器114などを含んで構成されている。
【0003】
直交検波手段104は、準同期検波を行うべく、ローカル発振器116、移相器118、ならびに乗算器120、122により構成されている。ローカル発振器116は、不図示の受信部から供給される中間周波数の入力信号124とほぼ同じ周波数の信号を生成し、乗算器120および移相器118に出力する。そして移相器118はローカル発振器116からの信号を90度(π/2)だけ位相をシフトさせて乗算器122に供給する。その結果、乗算器120、122はそれぞれ入力信号124と、ローカル発振器116からの信号および移相器118からの信号とを掛け合わせ、入力信号124の、互いに直交する直交成分としてIチャンネル信号およびQチャンネル信号(それぞれI信号およびQ信号とも記す)を出力する。
【0004】
A/D変換器106、108は、乗算器120、122からのアナログ信号であるI信号およびQ信号をそれぞれサンプリングしてデジタル信号に変換し、I信号Ich1およびQ信号Qch1としてAGC回路110に出力する。
AGC回路110は、A/D変換器106、108から供給されたI信号Ich1およびQ信号Qch1の振幅差を解消すべく設けられており、図8はこの従来のAGC回路110の構成を示すブロック図である。図8に示したように、AGC回路110は、I信号Ich1およびQ信号Qch1の振幅の絶対値を算出する絶対値回路126、128を含み、減算回路130は、絶対値回路126、128が算出した絶対値の差を求め、結果を表す信号をローパスフィルタ132に供給する。ローパスフィルタ132は減算回路130からの信号を平滑化して乗算器134に供給し、乗算器134はローパスフィルタ132からの信号をQ信号Qch1に乗じ、Q信号Qch2として出力する。一方、AGC回路110に入力されたI信号Ich1はそのままI信号Ich2としてAGC回路110から出力される。
【0005】
その後、I信号Ich2およびQ信号Qch2は複素乗算器114に供給されて、上記入力信号124の周波数(キャリア周波数)とローカル発振器116の発信周波数との差の周波数の信号成分が除去され、I信号Ich3およびQ信号Qch3としてAGC回路112に出力される。なお、複素乗算器114は、後述する誤差検出器、ローパスフィルタ136(LPF)、ならびに数値制御発振器138(NCO)とともに差成分除去手段を構成しており、この差成分除去手段による上記信号成分の除去については後に詳しく説明する。
【0006】
AGC回路112は、I信号Ich3およびQ信号Qch3を複素乗算器114から受け取り、誤差検出器140から入力される誤差信号Eiおよび誤差信号Eqを用いて、I信号Ich3およびQ信号Qch3がそれぞれ本来の振幅となるように、I信号Ich3およびQ信号Qch3の振幅を個別に制御し、振幅誤差を除去したI信号Ich4およびQ信号Qch4を復調器102の出力信号として出力する。
【0007】
図9はAGC回路112の構成を示すブロック図である。
AGC回路112は、図9に示したように、乗算器142、144、ローパスフィルタ146、148、極性判定回路150、152、ならびに乗算器154、156により構成されている。乗算器142、144はそれぞれI信号Ich3およびQ信号Qch3にローパスフィルタ146、148からの信号を乗じ、I信号Ich4およびQ信号Qch4として出力する。極性判定回路150、152は、それぞれI信号Ich4およびQ信号Qch4の極性を表す信号を生成し、乗算器154、156はそれぞれ極性判定回路150、152からの極性信号と、誤差検出器140からの誤差信号Ei、Eqとを乗じて、I信号Ich4およびQ信号Qch4の振幅の、本来の振幅からのズレの大きさを表す誤差信号を出力し、各ローパスフィルタ146、148はこれらの誤差信号をそれぞれ平滑化して乗算器142、144に供給する。そして、乗算器142、144で、I信号Ich3およびQ信号Qch3に平滑化された誤差信号がそれぞれ乗じられ、その結果、各信号の本来の振幅からのズレを解消すべくI信号およびQ信号の振幅が制御される。
【0008】
図10は誤差検出器140の構成を示すブロック図である。
図10に示したように、誤差検出器140は、信号点誤差検出器158、160、乗算器162、164、ならびに減算器166により構成され、AGC回路112からのI信号Ich4およびQ信号Qch4にもとづいて、誤差信号Ei、Eq、さらには位相誤差信号Pd1を生成する。
そして、信号点誤差検出器158、160は、それぞれI信号Ich4およびQ信号Qch4の振幅の、本来の振幅からのズレを求め、結果を誤差信号Ei、Eqとして出力する。
また、乗算器162は、I信号Ich4のMSBである極性信号Diと、信号点誤差検出器158の出力信号とを乗じ、一方、乗算器164は、Q信号Qch4のMSBである極性信号Dqと、信号点誤差検出器160の出力信号とを乗じる。そして減算器166は乗算器162の出力信号から乗算器164の出力信号を減じ、結果を位相誤差信号Pd1として出力する。
【0009】
図11はローパスフィルタ136のブロック図、図12は数値制御発振回路のブロック図、図13は複素乗算器114のブロック図である。
図11に示したように、ローパスフィルタ136は、フリップフロップ回路172(F/F)、乗算器174、176、加算器178、180から成り、一般的な2次のラグ・リードフィルタとなっている。通常、複素乗算器、位相検出器(本例では誤差検出器)、LPF、NCOにより構成される差成分除去手段としてのキャリア再生ループでは、周波数オフセットを打ち消す必要があるため、ローパスフィルタ136は2次以上のフィルタとする必要がある。
図12に示したように、数値制御発振器138(信号生成手段に相当)は、積分器182、cos発振器184、sin発振器186により構成されている。ローパスフィルタ136によって平滑化された位相誤差信号Pd2を積分器182により積分することで、周波数誤差信号θが得られる。cos発振器184およびsin発振器186はそれぞれ周波数誤差信号θを入力として、cos(θ)、sin(θ)で表される位相回転信号sin、位相回転信号cosを生成し、複素乗算器114に出力する。
【0010】
図13に示したように、複素乗算器114は、乗算器190、192、194、196、減算器198、ならびに加算器200により構成されている。位相回転信号cosは、乗算器190、196によりそれぞれI信号Ich2およびQ信号Qch2に乗じられ、一方、位相回転信号sinは乗算器192、194によりそれぞれI信号Ich2およびQ信号Qch2に乗じられる。そして、減算器198により、乗算器190の出力から乗算器194の出力が減じられ、I信号Ich3として出力される。また、加算器200により、乗算器192、196の出力が加算され、Q号3として出力される。その結果、I信号Ich3およびQ信号Qch3は、入力信号124の周波数とローカル発振器116の発信周波数との差の周波数の信号成分が除去されたものとなる。
【0011】
ここで、複素乗算器114に入力されるI信号Ich2およびQ信号Qch2の振幅が異なっている場合の影響について説明する。
図14は、I信号の振幅を横軸、Q信号の振幅を縦軸とする座標軸を設定した位相平面を表す位相平面図である。
図14に示した位相平面上の任意の点は、その点を与える振幅のI信号およびQ信号を直交成分とする1つの信号に対応しており、上記点は信号点と呼ばれる。そして原点Oと信号点を結ぶ線分の長さは信号の振幅を表し、同線分が横軸に対して成す角度が信号の位相を表している。
【0012】
このような位相面に、I信号Ich2およびQ信号Qch2の信号点をプロットした場合、入力信号124の周波数とローカル発振器116の発振周波数とが完全には一致していないため、信号点は時間とともに原点Oの回りを移動し、そして、I信号Ich2およびQ信号Qch2の振幅が一致していない場合には、信号点の軌跡は図14に示したように円ではなく、楕円202となる。なお、図14では、Q信号Qch2の振幅がI信号Ich2の振幅より大きいとしている。
【0013】
一方、複素乗算器114以降では、上述のように入力信号124の周波数とローカル発振器116の発信周波数との差の周波数の信号成分が除去されていることから、信号点は基本的には移動せず、I信号Ich4およびQ信号Qch4の信号点は位相平面上で固定された点となる。
【0014】
ここで、入力信号124がQPSK方式で変調されているとすると、2ビットのデジタル信号が表す4通りの値は、入力信号124の4種類の位相(位相差は90度)により表される。したがって、入力信号124がこのような信号であるとすると、I信号Ich4およびQ信号Qch4の本来の信号点は、図15の位相平面図に示した4つの点204のいずれかとなる。なお、入力信号124の振幅は一定であるため各点204の原点Oからの距離は等しい。
しかしながら、上述のようにI信号Ich2およびQ信号Qch2の振幅が異なっていると、I信号Ich4およびQ信号Qch4の信号点は、図15に示したように、各点204を中心とする小円206を軌跡として移動してしまう。この小円206の半径は、I信号Ich4およびQ信号Qch4の振幅差に対応している。
【0015】
このようなI信号およびQ信号の振幅差は、この復調器102では、AGC回路110、112により解消が図られている。まず、AGC回路112では、上述のようにI信号Ich3およびQ信号Qch3のそれぞれに対して誤差信号Ei、Eqにもとづいて本来の振幅となるように振幅制御が行われ、その結果、I信号Ich4とQ信号Qch4ではそれらの間の振幅差も緩和される。
【0016】
【発明が解決しようとする課題】
一方、AGC回路110でも図8に示した構成により上述のようにして、I信号およびQ信号間の振幅差の解消が図られるが、この従来のAGC回路110には次のような欠点がある。
上述のように入力信号124の周波数とローカル発振器116の発振周波数は通常、若干異なっているため、I信号Ich1およびQ信号Qch1の位相平面における信号点は原点を中心に回転し、I信号Ich1およびQ信号Qch1の振幅はその回転に応じて変化する。ここで、I信号Ich1およびQ信号Qch1の絶対値の差、すなわち減算器130の出力に注目すると、I信号Ich1およびQ信号Qch1の振幅変化により、この値も時間とともにさまざまに変化する。
【0017】
しかし、仮に、I信号Ich1およびQ信号Qch1の振幅が等しい場合、減算器208の出力は等しい確率で正または負となるので、減算器130出力の時間平均をとると、結果は零となる。一方、I信号Ich1およびQ信号Qch1の振幅が異なり、たとえばQ信号Qch1の振幅が大きいとすると、減算器130の出力は負となる確率の方が高く、したがって時間平均値は負の値となる。上記ローパスフィルタ132は、減算器130の出力信号を平滑化するので、減算器130の出力の時間平均値に対応した大きさの信号を出力することになり、これを誤差信号として乗算器134で振幅制御が行われ、I信号Ich2およびQ信号Qch2の間の振幅差の解消が図られる。
【0018】
しかし、このような制御では、I信号Ich2およびQ信号Qch2の振幅が比較的短時間で変化していることを前提にしているため、入力信号124の周波数とローカル発振器116の発振周波数とが等しいか、または差が微小である場合には、I信号Ich2およびQ信号Qch2の振幅は変化しないか、または変化がきわめて遅くなり、正しい振幅制御は不可能となる。
【0019】
図16は、このような従来のAGC回路における問題点を説明する位相平面図である。すなわち、仮に入力信号124の周波数とローカル発振器116の発振周波数とが完全に一致しているとすると、各信号点ごとのI信号Ich1およびQ信号Qch1の振幅は変化せず、したがって図16に示したように、各信号点は位相平面上で固定され、たとえば図16に示した位置となる。その結果、たとえば横軸に近い位置の信号点214の場合には、常にI信号Ich1の振幅の絶対値の方がQ信号Qch1よりはるかに大きくなり、I信号Ich1の振幅が本来大きくない場合でもその振幅を相対的に下げるように制御されてしまう。また、縦軸に近い位置の信号点216の場合には、常にQ信号Qch1の振幅の絶対値の方が、I信号Ich1よりはるかに大きくなり、必要以上にQ信号Qch1の振幅を下げるように制御されてしまう。
【0020】
ただし、実際の信号では、2ビットのデジタル信号の各値が通常はある程度ランダムに伝送されるので、ローパスフィルタ132の出力であって、時間平均値を表す誤差信号212は、特定の信号点に対応する信号のみで決まるわけではなく、全体としてI信号Ich1およびQ信号Qch1の振幅差を反映したものとなる。
【0021】
しかし、伝送される信号によっては、2ビットのデジタル信号の各値の生起確率が偏っている場合もあり、そのような状態では、誤差信号212は、I信号Ich1およびQ信号Qch1の振幅差だけではなく、各信号の内容、すなわち入力信号124がどのように変調されているかによっても変化してしまい、正しい振幅制御は不可能となる。
その結果、AGC回路110ではI信号Ich2およびQ信号Qch2の振幅を一致させることができず、振幅差の解消はAGC回路112のみに依存することになって、I信号Ich4およびQ信号Qch4において、十分に振幅を一致させることが困難となる。
【0022】
I信号Ich4およびQ信号Qch4の振幅が一致していない場合には、図15を参照して説明したように、I信号Ich4およびQ信号Qch4の信号点は、本来の信号点を中心とし、半径が振幅差に対応した小円206上となる。そのため、信号点間の距離が短くなって雑音に弱くなり、誤り率特性が劣化する。特に、回線の大容量化のために信号の多値化を進めると、そのことによって信号点間の距離は短くなるため、さらに信号点間の距離が短くなり、誤り率特性の劣化が顕著になる。
【0023】
本発明はこのような問題を解決するためになされたもので、その目的は、直交検波後の直交信号間の振幅差を確実に解消できる自動利得制御回路を備えた復調器を提供することにある。
【0024】
【課題を解決するための手段】
本発明は、上記目的を達成するため、ローカル発振器が発生した発振信号、および同発振信号をほぼ90度位相シフトした信号と入力信号とをそれぞれ掛け合わせることで、前記入力信号を直交検波して第1および第2の直交信号を出力する直交検波手段と、前記直交検波手段が出力する前記第1および第2の直交信号をサンプリングしてデジタル信号に変換するA/D変換手段と、前記A/D変換手段によりデジタル化された前記第1および第2の直交信号の少なくとも一方の振幅を制御する利得制御手段と、前記利得制御手段が出力する前記第1および第2の直交信号から、前記発振信号の周波数と前記入力信号の周波数との差の周波数の信号成分を除去する差成分除去手段とを備えた復調器であって、前記差成分除去手段が出力する前記第1および第2の直交信号を互いに直交する直交成分とする仮想信号の本来の振幅および位相からのズレを表す、直交信号である第1および第2の誤差信号を生成する誤差検出手段を含み、前記利得制御手段は、前記誤差検出手段が生成した前記第1および第2の誤差信号を直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号を出力する差分抽出手段と、前記差分抽出手段が出力する前記差分信号の大きさにもとづいて前記差成分除去手段に供給する前記第1および第2の直交信号の少なくとも一方の振幅を制御する振幅制御手段とを含み、前記振幅制御手段は、前記仮想誤差信号の振幅が一定期間にわたり増大したか否かを、前記差分信号の極性から検出し、前記仮想誤差信号の振幅が一定期間にわたり増大した場合には、極性を反転させた前記差分信号にもとづいて前記直交信号の振幅を制御することを特徴とする。
【0025】
本発明では、誤差検出手段は、差成分除去手段が出力する第1および第2の直交信号を直交成分とする仮想信号の本来の振幅および位相からのズレを表す、直交信号である第1および第2の誤差信号を生成し、差分抽出手段は、誤差検出手段が生成した第1および第2の誤差信号を直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号を出力する。そして、振幅制御手段は、仮想誤差信号の振幅が一定期間にわたり増大したか否かを、差分信号の極性から検出し、仮想誤差信号の振幅が一定期間にわたり増大した場合には、仮想誤差信号の極性を反転させて、差成分除去手段に供給する第1および第2の直交信号の少なくとも一方の振幅を制御する。
【0026】
このように、本発明では、入力信号の周波数とローカル発振器の発振周波数との差の周波数の信号成分を除去した後の第1および第2の直交信号にもとづいて、直交検波後の信号の振幅制御を行うので、入力信号の周波数とローカル発振器の発振周波数とが一致しているような場合でも、入力信号の内容に係わらず、直交検波後の直交信号間の振幅差を確実に解消することができる。
【0027】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。
図1は本発明による自動利得制御回路を備えた復調器の一例を示すブロック図、図2は図1の復調器を構成するAGC回路を示すブロック図である。図1において図7などと同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【0028】
図1に示した実施の形態例の自動利得制御回路を備えた復調器6が、図7に示した従来の自動利得制御回路を備えて復調器と異なるのは、直交検波直後のAGC回路を、AGC回路8に置き換えた点である。
AGC回路8は、図2に示したように、誤差検出器140が生成した誤差信号Ei、Eq(第1および第2の誤差信号)を互いに直交する直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号12を出力する差分抽出器14を備えている。なお、上記仮想誤差信号を直交検波したとすると、その直交成分である誤差信号Ei、Eqが得られることになる。AGC回路8はまた、上記仮想誤差信号の振幅が一定期間にわたり増大したか否かを、差分信号12の極性から検出し、仮想誤差信号の振幅が一定期間にわたり増大した場合には、仮想誤差信号の振幅が小さくなるように、複素乗算器114に供給するQ信号Qch2を、差分信号12の大きさに応じて制御する振幅制御手段16を備えている。
【0029】
図3は差分抽出器14を詳しく示すブロック図である。図3に示したように、差分抽出器14は、乗算器18、20、加算器22、減算器24、ならびにフリップフロップ回路26(F/F)を含んで構成されている。
乗算器18、20により誤差信号Ei、Eqの2乗が計算され、その結果は、加算器22により加算されて、振幅信号10として出力される。したがって、振幅信号10の大きさの平方根が上記仮想誤差信号の振幅となり、よって振幅信号10の大きさは、仮想誤差信号の振幅に対応している。
【0030】
フリップフロップ回路26には、本実施の形態例では、A/D変換器106、108に供給されるサンプリングクロック信号に同期したクロック信号が供給され、このクロック信号に同期して振幅信号10の値を保持する。したがって、減算器24は、サンプリングクロック信号のたとえば、ある立ち上がりに対応する振幅信号10の値から、1つ前の立ち上がりに対応する振幅信号10の値を減じた値の信号を差分信号12として出力する。
したがって、差分信号12は、上記クロック信号の各周期ごとの振幅信号10の変化分を表している。言い換えると、差分信号12は、I信号Ich4およびQ信号Qch4間の振幅差が上記クロック信号の各周期ごとにどれだけ変化したかを表している。
【0031】
そして、振幅制御手段16は、図2に示したように、差分抽出器14が出力する差分信号12の極性が一定期間、正であった場合に差分信号12の極性を切り替える極性切替器28と、極性切替器28により極性が切り換えられた差分信号12Aを入力とするローパスフィルタ30と、A/D変換回路2が出力するQ信号Qch1にローパスフィルタ30の出力信号を乗じる乗算器32とを備えている。
【0032】
図4は極性切替器28を詳しく示すブロック図、図5はローパスフィルタ30を詳しく示すブロック図である。
図4に示したように、極性切替器28は、カウンタ34および極性反転器36を備え、カウンタ34は、上記クロック信号に同期して次々に入力される差分信号12の極性が正であれば、その都度、カウントアップし、一方、負であればリセットされる。そして、設定された所定回数nだけカウントアップした場合には極性切替信号38を出力し、極性反転器36はこれにより、差分信号12の極性を反転してローパスフィルタ30に出力する。なお、カウンタ34は極性切替信号38を出力した後はリセットされる。
ローパスフィルタ30は図5に示したように、乗算器40、加算器42、ならびにフリップフロップ44から成り、極性切替器28の出力信号を平滑化して乗算器32に供給する構成となっている。
【0033】
次にこのように構成された自動利得制御回路を備えた復調器6の動作について、AGC回路8に係わる動作を中心に説明する。
I信号Ich4およびQ信号Qch4の振幅が異なっている場合、I信号Ich4およびQ信号Qch4の信号点は、本来、図14に示したいずれかの点204となるべきところが、小円206上となる。そして、小円206の半径が、I信号Ich4およびQ信号Qch4の振幅差に対応している。
【0034】
誤差検出器140では、信号点誤差検出器158、160が、それぞれI信号Ich4およびQ信号Qch4の振幅の、本来の振幅からのズレを求め、結果を誤差信号Ei、Eqとして出力する。この誤差信号Ei、Eqを直交成分とする仮想誤差信号の振幅(すなわち、誤差信号Ei、Eqの振幅の2乗和の平方根)が図15の位相平面における小円206の半径に対応しており、これが小さくなるように制御することで、I信号Ich4およびQ信号Qch4の間の振幅差を解消することができる。
【0035】
差分抽出器14では、乗算器18、20により誤差信号Ei、Eqの2乗が計算され、その結果は、加算器22により加算されて、振幅信号10として出力される。したがって、振幅信号10の大きさの平方根が上記仮想誤差信号の振幅となり、よって振幅信号10の大きさは、仮想誤差信号の振幅に対応している。
この振幅信号10から、上述のようにフリップフロップ回路26および減算器24により、上記クロック信号の各周期ごとの振幅信号10の変化分を表す差分信号12が生成される。
【0036】
そして、極性切替器28は、この差分信号12の極性が一定期間、正であった場合に差分信号12の極性を切り替える。なお、一定期間とは、カウンタ34が上記所定回数nだけカウントアップする期間のことである。
極性切替器28の出力信号12Aは、ローパスフィルタ30により平滑化され、乗算器32によりQ信号Qch1に乗ぜられ、Q信号Qch1の振幅が制御されてQ信号Qch2として出力される。
上述のように、差分信号12が連続して正になるということは、上記仮想誤差信号の振幅が増大していることを意味し、したがって、これまで乗算器32に与えられていた信号の極性では、I信号Ich4およびQ信号Qch4の振幅差がしだいに拡大することになる。よって、差分信号12が連続して正になった場合に、極性を反転させることで、Q信号の振幅を正しく制御して、I信号Ich4およびQ信号Qch4の振幅差を解消させることが可能となる。
【0037】
このように、本実施の形態例の自動利得制御回路を備えた復調器6では、入力信号124の周波数とローカル発振器116の発振周波数との差の周波数の信号成分を除去した後のI信号Ich4およびQ信号Qch4にもとづいて、直交検波後の信号の振幅制御を行うので、入力信号124の周波数とローカル発振器116の発振周波数とが一致しているような場合でも、入力信号124の内容に係わらず、直交検波後の直交信号間の振幅差を確実に解消することができる。
【0038】
次に、第2の実施の形態例について説明する。
図5は差分抽出器14の他の構成例を示すブロック図である。図中、図3と同一の要素には同一の符号が付されている。
図3に示した差分抽出器14では、各誤差信号Ei、Eqの2乗を計算した後、加算器22により加算を行ったが、2乗するかわりに、図5に示したように、絶対値回路46、48を用いて誤差信号Ei、Eqの絶対値を計算し、それらを加算器22により加算しても、加算結果は、I信号Ich4およびQ信号Qch4の振幅差を表すものとなり、同様に、振幅制御を行うことが可能である。この方式では精度の点で若干劣るものの、回路構成は簡素となり、コスト的に有利となる。
【0039】
【発明の効果】
以上説明したように本発明は、ローカル発振器が発生した発振信号、および同発振信号をほぼ90度位相シフトした信号と入力信号とをそれぞれ掛け合わせることで、前記入力信号を直交検波して第1および第2の直交信号を出力する直交検波手段と、前記直交検波手段が出力する前記第1および第2の直交信号をサンプリングしてデジタル信号に変換するA/D変換手段と、前記A/D変換手段によりデジタル化された前記第1および第2の直交信号の少なくとも一方の振幅を制御する利得制御手段と、前記利得制御手段が出力する前記第1および第2の直交信号から、前記発振信号の周波数と前記入力信号の周波数との差の周波数の信号成分を除去する差成分除去手段とを備えた復調器であって、前記差成分除去手段が出力する前記第1および第2の直交信号を互いに直交する直交成分とする仮想信号の本来の振幅および位相からのズレを表す、直交信号である第1および第2の誤差信号を生成する誤差検出手段を含み、前記利得制御手段は、前記誤差検出手段が生成した前記第1および第2の誤差信号を直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号を出力する差分抽出手段と、前記差分抽出手段が出力する前記差分信号の大きさにもとづいて前記差成分除去手段に供給する前記第1および第2の直交信号の少なくとも一方の振幅を制御する振幅制御手段とを含み、前記振幅制御手段は、前記仮想誤差信号の振幅が一定期間にわたり増大したか否かを、前記差分信号の極性から検出し、前記仮想誤差信号の振幅が一定期間にわたり増大した場合には、極性を反転させた前記差分信号にもとづいて前記直交信号の振幅を制御することを特徴とする。
【0040】
本発明では、誤差検出手段は、差成分除去手段が出力する第1および第2の直交信号を直交成分とする仮想信号の本来の振幅および位相からのズレを表す、直交信号である第1および第2の誤差信号を生成し、差分抽出手段は、誤差検出手段が生成した第1および第2の誤差信号を直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号を出力する。そして、振幅制御手段は、仮想誤差信号の振幅が一定期間にわたり増大したか否かを、差分信号の極性から検出し、仮想誤差信号の振幅が一定期間にわたり増大した場合には、仮想誤差信号の極性を反転させて、差成分除去手段に供給する第1および第2の直交信号の少なくとも一方の振幅を制御する。
【0041】
このように、本発明では、入力信号の周波数とローカル発振器の発振周波数との差の周波数の信号成分を除去した後の第1および第2の直交信号にもとづいて、直交検波後の信号の振幅制御を行うので、入力信号の周波数とローカル発振器の発振周波数とが一致しているような場合でも、入力信号の内容に係わらず、直交検波後の直交信号間の振幅差を確実に解消することができる。
【図面の簡単な説明】
【図1】本発明による自動利得制御回路を備えた復調器の一例を示すブロック図である。
【図2】図1の自動利得制御回路を備えた復調器を構成するAGC回路を示すブロック図である。
【図3】差分抽出器を詳しく示すブロック図である。
【図4】極性切替器を詳しく示すブロック図である。
【図5】ローパスフィルタを詳しく示すブロック図である。
【図6】差分抽出器の他の構成例を示すブロック図である。
【図7】従来のデジタル無線通信システムを構成する復調器の一例を示すブロック図である。
【図8】従来のAGC回路の構成を示すブロック図である。
【図9】他のAGC回路の構成を示すブロック図である。
【図10】誤差検出器の構成を示すブロック図である。
【図11】ローパスフィルタのブロック図である。
【図12】数値制御発振回路のブロック図である。
【図13】複素乗算器のブロック図である。
【図14】I信号の振幅を横軸、Q信号の振幅を縦軸とする座標軸を設定した位相平面を表す位相平面図である。
【図15】振幅差が存在する場合の信号点の軌跡を示す位相平面図である。
【図16】従来のAGC回路における問題点を説明する位相平面図である。
【符号の説明】
Ei……誤差信号、Ich1……I信号、Pd1、Pd2……位相誤差信号、Qch1……Q信号、sin……位相回転信号、Eq……誤差信号、Ich2……I信号、Qch2……Q信号、cos……位相回転信号、Ich3……I信号、Qch3……Q信号、Ich4……I信号、Qch4……Q信号、6……復調器、8……AGC回路、10……振幅信号、12……差分信号、14……差分抽出器、16……振幅制御手段、18、20……乗算器、22……加算器、24……減算器、26……フリップフロップ回路、28……極性切替器、30……ローパスフィルタ、32……乗算器、34……カウンタ、36……極性反転器、38……極性切替信号、40……乗算器、42……加算器、44……フリップフロップ、46……絶対値回路、48……絶対値回路、102……復調器、104……直交検波手段、106……A/D変換器、108……A/D変換器、110……AGC回路、112……AGC回路、114……複素乗算器、116……ローカル発振器、118……移相器、120、122……乗算器、124……入力信号、126、128……絶対値回路、130……減算回路、132……ローパスフィルタ、134……乗算器、136……ローパスフィルタ、138……数値制御発振器、140……誤差検出器、142、144……乗算器、146……ローパスフィルタ、148……ローパスフィルタ、150……極性判定回路、152……極性判定回路、154、156……乗算器、158……信号点誤差検出器、160……信号点誤差検出器、162、164……乗算器、166……減算器、172……フリップフロップ回路、174、176……乗算器、178、180……加算器、182……積分器、184……cos発振器、186……sin発振器、190、192、194、196……乗算器、198……減算器、200……加算器、212……誤差信号。
Claims (6)
- ローカル発振器が発生した発振信号、および同発振信号をほぼ90度位相シフトした信号と入力信号とをそれぞれ掛け合わせることで、前記入力信号を直交検波して第1および第2の直交信号を出力する直交検波手段と、
前記直交検波手段が出力する前記第1および第2の直交信号をサンプリングしてデジタル信号に変換するA/D変換手段と、
前記A/D変換手段によりデジタル化された前記第1および第2の直交信号の少なくとも一方の振幅を制御する利得制御手段と、
前記利得制御手段が出力する前記第1および第2の直交信号から、前記発振信号の周波数と前記入力信号の周波数との差の周波数の信号成分を除去する差成分除去手段とを備えた復調器であって、
前記差成分除去手段が出力する前記第1および第2の直交信号を互いに直交する直交成分とする仮想信号の本来の振幅および位相からのズレを表す、直交信号である第1および第2の誤差信号を生成する誤差検出手段を含み、
前記利得制御手段は、
前記誤差検出手段が生成した前記第1および第2の誤差信号を直交成分とする仮想誤差信号の振幅に対応する大きさの振幅信号を生成し、同振幅信号の時間に関する変化分を表す差分信号を出力する差分抽出手段と、
前記差分抽出手段が出力する前記差分信号の大きさにもとづいて前記差成分除去手段に供給する前記第1および第2の直交信号の少なくとも一方の振幅を制御する振幅制御手段とを含み、
前記振幅制御手段は、前記仮想誤差信号の振幅が一定期間にわたり増大したか否かを、前記差分信号の極性から検出し、前記仮想誤差信号の振幅が一定期間にわたり増大した場合には、極性を反転させた前記差分信号にもとづいて前記直交信号の振幅を制御することを特徴とする自動利得制御回路を備えた復調器。 - 前記差分抽出手段は前記第1および第2の誤差信号をそれぞれ2乗して加算した結果を表す2乗和信号を生成し、時間的に隣接する2つの2乗和信号において新しいものから古いものを減じた結果を表す信号を前記差分信号として出力し、
前記振幅制御手段は、
前記差分抽出手段が出力する前記差分信号の極性が一定期間、正であった場合に前記差分信号の極性を切り替える極性切替器と、
前記極性切替器により極性が切り換えられた前記差分信号を入力とするローパスフィルタと、
前記A/D変換手段が出力する前記第1および第2の直交信号のいずれかに前記ローパスフィルタの出力信号を乗じる乗算器とを備えたことを特徴とする請求項1記載の自動利得制御回路を備えた復調器。 - 前記差成分除去手段は、
前記仮想信号の本来の位相からのズレの大きさを表す位相差信号を出力する位相誤差検出手段と、
前記位相誤差検出手段が出力する前記位相差信号にもとづいて周波数が変化する、互いに直交する第1および第2の位相回転信号を生成する信号生成手段と、
前記信号生成手段が生成した前記第1および第2の位相回転信号と、前記利得制御手段が出力する前記第1および第2の直交信号との複素乗算を行う複素乗算器とを備えていることを特徴とする請求項1記載の自動利得制御回路を備えた復調器。 - 前記信号生成手段は、前記位相誤差検出手段が出力する前記位相差信号を積分した上で、同位相差信号にもとづいて第1および第2の位相回転信号を生成することを特徴とする請求項3記載の自動利得制御回路を備えた復調器。
- 前記差成分除去手段が出力する前記第1および第2の直交信号の振幅を制御して前記誤差検出手段に出力する第2の利得制御手段を備え、
前記第2の利得制御手段は、前記誤差検出手段が出力する前記第1の誤差信号にもとづいて、同誤差信号の振幅が小さくなるように前記第1の直交信号の振幅を制御し、前記誤差検出手段が出力する前記第2の誤差信号にもとづいて、同誤差信号の振幅が小さくなるように前記第2の直交信号の振幅を制御することを特徴とする請求項1記載の自動利得制御回路を備えた復調器。 - 前記振幅制御手段は、時間的に連続する所定数の前記第1および第2の誤差信号にそれぞれ対応する前記仮想誤差信号の振幅が連続して増大したことを前記差分信号の極性にもとづいて検出したとき、前記仮想誤差信号の振幅が一定期間にわたり増大したとすることを特徴とする請求項1記載の自動利得制御回路を備えた復調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188615A JP3539554B2 (ja) | 2000-06-23 | 2000-06-23 | 自動利得制御回路を備えた復調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188615A JP3539554B2 (ja) | 2000-06-23 | 2000-06-23 | 自動利得制御回路を備えた復調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002009862A JP2002009862A (ja) | 2002-01-11 |
JP3539554B2 true JP3539554B2 (ja) | 2004-07-07 |
Family
ID=18688373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000188615A Expired - Fee Related JP3539554B2 (ja) | 2000-06-23 | 2000-06-23 | 自動利得制御回路を備えた復調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3539554B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4611954B2 (ja) | 2006-09-29 | 2011-01-12 | 日本電波工業株式会社 | 感知装置 |
JP2011101131A (ja) * | 2009-11-05 | 2011-05-19 | Nec Corp | バースト通信用変調装置、復調装置、変調および復調方法ならびに通信システム |
EP2381593B1 (en) * | 2010-04-21 | 2014-06-25 | Alcatel Lucent | Power adjustment of in-phase and quadrature components at a coherent optical receiver |
-
2000
- 2000-06-23 JP JP2000188615A patent/JP3539554B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002009862A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6310513B1 (en) | Demodulator and demodulation method for demodulating quadrature modulation signals | |
JP3728573B2 (ja) | 復調装置 | |
JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
JPH08251243A (ja) | 復調方法及び復調装置 | |
JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
EP1120942A2 (en) | Demodulator with automatic quadrature control | |
CA2180905C (en) | Digital demodulator | |
JP3539554B2 (ja) | 自動利得制御回路を備えた復調器 | |
JP2004088806A (ja) | ブロック位相推定のための装置および方法 | |
US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
JPH09275427A (ja) | ジッタ抑圧回路 | |
JP3029394B2 (ja) | Fsk復調装置 | |
JPH05211535A (ja) | 復調器のafc回路 | |
US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
JP2885052B2 (ja) | 自動周波数制御装置 | |
JP3552183B2 (ja) | 搬送波再生方法および装置 | |
JP3204239B2 (ja) | 復調器 | |
JP3006382B2 (ja) | 周波数オフセット補正装置 | |
JP3148090B2 (ja) | Ofdm信号同期復調器 | |
JPH09168039A (ja) | 搬送波再生回路 | |
JPH0870332A (ja) | クロック再生装置 | |
KR19980021021A (ko) | 디지탈 록 검출회로 | |
JP2518860B2 (ja) | 位相同期回路 | |
JP3206581B2 (ja) | 復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |