JPH09275427A - ジッタ抑圧回路 - Google Patents
ジッタ抑圧回路Info
- Publication number
- JPH09275427A JPH09275427A JP8082609A JP8260996A JPH09275427A JP H09275427 A JPH09275427 A JP H09275427A JP 8082609 A JP8082609 A JP 8082609A JP 8260996 A JP8260996 A JP 8260996A JP H09275427 A JPH09275427 A JP H09275427A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- jitter
- signal point
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
- H04L27/3827—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using only the demodulated baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 多重無線装置やＣＡＴＶ等に使用される多値
直交振幅変調方式の変調装置または復調装置で発生する
ジッタを抑圧するジッタ抑圧回路に関し、ジッタ量が増
大してもジッタを正確に抑圧することを課題とする。 【解決手段】 位相差検出手段１が、ジッタを含むＩ相
信号およびＱ相信号を基に、当該Ｉ相信号およびＱ相信
号が表す信号点を求め、当該信号点と、当該信号点に最
も近い理想信号点との位相差を検出する。判定手段２
が、上記の理想信号点が所定の信号点群に属している信
号点であるか否かを判定する。判定手段２の判定結果が
肯定であるときに、位相補正手段３が、位相差検出手段
１で検出された位相差に基づいて、上記のジッタを含む
Ｉ相信号およびＱ相信号が表す信号点の位相補正を行
う。
直交振幅変調方式の変調装置または復調装置で発生する
ジッタを抑圧するジッタ抑圧回路に関し、ジッタ量が増
大してもジッタを正確に抑圧することを課題とする。 【解決手段】 位相差検出手段１が、ジッタを含むＩ相
信号およびＱ相信号を基に、当該Ｉ相信号およびＱ相信
号が表す信号点を求め、当該信号点と、当該信号点に最
も近い理想信号点との位相差を検出する。判定手段２
が、上記の理想信号点が所定の信号点群に属している信
号点であるか否かを判定する。判定手段２の判定結果が
肯定であるときに、位相補正手段３が、位相差検出手段
１で検出された位相差に基づいて、上記のジッタを含む
Ｉ相信号およびＱ相信号が表す信号点の位相補正を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、ジッタ抑圧回路に
関し、特に、多重無線装置やＣＡＴＶ等に使用される多
値直交振幅変調（ＱＡＭ）方式の変調装置または復調装
置で発生するジッタを抑圧するジッタ抑圧回路に関す
る。
関し、特に、多重無線装置やＣＡＴＶ等に使用される多
値直交振幅変調（ＱＡＭ）方式の変調装置または復調装
置で発生するジッタを抑圧するジッタ抑圧回路に関す
る。
【０００２】多重無線装置やＣＡＴＶ等に使用される多
値直交振幅変調方式の送信装置や受信装置を小型化、低
コスト化したいという要求がある。特に、周波数変換部
において小型化、低コスト化を実現した場合、局部発振
器の発振周波数精度が低下する場合が多く、これにより
搬送波の劣化が発生する。この搬送波の劣化は、キャリ
アジッタ（以下、単にジッタと呼ぶ）と呼ばれ、搬送波
が時間的に変動するものである。このジッタは、回線品
質を低下させる原因となり、ＱＡＭの多値数が増大する
程、影響が大きい。本発明は、ジッタを抑圧するジッタ
抑圧回路に関する。
値直交振幅変調方式の送信装置や受信装置を小型化、低
コスト化したいという要求がある。特に、周波数変換部
において小型化、低コスト化を実現した場合、局部発振
器の発振周波数精度が低下する場合が多く、これにより
搬送波の劣化が発生する。この搬送波の劣化は、キャリ
アジッタ（以下、単にジッタと呼ぶ）と呼ばれ、搬送波
が時間的に変動するものである。このジッタは、回線品
質を低下させる原因となり、ＱＡＭの多値数が増大する
程、影響が大きい。本発明は、ジッタを抑圧するジッタ
抑圧回路に関する。
【０００３】
【従来の技術】従来のジッタ抑圧回路として、例えば図
１３に示すような復調回路に適用した回路がある。図
中、復調回路では、ミキサ部（ＭＩＸ）１１が、変調波
（ＤＥＭ）に対して直交検波を行い、Ｉ相信号およびＱ
相信号をロールオフフィルタ１２，１３へそれぞれ出力
する。ロールオフフィルタ１２，１３は、Ｉ相信号およ
びＱ相信号の波形成形をそれぞれ行う。搬送波再生制御
部（ＣＲ／ＣＯＮＴ）１４は、波形成形されたＩ相信号
およびＱ相信号を基に、再生搬送波の位相誤差を検出
し、ローパスフィルタ１５がその位相誤差から低周波成
分を抽出して電圧制御発振器１６へ送る。電圧制御発振
器１６は、ローパスフィルタ１５の出力に応じた周波数
の搬送波を再生し、ミキサ部１１へ供給する。
１３に示すような復調回路に適用した回路がある。図
中、復調回路では、ミキサ部（ＭＩＸ）１１が、変調波
（ＤＥＭ）に対して直交検波を行い、Ｉ相信号およびＱ
相信号をロールオフフィルタ１２，１３へそれぞれ出力
する。ロールオフフィルタ１２，１３は、Ｉ相信号およ
びＱ相信号の波形成形をそれぞれ行う。搬送波再生制御
部（ＣＲ／ＣＯＮＴ）１４は、波形成形されたＩ相信号
およびＱ相信号を基に、再生搬送波の位相誤差を検出
し、ローパスフィルタ１５がその位相誤差から低周波成
分を抽出して電圧制御発振器１６へ送る。電圧制御発振
器１６は、ローパスフィルタ１５の出力に応じた周波数
の搬送波を再生し、ミキサ部１１へ供給する。
【０００４】ジッタ抑圧回路では、制御部（ＣＯＮＴ）
１７が、復調回路から送られたジッタを含むＩ相信号お
よびＱ相信号を基に、これらのＩ相信号およびＱ相信号
が表す信号点を求め、この信号点と、この信号点に最も
近い本来の信号点（理想信号点）との位相差θを検出す
る。積分器１８は、制御部１７で検出された位相差θの
時間積分を行って、ノイズ成分を取り除き、位相差Θと
して移相器２１へ送る。
１７が、復調回路から送られたジッタを含むＩ相信号お
よびＱ相信号を基に、これらのＩ相信号およびＱ相信号
が表す信号点を求め、この信号点と、この信号点に最も
近い本来の信号点（理想信号点）との位相差θを検出す
る。積分器１８は、制御部１７で検出された位相差θの
時間積分を行って、ノイズ成分を取り除き、位相差Θと
して移相器２１へ送る。
【０００５】移相器２１の前には所定時間の遅延を行う
遅延器１９，２０が設けられ、復調回路から送られたジ
ッタを含むＩ相信号およびＱ相信号に対して所定時間の
遅延が行なわれる。その上で、移相器２１が、積分器１
８から出力された位相差Θだけ、Ｉ相信号およびＱ相信
号が表す信号点の位相に対して位相補正を行う。この位
相補正がジッタの抑圧となる。
遅延器１９，２０が設けられ、復調回路から送られたジ
ッタを含むＩ相信号およびＱ相信号に対して所定時間の
遅延が行なわれる。その上で、移相器２１が、積分器１
８から出力された位相差Θだけ、Ｉ相信号およびＱ相信
号が表す信号点の位相に対して位相補正を行う。この位
相補正がジッタの抑圧となる。
【０００６】この位相補正として、移相器２１では、下
記式（１ａ），（１ｂ）の演算を行う。
記式（１ａ），（１ｂ）の演算を行う。
【０００７】
【数１】 Ｉ0 ＝ＩI × cosΘ−ＱI × sinΘ ・・・（１ａ） Ｑ0 ＝ＱI × cosΘ＋ＩI × sinΘ ・・・（１ｂ） ここで、ＩI ，ＱI は、移相器２１へ入力されるジッタ
抑圧前のＩ相信号およびＱ相信号を示し、Ｉ0 ，Ｑ
0 は、移相器２１から出力されたジッタ抑圧後のＩ相信
号およびＱ相信号を示す。
抑圧前のＩ相信号およびＱ相信号を示し、Ｉ0 ，Ｑ
0 は、移相器２１から出力されたジッタ抑圧後のＩ相信
号およびＱ相信号を示す。
【０００８】図１４に、上記演算をハードウェアで実現
する場合の移相器２１の内部構成を示す。図中、ＲＯＭ
３０は、アドレスΘのデータ格納場所に、データ cosΘ
および sinΘを格納するメモリであり、積分器１８から
位相差Θを受けると、そのΘに応じた cosΘおよび sin
Θを出力する。データ cosΘは乗算器３１，３４へ送ら
れ、データ sinΘは乗算器３３，３６へ送られる。移相
器２１へ入力されたジッタ抑圧前のＩ相信号（ＩI ）
は、乗算器３１，３６へ送られ、移相器２１へ入力され
たジッタ抑圧前のＱ相信号（ＱI ）は、乗算器３４，３
３へ送られる。そして、乗算器３１の積値は減算器３２
へ送られ、乗算器３３の積値も減算器３２へ送られ、減
算器３２は、乗算器３１からの積値から、乗算器３３か
らの積値を減算して差を求め、ジッタ抑圧後のＩ相信号
（Ｉ0 ）として出力する。同様に、乗算器３４の積値は
加算器３５へ送られ、乗算器３６の積値も加算器３５へ
送られ、加算器３５は、両積値の和を求め、ジッタ抑圧
後のＱ相信号（Ｑ0 ）として出力する。
する場合の移相器２１の内部構成を示す。図中、ＲＯＭ
３０は、アドレスΘのデータ格納場所に、データ cosΘ
および sinΘを格納するメモリであり、積分器１８から
位相差Θを受けると、そのΘに応じた cosΘおよび sin
Θを出力する。データ cosΘは乗算器３１，３４へ送ら
れ、データ sinΘは乗算器３３，３６へ送られる。移相
器２１へ入力されたジッタ抑圧前のＩ相信号（ＩI ）
は、乗算器３１，３６へ送られ、移相器２１へ入力され
たジッタ抑圧前のＱ相信号（ＱI ）は、乗算器３４，３
３へ送られる。そして、乗算器３１の積値は減算器３２
へ送られ、乗算器３３の積値も減算器３２へ送られ、減
算器３２は、乗算器３１からの積値から、乗算器３３か
らの積値を減算して差を求め、ジッタ抑圧後のＩ相信号
（Ｉ0 ）として出力する。同様に、乗算器３４の積値は
加算器３５へ送られ、乗算器３６の積値も加算器３５へ
送られ、加算器３５は、両積値の和を求め、ジッタ抑圧
後のＱ相信号（Ｑ0 ）として出力する。
【０００９】図１５（Ａ）は制御部１７の内部構成を示
す。すなわち、制御部１７はＲＯＭ３７で構成され、Ｒ
ＯＭ３７では、復調回路から送られたジッタを含むＩ相
信号およびＱ相信号に対応する２次元のアドレスのデー
タ格納場所に、これらのアドレスの値に対応する信号点
と、この信号点に最も近い本来の信号点（理想信号点）
との位相差θのデータが格納されている。
す。すなわち、制御部１７はＲＯＭ３７で構成され、Ｒ
ＯＭ３７では、復調回路から送られたジッタを含むＩ相
信号およびＱ相信号に対応する２次元のアドレスのデー
タ格納場所に、これらのアドレスの値に対応する信号点
と、この信号点に最も近い本来の信号点（理想信号点）
との位相差θのデータが格納されている。
【００１０】なお、制御部１７を演算装置で構成し、下
記式（２）に基づき位相差θを算出するようにしてもよ
い。
記式（２）に基づき位相差θを算出するようにしてもよ
い。
【００１１】
【数２】 θ＝ tan-1（Ｑ／Ｉ）− tan-1（Ｑ’／Ｉ’） ・・・（２） ここで、Ｑ，Ｉは、復調回路から送られたジッタを含む
Ｉ相信号およびＱ相信号を示し、Ｑ’，Ｉ’は、これら
のジッタを含むＩ相信号およびＱ相信号が表す信号点に
最も近い本来の信号点（理想信号点）を表すＩ相信号お
よびＱ相信号である。
Ｉ相信号およびＱ相信号を示し、Ｑ’，Ｉ’は、これら
のジッタを含むＩ相信号およびＱ相信号が表す信号点に
最も近い本来の信号点（理想信号点）を表すＩ相信号お
よびＱ相信号である。
【００１２】図１５（Ｂ）は積分器１８の内部構成を示
す。すなわち、積分器１８は、加算器３８とフリップフ
ロップ（ＦＦ）３９とから成るアキュムレータであり、
１シンボル前の演算結果に、新たに入力した位相差θを
順次加算する。かくして、制御部１７から送られた位相
差θを積分して位相差Θとして移相器２１へ出力する。
す。すなわち、積分器１８は、加算器３８とフリップフ
ロップ（ＦＦ）３９とから成るアキュムレータであり、
１シンボル前の演算結果に、新たに入力した位相差θを
順次加算する。かくして、制御部１７から送られた位相
差θを積分して位相差Θとして移相器２１へ出力する。
【００１３】このように、ジッタ抑圧回路は、移相器２
１の前側で検出した位相差Θに従って移相器２１を作動
させるフィードフォワード制御であるので、ジッタのよ
うな時間変動が高速なものに追従が可能である。
１の前側で検出した位相差Θに従って移相器２１を作動
させるフィードフォワード制御であるので、ジッタのよ
うな時間変動が高速なものに追従が可能である。
【００１４】
【発明が解決しようとする課題】ここで、この従来の復
調回路が、図１６に示すような６４ＱＡＭの信号を扱っ
ていると仮定する。そして、本来、信号点位置Ｐ１にあ
るべき信号点が、ジッタのために信号点位置Ｐ２にあっ
たとする。その場合、ジッタ抑圧回路では、信号点位置
Ｐ２に最も近い理想信号点の信号点位置Ｐ１を探し、そ
の理想信号点位置Ｐ１からの位相差θ１を検出するよう
にする。そして、この位相差θ１を基にしてジッタの抑
圧が行われ、信号点位置Ｐ２が理想信号点の信号点位置
Ｐ１に移動される。
調回路が、図１６に示すような６４ＱＡＭの信号を扱っ
ていると仮定する。そして、本来、信号点位置Ｐ１にあ
るべき信号点が、ジッタのために信号点位置Ｐ２にあっ
たとする。その場合、ジッタ抑圧回路では、信号点位置
Ｐ２に最も近い理想信号点の信号点位置Ｐ１を探し、そ
の理想信号点位置Ｐ１からの位相差θ１を検出するよう
にする。そして、この位相差θ１を基にしてジッタの抑
圧が行われ、信号点位置Ｐ２が理想信号点の信号点位置
Ｐ１に移動される。
【００１５】しかし、ジッタが大きくなって、本来、信
号点位置Ｐ１にあるべき信号点が信号点位置Ｐ３に位置
した場合には、他の理想信号点の信号点位置Ｐ４が、信
号点位置Ｐ３に最も近くなり、そのため、本来ならば位
相差θ２が検出されるべきところを、ジッタ抑圧回路
は、理想信号点の信号点位置Ｐ４からの位相差θ３を検
出してしまい、この位相差θ３を基にしてジッタの抑圧
が行われる。そのため、ジッタが減少するどころか、か
えってジッタが増大してしまうとともに、ビットエラー
を招いてしまうという問題点があった。
号点位置Ｐ１にあるべき信号点が信号点位置Ｐ３に位置
した場合には、他の理想信号点の信号点位置Ｐ４が、信
号点位置Ｐ３に最も近くなり、そのため、本来ならば位
相差θ２が検出されるべきところを、ジッタ抑圧回路
は、理想信号点の信号点位置Ｐ４からの位相差θ３を検
出してしまい、この位相差θ３を基にしてジッタの抑圧
が行われる。そのため、ジッタが減少するどころか、か
えってジッタが増大してしまうとともに、ビットエラー
を招いてしまうという問題点があった。
【００１６】本発明はこのような点に鑑みてなされたも
のであり、ジッタ量が増大してもジッタの正確な抑圧を
可能にしたジッタ抑圧回路を提供することを目的とす
る。
のであり、ジッタ量が増大してもジッタの正確な抑圧を
可能にしたジッタ抑圧回路を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、ジッタを含むＩ相信
号およびＱ相信号を基に、当該Ｉ相信号およびＱ相信号
が表す信号点を求め、当該信号点と、当該信号点に最も
近い理想信号点との位相差を検出する位相差検出手段１
と、上記の理想信号点が所定の信号点群に属している信
号点であるか否かを判定する判定手段２と、判定手段２
の判定結果が肯定であるときに、位相差検出手段１で検
出された位相差に基づいて、上記のジッタを含むＩ相信
号およびＱ相信号が表す信号点の位相補正を行う位相補
正手段３とを有することを特徴とするジッタ抑圧回路が
提供される。
成するために、図１に示すように、ジッタを含むＩ相信
号およびＱ相信号を基に、当該Ｉ相信号およびＱ相信号
が表す信号点を求め、当該信号点と、当該信号点に最も
近い理想信号点との位相差を検出する位相差検出手段１
と、上記の理想信号点が所定の信号点群に属している信
号点であるか否かを判定する判定手段２と、判定手段２
の判定結果が肯定であるときに、位相差検出手段１で検
出された位相差に基づいて、上記のジッタを含むＩ相信
号およびＱ相信号が表す信号点の位相補正を行う位相補
正手段３とを有することを特徴とするジッタ抑圧回路が
提供される。
【００１８】以上のような構成において、まず、位相差
検出手段１が、入力されたジッタを含むＩ相信号および
Ｑ相信号を基に、当該Ｉ相信号およびＱ相信号が表す信
号点を求め、当該信号点と、当該信号点に最も近い理想
信号点との位相差を検出する。一方、判定手段２が、上
記の理想信号点が所定の信号点群に属している信号点で
あるか否かを判定する。すなわち、信号点配置の直交座
標において、振幅が同一で、互いの位相差が大きい理想
信号点グループを、所定の信号点群に設定する。そし
て、今回入力のＩ相信号およびＱ相信号が表す信号点に
最も近い理想信号点が、こうした所定の信号点群に属し
ている場合には、判定手段２は、判定結果が肯定である
旨を位相補正手段３へ知らせる。判定結果が肯定である
場合、隣接理想信号点どうしが比較的離れているので、
今回入力のＩ相信号およびＱ相信号が表す信号点にジッ
タが含まれていても、隣接の理想信号点と誤認される可
能性が比較的低く、したがって、検出されたジッタは正
しい値を示していると判断される。
検出手段１が、入力されたジッタを含むＩ相信号および
Ｑ相信号を基に、当該Ｉ相信号およびＱ相信号が表す信
号点を求め、当該信号点と、当該信号点に最も近い理想
信号点との位相差を検出する。一方、判定手段２が、上
記の理想信号点が所定の信号点群に属している信号点で
あるか否かを判定する。すなわち、信号点配置の直交座
標において、振幅が同一で、互いの位相差が大きい理想
信号点グループを、所定の信号点群に設定する。そし
て、今回入力のＩ相信号およびＱ相信号が表す信号点に
最も近い理想信号点が、こうした所定の信号点群に属し
ている場合には、判定手段２は、判定結果が肯定である
旨を位相補正手段３へ知らせる。判定結果が肯定である
場合、隣接理想信号点どうしが比較的離れているので、
今回入力のＩ相信号およびＱ相信号が表す信号点にジッ
タが含まれていても、隣接の理想信号点と誤認される可
能性が比較的低く、したがって、検出されたジッタは正
しい値を示していると判断される。
【００１９】そこで、判定結果が肯定である場合には、
位相補正手段３が、位相差検出手段１で検出された位相
差に基づいて、上記のジッタを含むＩ相信号およびＱ相
信号が表す信号点の位相補正を行う。もし、判定結果が
否定である場合には、位相差検出手段１で検出された位
相差は、隣接の理想信号点との位相差である可能性があ
るので、位相補正手段３は、この位相差検出手段１で検
出された位相差を位相補正に使用しないようにし、例え
ば、判定結果が以前に肯定であったときに検出された位
相差をそのまま位相補正に使用する。
位相補正手段３が、位相差検出手段１で検出された位相
差に基づいて、上記のジッタを含むＩ相信号およびＱ相
信号が表す信号点の位相補正を行う。もし、判定結果が
否定である場合には、位相差検出手段１で検出された位
相差は、隣接の理想信号点との位相差である可能性があ
るので、位相補正手段３は、この位相差検出手段１で検
出された位相差を位相補正に使用しないようにし、例え
ば、判定結果が以前に肯定であったときに検出された位
相差をそのまま位相補正に使用する。
【００２０】かくして、ジッタ量が増大してもジッタの
正確な抑圧が可能となる。
正確な抑圧が可能となる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、本発明のジッタ抑圧回路の
第１の実施の形態の原理構成を、図１を参照して説明す
る。第１の実施の形態は、ジッタを含むＩ相信号および
Ｑ相信号を基に、当該Ｉ相信号およびＱ相信号が表す信
号点を求め、当該信号点と、当該信号点に最も近い理想
信号点との位相差を検出する位相差検出手段１と、上記
の理想信号点が所定の信号点群に属している信号点であ
るか否かを判定する判定手段２と、判定手段２の判定結
果が肯定であるときに、位相差検出手段１で検出された
位相差に基づいて、上記のジッタを含むＩ相信号および
Ｑ相信号が表す信号点の位相補正を行う位相補正手段３
とから構成される。
に基づいて説明する。まず、本発明のジッタ抑圧回路の
第１の実施の形態の原理構成を、図１を参照して説明す
る。第１の実施の形態は、ジッタを含むＩ相信号および
Ｑ相信号を基に、当該Ｉ相信号およびＱ相信号が表す信
号点を求め、当該信号点と、当該信号点に最も近い理想
信号点との位相差を検出する位相差検出手段１と、上記
の理想信号点が所定の信号点群に属している信号点であ
るか否かを判定する判定手段２と、判定手段２の判定結
果が肯定であるときに、位相差検出手段１で検出された
位相差に基づいて、上記のジッタを含むＩ相信号および
Ｑ相信号が表す信号点の位相補正を行う位相補正手段３
とから構成される。
【００２２】つぎに、こうした第１の実施の形態の詳し
い構成を図２を参照して説明する。なお、図１に示す構
成と図２に示す構成との対応関係については、この詳し
い構成の説明の後に記述する。
い構成を図２を参照して説明する。なお、図１に示す構
成と図２に示す構成との対応関係については、この詳し
い構成の説明の後に記述する。
【００２３】図２は、第１の実施の形態のジッタ抑圧回
路を含む受信装置の復調部を示すブロック図である。図
２に示す構成は、図１３に示した構成と基本的に同じ部
分を持つので、そうした同一部分には同一の参照符号を
付して説明を省略する。
路を含む受信装置の復調部を示すブロック図である。図
２に示す構成は、図１３に示した構成と基本的に同じ部
分を持つので、そうした同一部分には同一の参照符号を
付して説明を省略する。
【００２４】第１の実施の形態では、ジッタ抑圧回路に
制御部４１が設けられる。制御部４１には復調回路から
Ｉ相信号およびＱ相信号が入力され、また、制御部４１
は、ＲＯＭ４１ａと、フリップフロップ（ＦＦ）４１ｂ
と、信号点判定部４１ｃとから構成される。ＲＯＭ４１
ａでは、復調回路から送られたジッタを含むＩ相信号お
よびＱ相信号に対応する２次元のアドレスのデータ格納
場所に、これらのアドレスの値に対応する信号点と、こ
の信号点に最も近い本来の信号点（理想信号点）との位
相差θのデータが格納されている。フリップフロップ４
１ｂは、信号点判定部４１ｃから後述の更新信号が送ら
れると、ＲＯＭ４１ａから今回出力されたデータを、前
回までに保持していたデータの代わりに保持するととも
に、この新たに保持したデータを積分器１８へ出力す
る。一方、信号点判定部４１ｃから後述のホールド信号
が送られると、前回までに保持していたデータをそのま
ま保持し続けるとともに、そのデータを積分器１８へ出
力する。この場合、フリップフロップ４１ｂは、ＲＯＭ
４１ａから今回出力されたデータを無視する。
制御部４１が設けられる。制御部４１には復調回路から
Ｉ相信号およびＱ相信号が入力され、また、制御部４１
は、ＲＯＭ４１ａと、フリップフロップ（ＦＦ）４１ｂ
と、信号点判定部４１ｃとから構成される。ＲＯＭ４１
ａでは、復調回路から送られたジッタを含むＩ相信号お
よびＱ相信号に対応する２次元のアドレスのデータ格納
場所に、これらのアドレスの値に対応する信号点と、こ
の信号点に最も近い本来の信号点（理想信号点）との位
相差θのデータが格納されている。フリップフロップ４
１ｂは、信号点判定部４１ｃから後述の更新信号が送ら
れると、ＲＯＭ４１ａから今回出力されたデータを、前
回までに保持していたデータの代わりに保持するととも
に、この新たに保持したデータを積分器１８へ出力す
る。一方、信号点判定部４１ｃから後述のホールド信号
が送られると、前回までに保持していたデータをそのま
ま保持し続けるとともに、そのデータを積分器１８へ出
力する。この場合、フリップフロップ４１ｂは、ＲＯＭ
４１ａから今回出力されたデータを無視する。
【００２５】信号点判定部４１ｃはＲＯＭで構成され、
ＲＯＭでは、復調回路から送られたジッタを含むＩ相信
号およびＱ相信号に対応する２次元のアドレスのデータ
格納場所に、これらのアドレスの値に対応する信号点に
最も近い理想信号点が、所定の信号点群に属している場
合に出力される更新信号、および属していない場合に出
力されるホールド信号が格納されている。なお、信号点
判定部４１ｃは論理回路で構成してもよい。
ＲＯＭでは、復調回路から送られたジッタを含むＩ相信
号およびＱ相信号に対応する２次元のアドレスのデータ
格納場所に、これらのアドレスの値に対応する信号点に
最も近い理想信号点が、所定の信号点群に属している場
合に出力される更新信号、および属していない場合に出
力されるホールド信号が格納されている。なお、信号点
判定部４１ｃは論理回路で構成してもよい。
【００２６】すなわち、信号点配置の直交座標におい
て、振幅が同一で、互いの位相差が大きい理想信号点グ
ループを、所定の信号点群に設定する。例えば、図３に
示すように、６４ＱＡＭの信号点配置の直交座標におい
て、最大振幅の４つの信号点は、ジッタによって最大４
５°まで位相がずれたとしても同一振幅の隣接信号点と
誤認される虞はない。したがって、こうした信号点群に
属する理想信号に対応する信号点において検出されたジ
ッタは、正しく検出されたジッタである確率が高いの
で、更新信号を出力し、この検出ジッタに基づいてジッ
タ抑圧を行おうとするものである。なお、こうした所定
の信号点群に属さない理想信号に対応する信号点におい
て検出されたジッタは、正しく検出されていないジッタ
である可能性があるので、この検出ジッタを捨ててしま
い、以前に正しく検出されたジッタを代用してジッタ抑
圧を行おうとするものである。
て、振幅が同一で、互いの位相差が大きい理想信号点グ
ループを、所定の信号点群に設定する。例えば、図３に
示すように、６４ＱＡＭの信号点配置の直交座標におい
て、最大振幅の４つの信号点は、ジッタによって最大４
５°まで位相がずれたとしても同一振幅の隣接信号点と
誤認される虞はない。したがって、こうした信号点群に
属する理想信号に対応する信号点において検出されたジ
ッタは、正しく検出されたジッタである確率が高いの
で、更新信号を出力し、この検出ジッタに基づいてジッ
タ抑圧を行おうとするものである。なお、こうした所定
の信号点群に属さない理想信号に対応する信号点におい
て検出されたジッタは、正しく検出されていないジッタ
である可能性があるので、この検出ジッタを捨ててしま
い、以前に正しく検出されたジッタを代用してジッタ抑
圧を行おうとするものである。
【００２７】具体的に、所定の信号点群を規定する方法
として、信号点配置の直交座標において、振幅による範
囲の設定を行い、その範囲内に存在することを以て、所
定の信号群を構成する信号点であるとする。図３の場
合、最大振幅の４つの信号点を特定するために、最大振
幅の４つの信号点と、２番目に大きい振幅の８つの信号
点とを分ける円Ｃ１を考え、この円Ｃ１の外側にあれ
ば、所定の信号点群に属する信号点であると判定する。
として、信号点配置の直交座標において、振幅による範
囲の設定を行い、その範囲内に存在することを以て、所
定の信号群を構成する信号点であるとする。図３の場
合、最大振幅の４つの信号点を特定するために、最大振
幅の４つの信号点と、２番目に大きい振幅の８つの信号
点とを分ける円Ｃ１を考え、この円Ｃ１の外側にあれ
ば、所定の信号点群に属する信号点であると判定する。
【００２８】また、図４に示すように、２番目に大きい
振幅の８つの信号点を、所定の信号点群として設定して
もよい。この場合には、図３に示す所定の信号点群の場
合よりも信号点どうしが互いに接近しているので、図３
に示す所定の信号点群の場合に正しく検出可能なジッタ
程大きなジッタには対応できない。しかし、図４に示す
所定の信号点群の場合には、８／６４の頻度でジッタ抑
圧ができる（図３に示す所定の信号点群の場合には、ジ
ッタ抑圧は４／６４の頻度で行われる）。なお、これら
の２番目に大きい振幅の８つの信号点を特定するため
に、２番目に大きい振幅の８つの信号点と、３番目に大
きい振幅の８つの信号点とを分ける円Ｃ２を考え、この
円Ｃ２の外側にあり、かつ円Ｃ１の内側にあれば、所定
の信号点群に属する信号点であると判定する。
振幅の８つの信号点を、所定の信号点群として設定して
もよい。この場合には、図３に示す所定の信号点群の場
合よりも信号点どうしが互いに接近しているので、図３
に示す所定の信号点群の場合に正しく検出可能なジッタ
程大きなジッタには対応できない。しかし、図４に示す
所定の信号点群の場合には、８／６４の頻度でジッタ抑
圧ができる（図３に示す所定の信号点群の場合には、ジ
ッタ抑圧は４／６４の頻度で行われる）。なお、これら
の２番目に大きい振幅の８つの信号点を特定するため
に、２番目に大きい振幅の８つの信号点と、３番目に大
きい振幅の８つの信号点とを分ける円Ｃ２を考え、この
円Ｃ２の外側にあり、かつ円Ｃ１の内側にあれば、所定
の信号点群に属する信号点であると判定する。
【００２９】また、図５に示すように、最も小さい振幅
の４つの信号点を、所定の信号点群として設定してもよ
い。この場合には、図３に示す所定の信号点群の場合と
同じ精度でジッタ検出ができる。なお、これらの最小振
幅の４つの信号点を特定するために、最小振幅の４つの
信号点と、２番目に小さい振幅の８つの信号点とを分け
る円Ｃ３を考え、この円Ｃ３の内側にあれば、所定の信
号点群に属する信号点であると判定する。
の４つの信号点を、所定の信号点群として設定してもよ
い。この場合には、図３に示す所定の信号点群の場合と
同じ精度でジッタ検出ができる。なお、これらの最小振
幅の４つの信号点を特定するために、最小振幅の４つの
信号点と、２番目に小さい振幅の８つの信号点とを分け
る円Ｃ３を考え、この円Ｃ３の内側にあれば、所定の信
号点群に属する信号点であると判定する。
【００３０】さらに、図３〜図５に示す各信号点を組み
合わせて、所定の信号点群とするようにしてもよい。な
お、フリップフロップ４１ｂは、信号点判定部４１ｃか
らホールド信号が送られると、前回までに保持していた
データをそのまま保持し続けるとともに、そのデータを
積分器１８へ出力するようにしている。これに代わっ
て、信号点判定部４１ｃからホールド信号が送られる
と、フリップフロップ４１ｂは、位相差値「０」を積分
器１８へ出力するようにしてもよい。この場合、積分器
１８の特性を調整することにより、前回データを保持し
続ける場合と同等の結果を得ることができる。
合わせて、所定の信号点群とするようにしてもよい。な
お、フリップフロップ４１ｂは、信号点判定部４１ｃか
らホールド信号が送られると、前回までに保持していた
データをそのまま保持し続けるとともに、そのデータを
積分器１８へ出力するようにしている。これに代わっ
て、信号点判定部４１ｃからホールド信号が送られる
と、フリップフロップ４１ｂは、位相差値「０」を積分
器１８へ出力するようにしてもよい。この場合、積分器
１８の特性を調整することにより、前回データを保持し
続ける場合と同等の結果を得ることができる。
【００３１】ここで、図１に示した構成と図２に示す構
成との対応関係を説明する。すなわち、図１に示した位
相差検出手段１は、図２に示すＲＯＭ４１ａに対応し、
図１に示した判定手段２は、図２に示す信号点判定部４
１ｃに対応し、図１に示した位相補正手段３は、図２に
示す移相器２１に対応する。
成との対応関係を説明する。すなわち、図１に示した位
相差検出手段１は、図２に示すＲＯＭ４１ａに対応し、
図１に示した判定手段２は、図２に示す信号点判定部４
１ｃに対応し、図１に示した位相補正手段３は、図２に
示す移相器２１に対応する。
【００３２】なお、積分器１８の構成は図１５（Ｂ）に
示す通りであるが、これに代わって、図６および図７に
示すような構成にすることもできる。図６は、積分器の
別の構成を示すブロック図である。すなわち、ｎ個のフ
リップフロップ（ＦＦ）４３ａ〜４３ｍからなるシフト
レジスタ４３に、制御部４１で検出された位相差θが入
力され、信号点の入力毎にシフトが行われる。加算器４
４は、フリップフロップ４３ａの入力データおよび各フ
リップフロップ４３ａ〜４３ｍの各出力データの合計ｎ
個のデータの合算を行い、除算器４５がその合算値をｎ
で除算して位相差θの平均値を求め、位相差Θとして移
相器２１へ出力する。なお、この場合、遅延器１９，２
０に、ｎ個の信号点入力に要する時間Ｔｎよりも小さい
時間Ｔｎ１を遅延時間としてそれぞれ設定する。
示す通りであるが、これに代わって、図６および図７に
示すような構成にすることもできる。図６は、積分器の
別の構成を示すブロック図である。すなわち、ｎ個のフ
リップフロップ（ＦＦ）４３ａ〜４３ｍからなるシフト
レジスタ４３に、制御部４１で検出された位相差θが入
力され、信号点の入力毎にシフトが行われる。加算器４
４は、フリップフロップ４３ａの入力データおよび各フ
リップフロップ４３ａ〜４３ｍの各出力データの合計ｎ
個のデータの合算を行い、除算器４５がその合算値をｎ
で除算して位相差θの平均値を求め、位相差Θとして移
相器２１へ出力する。なお、この場合、遅延器１９，２
０に、ｎ個の信号点入力に要する時間Ｔｎよりも小さい
時間Ｔｎ１を遅延時間としてそれぞれ設定する。
【００３３】したがって、もし、Ｔｎ１をＴｎ／２に設
定するならば、移相器２１では、ある信号点の位相補正
を、その信号点を中心として前後にｎ／２個づつ入力さ
れた合計ｎ個の信号点を基に検出されたｎ個の位相差θ
の平均値により行うことになる。もし、Ｔｎ１をＴｎ／
２よりも大きく設定するならば、移相器２１では、ある
信号点の位相補正を、その信号点よりも後から入力され
た信号点を重点にして得られた比較的新しい位相差θを
基にした平均値により行うことになる。すなわち、図１
５（Ｂ）に示す積分器を使用する場合にくらべ、図６に
示す積分器を使用する場合には、移相器２１を、任意の
時期に検出されたジッタによって動作させることが可能
となり、とりわけ、現在発生しているジッタに即応させ
ることが可能となる。
定するならば、移相器２１では、ある信号点の位相補正
を、その信号点を中心として前後にｎ／２個づつ入力さ
れた合計ｎ個の信号点を基に検出されたｎ個の位相差θ
の平均値により行うことになる。もし、Ｔｎ１をＴｎ／
２よりも大きく設定するならば、移相器２１では、ある
信号点の位相補正を、その信号点よりも後から入力され
た信号点を重点にして得られた比較的新しい位相差θを
基にした平均値により行うことになる。すなわち、図１
５（Ｂ）に示す積分器を使用する場合にくらべ、図６に
示す積分器を使用する場合には、移相器２１を、任意の
時期に検出されたジッタによって動作させることが可能
となり、とりわけ、現在発生しているジッタに即応させ
ることが可能となる。
【００３４】図７は、図６に示す積分器と同じ機能を実
現する別の構成を示すブロック図である。すなわち、図
１５（Ｂ）に示す加算器３８およびフリップフロップ３
９とそれぞれ同じ構成の加算器４６およびフリップフロ
ップ４７を設ける他に、ｎ段シフトレジスタ４８、減算
器４９、および除算器５０を設ける。つまり、ｎ段シフ
トレジスタ４８および減算器４９により、加算器４６の
出力値からｎ個入力前の信号点の位相差を減算する。し
たがって、除算器５０には、常時ｎ個の信号点について
の位相差の合算値が入力されることになり、除算器５０
はこの合算値をｎで除算する。この結果、図６で示した
積分器と同様に、ｎ個の信号点の位相差θの平均値が、
位相差Θとして移相器２１へ出力される。
現する別の構成を示すブロック図である。すなわち、図
１５（Ｂ）に示す加算器３８およびフリップフロップ３
９とそれぞれ同じ構成の加算器４６およびフリップフロ
ップ４７を設ける他に、ｎ段シフトレジスタ４８、減算
器４９、および除算器５０を設ける。つまり、ｎ段シフ
トレジスタ４８および減算器４９により、加算器４６の
出力値からｎ個入力前の信号点の位相差を減算する。し
たがって、除算器５０には、常時ｎ個の信号点について
の位相差の合算値が入力されることになり、除算器５０
はこの合算値をｎで除算する。この結果、図６で示した
積分器と同様に、ｎ個の信号点の位相差θの平均値が、
位相差Θとして移相器２１へ出力される。
【００３５】この図７に示す積分器を使用する場合に
も、遅延器１９，２０に、ｎ個の信号点入力に要する時
間Ｔｎよりも小さい時間Ｔｎ１を遅延時間としてそれぞ
れ設定する。
も、遅延器１９，２０に、ｎ個の信号点入力に要する時
間Ｔｎよりも小さい時間Ｔｎ１を遅延時間としてそれぞ
れ設定する。
【００３６】なおまた、移相器２１の構成は図１４に示
す通りであるが、これに代わって、図８に示すような構
成にすることもできる。すなわち、一般にジッタ（位相
差Θ）の大きさは、１０°〜２０°を上限とするもので
あり、比較的小さい値である。特に、ＱＡＭが多値にな
ればなるほど、小さくなると思われる。位相差Θが小さ
く、Θを弧度法で表示した場合には、 cosΘ＝1, sinΘ
＝Θがほぼ成立するので、前述の数式（１ａ），（１
ｂ）は次式（３ａ），（３ｂ）のように変換できる。
す通りであるが、これに代わって、図８に示すような構
成にすることもできる。すなわち、一般にジッタ（位相
差Θ）の大きさは、１０°〜２０°を上限とするもので
あり、比較的小さい値である。特に、ＱＡＭが多値にな
ればなるほど、小さくなると思われる。位相差Θが小さ
く、Θを弧度法で表示した場合には、 cosΘ＝1, sinΘ
＝Θがほぼ成立するので、前述の数式（１ａ），（１
ｂ）は次式（３ａ），（３ｂ）のように変換できる。
【００３７】
【数３】 Ｉ0 ＝ＩI −ＱI ×Θ ・・・（３ａ） Ｑ0 ＝ＱI ＋ＩI ×Θ ・・・（３ｂ） 図８に示す移相器は、こうした上記式（３ａ），（３
ｂ）の演算を実現するハードウェアである。図中、乗算
器５２が、Ｉ相信号（ＩI ）と積分器１８から送られた
位相差Θとを乗算し、加算器５３が、乗算器５２の出力
値とＱ相信号（Ｑ I ）とを加算して、位相補正後のＱ相
信号（Ｑ0 ）として出力する。また、乗算器５４が、Ｑ
相信号（ＱI ）と積分器１８から送られた位相差Θとを
乗算し、減算器５５が、Ｉ相信号（ＩI ）から乗算器５
４の出力値を減算して、位相補正後のＩ相信号（Ｉ0 ）
として出力する。
ｂ）の演算を実現するハードウェアである。図中、乗算
器５２が、Ｉ相信号（ＩI ）と積分器１８から送られた
位相差Θとを乗算し、加算器５３が、乗算器５２の出力
値とＱ相信号（Ｑ I ）とを加算して、位相補正後のＱ相
信号（Ｑ0 ）として出力する。また、乗算器５４が、Ｑ
相信号（ＱI ）と積分器１８から送られた位相差Θとを
乗算し、減算器５５が、Ｉ相信号（ＩI ）から乗算器５
４の出力値を減算して、位相補正後のＩ相信号（Ｉ0 ）
として出力する。
【００３８】この図８に示す移相器では、図１４に示す
移相器に比べ、ＲＯＭを削減でき、また乗算器の数を半
減できる。つぎに、第２の実施の形態を説明する。
移相器に比べ、ＲＯＭを削減でき、また乗算器の数を半
減できる。つぎに、第２の実施の形態を説明する。
【００３９】図９は、第２の実施の形態のジッタ抑圧回
路を含む受信装置の復調部を示すブロック図である。図
９に示す構成も、図１３に示した構成と基本的に同じ部
分を持つので、そうした同一部分には同一の参照符号を
付して説明を省略する。
路を含む受信装置の復調部を示すブロック図である。図
９に示す構成も、図１３に示した構成と基本的に同じ部
分を持つので、そうした同一部分には同一の参照符号を
付して説明を省略する。
【００４０】第２の実施の形態では、ジッタ抑圧回路に
制御部６０が設けられる。制御部６０は、移相器６０ａ
とＲＯＭ６０ｂとから構成される。移相器６０ａは、移
相器２１と全く同じ構成であるが、移相器６０ａには遅
延器を介さずにＩ相信号およびＱ相信号が入力される。
ＲＯＭ６０ｂは、図１５（Ａ）のＲＯＭ３７と全く同じ
ものであり、ＲＯＭ６０ｂでは、Ｉ相信号およびＱ相信
号に対応する２次元のアドレスのデータ格納場所に、こ
れらのアドレスの値に対応する信号点と、この信号点に
最も近い本来の信号点（理想信号点）との位相差θのデ
ータが格納されている。
制御部６０が設けられる。制御部６０は、移相器６０ａ
とＲＯＭ６０ｂとから構成される。移相器６０ａは、移
相器２１と全く同じ構成であるが、移相器６０ａには遅
延器を介さずにＩ相信号およびＱ相信号が入力される。
ＲＯＭ６０ｂは、図１５（Ａ）のＲＯＭ３７と全く同じ
ものであり、ＲＯＭ６０ｂでは、Ｉ相信号およびＱ相信
号に対応する２次元のアドレスのデータ格納場所に、こ
れらのアドレスの値に対応する信号点と、この信号点に
最も近い本来の信号点（理想信号点）との位相差θのデ
ータが格納されている。
【００４１】すなわち、ジッタは突然大きな値になるの
ではなく、徐々に大きな値になるので、図１０に示すよ
うに、位相差θが発生したら即刻、移相器６０ａにおい
てＩ，Ｑ軸をθだけ回転させてＩ’，Ｑ’軸により位相
差を吸収するようにする。このようにすると、ジッタが
大きくなり過ぎて、信号点が隣接理想信号点に近づき過
ぎることが防止される。そして、こうしたＩ，Ｑ軸の即
刻回転分θを所定の時間に亘って積分しておき、移相器
２１が、その所定の時間だけ遅延された信号点に対して
その積分値によってジッタ抑圧を行うようにする。
ではなく、徐々に大きな値になるので、図１０に示すよ
うに、位相差θが発生したら即刻、移相器６０ａにおい
てＩ，Ｑ軸をθだけ回転させてＩ’，Ｑ’軸により位相
差を吸収するようにする。このようにすると、ジッタが
大きくなり過ぎて、信号点が隣接理想信号点に近づき過
ぎることが防止される。そして、こうしたＩ，Ｑ軸の即
刻回転分θを所定の時間に亘って積分しておき、移相器
２１が、その所定の時間だけ遅延された信号点に対して
その積分値によってジッタ抑圧を行うようにする。
【００４２】なお、第２の実施の形態の積分器１８を、
図６または図７に示す積分器で構成するようにしてもよ
い。また、移相器２１および移相器６０ａを、図８に示
す移相器で構成するようにしてもよい。
図６または図７に示す積分器で構成するようにしてもよ
い。また、移相器２１および移相器６０ａを、図８に示
す移相器で構成するようにしてもよい。
【００４３】つぎに、第３の実施の形態を説明する。図
１１は、第３の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。第３の実施の形
態の構成は、基本的に第２の実施の形態の構成と同じで
ある。そのため、同一部分には同一の参照符号を付して
その説明を省略する。
１１は、第３の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。第３の実施の形
態の構成は、基本的に第２の実施の形態の構成と同じで
ある。そのため、同一部分には同一の参照符号を付して
その説明を省略する。
【００４４】第３の実施の形態では、位相差Θが入力さ
れる移相器２１の入力端にセレクタ６１を設ける。セレ
クタ６１には引き込みアラームまたはＢＥＲ劣化情報が
送られる。引き込みアラームは、受信装置のフレーム同
期が取れていないときに発生される警報や、誤り訂正が
頻繁に行われるときに発生される警報である。またＢＥ
Ｒ劣化情報は、ビットエラーレートが基準値以上になっ
たときに発生される警報である。いずれのアラームも、
初期状態のために正常な受信ができないときに、または
ノイズ等の影響により正常な受信ができないときに発生
されるものであり、こうしたアラームが入力されたジッ
タ抑圧回路は、ジッタ抑圧をすること自体に意味がな
い。そこで、こうしたアラームを受けている間、セレク
タ６１は、積分器１８から送られた位相差Θを移相器２
１へ送ることを停止し、単に位相差値「０」を送るよう
にする。
れる移相器２１の入力端にセレクタ６１を設ける。セレ
クタ６１には引き込みアラームまたはＢＥＲ劣化情報が
送られる。引き込みアラームは、受信装置のフレーム同
期が取れていないときに発生される警報や、誤り訂正が
頻繁に行われるときに発生される警報である。またＢＥ
Ｒ劣化情報は、ビットエラーレートが基準値以上になっ
たときに発生される警報である。いずれのアラームも、
初期状態のために正常な受信ができないときに、または
ノイズ等の影響により正常な受信ができないときに発生
されるものであり、こうしたアラームが入力されたジッ
タ抑圧回路は、ジッタ抑圧をすること自体に意味がな
い。そこで、こうしたアラームを受けている間、セレク
タ６１は、積分器１８から送られた位相差Θを移相器２
１へ送ることを停止し、単に位相差値「０」を送るよう
にする。
【００４５】これにより、ジッタ抑圧回路の誤動作を防
止できる。なお、こうしたセレクタ６１を、第１の実施
の形態に対して適用するようにしてもよい。
止できる。なお、こうしたセレクタ６１を、第１の実施
の形態に対して適用するようにしてもよい。
【００４６】つぎに、第４の実施の形態を説明する。図
１２は、第４の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。第４の実施の形
態の構成は、基本的に第２の実施の形態の構成と同じで
ある。そのため、同一部分には同一の参照符号を付して
その説明を省略する。
１２は、第４の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。第４の実施の形
態の構成は、基本的に第２の実施の形態の構成と同じで
ある。そのため、同一部分には同一の参照符号を付して
その説明を省略する。
【００４７】第４の実施の形態では、位相差Θが出力さ
れる積分器１８の出力端にリミッタ６２を設ける。すな
わち、前述のように本来、ジッタは比較的小さい値をと
るものであるので、リミッタ６２により位相差Θをある
範囲でリミットするようにする。これにより、ノイズ等
に起因して発生した大きな誤ったジッタに基づき、誤っ
たジッタ抑圧をしてしまうことを回避できる。このリミ
ッタ６２のリミット値は、ＱＡＭの多値数やシステム構
成に依存して決定される。
れる積分器１８の出力端にリミッタ６２を設ける。すな
わち、前述のように本来、ジッタは比較的小さい値をと
るものであるので、リミッタ６２により位相差Θをある
範囲でリミットするようにする。これにより、ノイズ等
に起因して発生した大きな誤ったジッタに基づき、誤っ
たジッタ抑圧をしてしまうことを回避できる。このリミ
ッタ６２のリミット値は、ＱＡＭの多値数やシステム構
成に依存して決定される。
【００４８】なお、こうしたリミッタ６２を、第１の実
施の形態に対して適用するようにしてもよい。またな
お、上述したいずれの実施の形態も、ジッタ抑圧回路を
含む受信装置の復調部であったが、本発明は、ジッタ抑
圧回路を含む送信装置の変調部に対しても適用可能であ
る。
施の形態に対して適用するようにしてもよい。またな
お、上述したいずれの実施の形態も、ジッタ抑圧回路を
含む受信装置の復調部であったが、本発明は、ジッタ抑
圧回路を含む送信装置の変調部に対しても適用可能であ
る。
【００４９】
【発明の効果】以上説明したように本発明では、入力さ
れたジッタを含むＩ相信号およびＱ相信号を基に、当該
Ｉ相信号およびＱ相信号が表す信号点を求め、当該信号
点と、当該信号点に最も近い理想信号点との位相差を検
出する。一方、上記の理想信号点が所定の信号点群に属
している信号点であるか否かを判定する。この判定によ
り、今回入力のＩ相信号およびＱ相信号が表す信号点に
ジッタが含まれていても、隣接の理想信号点と誤認され
る可能性が比較的低く、したがって、検出されたジッタ
が正しい値を示している確率が高いと分かる。こうした
場合だけ、検出された位相差に基づいて、上記のジッタ
を含むＩ相信号およびＱ相信号が表す信号点の位相補正
を行う。
れたジッタを含むＩ相信号およびＱ相信号を基に、当該
Ｉ相信号およびＱ相信号が表す信号点を求め、当該信号
点と、当該信号点に最も近い理想信号点との位相差を検
出する。一方、上記の理想信号点が所定の信号点群に属
している信号点であるか否かを判定する。この判定によ
り、今回入力のＩ相信号およびＱ相信号が表す信号点に
ジッタが含まれていても、隣接の理想信号点と誤認され
る可能性が比較的低く、したがって、検出されたジッタ
が正しい値を示している確率が高いと分かる。こうした
場合だけ、検出された位相差に基づいて、上記のジッタ
を含むＩ相信号およびＱ相信号が表す信号点の位相補正
を行う。
【００５０】これにより、ジッタ量が増大してもジッタ
の正確な抑圧が可能となる。
の正確な抑圧が可能となる。
【図１】本発明の原理説明図である。
【図２】第１の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。
装置の復調部を示すブロック図である。
【図３】信号点配置の直交座標において、第１の所定の
信号点群の範囲を示す図である。
信号点群の範囲を示す図である。
【図４】信号点配置の直交座標において、第２の所定の
信号点群の範囲を示す図である。
信号点群の範囲を示す図である。
【図５】信号点配置の直交座標において、第３の所定の
信号点群の範囲を示す図である。
信号点群の範囲を示す図である。
【図６】積分器の別の構成を示すブロック図である。
【図７】積分器のさらに別の構成を示すブロック図であ
る。
る。
【図８】移相器の別の構成を示すブロック図である。
【図９】第２の実施の形態のジッタ抑圧回路を含む受信
装置の復調部を示すブロック図である。
装置の復調部を示すブロック図である。
【図１０】第２の実施の形態におけるＩ，Ｑ軸回転を説
明する図である。
明する図である。
【図１１】第３の実施の形態のジッタ抑圧回路を含む受
信装置の復調部を示すブロック図である。
信装置の復調部を示すブロック図である。
【図１２】第４の実施の形態のジッタ抑圧回路を含む受
信装置の復調部を示すブロック図である。
信装置の復調部を示すブロック図である。
【図１３】従来のジッタ抑圧回路を含む受信装置の復調
部を示すブロック図である。
部を示すブロック図である。
【図１４】従来のジッタ抑圧回路の移相器の構成を示す
図である。
図である。
【図１５】（Ａ）は従来のジッタ抑圧回路の制御部の構
成を示す図であり、（Ｂ）は従来のジッタ抑圧回路の積
分器の構成を示す図である。
成を示す図であり、（Ｂ）は従来のジッタ抑圧回路の積
分器の構成を示す図である。
【図１６】信号点配置の直交座標において従来技術の課
題を説明する図である。
題を説明する図である。
１ 位相差検出手段 ２ 判定手段 ３ 位相補正手段
Claims (19)
- 【請求項１】 多値直交振幅変調方式の変調装置または
復調装置で発生するジッタを抑圧するジッタ抑圧回路に
おいて、 ジッタを含むＩ相信号およびＱ相信号を基に、当該Ｉ相
信号およびＱ相信号が表す信号点を求め、当該信号点
と、当該信号点に最も近い理想信号点との位相差を検出
する位相差検出手段と、 前記理想信号点が所定の信号点群に属している信号点で
あるか否かを判定する判定手段と、 前記判定手段の判定結果が肯定であるときに、前記位相
差検出手段で検出された位相差に基づいて、前記ジッタ
を含むＩ相信号およびＱ相信号が表す信号点の位相補正
を行う位相補正手段と、 を有することを特徴とするジッタ抑圧回路。 - 【請求項２】 前記位相補正手段は、前記判定手段の判
定結果が否定であるときには、前記判定手段の判定結果
が以前に肯定であったときに前記位相差検出手段で検出
された位相差に基づいて、前記ジッタを含むＩ相信号お
よびＱ相信号が表す信号点の位相補正を行うことを特徴
とする請求項１記載のジッタ抑圧回路。 - 【請求項３】 前記位相補正手段は、前記判定手段の判
定結果が否定であるときには、前記ジッタを含むＩ相信
号およびＱ相信号が表す信号点の位相補正を行わないこ
とを特徴とする請求項１記載のジッタ抑圧回路。 - 【請求項４】 前記位相差検出手段が検出した位相差を
積分する積分手段を、さらに有し、 前記位相補正手段は、前記ジッタを含むＩ相信号および
Ｑ相信号をそれぞれ所定時間遅延させる遅延手段を含
み、 前記位相補正手段は、前記積分手段の出力値に基づき、
前記ジッタを含むＩ相信号およびＱ相信号が表す信号点
の位相補正を行うことを特徴とする請求項１記載のジッ
タ抑圧回路。 - 【請求項５】 前記積分手段は、 前記位相差検出手段が所定時間に亘って検出した所定数
の位相差を合算する合算手段と、 前記合算手段の出力値を前記所定数で除算する除算手段
と、 を含み、 前記遅延手段は、前記所定時間よりも小さい所定の遅延
量を持つことを特徴とする請求項４記載のジッタ抑圧回
路。 - 【請求項６】 前記所定の遅延量は前記所定時間の１／
２であることを特徴とする請求項５記載のジッタ抑圧回
路。 - 【請求項７】 前記合算手段は、 前記所定数の段数を持ち、前記位相差検出手段からの位
相差が順次入力されるシフトレジスタと、 前記シフトレジスタの各段の記憶内容値を合算する加算
器と、 を含むことを特徴とする請求項５記載のジッタ抑圧回
路。 - 【請求項８】 前記合算手段は、 前記所定数の段数を持ち、前記位相差検出手段からの位
相差が順次入力されるシフトレジスタと、 前記位相差検出手段から出力される位相差を順次加算す
る加算手段と、 前記加算手段の出力値から、前記シフトレジスタの出力
値を減算する減算器と、 を含むことを特徴とする請求項５記載のジッタ抑圧回
路。 - 【請求項９】 前記所定の信号点群は、信号点配置の直
交座標において、振幅が最大の信号点群であることを特
徴とする請求項１記載のジッタ抑圧回路。 - 【請求項１０】 前記所定の信号点群は、信号点配置の
直交座標において、振幅が２番目に大きい信号点群であ
ることを特徴とする請求項１記載のジッタ抑圧回路。 - 【請求項１１】 前記所定の信号点群は、信号点配置の
直交座標において振幅が最小の信号点群であることを特
徴とする請求項１記載のジッタ抑圧回路。 - 【請求項１２】 前記所定の信号点群は、信号点配置の
直交座標において、所定の振幅値によって規定される領
域に存在する信号点群であることを特徴とする請求項１
記載のジッタ抑圧回路。 - 【請求項１３】 前記位相補正手段は、 Ｉ相信号と前記位相差検出手段で検出された位相差とを
乗算する第１の乗算器と、 前記第１の乗算器の出力とＱ相信号とを加算して、位相
補正後のＱ相信号として出力する加算器と、 前記Ｑ相信号と前記位相差検出手段で検出された位相差
とを乗算する第２の乗算器と、 前記Ｉ相信号から前記第２の乗算器の出力を減算して、
位相補正後のＩ相信号として出力する減算器と、 を含むことを特徴とする請求項１記載のジッタ抑圧回
路。 - 【請求項１４】 同期引き込み時または雑音発生時に、
前記位相補正手段の位相補正動作を停止させる停止手段
を、さらに有することを特徴とする請求項１記載のジッ
タ抑圧回路。 - 【請求項１５】 前記位相差検出手段が検出した位相差
を積分する積分手段と、 前記積分手段の出力値が所定の範囲を越えるときには、
当該所定の範囲の端値を前記位相補正手段へ送るリミッ
ト手段と、 をさらに有することを特徴とする請求項１記載のジッタ
抑圧回路。 - 【請求項１６】 多値直交振幅変調方式の変調装置また
は復調装置で発生するジッタを抑圧するジッタ抑圧回路
において、 送られた所定の位相差に基づき、ジッタを含むＩ相信号
およびＱ相信号が表す信号点の位相補正を行う第１の位
相補正手段と、 前記第１の位相補正手段から出力されるＩ相信号および
Ｑ相信号を基に、当該Ｉ相信号およびＱ相信号が表す信
号点を求め、当該信号点と、当該信号点に最も近い理想
信号点との位相差を検出する位相差検出手段と、 前記位相差検出手段で検出された位相差を、前記第１の
位相補正手段に前記所定の位相差として送る送信手段
と、 前記ジッタを含むＩ相信号およびＱ相信号をそれぞれ所
定時間遅延させる遅延手段と、 前記位相差検出手段で検出された位相差に基づいて、前
記遅延手段から出力されたＩ相信号およびＱ相信号が表
す信号点の位相補正を行う第２の位相補正手段と、 を有することを特徴とするジッタ抑圧回路。 - 【請求項１７】 前記第１の位相補正手段および前記第
２の位相補正手段はそれぞれ、 Ｉ相信号と前記位相差検出手段で検出された位相差とを
乗算する第１の乗算器と、 前記第１の乗算器の出力とＱ相信号とを加算して、位相
補正後のＱ相信号として出力する加算器と、 前記Ｑ相信号と前記位相差検出手段で検出された位相差
とを乗算する第２の乗算器と、 前記Ｉ相信号から前記第２の乗算器の出力を減算して、
位相補正後のＩ相信号として出力する減算器と、 を含むことを特徴とする請求項１６記載のジッタ抑圧回
路。 - 【請求項１８】 同期引き込み時または雑音発生時に、
前記第２の位相補正手段の位相補正動作を停止させる停
止手段を、さらに有することを特徴とする請求項１６記
載のジッタ抑圧回路。 - 【請求項１９】 前記位相差検出手段が検出した位相差
を積分する積分手段と、 前記積分手段の出力値が所定の範囲を越えるときには、
当該所定の範囲の端値を前記第１位相補正手段および前
記第２位相補正手段へ送るリミット手段と、 をさらに有することを特徴とする請求項１６記載のジッ
タ抑圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08260996A JP3636397B2 (ja) | 1996-04-04 | 1996-04-04 | ジッタ抑圧回路 |
| US08/715,023 US5956374A (en) | 1996-04-04 | 1996-09-17 | Jitter suppressing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08260996A JP3636397B2 (ja) | 1996-04-04 | 1996-04-04 | ジッタ抑圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275427A true JPH09275427A (ja) | 1997-10-21 |
| JP3636397B2 JP3636397B2 (ja) | 2005-04-06 |
Family
ID=13779227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08260996A Expired - Fee Related JP3636397B2 (ja) | 1996-04-04 | 1996-04-04 | ジッタ抑圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5956374A (ja) |
| JP (1) | JP3636397B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121677A (ja) * | 2004-09-28 | 2006-05-11 | Micronas Gmbh | 搬送波再生のための回路および方法 |
| JP2008131511A (ja) * | 2006-11-22 | 2008-06-05 | Fujitsu Ltd | 受信同期制御装置、受信同期制御方法およびそのためのプログラム |
| JP2014045486A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 入力チャネルのｓ／ｎ比評価方法及び試験測定装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084930A (en) * | 1998-09-16 | 2000-07-04 | Credence Systems Corporation | Triggered clock signal generator |
| US7805628B2 (en) * | 2001-04-02 | 2010-09-28 | Credence Systems Corporation | High resolution clock signal generator |
| US7239431B2 (en) * | 2001-04-04 | 2007-07-03 | Agere Systems Inc. | System and method for recovering primary channel operation in a facsimile receiver and facsimile machine incorporating the same |
| US7257377B2 (en) * | 2003-02-18 | 2007-08-14 | Qualcomm, Incorporated | Systems and methods for improving channel estimation |
| DE102004048572A1 (de) * | 2004-10-04 | 2006-04-13 | Micronas Gmbh | Verfahren sowie Schaltungsanordnung zur Unterdrückung einer orthogonalen Störung |
| US7424634B2 (en) * | 2005-03-14 | 2008-09-09 | Micron Technology, Inc. | System and method for reducing jitter of signals coupled through adjacent signal lines |
| JP4878127B2 (ja) * | 2005-06-10 | 2012-02-15 | 株式会社トプコン | 時間差測定装置および距離測定装置並びに距離測定方法 |
| US20080224750A1 (en) * | 2007-03-13 | 2008-09-18 | M/A-Com, Inc. | Digital delay architecture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115454A (en) * | 1987-05-12 | 1992-05-19 | Kucar Andy D | Method and apparatus for carrier synchronization and data detection |
| US5400366A (en) * | 1992-07-09 | 1995-03-21 | Fujitsu Limited | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same |
| KR970009688B1 (ko) * | 1994-10-19 | 1997-06-17 | 엘지정보통신 주식회사 | 지터 억압회로 |
-
1996
- 1996-04-04 JP JP08260996A patent/JP3636397B2/ja not_active Expired - Fee Related
- 1996-09-17 US US08/715,023 patent/US5956374A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121677A (ja) * | 2004-09-28 | 2006-05-11 | Micronas Gmbh | 搬送波再生のための回路および方法 |
| JP2008131511A (ja) * | 2006-11-22 | 2008-06-05 | Fujitsu Ltd | 受信同期制御装置、受信同期制御方法およびそのためのプログラム |
| JP2014045486A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 入力チャネルのｓ／ｎ比評価方法及び試験測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3636397B2 (ja) | 2005-04-06 |
| US5956374A (en) | 1999-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5578601B2 (ja) | 搬送波再生回路、復調回路および搬送波再生方法 | |
| US5661761A (en) | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same | |
| US20070172001A1 (en) | Demodulation circuit and demodulation method | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JP3636397B2 (ja) | ジッタ抑圧回路 | |
| US6111921A (en) | Estimator of error rate | |
| US20070127599A1 (en) | Apparatus and method for phase recovery and I/Q imbalance compensation in quadrature demodulating receiver | |
| EP0763919B1 (en) | QPSK demodulator with frequency and phase tracking | |
| JPH08181732A (ja) | 搬送波再生回路を含む受信器及びディジタル伝送システム | |
| US6175591B1 (en) | Radio receiving apparatus | |
| US6477215B1 (en) | Sampling control loop for a receiver for digitally transmitted signals | |
| AU731886B2 (en) | Digital demodulator | |
| US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
| JP3029394B2 (ja) | Ｆｓｋ復調装置 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JP2885052B2 (ja) | 自動周波数制御装置 | |
| US7697637B2 (en) | Demodulation circuit and demodulating method | |
| JP3394788B2 (ja) | 周波数弁別器 | |
| JPH09168039A (ja) | 搬送波再生回路 | |
| EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
| JP3088893B2 (ja) | データ受信装置 | |
| US6587523B1 (en) | Radio signal receiving apparatus and a method of radio signal reception | |
| JP3394276B2 (ja) | Ａｆｃ回路 | |
| JPH0630072A (ja) | 直交振幅変調波の搬送波再生回路 | |
| JPH07212423A (ja) | データ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |