JP3528426B2 - インクジェットヘッドの駆動方法及びインクジェット記録装置及びインクジェットヘッド及びインクジェットヘッド駆動用半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インクジェット記
録装置、インクジェットヘッドの駆動方法、インクジェ
ットヘッド、インクジェットヘッド駆動用半導体装置等
に関する。

【０００２】

【従来の技術】従来、キャパシタのような容量性手段で
ある振動板に電気的エネルギを印加し、機械的エネルギ
に変換してインク室の圧力を高め、ノズルからインクを
吐出するインクジェットヘッドとしては、（１）ピエゾ
（ＰＺＴ）等の圧電振動子である容量性手段を振動板と
し、振動板を圧力板に接合し圧力板をたわませるもの
（例えば特開平６−３４００７５号公報）や、（２）イ
ンク室を兼用するシリコン基板とガラス基板との間の容
量性手段に静電エネルギを印加し、シリコン基板の薄膜
部を振動板としてたわませるもの（例えば特開平７−４
０５３５号公報、特開平７−８１０８８号公報）があ
る。

【０００３】ここで、（１）の圧電振動子を駆動する回
路は、特開平６−３４００７５号公報の図５に示すよう
なものであり、（２）のシリコン振動子を静電力で駆動
する回路は、特開平７−８１０８８号公報の図２２に示
すような回路である。（１）の圧電振動子は、それ自身
の容量が、約１０ｎＦ（１０^-8ファラッド）あり、イン
ク室に連通するノズルからインクを吐出させないとき圧
電振動子をオープンしても、浮遊容量の影響を受けるこ
とがない。しかしながら、（２）のシリコン振動子を静
電力で駆動する場合、シリコン振動子とガラス基板上の
ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ，スズ添加
−酸化インジウム；透明導電膜）との間の容量が、シリ
コンとガラスとの間は空気であり（ε＝１）、低電圧
（４０Ｖ）で振動させるためギャップが０．２３μｍ、
面積０．６５ｍｍ²より約２５ｐＦであるため、浮遊容
量の影響を受けてしまうという課題がある。

【０００４】以下、（２）のシリコン振動子の駆動回路
について図１５を用いて説明する。まず、図１５の駆動
回路で、共通トランジスタＴｒ0のオン抵抗及び各振動
子までの共有する共通インピーダンスをＲ0、個別トラ
ンジスタＴｒ1、Ｔｒ2、Ｔｒ3、、、のオン抵抗をＲ1、
Ｒ2、Ｒ3、、、とする。個別トランジスタＴｒ1のオン
抵抗は、解像度を高くするためにノズル数を多くする
と、集積化のため抵抗値が高くなってしまう（約３ｋ
Ω）。また、共通電極側は、シリコン基板にボロン（ホ
ウ素）をドープしており、抵抗値が低い（数十Ω）が、
個別電極側は、ガラス基板にＩＴＯにより高密度に配線
されているため、ＩＴＯの配線抵抗Ｒiがノズル毎に約
３ｋΩある。ここで、共通電極を兼用するシリコン基板
と個別電極が載っているガラス基板のギャップが約０．
２３μｍと小さく、また、各インク室で等間隔のギャッ
プを保持しなければならないことと、ガラス基板とシリ
コン基板とを陽極接合するために高温を印加するため、
ガラス基板に載せる個別電極は、ＩＴＯにする必要があ
る。ＩＴＯの配線抵抗は、おのずと高く（数ｋΩ）なっ
てしまう。

【０００５】各ノズルがオンされたときの等価回路を図
１６に示す。図１６で、同時駆動（印字）ノズル数を
ｎ、各振動子の容量をＣa（単純化モデルとするため、
Ｃa、Ｒ1、Ｒiを各ノズル共通値とする）、電源電圧を
Ｖhとすると、オン時に各振動子に印加される電圧Ｖa
（ｔ）は、 Ｖa（ｔ）＝Ｖh・（１−ｅｘｐ（−ｔ／（（ｎ・Ｒ0＋Ｒi＋Ｒ1）・Ｃa）） ・・・・（式１） となる。このときの時定数Ｔ＝（ｎ・Ｒ0＋Ｒi＋Ｒ1）
・Ｃaとなり、Ｒ0＝１ｋΩ、Ｒi＝３ｋΩ、Ｒ1＝３ｋ
Ω、Ｃa＝２５ｐＦとすると、ｎ＝１のときＴ（１）＝
０．１８μｓ、ｎ＝５０のときＴ（５０）＝１．４μｓ
となる。

【０００６】シリコン振動子に静電力を印加するとき、
立ち上がり及び立ち下がりが約１〜２μｓ程の速いパル
スを印加しないと、ノズルからインクが吐出しないとい
う課題がある。そのため、パルス幅Ｐw＝約１４μｓ、
立ち上がり約２μｓ、立ち下がり約１μｓの駆動パルス
を印加してシリコン振動子を駆動するとき、同時駆動ノ
ズル数ｎが増えるに従って、図１７の波形Ｖa（ｎ＝５
０）のようにＶaの波形がなまってしまい、立ち上がり
時に、Ｖhより低い電圧が印加され、立ち下がり時にＧ
ＮＤにすぐ落ちない。よって、同時駆動ノズル数が増え
ると、立ち上がり・立ち下がり時間が遅くなり、インク
が吐出できなくなるという課題がある。

【０００７】さらに、多数のノズルからインクを吐出さ
せる際、個々の振動板のシリコン基板側のインピーダン
スや、ガラス基板側の配線インピーダンスが異なると、
ノズル間で印加電圧が異なってしまい、ノズル間で吐出
特性が異なってしまうという課題がある。

【０００８】また、シリコン振動子とガラス基板との間
のキャパシタに静電エネルギが印加されると、電荷が蓄
積してしまい、静電エネルギを解除しても電荷が残留
し、シリコン振動子がガラス基板側にたわんだままの状
態ができてしまうという課題がある（特開平７−８１０
８８号公報参照）。そのため、反対側の電荷を印加する
ように静電エネルギを印加し、シリコン振動子の永久的
なたわみを防止するとともに、浮遊容量を少なくする必
要があるという課題がある。

【０００９】また、集積化するため、ＣＭＯＳＩＣを用
いるが、振動板に立ち上がり２μｓ程度の４０Ｖ程度の
パルス電圧を繰り返し印加し、また、正逆パルスを繰り
返し印加するため、ＣＭＯＳＩＣ内部でパルス波形を作
成しようとすると、パルス波形にヒゲ等が発生し乱れて
しまい、ノイズが発生したり、吐出できなくなるという
課題がある。

【００１０】

【発明が解決しようとする課題】そこで、本発明は、上
記課題を解決し、以下に示すことを目的とする。

【００１１】（Ａ）浮遊容量の影響によって、オフノズ
ル（非吐出ノズル）が、オンノズル（吐出ノズル）の影
響により、吐出してしまうこともあるので、浮遊容量の
影響をなくし、オフノズルの吐出を防止する。そのため
に、シリコン振動子は、オフノズルのときは両端を短絡
（ショート）しておく。

【００１２】（Ｂ）さらに、浮遊容量の影響を防止しつ
つ、振動板に正逆両方のパルス電位を印加し、振動板へ
の電荷の蓄積を防止し、シリコン振動板の永久的なガラ
ス基板へのたわみを防止するとともに、簡単な駆動回路
を実現する。

【００１３】（Ｃ）また、吐出ノズル数が増大すると、
振動板に印加される個々の電位が低下してしまうことを
防止する。そのため、吐出ノズル数を検出し、吐出ノズ
ル数に応じて、駆動パルスのタイミング等のパルス波形
を変化させる。そのために、駆動パルスのタイミングを
ずらし、同時に駆動するノズル数を少なくする。また、
印加電圧の大きさを変化させる。さらに、パルスの立ち
上がり、立ち下がり、パルス幅を変化させ、吐出性能を
変化させる。

【００１４】（Ｄ）また、吐出ノズル数を検出するかわ
りに、吐出ノズル数が増大しても振動板に印加される個
々の電位の低下を防止する。そのため、式１でｎの数に
効いてくる、Ｒ0（共通トランジスタＴｒ1のオン抵抗＋
共通インピーダンス）の値を小さくする。そのため、共
通トランジスタＴｒ１を構成するＣＭＯＳＩＣ内部のト
ランジスタサイズを大きくした。また、共通インピーダ
ンスを小さくするとともに、各振動板間での共通インピ
ーダンス側の配線抵抗を等しくし、そのため、シリコン
基板上に、金属べた部を設けた。

【００１５】（Ｅ）さらに、各ノズル間の吐出特性を揃
えることを目的とする。そのため、シリコン基板上の配
線抵抗を等しくした。また、絶縁基板側の抵抗値を等し
くし、そのため、配線距離を各個別電極で等しくし、ま
た、個別スイッチング手段のオン抵抗を等しくした。

【００１６】（Ｆ）また、共通スイッチング手段と個別
スイッチング手段とを集積化するため、ＣＭＯＳＩＣを
用いた。

【００１７】（Ｇ）さらに、ＣＭＯＳＩＣ内部でパルス
を生成すると振動板に印加されるパルス波形がノイズに
より乱れてしまい、吐出特性が低下することを防止す
る。そのため、ＣＭＯＳＩＣ内部でパルス波形を作成せ
ず、外部からパルス波形を作成し、ＣＭＯＳＩＣに印加
するようにした。

【００１８】（Ｈ）また、容量性手段への充放電の方向
を双方向とし、充電時間、放電時間を早めた。そのため
に、ＣＭＯＳＩＣ内部でのスイッチング手段をトランス
ミッションゲートとした。

【００１９】

【課題を解決するための手段】本発明のインクジェット
ヘッドの駆動方法は、 （１）パルス電圧を複数の容量性手段に印加し、該容量
性手段を変形し、ノズルからそれぞれインク滴を吐出
し、記録を行うインクジェットヘッドの駆動方法におい
て、前記容量性手段の一端は、少なくとも３端子有する
共通スイッチング手段の第１の端子に接続され、前記共
通スイッチング手段は、前記第１の端子と前記パルス電
圧が印加される第２の端子とＧＮＤ電位が印加される第
３の端子とを有し、前記第１の端子を前記第２の端子ま
たは前記第３の端子に切り換えて接続され、前記容量性
手段の他端は、それぞれ少なくとも３端子有する個別ス
イッチング手段の第４の端子に接続され、前記個別スイ
ッチング手段は、前記第４の端子と前記パルス電圧が印
加される第５の端子とＧＮＤ電位が印加される第６の端
子とをそれぞれ有し、前記第４の端子を前記第５の端子
または前記第６の端子にそれぞれ切り換えて接続される
とともに、前記容量性手段を変形させ吐出させるとき、
前記第１の端子と前記第４の端子のうち一方をパルス電
圧側に接続し他方をＧＮＤ電位側に接続し、前記容量性
手段にパルス電圧を印加し、前記容量性手段を非変形状
態にし非吐出状態にするとき、前記第１の端子と前記第
４の端子とを同電位側に接続することを特徴とする。

【００２０】（２）前記共通スイッチング手段の第２の
端子と、前記個別スイッチング手段のそれぞれの第５の
端子とを接続してなることを特徴とする。

【００２１】（３）前記容量性手段を変形させ前記ノズ
ルから吐出させるとき、前記第１の端子または前記第４
の端子のうち一方を前記パルス電圧側に接続し、他方を
ＧＮＤ電位に接続し、前記パルス電圧側に接続した端子
にパルス電圧を印加する工程と、前記一方の端子を前記
ＧＮＤ電位に接続し、前記他方の端子を前記パルス電圧
側に接続し、該パルス電圧側に接続した端子にパルス電
圧を印加する工程と、を含むことを特徴とする。

【００２２】（４）吐出ノズル数に応じて、前記容量性
手段に印加されるパルス形状を変化させることを特徴と
する。

【００２３】（５）前記吐出ノズル数に応じて、前記パ
ルス電圧のパルス印加幅を変化させることを特徴とす
る。

【００２４】（６）吐出ノズル数に応じて、前記パルス
電圧の印加タイミングをずらすことを特徴とする。

【００２５】

【００２６】また、本発明のインクジェット記録装置
は、 （１）パルス電圧が印加されることにより変形する複数
の容量性手段と、該容量性手段が変形することによりそ
れぞれインク滴を吐出するノズルと、を有するインクジ
ェット記録装置において、前記複数の容量性手段は、一
端が共通端子に接続され、他端がそれぞれ個別端子に接
続され、前記容量性手段の共通端子の電位を駆動パルス
電圧側またはＧＮＤ電位側に切り換える共通スイッチン
グ手段と、前記容量性手段の個別端子の電位を駆動パル
ス電圧側またはＧＮＤ電位側にそれぞれ切り換える複数
の個別スイッチング手段と、前記容量性手段を変形させ
前記ノズルから吐出させるとき前記共通端子と前記個別
端子のうち一方の電位を駆動パルス電圧側に接続し他方
をＧＮＤ電位側に接続し、前記容量性手段を非吐出にす
るとき前記共通端子と前記個別端子とを同電位に接続す
るよう、前記共通スイッチング手段と前記個別スイッチ
ング手段とを制御する制御手段と、を設けたことを特徴
とする。

【００２７】（２）前記共通端子を有する導電性の第１
の基板と、前記第１の基板と略平行に設けられた第２の
基板と、を備え、前記第２の基板は、前記個別端子と、
前記個別端子と前記個別スイッチング手段とをそれぞれ
接続する複数の個別電極と、を有することを特徴とす
る。

【００２８】（３）前記共通スイッチング手段は、前記
容量性手段の共通端子の電位を駆動パルス電圧側または
ＧＮＤ電位側に接続されたとき、第１のオン抵抗を有
し、前記個別スイッチング手段は、前記容量性手段の個
別端子のそれぞれの電位を駆動パルス電圧側またはＧＮ
Ｄ電位側に接続されたとき、それぞれ第２のオン抵抗を
有し、全吐出ノズル数を前記共通スイッチング手段の第
１のオン抵抗に乗じた値は、前記個別スイッチング手段
の第２のオン抵抗と個別電極の抵抗値との和より小であ
ることを特徴とする。

【００２９】（４）前記複数の個別スイッチング手段の
第２のオン抵抗をそれぞれ等しくしたことを特徴とす
る。

【００３０】（５）前記容量性手段は、共通端子側が前
記第１の基板に設けられた複数の振動板であり、個別端
子側が前記振動板に対しそれぞれ所定の間隙を有して配
設され前記第２の基板に設けられた個別端子であること
を特徴とする。

【００３１】（６）前記共通スイッチング手段から前記
複数の振動板までの抵抗値をそれぞれ等しくしてなるこ
とを特徴とする。

【００３２】（７）前記個別スイッチング手段から前記
個別端子までの抵抗値をそれぞれ等しくしてなることを
特徴とする。

【００３３】（８）前記共通スイッチング手段と前記個
別スイッチング手段とは、ＣＭＯＳＩＣ内に形成されて
なることを特徴とする。

【００３４】（９）前記駆動パルス電圧は、前記ＣＭＯ
ＳＩＣの外部より入力されてなることを特徴とする。

【００３５】（１０）前記ＣＭＯＳＩＣ内部の共通スイ
ッチング手段または個別スイッチング手段は、トランス
ミッションゲートより構成されることを特徴とする。

【００３６】（１１）吐出ノズル数を検出する検出手段
を設けたことを特徴とする。

【００３７】また、本発明のインクジェットヘッド駆動
用半導体装置は、 （１）一端が共通端子に接続され他端がそれぞれ個別端
子に接続される容量性手段に印加する駆動パルス電圧を
制御し、インク滴の吐出または非吐出状態を制御するイ
ンクジェットヘッド駆動用半導体装置において、前記容
量性手段の共通端子の電位を駆動パルス電圧側またはＧ
ＮＤ電位側に切り換える共通スイッチング手段と、前記
容量性手段の個別端子の電位を駆動パルス電圧側または
ＧＮＤ電位側にそれぞれ切り換える複数の個別スイッチ
ング手段と、前記容量性手段を変形させインク滴を吐出
させるとき前記共通端子と前記個別端子のうち一方の電
位を駆動パルス電圧側に接続し他方をＧＮＤ電位側に接
続し、前記容量性手段を非吐出にするとき前記共通端子
と前記個別端子とを同電位に接続するよう、前記共通ス
イッチング手段と前記個別スイッチング手段とを制御す
る制御手段と、を備えたことを特徴とする。

【００３８】（２）前記インクジェットヘッド駆動用半
導体装置は、ＣＭＯＳＩＣであり、前記共通スイッチン
グ手段のオン抵抗を小さくするよう、ＣＭＯＳＩＣ内部
の共通トランジスタサイズを個別スイッチング手段の個
別トランジスタサイズより大きくしたことを特徴とす
る。

【００３９】（３）前記共通スイッチング手段のオン抵
抗は、４３Ω以下であることを特徴とする。

【００４０】また、本発明のインクジェット記録装置
は、上記（１）〜（３）のインクジェットヘッド駆動用
半導体装置を備えたことを特徴とする。

【００４１】また、本発明のインクジェットヘッドは、
パルス電圧が印加されることにより変形する複数の容量
性手段と、該容量性手段が変形することによりそれぞれ
インク滴を吐出するノズルと、を有するインクジェット
ヘッドにおいて、前記複数の容量性手段は、一端が共通
端子に接続され、他端がそれぞれ個別端子に接続され、
前記容量性手段の共通端子の電位を駆動パルス電圧側ま
たはＧＮＤ電位側に切り換える共通スイッチング手段
と、前記容量性手段の個別端子の電位を駆動パルス電圧
側またはＧＮＤ電位側にそれぞれ切り換える複数の個別
スイッチング手段と、前記容量性手段を変形させ前記ノ
ズルから吐出させるとき前記共通端子と前記個別端子の
うち一方の電位を駆動パルス電圧側に接続し他方をＧＮ
Ｄ電位側に接続し、前記容量性手段を非吐出にするとき
前記共通端子と前記個別端子とを同電位に接続するよ
う、前記共通スイッチング手段と前記個別スイッチング
手段とを制御する制御手段と、を設けたことを特徴とす
る。

【００４２】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００４３】図１は、本発明に係るインクジェットヘッ
ド１０を搭載したインクジェット記録装置３１０の概観
斜視図である。インクジェットヘッド１０は、キャリッ
ジ３０２に搭載され、プラテン３００に巻かれた記録紙
１０５に対し、インク滴を吐出する。キャリッジ３０２
は、プラテン軸に平行に移動可能に配置されている。イ
ンクジェットヘッド１０は、インク供給チューブ３０６
を介してインクタンク３０１よりインク供給される。も
ちろん、インクジェットヘッド１０は、それ自身が、イ
ンクタンクを有し、インクタンクと一緒に交換可能にキ
ャリッジ３０２に搭載されてもよい。

【００４４】インクキャップ３０４は、キャリッジ３０
２のホームポジション近傍に設けられ、インクジェット
ヘッド１０が長時間吐出しないときや、インク吐出不良
が発生しインク吸引するとき、インクジェットヘッド１
０にキャップして、廃インク回収チューブ３０８を介し
て廃インク溜３０５に回収するために用いられる。廃イ
ンクを回収するとき、電動または手動のポンプ３０３を
用いる。

【００４５】図２は、インクジェットヘッド１０の分解
斜視図である。インクジェットヘッド１０は、３枚の基
板１、２、３を重ね合わせた積層構造をしている。

【００４６】中間の基板２は、シリコン基板をエッチン
グしてエッジノズル４、共通インク室８、各ノズルに連
通するインク室６、オリフィス７、インク室の底壁を兼
用する振動板５を有している。共通インク室８の近傍に
は、共通電極１７を有している。シリコン基板２は、ホ
ウ素をドープされ、抵抗率が約０．１Ω・ｃｍの導体と
なっている。

【００４７】絶縁性基板としてのホウ系酸ガラス基板
１、３が、シリコン基板２を挟むように陽極接合され
る。陽極接合の方法としては、ガラス基板１とシリコン
基板２とを温度３００〜５００℃、電圧５００〜１００
０Ｖ印加することで行い、ガラス基板３とシリコン基板
２との間も同様に陽極接合する。上側ガラス基板１の上
方よりインク供給チューブ３０６、接続パイプ１６、供
給口１４を介して、共通インク室８にインクが供給され
る。

【００４８】下側ガラス基板２には、振動板５に対向し
て個別電極３１が端子部３３、配線リード部３２ととも
にＩＴＯにより配設されている。ＩＴＯ３１、３２に
は、絶縁膜３４が被覆されている。絶縁膜３４は、ＩＴ
Ｏ側ではなく、シリコン基板側に設けてもよい。インク
ジェットヘッドドライバ回路２２０から、共通電極１７
と個別電極３１、３１、にそれぞれ電気エネルギが印加
される。

【００４９】図３は、インクジェットヘッド１０の側断
面図である。図３のＡ−Ａから見た平面図が、図４であ
る。シリコン基板２のインク室６の底壁を兼ねる振動板
５は、ガラス基板３上に設けられた個別電極３１との間
に間隙（空気）を介し、キャパシタを形成している。振
動板５は、厚さ２μｍである。間隙９（図２参照）は、
シリコン基板２を両面からエッチングしてもよいし、シ
リコン基板２を底面からエッチングせず、シリコン基板
２とガラス基板３との間にギャップ調整機構を設け、間
隙をもたしてもよい。この間隙は、０．２２５μｍであ
る。インク滴１３が、ノズル４から吐出され、記録紙１
０５に記録される。なお、ノズル４は、シリコン基板２
に設けるのではなく、ガラス基板１に設け、振動板５の
振動によるインク滴をガラス基板１から吐出させてもよ
い。

【００５０】ドライバ回路２２０により、正の電圧パル
スを吐出させたいノズルに連通するインク室に対向する
個別電極に印加すると、個別電極の表面が正に、振動板
５側の表面が負に帯電する。そのため、振動板は、静電
気力によって吸引され、下方へたわむ。次に、個別電極
へ印加している正電圧パルスをオフすると、振動板は元
の位置に復帰し、インク室の内圧が急激に上昇し、ノズ
ルからインク滴が吐出する。

【００５１】図５は、本発明のインクジェット記録装置
に用いられるインクジェットヘッドの駆動制御系を示す
ブロック図である。プリンタ制御回路２０１は、１チッ
プマイクロコンピュータで構成され、アドレスバスおよ
びデータバスを含む内部バス２０２、２０３、２０４を
介してＲＡＭ２０５、ＲＯＭ２０６、ＣＧ（キャラクタ
ジェネレータ）−ＲＯＭ２０７が接続されている。ヘッ
ド駆動制御回路２１０は、プリンタ制御回路２０１によ
り制御され、ヘッドドライバ回路２２０に駆動選択信号
ＳＥＬ等を出力し、データバス２１１を介して印刷デー
タＤＡＴＡをヘッドドライバ回路２２０に出力する。ヘ
ッドドライバ２２０に印加される駆動パルスＶpは、ヘ
ッド駆動制御回路２１０で形成される。

【００５２】印刷データＤＡＴＡはノズル数検出手段２
１２に接続され、ノズル数検出手段２１２は、同時駆動
ノズル数を検出し、検出信号を制御手段２１３に送出す
る。制御手段２１３は、検出信号により、必要に応じ
て、ヘッド駆動制御回路２１０を制御し、ヘッドドライ
バ２２０に印加される駆動パルスＶｐのパルス形状や駆
動タイミングの制御を行う。

【００５３】ヘッドドライバ２２０は、ＣＭＯＳ−ＩＣ
で構成され、インクジェットヘッド１０上に一体的に設
けてもよいし、ＦＰＣ（フレキシブル基板）上に設け、
インクジェットヘッド１０とユニット化してもよい。

【００５４】ヘッドドライバ２２０用ＣＭＯＳ−ＩＣの
ブロック図を、図６に示す。このヘッドドライバ用ＣＭ
ＯＳ−ＩＣは、個別電極用（ＳＥＧ）ドライバ６１を６
４ビット有し、共通電極用（ＣＯＭ）ドライバ６２を１
ビット有している。６４ドットのノズルを吐出させると
きは、このＣＭＯＳ−ＩＣを１個使用すればよいし、１
２８ドットのノズルを吐出させるときは、２個使用すれ
ばよい。

【００５５】ヘッド駆動制御回路２１０から出力された
電圧値３１Ｖ、立ち上がり２μｓ、幅１４μｓ、立ち下
がり１μｓ、周波数１６ｋＨｚ（それぞれＴｙｐ値）の
駆動電圧パルスＶpがＶp端子に入力される。Ｖp端子か
ら入力された駆動電圧パルスＶpは、ＳＥＧドライバ６
１及びＣＯＭドライバ６２に接続される。記録データＤ
ＡＴＡは、バス２１１によりシリアルデータとして６４
ビット入力され、シリアル−パラレル変換回路６４によ
りシリアル−パラレル変換されたあと、反転回路６３を
介してＳＥＧドライバ６１に入力される。反転回路６３
では、各ノズルデータとＳＥＬとのＸＯＲ（イクスクル
ーシブオア；排他的論理和）をＳＥＧドライが６１に出
力する。ヘッド駆動制御回路２１０から出力された選択
信号ＳＥＬは、端子ＳＥＬに入力され、反転回路６３と
ＣＯＭドライバ６２に接続される。

【００５６】ＣＯＭドライバとｎビットのＳＥＧドライ
バの要部回路図を図７に示し、等価回路図を図８に示
し、さらに共通トランジスタ、個別トランジスタのオン
抵抗を考慮した等価回路図を図９に示す。

【００５７】図８において、ＣＯＭドライバ６２を３端
子の共通スイッチＳ0、ＳＥＧドライバ６１を３端子の
個別スイッチＳ1、Ｓ2、、、Ｓnで表しており、ＣＯＭ
−ＳＥＧ端子間に接続される振動板５−個別電極３１間
のキャパシタをＣ1、Ｃ2、、、Ｃnで表している。吐出
させたいノズル番号をｍとすると、キャパシタＣmに対
して共通スイッチＳ0側の電位と個別スイッチＳm側の電
位とを異ならせ、約３１Ｖの電圧がキャパシタＣmに印
加されることを必要とする。

【００５８】また、吐出させたくないノズル番号をｋと
すると、キャパシタＣkには、共通スイッチＳ0側の電位
と個別スイッチＳk側の電位とを同電位とさせることが
必要となる。同電位とすることにより、キャパシタＣk
を短絡したことになり、浮遊容量によるノイズの影響を
防止でき、他の吐出ノズルへの駆動パルスによる吐出ミ
スが防止できる。

【００５９】図１０（ａ）（ｂ）を用いてキャパシタに
印加される電圧波形について説明する。駆動パルス電圧
Ｖpは、周波数１６ｋＨｚで、ＶhとＧＮＤを繰り返しヘ
ッドドライバ２２０に入力される。図１０（ｂ）で、Ｓ
0〜Ｓ2の波形のＨは駆動電圧Ｖp側、ＬはＧＮＤ側にそ
れぞれスイッチを切り換えることを示している。共通ス
イッチＳ0は、ヘッド駆動制御回路２１０から出力され
る選択信号ＳＥＬにより、駆動パルス電圧Ｖpの半分の
周波数で繰り返し駆動電圧Ｖp側とＧＮＤ側とを切り換
えられる。

【００６０】タイミングに応じて、個別スイッチＳ1〜
Ｓnの電位を切り換えるため、反転回路６３とＳＥＬ信
号及びＤＡＴＡ信号を用いる（図６参照）。

【００６１】図１０（ａ）に戻り、タイミング１におい
て、ノズル１を非吐出とするため、共通スイッチＳ0及
び個別スイッチＳ１をＶp側とする。そのため、共通電
極の電位ＶCOMとノズル１の個別電極電位ＶSEG1がＶhで
等しくなり、キャパシタ１は短絡状態となり、浮遊容量
の影響を防止され、かつ、吐出しない。一方、ノズル２
から吐出するため、個別スイッチＳ2をＧＮＤ側とする
と、ノズル２の共通電極側（振動板）に電位ＶCOM＝Ｖh
が印加され、ノズル２の個別電極側（個別電極）の電位
ＶSEG2がＧＮＤになり、キャパシタ２には、電位差Ｖh
が印加されるため、吐出できる。

【００６２】タイミング２において、ノズル１を非吐出
とするため、共通スイッチＳ0及び個別スイッチＳ1をＧ
ＮＤ側とし、共通電極電位ＶCOMとノズル１の個別電極
電位ＶSEG1がＧＮＤで等しくなり、キャパシタ１は短絡
状態となり、浮遊容量の影響を防止され、かつ、吐出し
ない。一方、ノズル２から吐出するため、個別スイッチ
Ｓ2をＶp側とすると、ノズル２の共通電極側の電位がＧ
ＮＤ、個別電極側の電位ＶSEG2＝Ｖhとなり、キャパシ
タ２には、電位差Ｖhが印加されるため、吐出できる。

【００６３】図１０（ａ）のタイミング３、４より、吐
出するとき、キャパシタ１には、電位差Ｖhが印加され
るが、ＶCOM−ＶSEG1は、タイミング３とタイミング４
とで、電位が反転している。本発明においては、簡単な
回路により、浮遊容量を防止しつつ、反転駆動回路を実
現した。キャパシタ１〜ｎに反転電位を印加し電荷を中
和するため、電荷の蓄積による振動板５のガラス基板１
側への永久的なたわみを防止することができ、振動板５
−個別電極３１間の間隙を一定に保つことが可能になっ
た。

【００６４】図２を参照し、シリコン基板２には金属べ
た部１７が設けられている。従って、金属べた部１７か
ら各インク室への共通基板側の抵抗値は、シリコン基板
の比抵抗を場所に応じて変化しないようにホウ素をドー
プすればノズル毎の抵抗値を等しくすることができる。
また、ガラス基板３に設けられた個別リード部３２、３
２、、の距離及び幅を各ノズルで等しくすることによ
り、ＩＴＯの抵抗値を各ノズルで等しくすることができ
る。また、振動板５、５のエッチング特性及び個別電極
３１、３１の面積を等しくすることにより、各インク室
のキャパシタのキャパシタンスを等しくすることができ
る。

【００６５】よって、図９において、共通スイッチＳ0
を駆動パルスＶp側にしたときの共通ドライバのオン抵
抗＋シリコン基板抵抗をＲO、ＧＮＤ側にしたときの共
通ドライバのオン抵抗＋シリコン基板抵抗をＲOとする
（ＣＭＯＳ−ＩＣのため、Ｎチャネル側のオン抵抗とＰ
チャネル側のオン抵抗をほぼ等しいものとみなせ、個別
ドライバも同様である）。また、振動板５−個別電極３
１間のキャパシタンスをＣaとし、各インク室（各ノズ
ル）で等しくできる。さらに、個別電極３１、３２、３
３を構成するＩＴＯの抵抗をＲiとし、各ノズルで等し
くできる。また、個別スイッチＳ1を駆動パルスＶp側に
したときの個別ドライバのオン抵抗をＲ1、ＧＮＤ側に
したときの個別ドライバのオン抵抗をＲ1とする。ＣＭ
ＯＳＩＣで集積化して形成するため、各個別ドライバの
オン抵抗Ｒ１をほぼ等しくすることができる。

【００６６】よって、各インク室に印加されるパルス波
形の時定数Ｔ（式１参照）が等しくなり、同一の波形で
それぞれ印加されるため、ノズル間でのインク吐出特性
が同一になり、印字特性が向上する。

【００６７】また、駆動パルスＶpは、ＣＭＯＳＩＣ内
部で作成せず、ヘッド駆動制御回路２１０等の外部で作
成し、ＣＭＯＳＩＣに印加する。さらに、キャパシタを
反転駆動するため、ＣＭＯＳＩＣ内部での共通スイッチ
Ｓ0、個別スイッチＳ1〜Ｓnの切り換え周波数は、それ
ぞれ駆動パルスＶpの周波数の半分で済む。また、駆動
パルスＶpを外部で作成するため、ＣＭＯＳＩＣ内部で
の高電圧（約３１Ｖ）の高速パルス（立ち上がり約２μ
ｓ、立ち下がり約１μｓ）を作成する必要がない。従っ
て、パルス波形にヒゲ等のノイズが発生することがな
く、パルス波形が乱れず、キャパシタを正確に駆動する
ことができる。

【００６８】図７の共通ドライバ６２は、図１４のよう
にトランスミッションゲートにすると、より望ましい。
さらに、個別ドライバ６１も図１４のようにトランスミ
ッションゲートを採用することが望ましい。図１４にお
いて、ＳＥＬをＨにしておくと、トランジスタ１４１、
１４２がオンし、Ｖｐの電位によらず、Ｖｐ−ＣＯＭ間
で双方向の電流を流すことができる。ＳＥＬがＨの間、
パルスＶｐを印加すると、ＣＯＭ端子にはＶｐの電位が
そのまま出力され、吐出ノズルに対し、パルスＶｐの立
ち上がりでキャパシタを充電し、パルスＶｐの立ち下が
りでキャパシタを放電する。ＳＥＬがＬの間、トランジ
スタ１４１、１４２はオフし、トランジスタ１４３がオ
ンし、ＣＯＭ端子にはＧＮＤ電位が出力される。ＳＥＬ
をＨ−Ｌ切り換えるパルス幅内に駆動パルスＶｐのパル
ス幅を入れているため、外部で形成された駆動パルスＶ
ｐの電位に応じて吐出キャパシタの充放電ができ、ＣＭ
ＯＳＩＣ内で早いタイミングの切り換えを行う必要がな
い。そのため、キャパシタの充放電時間を早くすること
ができるとともに、ＣＭＯＳＩＣ内部でのタイミング切
り換えに伴うノイズやパルス波形の乱れが生じない。ま
た、オン抵抗を低減するため、図１４の３つのトランジ
スタのサイズを大きくしている。

【００６９】次に、多ノズル同時に印字駆動することを
考える。この場合、式１における時定数Ｔ＝（ｎ・Ｒ0
＋Ｒi＋Ｒ1）・Ｃaは、小のままでないと、印加電圧波
形がなまって印加電圧が小さくなり、吐出できなくな
る。従って、時定数Ｔを小さくし、立ち上がり及び立ち
下がりを速くするためには、同時駆動ノズル数ｎ、Ｒ0
（共通ドライバのオン抵抗＋シリコン基板抵抗）、Ｒi
（ＩＴＯ抵抗）、Ｒ1（個別ドライバ側のオン抵抗）、
キャパシタンスＣaのそれぞれを小さくする必要があ
る。しかしながら、静電エネルギＷは、キャパシタンス
＊（電圧の２乗）に比例し、電圧波形として、矩形波を
用いるため、パルス幅ｔにも比例する。

【００７０】Ｗ∝Ｃ・Ｖ²・ｔ・・・（式２） 従って、キャパシタンスＣa、印加電圧Ｖaを小さくする
と、インク滴が吐出しなくなってしまうため、キャパシ
タンスＣaは、小さくできない。式１において、ノズル
数ｎを大きくすると、ｎ・Ｃa・Ｒ0の項が大きくなる。
そのため、Ｒ0を小としておき、ノズル数ｎが大きくな
っても、時定数Ｔがあまり大きくならないようにするこ
とが必要となる。本出願人は、 ｎ・Ｃa・Ｒ0≦（Ｒi＋Ｒ1）・Ｃa・・・（式３） とすることにより、ノズル数ｎが大きくなって時定数Ｔ
が大きくなっても、吐出できるという知見を得た。ここ
で、ノズル数ｎ＝６４、キャパシタンスＣa＝２５ｐ
Ｆ、個別電極側ＩＴＯ抵抗Ｒi＝３ｋΩ、個別ドライバ
オン抵抗Ｒ1＝３ｋΩとしたとき、Ｒ0（共通ドライバオ
ン抵抗＋シリコン基板抵抗）＝９３Ωとすれば、吐出で
きる。シリコン基板抵抗が、約５０Ωあるため、ＣＭＯ
ＳＩＣ内部の共通ドライバのオン抵抗を４３Ω以下とす
れば、吐出可能である。そのため、ＣＭＯＳＩＣ内部の
共通ドライバのトランジスタサイズを個別ドライバのト
ランジスタサイズの６４倍以上の面積とした。共通ドラ
イバのオン抵抗を低減する観点からはトランジスタサイ
ズは大きければ大きいほどよい。しかし、トランジスタ
サイズを大きくしすぎると、集積化の点、製造上（歩留
まり）の点から不利であるため、本実施形態では、ＩＣ
のチップサイズが約４．７＊４．１（ｍｍ）となるよう
にしてある。

【００７１】また、共通スイッチＳ0のオン抵抗Ｒ1を小
さくしたため、キャパシタの充電時間を早めることがで
きる。さらに、駆動パルスを印加した後、浮遊容量の影
響を防止し、かつ、放電するためにキャパシタをショー
トするとき、時定数Ｔが小さいため、速く放電すること
ができる。その結果、電荷の蓄積時間が短くなり、永久
的なたわみが少なくなるとともに、残留電荷が少なくな
るため、次の駆動パルス電圧の充電時間も短くなり、駆
動周波数を高くできる。

【００７２】ここで、Ｒ0を小さくしない場合を考え
る。図１１に、本発明において用いた駆動パルス波形を
示す。はパルスの立ち上がり時間であり、容量性手段
である吐出インク室への充電カーブ、はパルス頂上で
の幅、はパルスの立ち下がり時間であり、放電カー
ブ、はパルス電圧値、は各パルスの印加タイミン
グ、をそれぞれ示す。の充電カーブの傾きが寝るほ
ど、電流量を下げ、ドライバのオン抵抗による電圧降下
を防止することができる。また、の放電カーブもの
充電カーブと同様の効果を奏する。〜のパルス波形
を形成する部分をそれぞれ変化させることにより、吐出
ノズル数に応じた制御が可能になる。

【００７３】また、ノズル数ｎを検出し、吐出ノズル数
ｎに応じて印加電圧Ｖhの大きさ（図１１の）を変化
させることにより、吐出特性を向上することができる。
式２の印加静電エネルギが、吐出エネルギに比例するの
で、吐出エネルギは電圧の２乗で効いてくる。ところ
が、式１より、ｎが大きくなると、パルス波形の立ち上
がりが遅くなり、印加電圧が小さくなってしまう。よっ
て、ノズル数検出手段２１２（図５参照）により、印字
データＤＡＴＡの同時吐出ノズル数ｎを検出し、ｎが所
定の値以上であれば、制御手段２１３に信号を送出し、
制御手段２１３は、ヘッド駆動制御回路２１０の駆動パ
ルス出力Ｖpの電圧値Ｖhを大きくするよう制御する。図
１２（ａ）において、吐出ノズル数１のとき、電圧値Ｖ
1のパルスを印加し、一方、吐出ノズル数３２のとき、
電圧値Ｖ2（＞Ｖ1）を印加し、吐出ノズル数ｎが大きく
なるときの各インク室への印加電圧が小さくなる分を補
償した。

【００７４】また、印加パルス幅（図１１の）を変化
させることによって、ノズル数ｎの増大による吐出特性
の劣化を防止することもできる。上述したように、式２
における印加静電エネルギが吐出エネルギに比例し、吐
出エネルギはパルス幅で効いてくる。よって、ノズル数
ｎを検出し、吐出ノズル数ｎに応じて印加パルス幅Ｐw
を変化させることにより、吐出特性を向上することがで
きる。本発明では、ノズル数検出手段２１２により、印
字データＤＡＴＡの同時吐出ノズル数ｎを検出し、ｎが
所定の値以上であれば、制御手段２１３に信号を送出
し、制御手段２１３は、ヘッド駆動制御回路２１０の駆
動パルス出力Ｖpのパルス幅Ｐwを大きくするよう制御す
る。図１２（ｂ）において、吐出ノズル数１のとき、パ
ルス幅Ｐw1のパルスを印加し、一方、吐出ノズル数３２
のとき、パルス幅Ｐw2（＞Ｐw1）のパルスを印加し、吐
出ノズル数ｎが大きくなるときの各インク室への印加電
圧が小さくなる分を、電圧値Ｖhをそのままでパルス幅
を変化させることにより補償した。

【００７５】もちろん、ノズル数検出手段２１２が検出
するノズル数ｎに応じ、図１２（ａ）における電圧値を
逐一アナログ的に変化させ、または、図１２（ｂ）にお
けるパルス幅を逐一アナログ的に変化させる方が望まし
い。

【００７６】また、吐出ノズル数ｎが大きくなったと
き、インク室（キャパシタ）に同時に印加されるパルス
をずらし、見かけ上同時駆動パルス数を小さくすること
により、印加電圧の低下を防止する方法（図１１の）
を図１３により説明する。ノズル数検出手段２１２（図
５）により、同時吐出ノズル数が５０個であり、ノズル
番号１〜５０を同時に吐出するものとする。そのとき、
共通スイッチＳ0のオン時間を長くし、個別スイッチＳ1
〜Ｓ25と、個別スイッチＳ26〜Ｓ50とを同時にオンする
タイミングを共通スイッチＳ0のオン時間の間でずら
す。タイミングをずらし制御するために、ノズル数検出
手段２１２の検出出力を制御手段２１３に送出し、ヘッ
ド駆動制御回路２１０は、制御手段２１３の信号を受
け、ＳＥＬ信号タイミングを制御し、ヘッドドライバ２
２０に出力する。よって、駆動パルスのインク室への同
時印加数が半分の２５個となるため、時定数Ｔがあまり
小さくならず、同時吐出が可能になる。タイミングのず
らし方は、遅延回路を使用するなど、種種採用できる。

【００７７】また、共通スイッチのオン抵抗Ｒ0を小さ
くするだけでなく、個別電極の配線抵抗Ｒi、個別スイ
ッチのオン抵抗Ｒ1を小さくすることも、多数ノズル同
時駆動のためにより有効である。さらに、Ｒ0を小さく
し、かつ吐出ノズル数に応じてパルス電圧の大きさまた
はパルス幅を変化させることもより有効である。

【００７８】

【発明の効果】以上説明したように、本発明によると、
以下の効果を奏する。

【００７９】（Ａ）浮遊容量の影響を防止することがで
き、オフノズルからあやまってインク滴が吐出されるこ
とがなくなった。

【００８０】（Ｂ）浮遊容量の影響を防止しつつ、振動
板への電荷の蓄積を防止する簡単な駆動回路を実現し
た。

【００８１】（Ｃ）同時吐出ノズル数が増大しても、印
字が可能になった。

【００８２】（Ｄ）各ノズル間の吐出特性が揃い、印字
品質が向上した。

【００８３】（Ｅ）ＣＭＯＳＩＣを用い、小型なインク
ジェットヘッドを提供できる。

【００８４】（Ｆ）ＣＭＯＳＩＣの外部から駆動パルス
を印加するため、ノイズの影響を防止し、印字品質が向
上できる。

【００８５】（Ｇ）共通スイッチング手段のオン抵抗を
小さくしたため、駆動パルスを印加した後、放電するた
めにキャパシタをショートするとき、時定数が低下し、
速く放電する。

【００８６】（Ｈ）トランスミッションゲートを採用し
たため、双方向に電流を流すことができ、印加パルス電
圧およびタイミングにかかわらず充放電を早くすること
ができる。

【図面の簡単な説明】

【図１】本発明のインクジェット記録装置の概観斜視
図。

【図２】本発明のインクジェットヘッドの分解斜視図。

【図３】本発明のインクジェットヘッドの側断面図。

【図４】図３におけるＡ−Ａ矢線図。

【図５】本発明のインクジェット記録装置のヘッド駆動
回路ブロック図。

【図６】本発明のヘッド駆動回路用ＣＭＯＳＩＣの内部
ブロック図。

【図７】本発明のドライバ部回路図。

【図８】本発明のドライバ部回路図。

【図９】本発明のドライバ部等価回路図。

【図１０】本発明のヘッド駆動タイミング図で、（ａ）
は図７の電圧タイミング図、（ｂ）は図８のスイッチタ
イミング図。

【図１１】本発明のヘッド駆動パルスタイミング図。

【図１２】本発明のヘッド駆動パルスを表す図で、
（ａ）はパルス電圧値の変化図、（ｂ）はパルス幅の変
化図。

【図１３】本発明のヘッド駆動タイミング図。

【図１４】本発明のドライバ部等価回路図。

【図１５】従来のドライバ部回路図。

【図１６】従来のドライバ部等価回路図。

【図１７】従来のヘッド駆動パルス及び印加パルス図。

【符号の説明】

２・・・・シリコン基板 ３・・・・ガラス基板 ５・・・・振動板 １０・・・インクジェットヘッド １７・・・共通電極（金属べた部） ３１・・・個別電極 ３２・・・個別リード部 ６１・・・ＳＥＧドライバ ６２・・・ＣＯＭドライバ ２１０・・ヘッド駆動制御回路 ２１２・・ノズル数検出手段 ２１３・・制御手段 ２２０・・ヘッドドライバ用ＣＭＯＳＩＣ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−137249（ＪＰ，Ａ) 特開 平７−137252（ＪＰ，Ａ) 特開 平７−214771（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/01 B41J 2/045 B41J 2/055 B41J 2/16

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】 パルス電圧を複数の容量性手段に印加
   し、該容量性手段を変形し、ノズルからそれぞれインク
   滴を吐出し、記録を行うインクジェットヘッドの駆動方
   法において、 前記容量性手段の一端は、少なくとも３端子有する共通
   スイッチング手段の第１の端子に接続され、 前記共通スイッチング手段は、前記第１の端子と前記パ
   ルス電圧が印加される第２の端子とＧＮＤ電位が印加さ
   れる第３の端子とを有し、前記第１の端子を前記第２の
   端子または前記第３の端子に切り換えて接続され、 前記容量性手段の他端は、それぞれ少なくとも３端子有
   する個別スイッチング手段の第４の端子に接続され、 前記個別スイッチング手段は、前記第４の端子と前記パ
   ルス電圧が印加される第５の端子とＧＮＤ電位が印加さ
   れる第６の端子とをそれぞれ有し、前記第４の端子を前
   記第５の端子または前記第６の端子にそれぞれ切り換え
   て接続されるとともに、 前記容量性手段を変形させ吐出させるとき、前記第１の
   端子と前記第４の端子のうち一方をパルス電圧側に接続
   し他方をＧＮＤ電位側に接続し、前記容量性手段にパル
   ス電圧を印加し、 前記容量性手段を非変形状態にし非吐出状態にすると
   き、前記第１の端子と前記第４の端子とを同電位側に接
   続することを特徴とするインクジェットヘッドの駆動方
   法。
2. 【請求項２】 前記共通スイッチング手段の第２の端子
   と、前記個別スイッチング手段のそれぞれの第５の端子
   とを接続してなることを特徴とする請求項１記載のイン
   クジェットヘッドの駆動方法。
3. 【請求項３】 前記容量性手段を変形させ前記ノズルか
   ら吐出させるとき、 前記第１の端子または前記第４の端子のうち一方を前記
   パルス電圧側に接続し、他方をＧＮＤ電位に接続し、前
   記パルス電圧側に接続した端子にパルス電圧を印加する
   工程と、 前記一方の端子を前記ＧＮＤ電位に接続し、前記他方の
   端子を前記パルス電圧側に接続し、該パルス電圧側に接
   続した端子にパルス電圧を印加する工程と、 を含むことを特徴とする請求項１記載のインクジェット
   ヘッドの駆動方法。
4. 【請求項４】 吐出ノズル数に応じて、前記容量性手段
   に印加されるパルス形状を変化させることを特徴とする
   請求項１記載のインクジェットヘッドの駆動方法。
5. 【請求項５】 前記パルス電圧の大きさを変化させるこ
   とを特徴とする請求項４記載のインクジェットヘッドの
   駆動方法。
6. 【請求項６】 吐出ノズル数に応じて、前記パルス電圧
   の印加タイミングをずらすことを特徴とする請求項１記
   載のインクジェットヘッドの駆動方法。
7. 【請求項７】 パルス電圧が印加されることにより変形
   する複数の容量性手段と、 該容量性手段が変形することによりそれぞれインク滴を
   吐出するノズルと、 を有するインクジェット記録装置において、 前記複数の容量性手段は、一端が共通端子に接続され、
   他端がそれぞれ個別端子に接続され、 前記容量性手段の共通端子の電位を駆動パルス電圧側ま
   たはＧＮＤ電位側に切り換える共通スイッチング手段
   と、 前記容量性手段の個別端子の電位を駆動パルス電圧側ま
   たはＧＮＤ電位側にそれぞれ切り換える複数の個別スイ
   ッチング手段と、 前記容量性手段を変形させ前記ノズルから吐出させると
   き前記共通端子と前記個別端子のうち一方の電位を駆動
   パルス電圧側に接続し他方をＧＮＤ電位側に接続し、前
   記容量性手段を非吐出にするとき前記共通端子と前記個
   別端子とを同電位に接続するよう、前記共通スイッチン
   グ手段と前記個別スイッチング手段とを制御する制御手
   段と、 を設けたことを特徴とするインクジェット記録装置。
8. 【請求項８】 前記共通端子を有する導電性の第１の基
   板と、 前記第１の基板と略平行に設けられた第２の基板と、を
   備え、 前記第２の基板は、前記個別端子と、前記個別端子と前
   記個別スイッチング手段とをそれぞれ接続する複数の個
   別電極と、を有することを特徴とする請求項７記載のイ
   ンクジェット記録装置。
9. 【請求項９】 前記共通スイッチング手段は、前記容量
   性手段の共通端子の電位を駆動パルス電圧側またはＧＮ
   Ｄ電位側に接続されたとき、第１のオン抵抗を有し、 前記個別スイッチング手段は、前記容量性手段の個別端
   子のそれぞれの電位を駆動パルス電圧側またはＧＮＤ電
   位側に接続されたとき、それぞれ第２のオン抵抗を有
   し、 全吐出ノズル数を前記共通スイッチング手段の第１のオ
   ン抵抗に乗じた値は、前記個別スイッチング手段の第２
   のオン抵抗と個別電極の抵抗値との和より小であること
   を特徴とする請求項８記載のインクジェット記録装置。
10. 【請求項１０】 前記複数の個別スイッチング手段の第
    ２のオン抵抗をそれぞれ等しくしたことを特徴とする請
    求項８記載のインクジェット記録装置。
11. 【請求項１１】 前記容量性手段は、共通端子側が前記
    第１の基板に設けられた複数の振動板であり、個別端子
    側が前記振動板に対しそれぞれ所定の間隙を有して配設
    され前記第２の基板に設けられた個別端子であることを
    特徴とする請求項８記載のインクジェット記録装置。
12. 【請求項１２】 前記共通スイッチング手段から前記複
    数の振動板までの抵抗値をそれぞれ等しくしてなること
    を特徴とする請求項１１記載のインクジェット記録装
    置。
13. 【請求項１３】 前記個別スイッチング手段から前記個
    別端子までの抵抗値をそれぞれ等しくしてなることを特
    徴とする請求項１１記載のインクジェット記録装置。
14. 【請求項１４】 前記共通スイッチング手段と前記個別
    スイッチング手段とは、ＣＭＯＳＩＣ内に形成されてな
    ることを特徴とする請求項７記載のインクジェット記録
    装置。
15. 【請求項１５】 前記駆動パルス電圧は、前記ＣＭＯＳ
    ＩＣの外部より入力されてなることを特徴とする請求項
    １４記載のインクジェット記録装置。
16. 【請求項１６】 前記ＣＭＯＳＩＣ内部の共通スイッチ
    ング手段または個別スイッチング手段は、トランスミッ
    ションゲートより構成されることを特徴とする請求項１
    ４記載のインクジェット記録装置。
17. 【請求項１７】 吐出ノズル数を検出する検出手段を設
    けたことを特徴とする請求項７記載のインクジェット記
    録装置。
18. 【請求項１８】 一端が共通端子に接続され他端がそれ
    ぞれ個別端子に接続される容量性手段に印加する駆動パ
    ルス電圧を制御し、インク滴の吐出または非吐出状態を
    制御するインクジェットヘッド駆動用半導体装置におい
    て、 前記容量性手段の共通端子の電位を駆動パルス電圧側ま
    たはＧＮＤ電位側に切り換える共通スイッチング手段
    と、 前記容量性手段の個別端子の電位を駆動パルス電圧側ま
    たはＧＮＤ電位側にそれぞれ切り換える複数の個別スイ
    ッチング手段と、 前記容量性手段を変形させインク滴を吐出させるとき前
    記共通端子と前記個別端子のうち一方の電位を駆動パル
    ス電圧側に接続し他方をＧＮＤ電位側に接続し、前記容
    量性手段を非吐出にするとき前記共通端子と前記個別端
    子とを同電位に接続するよう、前記共通スイッチング手
    段と前記個別スイッチング手段とを制御する制御手段
    と、 を備えたことを特徴とするインクジェットヘッド駆動用
    半導体装置。
19. 【請求項１９】 前記インクジェットヘッド駆動用半導
    体装置は、ＣＭＯＳＩＣであり、 前記共通スイッチング手段のオン抵抗を小さくするよ
    う、ＣＭＯＳＩＣ内部の共通トランジスタサイズを個別
    スイッチング手段の個別トランジスタサイズより大きく
    したことを特徴とする請求項１８記載のインクジェット
    ヘッド駆動用半導体装置。
20. 【請求項２０】 前記共通スイッチング手段のオン抵抗
    は、４３Ω以下であることを特徴とする請求項１９記載
    のインクジェットヘッド駆動用半導体装置。
21. 【請求項２１】 請求項１８または請求項１９記載のイ
    ンクジェットヘッド駆動用半導体装置を備えたことを特
    徴とするインクジェット記録装置。
22. 【請求項２２】 パルス電圧が印加されることにより変
    形する複数の容量性手段と、 該容量性手段が変形することによりそれぞれインク滴を
    吐出するノズルと、 を有するインクジェットヘッドにおいて、 前記複数の容量性手段は、一端が共通端子に接続され、
    他端がそれぞれ個別端子に接続され、 前記容量性手段の共通端子の電位を駆動パルス電圧側ま
    たはＧＮＤ電位側に切り換える共通スイッチング手段
    と、 前記容量性手段の個別端子の電位を駆動パルス電圧側ま
    たはＧＮＤ電位側にそれぞれ切り換える複数の個別スイ
    ッチング手段と、 前記容量性手段を変形させ前記ノズルから吐出させると
    き前記共通端子と前記個別端子のうち一方の電位を駆動
    パルス電圧側に接続し他方をＧＮＤ電位側に接続し、前
    記容量性手段を非吐出にするとき前記共通端子と前記個
    別端子とを同電位に接続するよう、前記共通スイッチン
    グ手段と前記個別スイッチング手段とを制御する制御手
    段と、 を設けたことを特徴とするインクジェットヘッド。